JP2004172423A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004172423A JP2004172423A JP2002337350A JP2002337350A JP2004172423A JP 2004172423 A JP2004172423 A JP 2004172423A JP 2002337350 A JP2002337350 A JP 2002337350A JP 2002337350 A JP2002337350 A JP 2002337350A JP 2004172423 A JP2004172423 A JP 2004172423A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- resist
- semiconductor device
- plating
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程で接合不良をおこすことの無い半導体装置を実現する。
【解決手段】ウエハ１上に半導体電極２、表面保護膜３の形成されたウエハ１上にバリアメタル４を形成した後、全面にバンプレジスト５を塗布し、バンプ６を形成する部分を開口する。この際、バンプレジスト５を、半導体電極２上が開口されるように形成するとともに、その開口部の央部に凸状のバンプレジスト５ａを形成する。その後、めっき工程でバンプ６を形成した後、バンプレジスト５を除去し、バリアメタル４の不要な部分を除去する。めっき工程で、央部に凸状のバンプレジスト５ａを形成した状態でバンプ６を形成するため、めっき液の張力によりエアがバンプ６全体に拡がらず、未めっき部分が一部分しか発生しない。
【選択図】 図１
【解決手段】ウエハ１上に半導体電極２、表面保護膜３の形成されたウエハ１上にバリアメタル４を形成した後、全面にバンプレジスト５を塗布し、バンプ６を形成する部分を開口する。この際、バンプレジスト５を、半導体電極２上が開口されるように形成するとともに、その開口部の央部に凸状のバンプレジスト５ａを形成する。その後、めっき工程でバンプ６を形成した後、バンプレジスト５を除去し、バリアメタル４の不要な部分を除去する。めっき工程で、央部に凸状のバンプレジスト５ａを形成した状態でバンプ６を形成するため、めっき液の張力によりエアがバンプ６全体に拡がらず、未めっき部分が一部分しか発生しない。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、バンプが形成された半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の製造方法、特にバンプ形成について従来の方法（例えば、非特許文献１参照）について説明する。
【０００３】
図５は従来の半導体装置の製造方法を示す工程断面図であり、１は半導体ウェハ（以下「ウェハ」）、２は半導体電極、３は表面保護膜、４はバリアメタル、５はバンプレジスト、６はバンプである。
【０００４】
まず、ウエハ１に半導体装置の内部回路を形成するとともに、外部電極パッドである半導体電極２をＡＬ（アルミニウム）などで形成する。そして全面を表面保護膜３で覆った後、半導体電極２上を開口する（図５（Ａ））。通常、表面保護膜３は、窒化膜などを使用する。
【０００５】
次に、ウェハ１上の全面にバリアメタル４をスパッタリング等で蒸着する（図５（Ｂ））。このバリアメタル４はバンプ６をめっき方式で形成する場合、電極として用いる。バリアメタル４は通常、２層に分けて蒸着され、１層目は半導体電極２に近い材質、２層目はバンプ６に近い材質が用いられる。
【０００６】
次に、このバリアメタル４の上にバンプレジスト５を塗布し、バンプ６を形成する部分のみ、露光工程で除く（図５（Ｃ））。通常、バンプレジスト５は、形成するバンプ高さより、５μｍ程度高めにして形成する。
【０００７】
次に、めっき工程で、バンプ６の形成を行う（図５（Ｄ））。めっき方式としては、通常、高膜厚のめっきを行う場合は、電解めっきで行う。また、電解をかけずに、めっきを行う無電解めっき方式もある。
【０００８】
次に、バンプレジスト５を除去する（図５（Ｅ））。
【０００９】
次に、エッチング工程で、バリアメタル４の不要な部分を除去する。エッチングはバリアメタル４が２層で形成された場合は、バリアメタル４の材質により、２回に分けて行う。最後にアニ−ル等を行い、バンプ形成が完了する（図５（Ｆ））。
【００１０】
バンプ６を形成後の図５（Ｄ）の状態での２つの半導体電極２部分の領域の概略平面図を図６（Ａ）に、概略断面図を図６（Ｂ）に示す。
【００１１】
【非特許文献１】
畑田賢造著「ＴＡＢ技術入門」工業調査会発行、ｐ．７７−８１
【００１２】
【発明が解決しようとする課題】
上記従来のバンプ形状では、例えば、めっき工程でバンプ６を形成する際、めっき工程中に発生したエアがバンプレジスト５の中に付着することがある。この場合の図５（Ｄ）のめっき工程後での２つの半導体電極２部分の領域の概略平面図を図７（Ａ）に、概略断面図を図７（Ｂ）に示す。この図７に示す様に、未めっき部分７が発生し、バンプ６がほとんど形成されないバンプ欠けが発生する恐れがある。このことにより、後工程の組立工程であるＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等において、組立をした場合、バンプ６がほとんど無い為、接合不良による異常が発生してしまう問題がある。
【００１３】
本発明は、上記問題点に鑑み、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程で接合不良をおこすことの無い半導体装置およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の請求項１に記載の半導体装置は、半導体ウェハの電極上の所定領域を開口したレジストを設けるとともに、所定領域内にレジストで凸状部分を設けている。
【００１５】
本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置において、凸状部分により所定領域が複数に分割されていることを特徴とする。
【００１６】
上記の請求項１、２の構成の半導体装置を用い、それに形成されたレジストをマスクとして電極上にバンプをめっき形成することで、めっき中にエアを巻き込んでも、バンプの一部分にしか未めっき部分が発生せず、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程であるＣＯＧ等において、組立をした場合、未めっき部分以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【００１７】
本発明の請求項３に記載の半導体装置は、半導体ウェハの電極上にバンプを備えた半導体装置であって、バンプの央部に少なくとも１つの透孔を設けたことを特徴とする。
【００１８】
本発明の請求項４に記載の半導体装置は、半導体ウェハの電極上にバンプを備えた半導体装置であって、バンプを空間によって複数に分割したことを特徴とする。
【００１９】
本発明の請求項５に記載の半導体装置の製造方法は、半導体ウェハの電極上の所定領域を開口したレジストを形成し、レジストをマスクとして所定領域にバンプをめっき形成する半導体装置の製造方法であって、所定領域を開口したレジストを形成する際、バンプの央部に少なくとも１つの透孔が形成されるようにレジストを開口することを特徴とする。
【００２０】
本発明の請求項６に記載の半導体装置の製造方法は、半導体ウェハの電極上の所定領域を開口したレジストを形成し、レジストをマスクとして所定領域にバンプをめっき形成する半導体装置の製造方法であって、所定領域を開口したレジストを形成する際、バンプが複数に分割されて形成されるようにレジストを開口することを特徴とする。
【００２１】
上記の請求項３、５の発明によれば、バンプの央部に少なくとも１つの透孔が設けられ、そのために、バンプの央部に少なくとも１つの透孔が形成されるように開口されたレジストを、バンプをめっき形成する際のマスクにすることで、めっき中にエアを巻き込んでも、バンプの一部分にしか未めっき部分が発生せず、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程であるＣＯＧ等において、組立をした場合、未めっき部分以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【００２２】
また上記の請求項４、６の発明によれば、バンプが複数に分割され、そのために、バンプが複数に分割されて形成されるように開口されたレジストを、バンプをめっき形成する際のマスクにすることで、めっき中にエアを巻き込んでも、バンプの一部分にしか未めっき部分が発生せず、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程であるＣＯＧ等において、組立をした場合、未めっき部分以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【００２３】
【発明の実施の形態】
本発明の実施の形態における半導体装置の製造方法について、図面を用いて詳細に説明する。
【００２４】
図１は本発明の半導体装置の製造方法の一例を示す工程断面図であり、１は半導体ウェハ（以下「ウェハ」）、２は半導体電極、３は表面保護膜、４はバリアメタル、５はバンプレジスト、６はバンプ、８は透孔である。
【００２５】
まず、ウエハ１に半導体装置の内部回路を形成するとともに、外部電極パッドである半導体電極２を形成する。通常、この半導体電極２はＡＬで形成される。また、マイグレーション対策の為、Ｃｕ等を混ぜる場合もある。その後、表面保護膜３でウエハ１上の全体を覆い、その後、エッチング等で、半導体電極２上を開口する（図１（Ａ））。表面保護膜３の材料としては、Ｐｌ（プラズマ）−ＳｉＮやポリイミド等の絶縁膜が用いられる。
【００２６】
その後、ウエハ１上の全面にバリアメタル４をスパッタリング等で形成する（図１（Ｂ））。バリアメタル４は半導体電極２の材質により、２層で形成される。半導体電極２の材質がＡＬの場合は、バリアメタル１層目としては、ＡＬに近い金属であるＴｉやＴｉＷ等が用いられる。また、バリアメタル２層目としては、バンプ６の材質がＡｕの場合は、Ａｕに近い金属であるＰｄやＣｕ、またはＡｕが使用される。この理由としては、半導体電極２のＡＬ上に直接ＰｄやＣｕやＡｕを形成すると、半導体電極２のＡＬとバリアメタル４との強度が非常に弱くなるからであり、また、ＴｉやＴｉＷ上にバンプ６を形成すると、バリアメタル４とバンプ６との強度が非常に弱くなるからである。
【００２７】
その後、ウエハ１上の全面にバンプレジスト５を塗布し、バンプ６を形成する部分をマスク工程で除去する（図１（Ｃ））。この際、バンプ６を１０μｍ形成する場合はバンプレジスト５の膜厚はバンプ６の高さより厚い、１５μｍ程度で形成する。その為、通常使用するレジストより、粘度の高いものを使用する。本実施の形態では、一例として、バンプレジスト５を、半導体電極２上が開口されるように形成するとともに、その開口部の央部にバンプレジスト５ａを形成している。
【００２８】
その後、めっき工程で、バンプレジスト５が形成されていない半導体電極上２にバンプ６を形成する（図１（Ｄ））。このめっき工程は通常、電解めっきでバンプ６を形成する。めっき液には、バンプの材質に伴い、金めっき液や、銅めっき液などがある。このめっき工程は通常、液体であるめっき液に浸漬させ、バンプ６を形成するディップ式のめっき装置で実施するか、もしくは、めっき液を噴流させ、バンプ６を形成する噴流式のめっき装置で実施する。
【００２９】
その後、バンプレジスト５を除去する（図１（Ｅ））。ここで、バンプレジスト５ａが形成されていたバンプ６の中央部が透孔８となる。
【００３０】
その後、バリアメタル４の不要な部分をエッチングで除去し、アニール等を行いバンプ形成が完了する（図１（Ｆ））。
【００３１】
上記の図１（Ｄ）のめっき工程において、ディップ式のめっき装置を用いた場合でも噴流式のめっき装置を用いた場合でも、めっき工程中にめっき液中のエアがバンプレジスト５の間に入り込み、未めっき部分が発生する恐れがある。この場合の２つの半導体電極２部分の領域の概略平面図を図２（Ａ）に、概略断面図を図２（Ｂ）に示す。この例では、バンプ６の中央部分に透孔８を設けるように、バンプ６の中央部分に凸状のバンプレジスト５ａを形成した状態にしてバンプ６を形成するため、めっき液の張力により、エアがバンプ６全体に拡がらず、図２に示す様に、未めっき部分７が一部分しか発生しない状態になる。ここで凸状のバンプレジスト５ａを複数形成し透孔８を複数形成するようにしても同様の効果が得られる。
【００３２】
また、バンプ６を複数に分割して形成するようにしても同様の効果がある。その例を図３、図４に示す。図３、図４において、それぞれの（Ａ）、（Ｂ）は図２の（Ａ）、（Ｂ）と同様に示す。図３の例では、櫛状部分のバンプレジスト５ｂが形成されていることにより、エアによる未めっき部分７は、バンプレジスト５ｂによって分割されたバンプ６の一部分のみしか発生しない。この場合、バンプレジスト５ｂによって、バンプ６に櫛状のスリットが入り、バンプ６が複数に分割されて形成される。また図４の例では、十字状のバンプレジスト５ｃが形成されていることにより、エアによる未めっき部分７は、バンプレジスト５ｃによって分割されたバンプ６の一部分のみしか発生しない。この場合、バンプレジスト５ｃによって、バンプ６に十字状のスリットが入り、バンプ６が複数に分割されて形成される。
【００３３】
以上のように本実施の形態によれば、めっき中にエアを巻き込んでも、バンプ６の一部分にしか未めっき部分７が発生しない為、後工程の組立工程であるＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等において、組立をした場合、未めっき部分７以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【００３４】
【発明の効果】
以上のように本発明によれば、バンプをめっき形成する際、めっき中にエアを巻き込んでも、バンプの一部分にしか未めっき部分が発生せず、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程であるＣＯＧ等において、組立をした場合、未めっき部分以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図２】本発明の実施の形態の第１の例におけるめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【図３】本発明の実施の形態の第２の例におけるめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【図４】本発明の実施の形態の第３の例におけるめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【図５】従来の半導体装置の製造方法を示す工程断面図である。
【図６】従来の半導体装置の製造方法においてめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【図７】従来の問題点を説明するためのめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【符号の説明】
１ 半導体ウェハ
２ 半導体電極
３ 表面保護膜
４ バリアメタル
５ バンプレジスト
６ バンプ
７ 未めっき部分
８ 透孔
【発明の属する技術分野】
本発明は、バンプが形成された半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の製造方法、特にバンプ形成について従来の方法（例えば、非特許文献１参照）について説明する。
【０００３】
図５は従来の半導体装置の製造方法を示す工程断面図であり、１は半導体ウェハ（以下「ウェハ」）、２は半導体電極、３は表面保護膜、４はバリアメタル、５はバンプレジスト、６はバンプである。
【０００４】
まず、ウエハ１に半導体装置の内部回路を形成するとともに、外部電極パッドである半導体電極２をＡＬ（アルミニウム）などで形成する。そして全面を表面保護膜３で覆った後、半導体電極２上を開口する（図５（Ａ））。通常、表面保護膜３は、窒化膜などを使用する。
【０００５】
次に、ウェハ１上の全面にバリアメタル４をスパッタリング等で蒸着する（図５（Ｂ））。このバリアメタル４はバンプ６をめっき方式で形成する場合、電極として用いる。バリアメタル４は通常、２層に分けて蒸着され、１層目は半導体電極２に近い材質、２層目はバンプ６に近い材質が用いられる。
【０００６】
次に、このバリアメタル４の上にバンプレジスト５を塗布し、バンプ６を形成する部分のみ、露光工程で除く（図５（Ｃ））。通常、バンプレジスト５は、形成するバンプ高さより、５μｍ程度高めにして形成する。
【０００７】
次に、めっき工程で、バンプ６の形成を行う（図５（Ｄ））。めっき方式としては、通常、高膜厚のめっきを行う場合は、電解めっきで行う。また、電解をかけずに、めっきを行う無電解めっき方式もある。
【０００８】
次に、バンプレジスト５を除去する（図５（Ｅ））。
【０００９】
次に、エッチング工程で、バリアメタル４の不要な部分を除去する。エッチングはバリアメタル４が２層で形成された場合は、バリアメタル４の材質により、２回に分けて行う。最後にアニ−ル等を行い、バンプ形成が完了する（図５（Ｆ））。
【００１０】
バンプ６を形成後の図５（Ｄ）の状態での２つの半導体電極２部分の領域の概略平面図を図６（Ａ）に、概略断面図を図６（Ｂ）に示す。
【００１１】
【非特許文献１】
畑田賢造著「ＴＡＢ技術入門」工業調査会発行、ｐ．７７−８１
【００１２】
【発明が解決しようとする課題】
上記従来のバンプ形状では、例えば、めっき工程でバンプ６を形成する際、めっき工程中に発生したエアがバンプレジスト５の中に付着することがある。この場合の図５（Ｄ）のめっき工程後での２つの半導体電極２部分の領域の概略平面図を図７（Ａ）に、概略断面図を図７（Ｂ）に示す。この図７に示す様に、未めっき部分７が発生し、バンプ６がほとんど形成されないバンプ欠けが発生する恐れがある。このことにより、後工程の組立工程であるＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等において、組立をした場合、バンプ６がほとんど無い為、接合不良による異常が発生してしまう問題がある。
【００１３】
本発明は、上記問題点に鑑み、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程で接合不良をおこすことの無い半導体装置およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の請求項１に記載の半導体装置は、半導体ウェハの電極上の所定領域を開口したレジストを設けるとともに、所定領域内にレジストで凸状部分を設けている。
【００１５】
本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置において、凸状部分により所定領域が複数に分割されていることを特徴とする。
【００１６】
上記の請求項１、２の構成の半導体装置を用い、それに形成されたレジストをマスクとして電極上にバンプをめっき形成することで、めっき中にエアを巻き込んでも、バンプの一部分にしか未めっき部分が発生せず、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程であるＣＯＧ等において、組立をした場合、未めっき部分以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【００１７】
本発明の請求項３に記載の半導体装置は、半導体ウェハの電極上にバンプを備えた半導体装置であって、バンプの央部に少なくとも１つの透孔を設けたことを特徴とする。
【００１８】
本発明の請求項４に記載の半導体装置は、半導体ウェハの電極上にバンプを備えた半導体装置であって、バンプを空間によって複数に分割したことを特徴とする。
【００１９】
本発明の請求項５に記載の半導体装置の製造方法は、半導体ウェハの電極上の所定領域を開口したレジストを形成し、レジストをマスクとして所定領域にバンプをめっき形成する半導体装置の製造方法であって、所定領域を開口したレジストを形成する際、バンプの央部に少なくとも１つの透孔が形成されるようにレジストを開口することを特徴とする。
【００２０】
本発明の請求項６に記載の半導体装置の製造方法は、半導体ウェハの電極上の所定領域を開口したレジストを形成し、レジストをマスクとして所定領域にバンプをめっき形成する半導体装置の製造方法であって、所定領域を開口したレジストを形成する際、バンプが複数に分割されて形成されるようにレジストを開口することを特徴とする。
【００２１】
上記の請求項３、５の発明によれば、バンプの央部に少なくとも１つの透孔が設けられ、そのために、バンプの央部に少なくとも１つの透孔が形成されるように開口されたレジストを、バンプをめっき形成する際のマスクにすることで、めっき中にエアを巻き込んでも、バンプの一部分にしか未めっき部分が発生せず、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程であるＣＯＧ等において、組立をした場合、未めっき部分以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【００２２】
また上記の請求項４、６の発明によれば、バンプが複数に分割され、そのために、バンプが複数に分割されて形成されるように開口されたレジストを、バンプをめっき形成する際のマスクにすることで、めっき中にエアを巻き込んでも、バンプの一部分にしか未めっき部分が発生せず、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程であるＣＯＧ等において、組立をした場合、未めっき部分以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【００２３】
【発明の実施の形態】
本発明の実施の形態における半導体装置の製造方法について、図面を用いて詳細に説明する。
【００２４】
図１は本発明の半導体装置の製造方法の一例を示す工程断面図であり、１は半導体ウェハ（以下「ウェハ」）、２は半導体電極、３は表面保護膜、４はバリアメタル、５はバンプレジスト、６はバンプ、８は透孔である。
【００２５】
まず、ウエハ１に半導体装置の内部回路を形成するとともに、外部電極パッドである半導体電極２を形成する。通常、この半導体電極２はＡＬで形成される。また、マイグレーション対策の為、Ｃｕ等を混ぜる場合もある。その後、表面保護膜３でウエハ１上の全体を覆い、その後、エッチング等で、半導体電極２上を開口する（図１（Ａ））。表面保護膜３の材料としては、Ｐｌ（プラズマ）−ＳｉＮやポリイミド等の絶縁膜が用いられる。
【００２６】
その後、ウエハ１上の全面にバリアメタル４をスパッタリング等で形成する（図１（Ｂ））。バリアメタル４は半導体電極２の材質により、２層で形成される。半導体電極２の材質がＡＬの場合は、バリアメタル１層目としては、ＡＬに近い金属であるＴｉやＴｉＷ等が用いられる。また、バリアメタル２層目としては、バンプ６の材質がＡｕの場合は、Ａｕに近い金属であるＰｄやＣｕ、またはＡｕが使用される。この理由としては、半導体電極２のＡＬ上に直接ＰｄやＣｕやＡｕを形成すると、半導体電極２のＡＬとバリアメタル４との強度が非常に弱くなるからであり、また、ＴｉやＴｉＷ上にバンプ６を形成すると、バリアメタル４とバンプ６との強度が非常に弱くなるからである。
【００２７】
その後、ウエハ１上の全面にバンプレジスト５を塗布し、バンプ６を形成する部分をマスク工程で除去する（図１（Ｃ））。この際、バンプ６を１０μｍ形成する場合はバンプレジスト５の膜厚はバンプ６の高さより厚い、１５μｍ程度で形成する。その為、通常使用するレジストより、粘度の高いものを使用する。本実施の形態では、一例として、バンプレジスト５を、半導体電極２上が開口されるように形成するとともに、その開口部の央部にバンプレジスト５ａを形成している。
【００２８】
その後、めっき工程で、バンプレジスト５が形成されていない半導体電極上２にバンプ６を形成する（図１（Ｄ））。このめっき工程は通常、電解めっきでバンプ６を形成する。めっき液には、バンプの材質に伴い、金めっき液や、銅めっき液などがある。このめっき工程は通常、液体であるめっき液に浸漬させ、バンプ６を形成するディップ式のめっき装置で実施するか、もしくは、めっき液を噴流させ、バンプ６を形成する噴流式のめっき装置で実施する。
【００２９】
その後、バンプレジスト５を除去する（図１（Ｅ））。ここで、バンプレジスト５ａが形成されていたバンプ６の中央部が透孔８となる。
【００３０】
その後、バリアメタル４の不要な部分をエッチングで除去し、アニール等を行いバンプ形成が完了する（図１（Ｆ））。
【００３１】
上記の図１（Ｄ）のめっき工程において、ディップ式のめっき装置を用いた場合でも噴流式のめっき装置を用いた場合でも、めっき工程中にめっき液中のエアがバンプレジスト５の間に入り込み、未めっき部分が発生する恐れがある。この場合の２つの半導体電極２部分の領域の概略平面図を図２（Ａ）に、概略断面図を図２（Ｂ）に示す。この例では、バンプ６の中央部分に透孔８を設けるように、バンプ６の中央部分に凸状のバンプレジスト５ａを形成した状態にしてバンプ６を形成するため、めっき液の張力により、エアがバンプ６全体に拡がらず、図２に示す様に、未めっき部分７が一部分しか発生しない状態になる。ここで凸状のバンプレジスト５ａを複数形成し透孔８を複数形成するようにしても同様の効果が得られる。
【００３２】
また、バンプ６を複数に分割して形成するようにしても同様の効果がある。その例を図３、図４に示す。図３、図４において、それぞれの（Ａ）、（Ｂ）は図２の（Ａ）、（Ｂ）と同様に示す。図３の例では、櫛状部分のバンプレジスト５ｂが形成されていることにより、エアによる未めっき部分７は、バンプレジスト５ｂによって分割されたバンプ６の一部分のみしか発生しない。この場合、バンプレジスト５ｂによって、バンプ６に櫛状のスリットが入り、バンプ６が複数に分割されて形成される。また図４の例では、十字状のバンプレジスト５ｃが形成されていることにより、エアによる未めっき部分７は、バンプレジスト５ｃによって分割されたバンプ６の一部分のみしか発生しない。この場合、バンプレジスト５ｃによって、バンプ６に十字状のスリットが入り、バンプ６が複数に分割されて形成される。
【００３３】
以上のように本実施の形態によれば、めっき中にエアを巻き込んでも、バンプ６の一部分にしか未めっき部分７が発生しない為、後工程の組立工程であるＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等において、組立をした場合、未めっき部分７以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【００３４】
【発明の効果】
以上のように本発明によれば、バンプをめっき形成する際、めっき中にエアを巻き込んでも、バンプの一部分にしか未めっき部分が発生せず、バンプがほとんど形成されないバンプ欠けの発生を防止し、後工程の組立工程であるＣＯＧ等において、組立をした場合、未めっき部分以外の部分で接合が保たれ、接合不良による異常発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図２】本発明の実施の形態の第１の例におけるめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【図３】本発明の実施の形態の第２の例におけるめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【図４】本発明の実施の形態の第３の例におけるめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【図５】従来の半導体装置の製造方法を示す工程断面図である。
【図６】従来の半導体装置の製造方法においてめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【図７】従来の問題点を説明するためのめっき工程後での２つの半導体電極部分の領域の概略平面図および概略断面図である。
【符号の説明】
１ 半導体ウェハ
２ 半導体電極
３ 表面保護膜
４ バリアメタル
５ バンプレジスト
６ バンプ
７ 未めっき部分
８ 透孔
Claims (6)
- 半導体ウェハの電極上の所定領域を開口したレジストを設けるとともに、前記所定領域内に前記レジストで凸状部分を設けた半導体装置。
- 前記凸状部分により前記所定領域が複数に分割されていることを特徴とする請求項１に記載の半導体装置。
- 半導体ウェハの電極上にバンプを備えた半導体装置であって、前記バンプの央部に少なくとも１つの透孔を設けたことを特徴とする半導体装置。
- 半導体ウェハの電極上にバンプを備えた半導体装置であって、
前記バンプを空間によって複数に分割したことを特徴とする半導体装置。 - 半導体ウェハの電極上の所定領域を開口したレジストを形成し、前記レジストをマスクとして前記所定領域にバンプをめっき形成する半導体装置の製造方法であって、
前記所定領域を開口したレジストを形成する際、前記バンプの央部に少なくとも１つの透孔が形成されるように前記レジストを開口することを特徴とする半導体装置の製造方法。 - 半導体ウェハの電極上の所定領域を開口したレジストを形成し、前記レジストをマスクとして前記所定領域にバンプをめっき形成する半導体装置の製造方法であって、
前記所定領域を開口したレジストを形成する際、前記バンプが複数に分割されて形成されるように前記レジストを開口することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337350A JP2004172423A (ja) | 2002-11-21 | 2002-11-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337350A JP2004172423A (ja) | 2002-11-21 | 2002-11-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004172423A true JP2004172423A (ja) | 2004-06-17 |
Family
ID=32700885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337350A Pending JP2004172423A (ja) | 2002-11-21 | 2002-11-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004172423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270816A (ja) * | 2007-04-20 | 2008-11-06 | Samsung Electronics Co Ltd | 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 |
-
2002
- 2002-11-21 JP JP2002337350A patent/JP2004172423A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270816A (ja) * | 2007-04-20 | 2008-11-06 | Samsung Electronics Co Ltd | 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9324557B2 (en) | Method for fabricating equal height metal pillars of different diameters | |
| US7764007B2 (en) | Under bump metal film comprising a stress relaxation layer and a diffusion-resistant layer | |
| US20070130763A1 (en) | Method of fabricating electrical connection terminal of embedded chip | |
| JP2003203940A (ja) | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 | |
| KR100428825B1 (ko) | 반도체 집적회로 및 그의 제조 방법 | |
| KR100753006B1 (ko) | 기판상의 상호접속부 및 대응하는 상호접속부의 제조 방법 | |
| JP2001223293A (ja) | 半導体装置及びその製造方法 | |
| JP2007208209A (ja) | 半導体装置及びその製造方法 | |
| JP4797368B2 (ja) | 半導体装置の製造方法 | |
| US7327031B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0945691A (ja) | チップ部品用ハンダバンプ及びその製造方法 | |
| JP2004172423A (ja) | 半導体装置およびその製造方法 | |
| JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09186161A (ja) | 半導体装置のはんだバンプ形成方法 | |
| WO2020213133A1 (ja) | 半導体装置 | |
| JP2004140116A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3430916B2 (ja) | 半導体装置の製造方法 | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| JP2001332577A (ja) | 半導体装置の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| KR100726059B1 (ko) | 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성 | |
| JP2002237500A (ja) | 半導体装置の製造方法 | |
| JPS6031245A (ja) | 半導体装置 | |
| JP2000349190A (ja) | 半導体装置の製造方法 | |
| JP2000040715A (ja) | フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051104 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |