JP7424520B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP7424520B2
JP7424520B2 JP2023000961A JP2023000961A JP7424520B2 JP 7424520 B2 JP7424520 B2 JP 7424520B2 JP 2023000961 A JP2023000961 A JP 2023000961A JP 2023000961 A JP2023000961 A JP 2023000961A JP 7424520 B2 JP7424520 B2 JP 7424520B2
Authority
JP
Japan
Prior art keywords
conductor
outer conductor
silicon substrate
center conductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023000961A
Other languages
English (en)
Other versions
JP2023038236A (ja
Inventor
秀 渡辺
教徳 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2023000961A priority Critical patent/JP7424520B2/ja
Publication of JP2023038236A publication Critical patent/JP2023038236A/ja
Application granted granted Critical
Publication of JP7424520B2 publication Critical patent/JP7424520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
基板の表面と裏面とを電気的に接続するための貫通電極（ＴＳＶ（Through Silicon Via）等）が知られている。ここで、高周波信号を扱う回路では、電磁界の漏えい及びそれに伴うクロストークを抑制するため、貫通電極は、中心導体と中心導体の周囲の外部導体とで構成される、同軸型ＴＳＶとなっていることがある。なお、「同軸型」とは、中心導体と外部導体とが同心である場合に限られない。
この技術に関連し、特許文献１は、同軸線等の信号伝送素子を開示している。特許文献１にかかる信号伝送素子において、第１導体及び第２導体は、間にリング状の誘電体層（絶縁層）を挟んで、同軸状に配置されている。絶縁層は、有機Ｓｉ化合物及びＳｉ微粒子を反応させて非晶質シリカ（ＳｉＯ２）によって、完全に埋めた構造となっている。
また、特許文献２は、貫通基板ビア構造を含む基板を備える装置を開示する。特許文献２にかかる装置は、基板に配置された外側導電層と、外側絶縁層と、内側絶縁層と、内側導電層とを有する。外側絶縁層は、外側導電層と基板とを分離するように基板に配置されている。内側絶縁層は、内側導電層と外側導電層とを分離するように基板に配置されている。
特許第５４０１６１７号公報 特許第５５６８６４４号公報
上述した特許文献では、同軸型ＴＳＶの絶縁層にＳｉＯ２又は樹脂を用いているため、同軸型ＴＳＶにおける誘電損失が大きすぎるおそれがある。したがって、特に高周波信号が同軸型ＴＳＶ（貫通電極）を伝送する場合には問題となるおそれがある。例えば、超伝導量子回路では、誘電損失によってコヒーレンス時間が短くなるおそれがある。
本開示の目的は、このような課題を解決するためになされたものであり、誘電損失の小さな絶縁層を有する貫通電極を実現可能な配線基板及びその製造方法を提供することにある。
本開示にかかる配線基板は、基板と、前記基板に形成された貫通電極とを有し、前記貫通電極は、前記基板を貫通する中心導体と、前記中心導体の周囲に形成された外部導体とによって形成されており、前記中心導体と前記外部導体との間は、前記基板によって形成されている。
また、本開示にかかる配線基板の製造方法は、基板の第１の面を表面加工することによって、貫通電極の中心導体のための非貫通穴を形成し、めっきによって前記非貫通穴に導体を充填することで、前記中心導体を形成し、前記基板の前記第１の面とは反対側の面である第２の面を少なくとも表面加工することにより、前記中心導体の周囲に前記貫通電極の外部導体のための穴である少なくとも１つの外部導体用穴を形成し、めっきによって前記外部導体用穴に導体を充填することで、前記外部導体を形成し、前記第２の面において前記中心導体が露出するように、前記第２の面を表面加工する。
本開示によれば、誘電損失の小さな絶縁層を有する貫通電極を実現可能な配線基板及びその製造方法を提供できる。
超伝導回路装置を示す図である。 本実施の形態にかかる配線基板の構造を示す図である。 実施の形態１にかかる配線基板を示す図である。 実施の形態１にかかる配線基板の製造方法を示す図である。 実施の形態１にかかる配線基板の製造方法を示す図である。 実施の形態１にかかる配線基板の製造方法を示す図である。 実施の形態１にかかる配線基板の製造方法を示す図である。 実施の形態１にかかる配線基板の製造方法を示す図である。 実施の形態１にかかる配線基板の製造方法を示す図である。 実施の形態１にかかる配線基板の製造方法を示す図である。 実施の形態１にかかる配線基板の製造方法を示す図である。 実施の形態２にかかる配線基板を示す図である。 実施の形態２にかかる外部導体が図１２に示す形状とすることの効果を説明するための図である。 実施の形態２にかかる外部導体が図１２に示す形状とすることの効果を説明するための図である。 実施の形態２にかかる外部導体が図１２に示す形状とすることの効果を説明するための図である。 実施の形態２にかかる外部導体が図１２に示す形状とすることの効果を説明するための図である。 実施の形態２にかかる貫通電極の実装例を説明するための図である。 実施の形態２にかかる貫通電極の実装例を説明するための図である。 実施の形態２にかかる貫通電極の実装例を説明するための図である。 実施の形態３にかかる配線基板を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 実施の形態３にかかる配線基板の製造方法を示す図である。 本実施の形態にかかる配線基板の製造方法を示すフローチャートである。
（本開示にかかる実施の形態の概要）
本開示の実施形態の説明に先立って、本開示にかかる実施の形態の概要について説明する。図１は、超伝導回路装置１を示す図である。図１は、超伝導回路装置１の側面から見た断面図である。超伝導回路装置１は、例えば、量子計算機である。超伝導回路装置１は、超伝導回路実装構造２と、読み出し部３と、制御部４とを有する。超伝導回路実装構造２は、量子回路チップ２０と、シリコン基板４０とを有する。量子回路チップ２０と、シリコン基板４０とは、フリップチップ接続によって接続されている。
読み出し部３及び制御部４は、３００Ｋ（Ｋ：ケルビン）程度の室温下で使用される。一方、超伝導回路実装構造２（量子回路チップ２０及びシリコン基板４０）は、１０ｍＫ程度の極低温に冷却される。具体的には、シリコン基板４０は、コールドステージ（図示せず）に熱的に接触している。コールドステージは、１０ｍＫ程度に冷却された、冷凍機のステージである。これにより、超伝導回路実装構造２は、１０ｍＫ程度の極低温に冷却され得る。
量子回路チップ２０は、超伝導材料を用いた量子回路２２を有する。量子回路２２は、量子回路チップ２０の表面２０ａ（おもて面；シリコン基板４０と対向する面）に形成されている。また、量子回路チップ２０の表面２０ａには、導電部である電極２４（２４Ａ，２４Ｂ）が形成されている。電極２４は、量子回路チップ２０のグラウンド電極である。
量子回路２２は、複数の超伝導量子ビットが集積された超伝導量子回路である。量子回路２２は、１０ｍＫ程度の極低温で超伝導状態となる超伝導材料で形成されている。各超伝導量子ビットは、共振器を用いて構成されている。ここで、量子回路２２を動作させる温度は、１００ｍＫ以下であることが好ましく、１００ｍＫ以下であれば温度は低いほど好ましい。例えば、量子回路２２は、１０ｍＫ程度の極低温に冷却して動作される。
シリコン基板４０は、シリコン基板である。ここで、シリコン基板４０は、電気抵抗率が１０００Ω・ｃｍ以上であるシリコンで形成された高抵抗シリコン基板である。シリコン基板４０の表面４０ａ（おもて面；量子回路チップ２０と対向する面）には、導電部である電極４２（４２Ａ，４２Ｂ）及び電極４４（４４Ａ，４４Ｂ）が形成されている。電極４４は、シリコン基板４０のグラウンド電極である。また、後述するように、電極４２と量子回路２２とが、キャパシティブ結合１２又はインダクティブ結合１４によって、非接触に結合されている。
シリコン基板４０の裏面４０ｂは、コールドステージと熱的に接触している。また、シリコン基板４０の裏面４０ｂには、導電部である電極４６（４６Ａ，４６Ｂ）及び電極４８（４８Ａ，４８Ｂ）が形成されている。電極４８Ａ，４８Ｂは、シリコン基板４０のグラウンド電極である。電極４６Ａ及び電極４８Ａは、配線３０を介して読み出し部３と電気的に接続されている。また、電極４６Ｂ及び電極４８Ｂは、配線３０を介して制御部４と電気的に接続されている。なお、配線３０は、例えば同軸ケーブルである。
また、シリコン基板４０には、シリコン基板４０を貫通する貫通電極１００が形成されている。具体的には、電極４２Ａと電極４６Ａとの間及び電極４２Ｂと電極４６Ｂとの間には、貫通電極１００が形成されている。同様に、電極４４Ａと電極４８Ａとの間及び電極４４Ｂと電極４８Ｂとの間には、貫通電極１００が形成されている。貫通電極１００は、例えば同軸ＴＳＶである。このように、シリコン基板４０と、貫通電極１００と、電極４２，４４，４６，４８とによって、配線基板５０が構成されている。言い換えると、配線基板５０は、シリコン基板４０と、貫通電極１００とを少なくとも有する。
量子回路チップ２０の表面２０ａに形成された電極２４と、シリコン基板４０の表面４０ａに形成された電極４４とが、バンプ１０で接続されている。つまり、量子回路チップ２０の表面２０ａに形成された電極２４Ａと、シリコン基板４０の表面４０ａに形成された電極４４Ａとが、バンプ１０Ａで接続されている。同様に、量子回路チップ２０の表面２０ａに形成された電極２４Ｂと、シリコン基板４０の表面４０ａに形成された電極４４Ｂとが、バンプ１０Ｂで接続されている。
また、量子回路チップ２０の表面２０ａに形成された量子回路２２の導電部と、シリコン基板４０の表面４０ａに形成された電極４２Ｂとが対向している。そして、量子回路２２と電極４２Ｂとの間に存在する相互インダクタンスを介して、量子回路２２と電極４２Ｂとは、インダクティブ結合１４によって結合している。ここで、インダクティブ結合とは、上記の相互インダクタンスを介した非接触の結合のことである。
また、量子回路チップ２０の表面２０ａに形成された量子回路２２の別の導電部と、シリコン基板４０の表面４０ａに形成された電極４２Ａとが対向している。そして、量子回路２２と電極４２Ａとの間に存在するキャパシタンスを介して、量子回路２２と電極４２Ａとは、キャパシティブ結合１２によって結合している。ここで、キャパシティブ結合とは、上記のキャパシタンスを介した非接触の結合のことである。
そして、シリコン基板４０の裏面４０ｂの電極４６，４８に読み出し部３及び制御部４を接続することにより、量子回路２２の制御及び読み出しを行う。具体的には、制御部４から出力された制御信号は、貫通電極１００を通ってシリコン基板４０の表面４０ａに形成された電極４２Ｂに到達する。そして、制御信号は、インダクティブ結合１４を介して、量子回路２２に伝達される。このようにして、制御部４は、貫通電極１００及びインダクティブ結合を介して、量子回路チップ２０上の量子回路２２の制御を行う。同様に、量子回路チップ２０の量子回路２２の状態は、量子回路チップ２０とシリコン基板４０の間のキャパシティブ結合１２を介して、シリコン基板４０の表面４０ａに形成された電極４２Ａと貫通電極１００とを経由して、読み出し部３によって読み出される。つまり、読み出し部３は、貫通電極１００及びキャパシティブ結合１２を介して、量子回路２２の状態を読み出す。
ここで、制御信号と読み出し信号は１ＧＨｚ以上の高周波信号であるので、電磁界の漏えい及びそれに伴うクロストークを抑制するため、貫通電極１００は同軸構造（同軸型ＴＳＶ）であることが望ましい。なお、本明細書において、「同軸型」及び「同軸構造」は、必ずしも中心導体と外部導体とが同心である場合に限られない。「同軸型」及び「同軸構造」は、中心導体と外部導体とで構成された多層構造を意味する。
図２は、本実施の形態にかかる配線基板５０の構造を示す図である。図２は、配線基板５０をシリコン基板４０の表面４０ａ（又は裏面４０ｂ）の側から見た図である。上述したように、配線基板５０は、シリコン基板４０と、貫通電極１００とを有する。貫通電極１００は、シリコン基板４０を貫通する中心導体１１０と、外部導体１２０とを有する。外部導体１２０は、中心導体１１０の周囲に形成されている。言い換えると、貫通電極１００は、中心導体１１０と、外部導体１２０とによって形成されている。また、中心導体１１０と外部導体１２０との間には、絶縁層１０２が設けられている。ここで、貫通電極１００において、少なくとも中心導体１１０はシリコン基板４０を貫通している。したがって、中心導体１１０と外部導体１２０とによって、貫通電極１００が構成されている。
中心導体１１０は、例えば円柱形状に形成されているが、このような構造に限定されない。中心導体１１０は、少なくとも柱状であればよく、円柱形状でなくてもよい。中心導体１１０は、高周波信号が伝送される芯線の役割を果たす。
外部導体１２０は、例えば表面４０ａに平行な面における断面において円環形状となるように形成されているが、このような構造に限定されない。外部導体１２０の形状（外部導体１２０の断面形状）は、少なくとも中心導体１１０を囲むような環状であればよく、円環形状でなくてもよい。つまり、外部導体１２０の形状は、中空の柱状（筒状）であればよい。外部導体１２０は、グラウンドの役割を果たす。なお、図２では、外部導体１２０は、シリコン基板４０の表面４０ａの側から見て閉じた（連続した）形状であるが、このような形状である必要はない。外部導体１２０は、シリコン基板４０の表面４０ａの側から見て、その一部が開いた形状（例えばＣ字形状）であってもよい。したがって、外部導体１２０の少なくとも一部の側面がシリコン基板４０を貫通しているが、外部導体１２０の側面全体がシリコン基板４０を貫通していなくてもよい。
ここで、芯線である中心導体１１０がグラウンドである外部導体１２０に囲まれているため、電磁界の漏えい（クロストークの原因）を抑制することができる。そして、貫通電極１００の寸法を適切に設計することにより、反射を抑制することができる。したがって、高周波信号の伝送のためには、インピーダンスを５０Ω程度にする必要があるため、このような同軸型ＴＳＶを用いることが望ましい。
ここで、上述したように、上述した特許文献では、同軸型ＴＳＶの絶縁層にＳｉＯ２又は樹脂を用いているため、同軸型ＴＳＶにおける誘電損失が大きすぎるおそれがある。したがって、上述した特許文献にかかる同軸型ＴＳＶは、超伝導量子計算機（超伝導回路装置１）には用いることができないおそれがある。具体的には、特許文献１及び特許文献２で用いられているＳｉＯ２の誘電正接は約３００×１０－６である。特許文献１では絶縁層に樹脂が用いられているが、樹脂の誘電正接は一般に非常に大きい。超伝導量子計算機では、これらのＳｉＯ２や樹脂のような誘電正接が大きい材料（したがって誘電損失が大きい材料）は、量子回路のコヒーレンス時間を短くしてしまうため、用いることが困難である。一方、シリコン基板に用いられる結晶性の高いケイ素（Ｓｉ）の誘電正接は約０．１５×１０－６以下と極めて小さい。そのため、超伝導量子計算機は、金属と結晶性の高いシリコン基板のみを用いて作製しなければならないという制約がある。以上のように、超伝導量子計算機を実用化するためには、誘電損失の大きな絶縁材料を用いない、誘電損失の小さな同軸型ＴＳＶ（貫通電極）を実現することが、不可欠な課題となっている。
ここで、本実施の形態では、貫通電極１００における絶縁層１０２がシリコン基板４０で形成されている。つまり、本実施の形態にかかる配線基板５０の貫通電極１００では、中心導体１１０と外部導体１２０との間は、高抵抗シリコンであるシリコン基板４０によって電気的に絶縁されている。このような構成によって、誘電損失の小さな絶縁層を有する貫通電極を実現可能である。したがって、超伝導回路装置１における高周波信号の伝送を適切に行うことができる。また、超伝導回路装置１の量子計算に必要なコヒーレンス時間を適切に確保することができる。
また、本実施の形態では、後述するように、シリコン基板４０の両面にエッチング等によって穴を形成し、これらの穴にめっきによって導体を充填する。これにより、中心導体１１０と外部導体１２０との間が高抵抗シリコンであるシリコン基板４０によって電気的に絶縁される構造を製造することができる。
（実施の形態１）
以下、実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
図３は、実施の形態１にかかる配線基板５０を示す図である。図３の上図は、配線基板５０をシリコン基板４０の表面４０ａの側から見た上面図である（後述する図においても同様）。また、図３の下図は、上面図におけるＡ－Ａ線断面を示す断面図である（後述する図においても同様）。
上述したように、配線基板５０は、シリコン基板４０と、貫通電極１００とを有する。シリコン基板４０は、電気抵抗率が１０００Ω・ｃｍ以上である高抵抗シリコンで形成されている。貫通電極１００は、例えば同軸型ＴＳＶである。貫通電極１００は、シリコン基板４０を貫通する中心導体１１０と、外部導体１２０とを有する。外部導体１２０は、中心導体１１０の周囲に形成されている。言い換えると、貫通電極１００は、中心導体１１０と、外部導体１２０とによって形成されている。また、中心導体１１０と外部導体１２０との間には、シリコン基板４０によって絶縁層１０２が設けられている。つまり、中心導体１１０と外部導体１２０との間は、シリコン基板４０によって電気的に絶縁されている。ここで、実施の形態１においては、外部導体１２０の側面全体が、シリコン基板４０を貫通している。
実施の形態１において、中心導体１１０は、例えば円柱形状（柱状）に形成されている。また、実施の形態１において、外部導体１２０は、例えば円筒形状（筒状）に形成されている。言い換えると、実施の形態１にかかる外部導体１２０は、シリコン基板４０の表面４０ａと平行な任意の面における断面において、連続的な円環形状（環状）となるように形成されている。さらに言い換えると、実施の形態１にかかる外部導体１２０は、中心導体１１０の周囲を連続した環状となるように囲むように形成されている。また、さらに言い換えると、実施の形態１にかかる外部導体１２０は、表面４０ａ（又は裏面４０ｂ）から見て連続した環状となるように形成されている。また、さらに言い換えると、実施の形態１にかかる外部導体１２０は、中心導体１１０の周囲に、中心導体１１０を周回する連続した環状となるように、形成されている。したがって、実施の形態１にかかる外部導体１２０は、シリコン基板４０の表面４０ａと平行な任意の面における断面形状が、シリコン基板４０の厚さ方向の位置（つまり切断位置）によらず同一（環状）となるように、形成されている。つまり、実施の形態１にかかる外部導体１２０は、シリコン基板４０の厚さ方向に連続した形状となるように形成されている。
なお、中心導体１１０及び外部導体１２０は、以下のような構成としてもよい。すなわち、中心導体１１０は第一の円柱の形状をしている。外部導体１２０は、第一の円柱の中心軸と同一の中心軸を有し第一の円柱の直径Ｄ１よりも大きい直径を有する第二の円柱と、第一の円柱の中心軸と同一の中心軸を有し第二の円柱の直径よりも大きい直径Ｄ２を有する第三の円柱とに囲まれた領域に形成されている。
ここで、シリコン基板４０に貫通電極１００を高密度に集積するため、貫通電極１００の最外径Ｄ２をできるだけ小さくすることが好ましい。そのためには、外部導体１２０の幅Ｗ２は、狭いことが好ましい。具体的には、外部導体１２０の幅Ｗ２は、中心導体１１０の径Ｄ１（外形寸法）の０．５倍以下であることが好ましい。言い換えると、第三の円柱の直径と第二の円柱の直径との差は、第一の円柱の直径の０．５倍以下である。
また、上述したように、中心導体１１０は高周波の制御信号や読み出し信号が伝送される芯線の役割を果たし、外部導体１２０はグラウンドの役割を果たす。したがって、貫通電極１００の両端に特性インピーダンスが例えば５０Ωの電気系を接続して、貫通電極１００の片方の端子から他方の端子に１ＧＨｚ以上の高周波信号を伝送したとき、反射が小さくなるように絶縁層の幅Ｗ１を設計する。具体的には、Ｓ１１（反射係数、又は入力端子の反射特性）が－１０ｄＢ以下になるように、貫通電極１００を設計する。
シリコン基板４０の厚さＨは３００μｍ程度である。また、中心導体１１０の直径Ｄ１は５０μｍ以下であることが好ましい。中心導体１１０及び外部導体１２０は金属（導体）であり、銅（Ｃｕ）などの比較的電気抵抗率の低い常伝導金属、又は、ニオブ（Ｎｂ）、アルミニウム（Ａｌ）などの超伝導材料である金属が好ましい。
図４～図１１は、実施の形態１にかかる配線基板５０の製造方法を示す図である。なお、図４～図１１において、上側の図は上面図を示し、下側の図は断面図を示す。上面図は、シリコン基板４０の表面４０ａの側、又は、シリコン基板４０を裏返したときの裏面４０ｂの側から見た図である。
まず、図４に示すように、シリコン基板４０を用意する。次に、図５に示すように、シリコン基板４０の表面４０ａに、例えばエッチング等の表面加工によって、中心導体１１０のための非貫通穴２１０（ブラインドビア）を形成する。つまり、シリコン基板４０の表面４０ａ（第１の面）を表面加工することによって、中心導体１１０のための非貫通穴２１０を形成する。ここで、非貫通穴２１０は、シリコン基板４０を貫通しない穴である。
次に、図６に示すように、シリコン基板４０の表面４０ａの全体に、例えばスパッタリングや蒸着等によって、導体のシード層２００を形成する。なお、シード層２００を形成する導体は、例えば銅（Ｃｕ）であるが、これに限定されない。また、中心導体１１０の径（外形寸法）Ｄ１は比較的大きいため、非貫通穴２１０のアスペクト比（穴の深さ／穴径）は小さい。したがって、非貫通穴２１０の底部２１０ｂにスパッタが到達し得るため、底部２１０ｂにもシード層２００が形成され得る。
次に、図７に示すように、シード層２００を電極に接続して、めっきによって、Ｃｕ膜等の導体膜２０１を形成することにより、非貫通穴２１０に導体を充填する。これにより、中心導体１１０を形成する。なお、上述したように、非貫通穴２１０の底部２１０ｂにもシード層２００が形成されているので、めっきによって非貫通穴２１０の底部２１０ｂまで中心導体１１０を形成することは可能である。
次に、図８に示すように、導体膜２０１に対して例えばエッチング等の表面加工を施すことにより、中心導体１１０のためのパッド２０２（中心電極；電極４２，４４）と、グラウンドプレーン２０４（ベタパターン）とを形成する。このとき、エッチング等によって、パッド２０２とグラウンドプレーン２０４とが電気的に絶縁される。このようにして、中心導体１１０のパッド２０２とグラウンドプレーン２０４とを、容易に形成することができる。
次に、図９に示すように、シリコン基板４０を裏返して、シリコン基板４０の裏面４０ｂ（第２の面）にエッチング等の表面加工を施すことによって、中心導体１１０の周囲に外部導体１２０のための穴である外部導体用穴２２０（ビア）を形成する。つまり、シリコン基板４０の第１の面とは反対側の面である第２の面を表面加工することにより、中心導体１１０の周囲に外部導体用穴２２０を形成する。ここで、実施の形態１において、外部導体用穴２２０は、表面４０ａに形成されたグラウンドプレーン２０４に達するまで形成される。
次に、図１０に示すように、シリコン基板４０の表面４０ａに形成されたグラウンドプレーン２０４を電極に接続して、めっきによって、シリコン基板４０の裏面４０ｂにＣｕ膜等の導体膜２３０を形成することにより、外部導体用穴２２０にＣｕ等の導体を充填する。これにより、外部導体１２０を形成する。なお、上述したように、外部導体用穴２２０はグラウンドプレーン２０４に達するまで形成されているので、めっきによって外部導体１２０を形成することは可能である。さらに、外部導体用穴２２０はグラウンドプレーン２０４に達するまで形成されているので、外部導体１２０は、グラウンドプレーン２０４と電気的に接続される。
次に、図１１に示すように、シリコン基板４０の裏面４０ｂを薄化処理する。薄化処理は、例えば研磨や研削によって行われてもよい。これにより、裏面４０ｂに形成された余計な導体膜２３０が除去され、さらに、裏面４０ｂにおいて中心導体１１０が露出する。つまり、裏面４０ｂ（第２の面）において中心導体１１０が露出するように、裏面４０ｂ（第２の面）を表面加工する。このようにして、同軸型ＴＳＶである貫通電極１００がシリコン基板４０に形成される。なお、この後の工程で、グラウンドプレーン２０４と同様のベタパターンのグラウンドプレーン、及び、パッド２０２と同様のパッド（中心電極）を、シリコン基板４０の裏面４０ｂに形成してもよい。
以上説明したように、実施の形態１にかかる貫通電極１００は、シリコン基板４０を貫通する中心導体１１０と、中心導体１１０の周囲に形成された外部導体１２０とによって形成されている。そして、中心導体１１０と外部導体１２０との間は、高抵抗シリコンで形成されたシリコン基板４０によって電気的に絶縁されている。これにより、貫通電極１００における誘電損失を抑制することができる。したがって、超伝導回路装置１における量子計算のコヒーレンス時間を長く維持することができる。
また、実施の形態１にかかる貫通電極１００では、外部導体１２０は、中心導体１１０を囲む筒状（円筒に限定されない）に形成されている。言い換えると、実施の形態１にかかる外部導体１２０は、シリコン基板４０の表面４０ａ（第１の面）と平行な任意の面におけるシリコン基板４０の断面において、連続した環状（円に限定されない）となるように、形成されている。これにより、中心導体１１０の周囲が外部導体１２０によって完全に囲まれるので、芯線である中心導体１１０から周囲に電磁波が漏えいすること及びクロストークをより確実に抑制することができる。
また、このような外部導体１２０を中心導体１１０の周囲に形成するため、上述した実施の形態１では、シリコン基板４０の表面４０ａから中心導体１１０を形成した後、裏面４０ｂに外部導体用穴２２０を形成する。そして、めっきによって外部導体用穴２２０に導体を充填することで、外部導体１２０を形成する。具体的には、シリコン基板４０の表面４０ａから中心導体１１０を形成する際に、めっきによって表面４０ａにグラウンドプレーン２０４を形成する。そして、外部導体用穴２２０を、裏面４０ｂから、表面４０ａに形成されたグラウンドプレーン２０４に達するまで形成する。そして、裏面４０ｂにめっきを施す際に、表面４０ａに形成されたグラウンドプレーン２０４を電極に接続する。
これにより、幅の狭い（つまりアスペクト比の大きい）外部導体１２０をめっきで形成することができる。つまり、外部導体１２０の幅（Ｗ２）が中心導体１１０の外形寸法（Ｄ１）の０．５倍以下となるように、外部導体１２０を形成することができる。したがって、最外径Ｄ２（外形寸法）の小さな貫通電極１００を形成することが可能となる。すなわち、アスペクト比の大きな外部導体用穴２２０を形成しておき、シード層の代わりに表面４０ａに形成されたグラウンドプレーン２０４を電極に接続することで、アスペクト比の大きな外部導体１２０を、容易に形成することができる。言い換えると、外部導体用穴２２０の底部に設けられたグラウンドプレーン２０４を電極に接続するので、外部導体用穴２２０のアスペクト比が大きくても、外部導体用穴２２０に導体が隙間なく確実に充填される。
また、裏面４０ｂにめっきを施す際に、表面４０ａに形成されたグラウンドプレーン２０４を電極に接続することで、外部導体１２０を形成する際に、スパッタリングによってシード層を形成することが不要となる。ここで、アスペクト比の大きな外部導体１２０を形成するためにアスペクト比の大きな穴を形成し、その穴にスパッタリングによってシード層を形成することを考える。この場合、穴の浅い部分の側壁に遮られて、スパッタが穴の深い部分（底部等）にまで到達しないおそれがある。したがって、アスペクト比の大きな穴の深い箇所にシード層を形成することができないおそれがある。そして、この場合、めっきによって外部導体１２０を形成しようとしても、穴の浅い箇所にしかシード層が形成されていないので、穴の浅い箇所にしか導体を形成できず、穴全体に導体を充填できないおそれがある。一方、上述したように、実施の形態１では、外部導体１２０を形成する際に、スパッタリングによってシード層を形成することが不要であるので、アスペクト比の大きな外部導体１２０をより確実に形成することができる。
また、上述したように、実施の形態１では、シリコン基板４０の表面４０ａ（第１の面）を表面加工することによって、中心導体１１０のための非貫通穴２１０を形成する（図５）。そして、表面４０ａにめっきを施すことで、非貫通穴２１０に導体を充填して中心導体１１０を形成するとともに、表面４０ａにグラウンドプレーンを形成する（図６～図８）。このようにしてグラウンドプレーン２０４を形成することで、グラウンドプレーン２０４を容易に形成することができる。すなわち、中心導体１１０を形成する工程で、グラウンドプレーン２０４も形成することができる。
（実施の形態２）
次に、実施の形態２について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。実施の形態２は、外部導体の形状が実施の形態１にかかるものと異なる点で、実施の形態１と異なる。
図１２は、実施の形態２にかかる配線基板５０を示す図である。図１２において、上面図（上図）は、配線基板５０をシリコン基板４０の表面４０ａの側から見た図である。下面図（下図）は、配線基板５０をシリコン基板４０の裏面４０ｂの側から見た図である。また、断面図（中図）は、上面図及び下面図におけるＢ－Ｂ線断面を示す（後述する図においても同様）。
実施の形態２にかかる配線基板５０は、高抵抗シリコンで形成されたシリコン基板４０と、例えば同軸型ＴＳＶである貫通電極１００とを有する。貫通電極１００は、シリコン基板４０を貫通する中心導体１１０と、外部導体１３０とを有する。外部導体１３０は、実施の形態１にかかる外部導体１２０に対応する。実施の形態１にかかる外部導体１２０と同様に、外部導体１３０は、中心導体１１０の周囲に形成されている。中心導体１１０と外部導体１３０との間には、シリコン基板４０によって絶縁層１０２が設けられている。つまり、中心導体１１０と外部導体１３０との間は、シリコン基板４０によって電気的に絶縁されている。
なお、実施の形態２においても、中心導体１１０は、例えば円柱形状等の柱状に形成されている。また、実施の形態２にかかる外部導体１３０は、シリコン基板４０の表面４０ａと平行な任意の面における断面において、一部が切り欠かれた円環形状（環状）となるように、形成されている。つまり、実施の形態２にかかる外部導体１３０は、シリコン基板４０の表面４０ａと平行な任意の面における断面において、円環（環状）の一部が欠けた形状となるように、形成されている。言い換えると、実施の形態２にかかる外部導体１３０は、シリコン基板４０の表面４０ａと平行な任意の面における断面において、連続した環状になっていない。さらに言い換えると、実施の形態２にかかる外部導体１３０は、シリコン基板４０の表面４０ａと平行な任意の面における断面において、Ｃ字形状となるように形成されている。つまり、実施の形態２にかかる外部導体１３０は、シリコン基板４０の表面４０ａから見てＣ字形状となるように形成されている。さらに言い換えると、実施の形態２にかかる外部導体１３０は、中心導体１１０の周囲を一部が切り欠かれた環状となるように囲むように形成されている。また、さらに言い換えると、実施の形態２にかかる外部導体１３０は、表面４０ａ（又は裏面４０ｂ）から見て一部が切り欠かれた環状となるように形成されている。また、さらに言い換えると、実施の形態２にかかる外部導体１３０は、中心導体１１０の周囲に、中心導体１１０を周回する一部が切り欠かれた環状となるように、形成されている。
つまり、実施の形態２にかかる外部導体１３０は、側面に切欠部１３２を有する。そして、この切欠部１３２は、シリコン基板４０で形成されている。これにより、実施の形態２にかかる外部導体１３０は、側面に溝（切欠部１３２）が形成された円筒形状（筒状）に形成されている。したがって、実施の形態２にかかる外部導体１３０は、シリコン基板４０の表面４０ａと平行な任意の面における断面形状が、シリコン基板４０の厚さ方向の位置（つまり切断位置）によらず同一（Ｃ字形状）となるように、形成されている。言い換えると、実施の形態１にかかる外部導体１２０は、シリコン基板４０の厚さ方向に連続した形状（Ｃ字形状）となるように形成されている。なお、実施の形態２にかかる外部導体１３０が、上記のように、その断面がＣ字形状となるように形成されている理由については、後述する。
ここで、実施の形態１にかかる外部導体１２０と同様に、実施の形態２においては、外部導体１２０は、シリコン基板４０の表面４０ａと平行な任意の面における断面形状が、シリコン基板４０の厚さ方向の位置によらず同一となるように、形成されている。したがって、実施の形態２にかかる配線基板５０（貫通電極１００）は、実施の形態１にかかる製造方法と実質的に同様の方法で製造され得る。
図１３～図１６は、実施の形態２にかかる外部導体１３０が図１２に示す形状とすることの効果を説明するための図である。一般的に、めっきで形成した導体（中心導体１１０）とシリコン基板４０との結合（密着度）は弱い。したがって、中心導体１１０に圧力を加えると、中心導体１１０がシリコン基板４０から剥離するおそれがある。
図１３は、実施の形態１にかかる貫通電極１００が形成されたシリコン基板４０に量子回路チップ２０をフリップチップ接続する場合の問題点を説明するための図である。実施の形態１にかかる貫通電極１００が形成されたシリコン基板４０に量子回路チップ２０をフリップチップ接続する場合、貫通電極１００の中心導体１１０に、バンプ１０を介して、矢印Ａで示す方向に圧力が加わる。これにより、矢印Ｂで示すように、貫通電極１００（中心導体１１０）がシリコン基板４０から剥離し、貫通電極１００が破損するおそれがある。
図１４及び図１５は、図１３を用いて説明した問題点を低減する方法の一例を説明するための図である。図１４に示すように、中心導体１１０に引出線６２が接続される。シリコン基板４０の表面４０ａ（又は裏面４０ｂ）には、引出線６２と外部導体１２０とを電気的に絶縁するために、絶縁層６４が設けられている。
これにより、図１５に示すように、バンプ１０の位置を、中心導体１１０の真上からずらすことができる。したがって、フリップチップ接続の際に矢印Ａで示す方向にバンプ１０を押圧したときに、中心導体１１０に圧力が加わることが抑制され、中心導体１１０がシリコン基板４０から剥離することを抑制できる。また、引出線６２によって、量子回路２２と中心導体１１０とが、電気的に接続される。
しかしながら、この例では、引出線６２と外部導体１２０とを電気的に絶縁するために、表面４０ａに絶縁層６４を形成する必要がある。そして、この絶縁層６４の材料としてはＳｉＯ２などが考えられる。しかしながら、上述したように、ＳｉＯ２等の絶縁材料は誘電損失が大きいため、量子回路２２のコヒーレンス時間を短くしてしまうおそれがあるという問題がある。
図１６は、実施の形態２にかかる貫通電極１００に引出線６２が接続された状態を示す図である。実施の形態２にかかる貫通電極１００では、図１６に示すように、中心導体１１０に引出線６２が接続されている。このとき、引出線６２は、表面４０ａ又は裏面４０ｂにおいて、切欠部１３２に配置されている。これにより、表面４０ａ又は裏面４０ｂに絶縁層を形成しなくても、引出線６２と外部導体１３０とを電気的に絶縁することができる。したがって、量子回路２２のコヒーレンス時間を短くすることを抑制しつつ、貫通電極１００の破損を抑制することができる。つまり、実施の形態２にかかる貫通電極１００を用いることで、量子回路２２のコヒーレンス時間を短くすることを抑制しつつ、貫通電極１００の機械的な強度を高くすることができる。
図１７～図１９は、実施の形態２にかかる貫通電極１００の実装例を説明するための図である。図１７にかかる実装例において、超伝導回路装置１は、配線基板５０と、読み出し部３及び制御部４とが、ソケット７０を介して接続されている。具体的には、シリコン基板４０をソケット７０に装着してから、ソケット７０に、読み出し部３及び制御部４を接続する。ここで、ソケット７０は、セラミックで形成されたハウジング７２に、金属で形成された多数のプローブピン７４が装着されて構成されている。これらのプローブピン７４を貫通電極１００に対して圧着することによって、プローブピン７４と貫通電極１００とが電気的に接続される。
このとき、貫通電極１００には、プローブピン７４から圧力がかかる。したがって、貫通電極１００には、上述したような剥離（抜け落ち）などの破損が発生するおそれがある。さらに、Ｃｕの線膨張係数はＳｉの線膨張係数より大きいため、室温から１０ｍＫ程度の極低温に冷却すると、ＳｉよりもＣｕの方が強く収縮する。ここで、室温と極低温（例えば１０ｍＫ）との温度差は約３００度もあるので、この収縮の差のインパクトは大きい。その結果、貫通電極１００のＣｕ（導体）とＳｉ（シリコン基板４０）との密着度がさらに低下するため、貫通電極１００の破損の可能性は高まる。これは極低温に冷却する超伝導量子計算機特有の課題である。
この破損を回避するためにも、引出線６２により、シリコン基板４０の裏面４０ｂにおいてプローブピン７４が突き当たる位置を導体（中心導体１１０）からずらす方法が考えられる。ここで、上述したように、実施の形態１の場合は、シリコン基板４０に絶縁層を形成しなければならないのに対して、実施の形態２では、絶縁層が不要であるという利点がある。
図１８及び図１９は、２つの貫通電極１００を配線で接続した実装例を示す図である。図１８及び図１９は、量子回路２２を制御するためのインダクタ（配線）を示している。貫通電極１００の中心導体１１０（芯線）には、様々な配線が接続される。図１８は、実施の形態１にかかる２つの貫通電極１００の中心導体１１０を配線６６で接続した状態を示す図である。この場合、配線６６と外部導体１２０とを電気的に絶縁するため、シリコン基板４０に絶縁層６４が形成される必要がある。しかしながら、上述したように、絶縁材料は誘電損失が大きいため、量子回路２２のコヒーレンス時間を短くしてしまうおそれがあるという問題がある。
一方、図１９は、実施の形態２にかかる２つの貫通電極１００の中心導体１１０を配線６６で接続した状態を示す図である。この場合、配線６６は、切欠部１３２に配置されている。これにより、シリコン基板４０に絶縁層を形成しなくても、配線６６と外部導体１３０とを電気的に絶縁することができる。したがって、量子回路２２のコヒーレンス時間を短くすることを抑制することができる。つまり、実施の形態２にかかる貫通電極１００を用いることで、量子回路２２のコヒーレンス時間を短くすることを抑制しつつ、様々なレイアウトの配線を施すことができる。
なお、実施の形態２において、切欠部１３２の長さＬ１（図１２）は、高周波特性の観点からは、長すぎない方がよい。切欠部１３２の長さＬ１（離間距離）が長すぎると、電磁界の漏えい及びそれに伴うクロストークを抑制することが困難となるためである。一方で、切欠部１３２の長さＬ１が短すぎると、引出線６２及び配線６６を、外部導体１３０と絶縁するように、中心導体１１０に接続することが困難となる。したがって、切欠部１３２の長さＬ１は、引出線６２及び配線６６の幅よりも長く、かつ、中心導体１１０の径Ｄ１以下であることが好ましい。つまり、外部導体１３０の切り欠かれた箇所の離間距離Ｌ１が、中心導体１１０の径以下であることが好ましい。例えば、引出線６２及び配線６６の幅が１μｍであり、Ｄ１が５０μｍである場合、インピーダンスを５０Ω程度に抑えることを考慮すると、Ｌ１は、２μｍ以上５０μｍ以下であることが好ましい。
（実施の形態３）
次に、実施の形態３について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。実施の形態３は、外部導体の形状が実施の形態１及び実施の形態２にかかるものと異なる点で、実施の形態１及び実施の形態２と異なる。
図２０は、実施の形態３にかかる配線基板５０を示す図である。図２０において、上面図（最上図）は、配線基板５０をシリコン基板４０の表面４０ａの側から見た図である。下面図（下から２番目の図）は、配線基板５０をシリコン基板４０の裏面４０ｂの側から見た図である。また、断面図（上から２番目の図）は、上面図及び下面図におけるＣ－Ｃ線断面を示す（後述する図においても同様）。また、断面図（最下図）は、Ｃ－Ｃ線断面図（上から２番目の図）におけるＤ－Ｄ線断面を示す。
実施の形態３にかかる配線基板５０は、高抵抗シリコンで形成されたシリコン基板４０と、例えば同軸型ＴＳＶである貫通電極１００とを有する。貫通電極１００は、シリコン基板４０を貫通する中心導体１１０と、外部導体１４０とを有する。外部導体１４０は、実施の形態１にかかる外部導体１２０に対応する。実施の形態１にかかる外部導体１２０と同様に、外部導体１４０は、中心導体１１０の周囲に形成されている。中心導体１１０と外部導体１４０との間には、シリコン基板４０によって絶縁層１０２が設けられている。つまり、中心導体１１０と外部導体１４０との間は、シリコン基板４０によって電気的に絶縁されている。
なお、実施の形態３においても、中心導体１１０は、例えば円柱形状等の柱状に形成されている。また、実施の形態３にかかる外部導体１４０は、シリコン基板４０の表面４０ａの側に形成された外部導体部分１４０ａ（第１の外部導体部分）と、シリコン基板４０の裏面４０ｂの側に形成された外部導体部分１４０ｂ（第２の外部導体部分）とを有する。したがって、外部導体部分１４０ａは、シリコン基板４０を貫通していない。同様に、外部導体部分１４０ｂは、シリコン基板４０を貫通していない。
なお、図２０に示すように、外部導体１４０は、外部導体部分１４０ａと外部導体部分１４０ｂとの間に、外部導体部分１４０ｃ（第３の外部導体部分）を有してもよい。この場合、外部導体部分１４０ａと外部導体部分１４０ｂとは、外部導体部分１４０ｃを介して電気的に接続している。ここで、Ｄ－Ｄ線断面図に示すように、外部導体部分１４０ｃは、実施の形態１にかかる外部導体１２０と同様に、側面に溝のない円筒形状（筒状）に形成されている。つまり、外部導体部分１４０ｃは、シリコン基板４０の表面４０ａと平行な任意の面におけるシリコン基板４０の断面において、連続した環状となるように、形成されている。言い換えると、外部導体部分１４０ｃは、中心導体１１０の周囲を連続した環状となるように囲むように形成されている。さらに言い換えると、外部導体部分１４０ｃは、表面４０ａ（又は裏面４０ｂ）から見て連続した環状となるように形成されている。また、さらに言い換えると、外部導体部分１４０ｃは、中心導体１１０の周囲に、中心導体１１０を周回する連続した環状となるように、形成されている。
あるいは、外部導体１４０は、外部導体部分１４０ａと外部導体部分１４０ｂとの間に、外部導体部分１４０ｃを有さなくてもよい。この場合、外部導体部分１４０ａと外部導体部分１４０ｂとは、物理的に直接結合していることで、電気的に接続していてもよい。つまり、外部導体部分１４０ｃの有無に関わらず、外部導体部分１４０ａと外部導体部分１４０ｂとが電気的に接続されている。したがって、上述した実施の形態と同様に、外部導体１４０において、シリコン基板４０の表面４０ａの側と裏面４０ｂの側とで電気的な導通が確保される。
また、実施の形態２にかかる外部導体１３０と同様に、実施の形態３にかかる外部導体部分１４０ａは、シリコン基板４０の表面４０ａと平行な面における断面において、一部が切り欠かれた円環形状（環状）となるように、形成されている。したがって、実施の形態３にかかる外部導体部分１４０ａは、側面に切欠部１４２Ａ（第１の切欠箇所）を有する。言い換えると、実施の形態３にかかる外部導体部分１４０ａは、シリコン基板４０の表面４０ａと平行な任意の面における断面において、Ｃ字形状となるように形成されている。つまり、実施の形態３にかかる外部導体部分１４０ａは、シリコン基板４０の表面４０ａから見てＣ字形状となるように形成されている。同様に、実施の形態３にかかる外部導体部分１４０ｂは、シリコン基板４０の裏面４０ｂと平行な面における断面において、一部が切り欠かれた円環形状（環状）となるように、形成されている。したがって、実施の形態３にかかる外部導体部分１４０ｂは、側面に切欠部１４２Ｂ（第２の切欠箇所）を有する。言い換えると、実施の形態３にかかる外部導体部分１４０ｂは、シリコン基板４０の裏面４０ｂと平行な任意の面における断面において、Ｃ字形状となるように形成されている。つまり、実施の形態３にかかる外部導体部分１４０ｂは、シリコン基板４０の裏面４０ｂから見てＣ字形状となるように形成されている。そして、これらの切欠部１４２Ａ，１４２Ｂは、シリコン基板４０で形成されている。これにより、実施の形態３にかかる外部導体部分１４０ａ，１４０ｂは、側面に溝が形成された円筒形状（筒状）に形成されている。言い換えると、外部導体１４０は、シリコン基板４０の表面４０ａの側及び裏面４０ｂの側において、側面に溝（切欠箇所）が形成された筒状に形成されている。また、さらに言い換えると、実施の形態３にかかる外部導体部分１４０ａ，１４０ｂは、中心導体１１０の周囲を連続した環状となるように囲むように形成されている。また、さらに言い換えると、実施の形態３にかかる外部導体部分１４０ａ，１４０ｂは、表面４０ａ（又は裏面４０ｂ）から見て連続した環状となるように形成されている。また、さらに言い換えると、実施の形態３にかかる外部導体部分１４０ａ，１４０ｂは、中心導体１１０の周囲に、中心導体１１０を周回する連続した環状となるように、形成されている。
ここで、外部導体部分１４０ａにおける切欠部１４２Ａの位置（第１の位置）は、外部導体部分１４０ｂにおける切欠部１４２Ｂの位置（第２の位置）と、対応している必要はない。図２０において、外部導体部分１４０ａにおける切欠部１４２Ａは、中心導体１１０の右側に設けられており、外部導体部分１４０ｂにおける切欠部１４２Ｂは、中心導体１１０の左側に設けられている。言い換えると、表面４０ａの側から見たときに、表面４０ａの側に形成された外部導体部分１４０ａにおける切欠部１４２Ａの位置（第１の位置）が、裏面４０ｂの側に形成された外部導体部分１４０ｂにおける切欠部１４２Ｂの位置（第２の位置）と異なっている。さらに言い換えると、表面４０ａにおける切欠部１４２Ａの位置の中心導体１１０に対する向きが、裏面４０ｂにおける切欠部１４２Ｂの位置の中心導体１１０に対する向きと異なっている。つまり、中心導体１１０に対する第１の位置が、中心導体１１０に対する第２の位置と異なっている。
実施の形態３にかかる外部導体１４０が上記のように形成されている理由について、以下に説明する。図１２に示したような実施の形態２にかかる構造では、シリコン基板４０の表面４０ａの側から見たときに、シリコン基板４０の表面４０ａと裏面４０ｂとで切欠部１３２の位置が対応している。つまり、表面４０ａにおける切欠部１３２の位置の中心導体１１０に対する向きが、裏面４０ｂにおける切欠部１３２の位置の中心導体１１０に対する向きと同じである。したがって、実施の形態２にかかる構造では、中心導体１１０から引き出す配線の方向を、シリコン基板４０の表面４０ａと裏面４０ｂとで同一にしなければならないという制約がある。
一方、実施の形態３にかかる構造では、表面４０ａにおける切欠部１４２Ａの位置の中心導体１１０に対する向きが、裏面４０ｂにおける切欠部１４２Ｂの位置の中心導体１１０に対する向きと異なっている。したがって、実施の形態３にかかる構造を採用することで、中心導体１１０から引き出す配線の方向を、後述するように、任意に変えることができる。したがって、配線の設計の自由度が向上する。
なお、実施の形態２の切欠部１３２と同様に、高周波信号の伝送において電磁界の漏えい及びそれに伴うクロストークを抑制するという観点からは、切欠部１４２Ａの長さＬ１及び切欠部１４２Ｂの長さＬ２は、長すぎない方がよい。つまり、切欠部１４２Ａの長さＬ１及び切欠部１４２Ｂの長さＬ２は、配線の幅よりも長く、かつ、中心導体１１０の径Ｄ１以下であることが好ましい。例えば、配線の幅が１μｍであり、Ｄ１が５０μｍである場合、インピーダンスを５０Ω程度に抑えることを考慮すると、Ｌ１及びＬ２は、２μｍ以上５０μｍ以下であることが好ましい。
図２１～図３０は、実施の形態３にかかる配線基板５０の製造方法を示す図である。なお、図２１～図３０において、上側の図は上面図を示し、下側の図は断面図を示す。上面図は、シリコン基板４０の表面４０ａの側、又は、シリコン基板４０を裏返したときの裏面４０ｂの側から見た図である。
まず、図２１に示すように、シリコン基板４０を用意する。次に、図２２に示すように、シリコン基板４０の表面４０ａに、例えばエッチング等の表面加工によって、中心導体１１０のための非貫通穴２１０（ブラインドビア）を形成する。つまり、シリコン基板４０の表面４０ａ（第１の面）を表面加工することによって、中心導体１１０のための非貫通穴２１０を形成する。
次に、図２３に示すように、シリコン基板４０の表面４０ａにエッチング等の表面加工を施すことによって、中心導体１１０の周囲に外部導体１４０（外部導体部分１４０ａ）のための外部導体用穴２４１（第１の外部導体用穴）を形成する。ここで、外部導体用穴２４１は、シリコン基板４０の表面４０ａに平行な面における形状がＣ字形状となるように形成される。つまり、外部導体用穴２４１は、シリコン基板４０の表面４０ａから見てＣ字形状となるように形成される。また、外部導体用穴２４１の深さが、中心導体１１０のための非貫通穴２１０の深さよりも浅くなるように、表面加工を行う。つまり、外部導体用穴２４１は、非貫通穴（ブラインドビア）である。
次に、図２４に示すように、シリコン基板４０の表面４０ａの全体に、例えばスパッタリング等によって、導体（Ｃｕなど）のシード層２００（第１のシード層）を形成する。なお、上述したように、非貫通穴２１０のアスペクト比（穴の深さ／穴径）は小さいので、非貫通穴２１０の底部２１０ｂにスパッタが到達し得る。したがって、底部２１０ｂにもシード層２００が形成され得る。また、外部導体用穴２４１の幅は非貫通穴２１０の直径より狭いが、外部導体用穴２４１の深さは非貫通穴２１０の深さよりも浅いため、外部導体用穴２４１のアスペクト比は、外部導体用穴２４１の底部２４１ｂにスパッタが到達し得る程度に十分小さい。したがって、底部２４１ｂにもシード層２００が形成され得る。
次に、図２５に示すように、シード層２００を電極に接続して、シード層２００にめっきを施す。めっきによって、Ｃｕ膜等の導体膜２０１を形成することにより、非貫通穴２１０及び外部導体用穴２４１に導体を充填する。これにより、中心導体１１０及び外部導体１４０の一部（外部導体部分１４０ａ，１４０ｃ）を形成する。なお、上述したように、非貫通穴２１０の底部２１０ｂにもシード層２００が形成されているので、めっきによって中心導体１１０を形成することは可能である。同様に、外部導体用穴２４１の底部２４１ｂにもシード層２００が形成されているので、めっきによって外部導体部分１４０ａ（及び外部導体部分１４０ｃ）を形成することは可能である。
次に、図２６に示すように、導体膜２０１に対して例えばエッチング等の表面加工を施すことにより、中心導体１１０のためのパッド２０２（中心電極；電極４２，４４）と、グラウンドプレーン２０４（ベタパターン）とを形成する。このとき、エッチング等によって、パッド２０２とグラウンドプレーン２０４とが電気的に絶縁される。このようにして、中心導体１１０のパッド２０２とグラウンドプレーン２０４とを、容易に形成することができる。ここで、外部導体部分１４０ａは、グラウンドプレーン２０４に電気的に接続されている。なお、上述した、中心導体１１０に接続され外部導体１４０と絶縁された配線を形成する場合、エッチング等によって、グラウンドプレーン２０４の、切欠部１４２Ａに対応する箇所の導体を除去すればよい。
次に、図２７に示すように、シリコン基板４０を裏返す。そして、シリコン基板４０の裏面４０ｂ（第２の面）にエッチング等の表面加工を施すことによって、中心導体１１０の周囲に外部導体１４０（外部導体部分１４０ｂ）のための穴である外部導体用穴２４２（第２の外部導体用穴）を形成する。つまり、シリコン基板４０の第１の面とは反対側の面である第２の面を加工することにより、中心導体１１０の周囲に外部導体用穴２４２を形成する。
ここで、外部導体用穴２４２は、シリコン基板４０の裏面４０ｂに平行な面における形状がＣ字形状となるように形成される。つまり、外部導体用穴２４２は、シリコン基板４０の裏面４０ｂから見てＣ字形状となるように形成される。また、外部導体用穴２４２の深さが、中心導体１１０のための非貫通穴２１０の深さよりも浅くなるように、表面加工を行う。つまり、外部導体用穴２４２は、非貫通穴（ブラインドビア）である。さらに、外部導体用穴２４２の底部２４２ｂが図２６の工程で形成された外部導体１４０（外部導体部分１４０ａ，１４０ｃ）の底部１４０ｄに少なくとも到達する程度まで深くなるように、表面加工を行う。つまり、図２７の状態において、シリコン基板４０の厚さをＨ’とする。また、中心導体１１０の高さ（深さ）をＨ１とし、図２６の工程で形成された外部導体１４０（外部導体部分１４０ａ，１４０ｃ）の高さをＨａとし、外部導体用穴２４２の深さをＨｂとする。このとき、以下の式１が成り立つ。
（Ｈ’－Ｈａ）≦Ｈｂ＜Ｈ１ ・・・（１）
つまり、外部導体用穴２４１（第１の外部導体用穴）の深さＨａと外部導体用穴２４２（第２の外部導体用穴）の深さＨｂとの合計は、シリコン基板４０の厚さＨ’以上である。
次に、図２８に示すように、シリコン基板４０の裏面４０ｂの全体に、例えばスパッタリング等によって、導体（Ｃｕなど）のシード層２５０（第２のシード層）を形成する。なお、外部導体用穴２４２の幅は非貫通穴２１０の直径より狭いが、外部導体用穴２４２の深さは非貫通穴２１０の深さよりも浅いため、外部導体用穴２４２のアスペクト比は、外部導体用穴２４２の底部２４２ｂにスパッタが到達し得る程度に十分小さい。したがって、底部２４２ｂにもシード層２５０が形成され得る。
次に、図２９に示すように、シード層２５０を電極に接続して、シード層２５０にめっきを施す。めっきによって、Ｃｕ膜等の導体膜２５１を形成することにより、外部導体用穴２４２に導体を充填する。これにより、外部導体１４０の一部（外部導体部分１４０ｂ，１４０ｃ）を形成する。なお、上述したように、外部導体用穴２４２の底部２４２ｂにもシード層２５０が形成されているので、めっきによって外部導体部分１４０ｂ（及び外部導体部分１４０ｃ）を形成することは可能である。
次に、図１１の工程と同様に、図３０に示すように、シリコン基板４０の裏面４０ｂを薄化処理する。薄化処理は、例えば研磨や研削によって行われてもよい。これにより、裏面４０ｂに形成された余計な導体膜２５１が除去され、さらに、裏面４０ｂにおいて中心導体１１０及び外部導体部分１４０ｂが露出する。つまり、裏面４０ｂ（第２の面）において中心導体１１０及び外部導体部分１４０ｂが露出するように、裏面４０ｂ（第２の面）を表面加工する。このようにして、同軸型ＴＳＶである貫通電極１００がシリコン基板４０に形成される。なお、この後の工程で、グラウンドプレーン２０４と同様のベタパターンのグラウンドプレーン、及び、パッド２０２と同様のパッド（中心電極）を、シリコン基板４０の裏面４０ｂに形成してもよい。
なお、上記の式１で、（Ｈ－Ｈａ）＝Ｈｂとした場合、外部導体部分１４０ａと外部導体部分１４０ｂとの間に、外部導体部分１４０ｃは形成されない。したがって、この場合、外部導体部分１４０ａと外部導体部分１４０ｂとは、物理的に直接結合している。
なお、高周波信号を伝達するという観点からは、連続した環状に形成された外部導体部分１４０ｃが存在した方がよい。そして、外部導体部分１４０ｃの高さ（シリコン基板４０の厚さ方向の長さ）を長くすることが好ましい。ここで、外部導体部分１４０ｃの高さを長くしようとすると、外部導体用穴２４１，２４２の深さを深くする必要がある。しかしながら、外部導体用穴２４１，２４２の深さを深くすると、スパッタリングの際に、外部導体用穴２４１，２４２の底部までスパッタが到達しない可能性が高くなる。したがって、外部導体用穴２４１，２４２の深さは、底部までスパッタが到達する限りにおいて、より深くすることが好ましい。
なお、図２０においては、シリコン基板４０の表面４０ａの側から見たときに、表面４０ａの側の切欠部１４２Ａの位置と、裏面４０ｂの側の切欠部１４２Ｂの位置とは、中心導体１１０に関して１８０度ずれた位置関係となっている。しかしながら、両者の位置関係は、このようなものに限定されない。例えば、表面４０ａの側の切欠部１４２Ａの位置と、裏面４０ｂの側の切欠部１４２Ｂの位置とが、中心導体１１０に関して９０度ずれた位置関係となっていてもよい。このとき、例えば、裏面４０ｂの側の切欠部１４２Ｂの位置が、図２０において中心導体１１０の上側（又は下側）となってもよい。このように、表面４０ａと裏面４０ｂとで、中心導体１１０に対する切欠部１４２Ａ，１４２Ｂの向きを、任意の方向にすることができる。
上述した実施の形態３にかかる貫通電極１００は、外部導体１４０に切欠部１４２Ａ，１４２Ｂが設けられているように、構成されている。したがって、実施の形態３にかかる配線基板５０は、実施の形態２にかかる配線基板５０と実質的に同様の効果を奏し得る。
さらに、上述したように、実施の形態３にかかる外部導体１４０では、表面４０ａにおける切欠部１４２Ａの位置の中心導体１１０に対する向きが、裏面４０ｂにおける切欠部１４２Ｂの位置の中心導体１１０に対する向きと異なっている。したがって、実施の形態３にかかる配線基板５０は、貫通電極１００の中心導体１１０から引き出す配線の方向を、任意に変えることができる。したがって、配線の設計の自由度が向上する。
（本実施の形態にかかる配線基板の製造方法）
図３１は、本実施の形態にかかる配線基板５０の製造方法を示すフローチャートである。まず、電気抵抗率が１０００Ω・ｃｍ以上であるシリコンで形成されたシリコン基板４０の表面４０ａ（第１の面）を表面加工することによって、中心導体のための非貫通穴を形成する（ステップＳ１０２）。この工程は、図５及び図２２に対応する。次に、めっきによって非貫通穴に導体を充填することで、中心導体を形成する（ステップＳ１０４）。この工程は、図６～図７及び図２４～図２５に対応する。
シリコン基板４０の少なくとも裏面４０ｂ（第２の面）を加工することにより、中心導体の周囲に少なくとも１つの外部導体用穴を形成する（ステップＳ１０６）。この工程は、図９，図２３及び図２７に対応する。次に、めっきによって外部導体用穴に導体を充填することで、外部導体を形成する（ステップＳ１０８）。この工程は、図１０，図２４～図２５及び図２８～図２９に対応する。そして、シリコン基板４０の裏面４０ｂにおいて中心導体が露出するように、裏面４０ｂを表面加工する（ステップＳ１１０）。この工程は、図１１及び図３０に対応する。
このような製造方法により、シリコン基板４０に中心導体を形成し、その周囲に、中心導体と間隔を空けて、外部導体を形成することができる。したがって、中心導体と外部導体との間が高抵抗シリコンで形成されたシリコン基板４０によって電気的に絶縁された貫通電極１００がシリコン基板４０に形成された配線基板５０を、容易に製造することができる。また、この方法により、アスペクト比の高い外部導体を形成できるので、シリコン基板４０に貫通電極１００を高密度に集積することができる。
（変形例）
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述したフローチャートの各ステップの処理の１つ以上は、省略され得る。また、上述したフローチャートの各ステップの順序は、適宜、変更可能である。また、上述した各ステップは、他のステップと同時に実行されてもよい。例えば、図３１に示したフローチャートにおいて、Ｓ１０６～Ｓ１０８の処理を、Ｓ１０２～Ｓ１０４の処理と同時に行ってもよい。あるいは、Ｓ１０６の処理を、Ｓ１０４の処理の前に実行してもよい。
また、上述した実施の形態にかかる製造工程において、表面４０ａと裏面４０ｂとは、逆であってもよい。すなわち、上述した実施の形態では、配線基板５０の製造方法において、シリコン基板４０の表面４０ａ（第１の面）に非貫通穴を形成して中心導体を形成し、シリコン基板４０の裏面４０ｂ（第２の面）に外部導体用穴を形成して外部導体を形成するとした。しかしながら、シリコン基板４０の裏面４０ｂ（第１の面）に非貫通穴を形成して中心導体を形成し、シリコン基板４０の表面４０ａ（第２の面）に外部導体用穴を形成して外部導体を形成してもよい。
また、上述した実施の形態では、エッチングによって、非貫通穴及び外部導体用穴を形成するとしたが、これらの穴を形成する方法は、エッチングに限定されない。また、上述した実施の形態では、スパッタリングによってシード層を形成するとしたが、シード層を形成する方法はスパッタリングに限定されない。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
電気抵抗率が１０００Ω・ｃｍ以上であるシリコンで形成されたシリコン基板と、
前記シリコン基板に形成された貫通電極と
を有し、
前記貫通電極は、前記シリコン基板を貫通する中心導体と、前記中心導体の周囲に形成された外部導体とによって形成されており、
前記中心導体と前記外部導体との間は、前記シリコン基板によって電気的に絶縁されている、
配線基板。
（付記２）
前記外部導体の幅は、前記中心導体の外形寸法の０．５倍以下である、
付記１に記載の配線基板。
（付記３）
前記外部導体は、前記中心導体の周囲を連続した環状となるように囲むように形成されている、
付記１又は２に記載の配線基板。
（付記４）
前記外部導体は、前記中心導体の周囲を一部が切り欠かれた環状となるように囲むように形成されている、
付記１又は２に記載の配線基板。
（付記５）
前記外部導体の切り欠かれた箇所の離間距離が、前記中心導体の径以下である、
付記４に記載の配線基板。
（付記６）
前記外部導体は、前記シリコン基板の厚さ方向に連続した形状となるように形成されている、
付記１～５のいずれか一項に記載の配線基板。
（付記７）
前記外部導体は、前記シリコン基板の第１の面の側に形成された第１の外部導体部分と、前記シリコン基板の前記第１の面とは反対側の面である第２の面に形成され、前記第１の外部導体部分と電気的に接続された第２の外部導体部分とを有し、
前記第１の外部導体部分は、前記中心導体の周囲を第１の位置で一部が切り欠かれた環状となるように囲むように形成されており、
前記第２の外部導体部分は、前記中心導体の周囲を第２の位置で一部が切り欠かれた環状となるように囲むように形成されており、
前記中心導体に対する前記第１の位置が、前記中心導体に対する前記第２の位置と異なる、
付記１又は２に記載の配線基板。
（付記８）
前記外部導体は、前記第１の外部導体部分と前記第２の外部導体部分との間に、前記中心導体の周囲を連続した環状となるように囲むように形成された第３の外部導体部分をさらに有する
付記７に記載の配線基板。
（付記９）
電気抵抗率が１０００Ω・ｃｍ以上であるシリコンで形成されたシリコン基板の第１の面を表面加工することによって、貫通電極の中心導体のための非貫通穴を形成し、
めっきによって前記非貫通穴に導体を充填することで、前記中心導体を形成し、
前記シリコン基板の前記第１の面とは反対側の面である第２の面を少なくとも表面加工することにより、前記中心導体の周囲に前記貫通電極の外部導体のための穴である少なくとも１つの外部導体用穴を形成し、
めっきによって前記外部導体用穴に導体を充填することで、前記外部導体を形成し、
前記第２の面において前記中心導体が露出するように、前記第２の面を表面加工する、
配線基板の製造方法。
（付記１０）
前記第１の面にめっきを施すことで、前記非貫通穴に導体を充填して前記中心導体を形成するとともに、前記第１の面における前記中心導体の周囲に、導体膜を形成する、
付記９に記載の配線基板の製造方法。
（付記１１）
前記導体膜に対して表面加工を施すことにより、前記第１の面における前記中心導体の電極を形成し、前記第１の面における前記中心導体の周囲にグラウンドプレーンを形成する、
付記１０に記載の配線基板の製造方法。
（付記１２）
前記外部導体用穴を、前記第２の面から、前記第１の面に形成された前記グラウンドプレーンに到達するまで形成し、
前記グラウンドプレーンを電極に接続して、めっきによって前記外部導体用穴に導体を充填することで、前記外部導体を、前記中心導体の周囲を連続した又は一部が切り欠かれた環状となるように囲むように形成する、
付記１１に記載の配線基板の製造方法。
（付記１３）
前記外部導体用穴を、前記第２の面から前記第１の面に形成された前記グラウンドプレーンに到達するまで形成し、
前記グラウンドプレーンを電極に接続して、めっきによって前記外部導体用穴に導体を充填することで、前記外部導体を、前記シリコン基板の厚さ方向に連続した形状となるように、形成する、
付記１１又は１２に記載の配線基板の製造方法。
（付記１４）
前記第１の面に表面加工を施すことにより、前記外部導体のための穴であって、前記非貫通穴の深さよりも浅い深さであり、前記第１の面から見てＣ字形状となるような第１の外部導体用穴を、前記非貫通穴の周囲に形成し、
前記第１の面にめっきを施すことによって、前記非貫通穴に導体を充填することで前記中心導体を形成し、前記第１の外部導体用穴に導体を充填することで第１の位置で一部が切り欠かれた環状となるように前記中心導体を囲むように、前記外部導体の部分となる第１の外部導体部分を形成する、
付記９に記載の配線基板の製造方法。
（付記１５）
前記第１の面に前記非貫通穴及び前記第１の外部導体用穴が形成された状態で、前記第１の面に第１のシード層を形成し、
前記第１のシード層を電極に接続して前記第１のシード層にめっきを施すことにより、前記中心導体及び前記第１の外部導体部分を形成する、
付記１４に記載の配線基板の製造方法。
（付記１６）
前記第２の面に表面加工を施すことにより、前記外部導体のための穴であって、前記非貫通穴よりも浅い深さであり、前記第２の面から見てＣ字形状となるような第２の外部導体用穴を、前記中心導体の周囲に形成し、
前記第２の面にめっきを施すことによって、前記第２の外部導体用穴に導体を充填することで、前記中心導体に対する位置が前記第１の位置と異なる第２の位置で一部が切り欠かれた環状となるように前記中心導体を囲むように、前記外部導体の部分となる第２の外部導体部分を形成する、
付記１５に記載の配線基板の製造方法。
（付記１７）
前記第２の面に前記第２の外部導体用穴が形成された状態で、前記第２の面に第２のシード層を形成し、
前記第２のシード層を電極に接続して前記第２のシード層にめっきを施すことにより、前記第２の外部導体部分を形成する、
付記１６に記載の配線基板の製造方法。
（付記１８）
前記第１の外部導体用穴の深さと前記第２の外部導体用穴の深さとの合計は、前記シリコン基板の厚さ以上である、
付記１６又は１７に記載の配線基板の製造方法。
１ 超伝導回路装置
２ 超伝導回路実装構造
３ 読み出し部
４ 制御部
１０ バンプ
１２ キャパシティブ結合
１４ インダクティブ結合
２０ 量子回路チップ
２２ 量子回路
２４ 電極
３０ 配線
４０ シリコン基板
４０ａ 表面
４０ｂ 裏面
４２，４４，４６，４８ 電極
５０ 配線基板
１００ 貫通電極
１０２ 絶縁層
１１０ 中心導体
１２０，１３０，１４０ 外部導体
１３２，１４２Ａ，１４２Ｂ 切欠部
１４０ａ，１４０ｂ，１４０ｃ 外部導体部分
２００，２５０ シード層
２０１，２３０，２５１ 導体膜
２０２ パッド
２０４ グラウンドプレーン
２１０ 非貫通穴
２２０，２４１，２４２ 外部導体用穴

Claims (10)

  1. 誘電正接が０．１５×１０ －６ 以下であるシリコンで形成された基板と、
    前記基板に形成された貫通電極と
    を有し、
    前記貫通電極は、前記基板を貫通する中心導体と、前記中心導体の周囲に形成された外部導体とによって形成されており、
    前記中心導体と前記外部導体との間は、前記基板によって電気的に絶縁されている、
    配線基板。
  2. 前記外部導体の幅は、前記中心導体の外形寸法の０．５倍以下である、
    請求項１に記載の配線基板。
  3. 前記外部導体は、前記中心導体の周囲を連続した環状となるように囲むように形成されている、
    請求項１又は２に記載の配線基板。
  4. 前記外部導体は、前記中心導体の周囲を一部が切り欠かれた環状となるように囲むように形成されている、
    請求項１又は２に記載の配線基板。
  5. 前記外部導体の切り欠かれた箇所の離間距離が、前記中心導体の径以下である、
    請求項４に記載の配線基板。
  6. 前記外部導体は、前記基板の厚さ方向に連続した形状となるように形成されている、
    請求項１～５のいずれか一項に記載の配線基板。
  7. 前記外部導体は、前記基板の第１の面の側に形成された第１の外部導体部分と、前記基板の前記第１の面とは反対側の面である第２の面に形成され、前記第１の外部導体部分と電気的に接続された第２の外部導体部分とを有し、
    前記第１の外部導体部分は、前記中心導体の周囲を第１の位置で一部が切り欠かれた環状となるように囲むように形成されており、
    前記第２の外部導体部分は、前記中心導体の周囲を第２の位置で一部が切り欠かれた環状となるように囲むように形成されており、
    前記中心導体に対する前記第１の位置が、前記中心導体に対する前記第２の位置と異なる、
    請求項１又は２に記載の配線基板。
  8. 前記外部導体は、前記第１の外部導体部分と前記第２の外部導体部分との間に、前記中心導体の周囲を連続した環状となるように囲むように形成された第３の外部導体部分をさらに有する
    請求項７に記載の配線基板。
  9. 誘電正接が０．１５×１０ －６ 以下であるシリコンで形成された基板の第１の面を表面加工することによって、貫通電極の中心導体のための非貫通穴を形成し、
    めっきによって前記非貫通穴に導体を充填することで、前記中心導体を形成し、
    前記基板の前記第１の面とは反対側の面である第２の面を少なくとも表面加工することにより、前記中心導体の周囲に前記貫通電極の外部導体のための穴である少なくとも１つの外部導体用穴を形成し、
    めっきによって前記外部導体用穴に導体を充填することで、前記外部導体を形成し、
    前記第２の面において前記中心導体が露出するように、前記第２の面を表面加工する、
    前記中心導体と前記外部導体とが前記基板によって電気的に絶縁された配線基板の製造方法。
  10. 前記第１の面にめっきを施すことで、前記非貫通穴に導体を充填して前記中心導体を形成するとともに、前記第１の面における前記中心導体の周囲に、導体膜を形成する、
    請求項９に記載の配線基板の製造方法。
JP2023000961A 2020-01-10 2023-01-06 配線基板及びその製造方法 Active JP7424520B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023000961A JP7424520B2 (ja) 2020-01-10 2023-01-06 配線基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2020/000733 WO2021140664A1 (ja) 2020-01-10 2020-01-10 配線基板及びその製造方法
JP2021569704A JP7211540B2 (ja) 2020-01-10 2020-01-10 配線基板及びその製造方法
JP2023000961A JP7424520B2 (ja) 2020-01-10 2023-01-06 配線基板及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021569704A Division JP7211540B2 (ja) 2020-01-10 2020-01-10 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2023038236A JP2023038236A (ja) 2023-03-16
JP7424520B2 true JP7424520B2 (ja) 2024-01-30

Family

ID=76787807

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021569704A Active JP7211540B2 (ja) 2020-01-10 2020-01-10 配線基板及びその製造方法
JP2023000961A Active JP7424520B2 (ja) 2020-01-10 2023-01-06 配線基板及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021569704A Active JP7211540B2 (ja) 2020-01-10 2020-01-10 配線基板及びその製造方法

Country Status (3)

Country Link
US (1) US20230034867A1 (ja)
JP (2) JP7211540B2 (ja)
WO (1) WO2021140664A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230262906A1 (en) * 2022-02-11 2023-08-17 Alibaba (China) Co., Ltd. Substrate, chip, circuit package and fabrication process

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334956A (ja) 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
JP2004356160A (ja) 2003-05-27 2004-12-16 Dainippon Printing Co Ltd 配線基板の製造方法
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US20100295066A1 (en) 2005-08-11 2010-11-25 Christian Drabe Semiconductor substrate and methods for the production thereof
CN103311141A (zh) 2013-07-05 2013-09-18 北京理工大学 一种同轴垂直互连导电体的制作方法
JP2016066770A (ja) 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
CN106158835A (zh) 2016-07-08 2016-11-23 西安理工大学 一种基于硅通孔技术的低通滤波器
CN109461699A (zh) 2018-10-22 2019-03-12 中国电子科技集团公司第三十八研究所 一种同轴tsv结构转接板及其制作方法
US20190273197A1 (en) 2016-12-27 2019-09-05 Intel Corporation Superconducting qubit device packages

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334956A (ja) 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
JP2004356160A (ja) 2003-05-27 2004-12-16 Dainippon Printing Co Ltd 配線基板の製造方法
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US20100295066A1 (en) 2005-08-11 2010-11-25 Christian Drabe Semiconductor substrate and methods for the production thereof
CN103311141A (zh) 2013-07-05 2013-09-18 北京理工大学 一种同轴垂直互连导电体的制作方法
JP2016066770A (ja) 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
CN106158835A (zh) 2016-07-08 2016-11-23 西安理工大学 一种基于硅通孔技术的低通滤波器
US20190273197A1 (en) 2016-12-27 2019-09-05 Intel Corporation Superconducting qubit device packages
CN109461699A (zh) 2018-10-22 2019-03-12 中国电子科技集团公司第三十八研究所 一种同轴tsv结构转接板及其制作方法

Also Published As

Publication number Publication date
JP7211540B2 (ja) 2023-01-24
JPWO2021140664A1 (ja) 2021-07-15
WO2021140664A1 (ja) 2021-07-15
US20230034867A1 (en) 2023-02-02
JP2023038236A (ja) 2023-03-16

Similar Documents

Publication Publication Date Title
US8912581B2 (en) 3D transmission lines for semiconductors
EP2513969B1 (en) Via structure integrated in electronic substrate
US7400222B2 (en) Grooved coaxial-type transmission line, manufacturing method and packaging method thereof
US5347086A (en) Coaxial die and substrate bumps
JP4814911B2 (ja) 高周波遷移線の垂直遷移構造
US10147997B2 (en) Integration of millimeter wave antennas on microelectronic substrates
EP3304592B1 (en) Microwave integrated circuit (mmic) damascene electrical interconnect for microwave energy transmission
EP3442314A1 (en) Ic package
TWI415327B (zh) 積體電路結構
JP7424520B2 (ja) 配線基板及びその製造方法
JP2010538467A (ja) マイクロフィーチャ加工対象物のための再分配構造
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
JPH11261307A (ja) 高周波用電子装置
JP2007081100A (ja) 配線基板およびその製造方法
WO2017218359A1 (en) Electrical interface for printed circuit board, package and die
US20230171877A1 (en) Circuit board and method of manufacturing thereof
US11798895B2 (en) Quantum device including shield part and method of manufacturing the same
JP5340188B2 (ja) 配線基板
JP3409767B2 (ja) 高周波回路基板
JP5897820B2 (ja) 配線基板
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
US11742303B2 (en) Systems for millimeter-wave chip packaging
US20210408358A1 (en) Quantum device and method of manufacturing the same
US11818833B2 (en) Circuit board structure
US20230053890A1 (en) Ultrahigh isolation stripline circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240101

R151 Written notification of patent or utility model registration

Ref document number: 7424520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151