JP2008166652A

JP2008166652A - 半導体装置の製造方法

Info

Publication number: JP2008166652A
Application number: JP2007000361A
Authority: JP
Inventors: Kazumi Nishimura; 一巳西村; Suehiro Sugitani; 末広杉谷; Masami Tokumitsu; 雅美徳光
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2007-01-05
Filing date: 2007-01-05
Publication date: 2008-07-17

Abstract

【課題】切断装置を使用して半導体基板を切断する作業を不要とする。
【解決手段】半導体基板１の表面に半導体集積回路を作製し、半導体基板１の表面にスクライブラインパターン３およびビアホールパターン４を有するエッチングマスクを形成し、半導体基板１の表面に半導体基板１の裏面にまでは達しないスクライブライン用穴５およびビアホール用穴６を形成し、ビアホール用穴６の内面にメッキ膜からなる導電体層９を形成し、半導体基板１の裏面がスクライブライン用穴５、ビアホール用穴６の底面に達するまで、半導体基板１の裏面を研磨して、スクライブライン用穴５に沿って半導体基板１を切断することにより、各半導体装置１０に分離するとともに、貫通ビアホール１１を形成する。
【選択図】図１

Description

本発明は、半導体基板に半導体集積回路を作製したのちに、半導体基板を切断して半導体装置を製造する半導体装置の製造方法に関するものである。

従来の半導体装置の製造方法においては、半導体基板の表面に半導体集積回路を作製し、半導体基板の裏面を研磨することにより、半導体基板を薄くしたのちに、切断装置を使用して半導体基板を切断して、複数の半導体装置に分離することにより、半導体装置を製造している。
Mark Rodwell, et al., 11th International Conference on Indium Phosphide and Related Materials,TuA1-1, pp.169-174, 1999. Q Lee, et al., 11th International Conference on Indium Phosphide and Related Materials,TuA1-2, pp.175-178, 1999.

しかし、このような半導体装置の製造方法においては、切断装置を使用して半導体基板を切断する作業を行なう必要があり、また研磨により薄くした半導体基板の強度は小さいから、切断装置を使用して半導体基板を切断する作業を慎重に行なう必要がある。

本発明は上述の課題を解決するためになされたもので、切断装置を使用して半導体基板を切断する作業を行なう必要がない半導体装置の製造方法を提供することを目的とする。

この目的を達成するため、本発明においては、半導体基板に半導体集積回路を作製したのちに、上記半導体基板を切断して半導体装置を製造する半導体装置の製造方法において、上記半導体基板の表面に上記半導体集積回路を作製し、上記半導体基板に上記半導体基板の裏面にまでは達しないスクライブライン用穴およびビアホール用穴を形成し、上記ビアホール用穴にビアホール導電体を設け、上記半導体基板の裏面が上記スクライブライン用穴、上記ビアホール用穴の底面に達するまで、上記半導体基板の裏面を研磨して、上記スクライブライン用穴に沿って上記半導体基板を切断する。

この場合、上記半導体基板に上記スクライブライン用穴および上記ビアホール用穴を形成したのち、メッキにより上記ビアホール用穴の内面に導電体層を形成してもよい。

また、半導体基板に半導体集積回路を作製したのちに、上記半導体基板を切断して半導体装置を製造する半導体装置の製造方法において、上記半導体基板の表面に上記半導体集積回路を作製し、上記半導体基板の裏面を研磨し、上記半導体基板の裏面にスクライブラインパターンおよびビアホールパターンを有するエッチングマスクを形成し、上記半導体基板の表面に達するまで上記半導体基板を選択的にエッチングし、上記スクライブラインパターンに沿って上記半導体基板を切断することにより、各上記半導体装置に分離するとともに、上記半導体装置にビアホール用穴を形成し、上記ビアホール用穴にビアホール導電体を設ける。

この場合、上記ビアホール用穴内に導電ペーストを充填し、導電ペーストを焼成することにより、上記ビアホール用穴内に埋込導電体を設けてもよい。

この場合、上記導電ペーストとして導電銀ペーストを用いてもよい。

本発明に係る半導体装置の製造方法においては、半導体基板の表面にスクライブライン用穴およびビアホール用穴を形成し、半導体基板の裏面がスクライブライン用穴、ビアホール用穴の底面に達するまで、半導体基板の裏面を研磨して、スクライブライン用穴に沿って半導体基板を切断するから、切断装置を使用して半導体基板を切断する作業を行なう必要がなく、また半導体装置の分離の際に半導体装置に力が作用することがないから、半導体装置が損傷することがない。

また、本発明に係る他の半導体装置の製造方法においては、半導体基板の裏面にスクライブラインパターンおよびビアホールパターンを有するエッチングマスクを形成し、半導体基板の表面に達するまで半導体基板を選択的にエッチングして、スクライブラインパターンに沿って半導体基板を切断するから、切断装置を使用して半導体基板を切断する作業を行なう必要がなく、また半導体装置が損傷することがない。

図１、図２により本発明に係る半導体装置の製造方法を説明する。まず、図１(ａ)（図２のＡ−Ａ拡大断面図）、図２に示すように、ＩｎＰ、ＧａＡｓ等からなる半導体基板１の表面に半導体集積回路を作製したのち、半導体基板１の表面にレジスト２を塗布し、レジスト２に幅が５０〜２００μｍのスクライブラインパターン３および一辺の長さが３０〜１００μｍの正方形のビアホールパターン４を形成して、エッチングマスクを形成する。つぎに、図１(ｂ)に示すように、塩素系ガスを用いたドライエッチングにより、半導体基板１の表面に深さが１００〜２００μｍのスクライブライン用穴５およびビアホール用穴６すなわち半導体基板１の裏面にまでは達しないスクライブライン用穴５およびビアホール用穴６を形成し、エッチングマスクを除去する。つぎに、図１(ｃ)に示すように、半導体基板１の表面に、ビアホール用穴６に対応する個所にパターン８を有するマスク７を形成する。つぎに、図１(ｄ)に示すように、半導体基板１の表面にメッキを行なうことにより、ビアホール用穴６の内面にビアホール導電体であるメッキ膜からなる導電体層９を形成し、マスク７を除去する。つぎに、図１(ｅ)に示すように、半導体基板１の表面を研磨用基板（図示せず）に貼り付けたのち、半導体基板１の裏面がスクライブライン用穴５、ビアホール用穴６の底面に達するまで、半導体基板１の裏面を研磨して、スクライブライン用穴５に沿って半導体基板１を切断することにより、各半導体装置（半導体チップ）１０に分離するとともに、貫通ビアホール１１を形成し、各半導体装置１０を研磨用基板から取り外す。

このような半導体装置の製造方法においては、半導体基板１の表面にスクライブライン用穴５およびビアホール用穴６を形成し、半導体基板１の裏面がスクライブライン用穴５、ビアホール用穴６の底面に達するまで、半導体基板１の裏面を研磨して、スクライブライン用穴５に沿って半導体基板１を切断するから、貫通ビアホール１１を形成するとともに、半導体装置１０に分離することができるので、切断装置を使用して半導体基板１を切断する作業を行なう必要がないため、半導体装置１０の製造が容易となる。また、切断装置を使用して半導体基板１を切断する作業を行なう必要がないから、研磨により薄くした半導体基板１の強度が小さくとも、半導体装置１０の分離の際に半導体装置１０に力が作用することがないから、半導体装置１０が損傷することがない。以上のことから、半導体装置１０を用いたモジュールの組立コストを低減することができ、ミリ波帯（３０〜３００ＧＨｚ）まで動作する高周波集積回路モジュールの高性能化を実現することができ、パワー密度の高いトランジスターの高性能化を実現することができる。

図３により本発明に係る他の半導体装置の製造方法を説明する。まず、図３(ａ)に示すように、ＩｎＰ、ＧａＡｓ等からなる半導体基板２１の表面に半導体集積回路を作製する。つぎに、図３(ｂ)に示すように、半導体基板２１の表面を研磨用基板（図示せず）に貼り付けたのち、半導体基板２１の厚さが１００〜２００μｍになるまで、半導体基板２１の裏面を研磨し、半導体基板２１を研磨用基板から取り外す。つぎに、図３(ｃ)に示すように、半導体基板２１の裏面にレジスト２２を塗布し、レジスト２２に幅が５０〜２００μｍのスクライブラインパターン２３および一辺の長さが３０〜１００μｍの正方形のビアホールパターン２４を形成して、エッチングマスクを形成する。つぎに、図３(ｄ)に示すように、塩素系ガスを用いたドライエッチングにより、半導体基板２１の表面に達するまで半導体基板２１を選択的にエッチングし、スクライブラインパターン２３に沿って半導体基板２１を切断することにより、各半導体装置２５に分離するとともに、各半導体装置２５にビアホール用穴２６を形成し、エッチングマスクを除去する。つぎに、図３(ｅ)に示すように、ビアホール用穴２６内に導電銀ペーストを充填し、導電銀ペーストを焼成することにより、ビアホール用穴２６内にビアホール導電体である埋込導電体２７を設けて、半導体装置２５に貫通ビアホール２８を形成する。

このような半導体装置の製造方法においては、半導体基板２１の裏面にスクライブラインパターン２３およびビアホールパターン２４を有するエッチングマスクを形成し、半導体基板２１の表面に達するまで半導体基板２１を選択的にエッチングして、スクライブラインパターン２３に沿って半導体基板２１を切断するから、各半導体装置２５にビアホール用穴２６を形成するとともに、各半導体装置２５に分離することができるので、切断装置を使用して半導体基板２１を切断する作業を行なう必要がないため、半導体装置２５の製造が容易となり、また半導体装置２５が損傷することがない。

なお、上述実施の形態においては、一辺の長さが３０〜１００μｍの正方形のビアホールパターン４、２４を形成したが、直径が３０〜１００μｍの円形のビアホールパターンを形成してもよい。また、上述実施の形態においては、メッキを行なうことにより、ビアホール用穴６の内面にメッキ膜からなる導電体層９を形成しが、他の方法によりビアホール用穴にビアホール導電体を設けてもよい。また、上述実施の形態においては、ビアホール用穴２６内に導電銀ペーストを充填し、導電銀ペーストを焼成することにより、ビアホール用穴２６内に埋込導電体２７を設けたが、他の方法によりビアホール用穴にビアホール導電体を設けてもよい。また、上述実施の形態においては、導電ペーストとして導電銀ペーストを用いたが、他の導電ペーストを用いてもよい。

本発明に係る半導体装置の製造方法の説明図である。本発明に係る半導体装置の製造方法の説明図である。本発明に係る他の半導体装置の製造方法の説明図である。

符号の説明

１…半導体基板
３…スクライブラインパターン
４…ビアホールパターン
５…スクライブライン用穴
６…ビアホール用穴
９…導電体層
１０…半導体装置
１１…貫通ビアホール
２１…半導体基板
２３…スクライブラインパターン
２４…ビアホールパターン
２５…半導体装置
２６…ビアホール用穴
２７…埋込導電体
２８…貫通ビアホール

Claims

半導体基板に半導体集積回路を作製したのちに、上記半導体基板を切断して半導体装置を製造する半導体装置の製造方法において、上記半導体基板の表面に上記半導体集積回路を作製し、上記半導体基板に上記半導体基板の裏面にまでは達しないスクライブライン用穴およびビアホール用穴を形成し、上記ビアホール用穴にビアホール導電体を設け、上記半導体基板の裏面が上記スクライブライン用穴、上記ビアホール用穴の底面に達するまで、上記半導体基板の裏面を研磨して、上記スクライブライン用穴に沿って上記半導体基板を切断することを特徴とする半導体装置の製造方法。
上記半導体基板に上記スクライブライン用穴および上記ビアホール用穴を形成したのち、メッキにより上記ビアホール用穴の内面に導電体層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
半導体基板に半導体集積回路を作製したのちに、上記半導体基板を切断して半導体装置を製造する半導体装置の製造方法において、上記半導体基板の表面に上記半導体集積回路を作製し、上記半導体基板の裏面を研磨し、上記半導体基板の裏面にスクライブラインパターンおよびビアホールパターンを有するエッチングマスクを形成し、上記半導体基板の表面に達するまで上記半導体基板を選択的にエッチングし、上記スクライブラインパターンに沿って上記半導体基板を切断することにより、各上記半導体装置に分離するとともに、上記半導体装置にビアホール用穴を形成し、上記ビアホール用穴にビアホール導電体を設けることを特徴とする半導体装置の製造方法。
上記ビアホール用穴内に導電ペーストを充填し、導電ペーストを焼成することにより、上記ビアホール用穴内に埋込導電体を設けることを特徴とする請求項３に記載の半導体装置の製造方法。
上記導電ペーストとして導電銀ペーストを用いたことを特徴とする請求項４に記載の半導体装置の製造方法。