JP2010103406A - 貫通電極基板の製造方法 - Google Patents
貫通電極基板の製造方法 Download PDFInfo
- Publication number
- JP2010103406A JP2010103406A JP2008275398A JP2008275398A JP2010103406A JP 2010103406 A JP2010103406 A JP 2010103406A JP 2008275398 A JP2008275398 A JP 2008275398A JP 2008275398 A JP2008275398 A JP 2008275398A JP 2010103406 A JP2010103406 A JP 2010103406A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- seed layer
- electrode substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】基板101に表裏を貫通する貫通孔102を形成し、次に基板101の表面および貫通孔102の内壁に絶縁膜103を形成した後、閉塞部材を貫通孔102の少なくとも一方を塞ぐように配置し、前記閉塞部材を配置した側の基板101上にシード層を形成し、前記閉塞部材を除去し、前記シード層に給電する電解めっき法により、貫通孔102内に導電材料を充填して導通部105を形成する。
【選択図】図1
Description
図1は本発明に係る貫通電極基板の断面図である。貫通電極基板100は、基板101にその表裏を貫通する貫通孔102を備えており、貫通孔102は絶縁層103を介して導電材料からなる導通部105が形成され、基板の表裏の導通をとっている。
(第1の実施形態)
シリコンからなる基板101を準備する。基板101の厚みは、300〜800μmである。基板101の一方の面側にレジスト、シリコン酸化膜、シリコン窒化膜、金属などから選択されるマスク(図示せず)を形成した後、該マスクを介して基板を厚み方向にエッチングする。エッチング方法としてはRIE(Reactive Ion Etching)法、DRIE(Deep Reactive Ion Etching)法などを用いることができる。基板101に対して表裏貫通する貫通孔102をエッチングのみで形成してもよいし、貫通する前にエッチングを止めてバックグラインドにより貫通孔102を開口させてもよい。(図2(A)参照)
シード層104はCu層/Ti層(この場合、基板側にTi層)などにより構成される。成膜方法は、スパッタ法、蒸着法などから適宜選択できる。基板101の一方の面にシード層104を形成する後、閉塞部材110を除去する。このとき閉塞部材110上に形成されたシード層が残存した状態であってもよいし、閉塞部材110とともに除去(リフトオフ)されていてもよい。(図3(E)参照)
本実施形態では、シード層が形成される側の貫通孔102の開口を完全に塞ぐので、貫通孔102内に金属粒子が堆積することがない。また、簡便な方法で閉塞部材110を取り去ることができる。
以上のように、本実施形態によればアスペクト比が高い(アスペクト比5以上)貫通孔内であっても、ボイドの少ない緻密な導通部を形成することができる。さらに、数百μm程度の深い貫通孔内にもボイドの少ない緻密な導通部を形成することができる。
基板101に貫通孔102を設け、基板101の表面および貫通孔102の内壁に絶縁膜103を設ける工程は第1の実施形態と略同様であり(図2(A)〜図2(B))参照)、ここでは説明を省略する。
なお、閉塞部材については、上記は一例であって、除去液への浸漬、あるいは充填した後の熱収縮が少なく、除去しやすい材料であればよいものとする。
本実施形態では、シード層が形成される側の貫通孔102の開口を完全に塞ぐので、貫通孔102内に金属粒子が堆積することがない。
以上のように、本実施形態によればアスペクト比が高い(アスペクト比5以上)貫通孔であっても、ボイドの少ない緻密な導通部を形成することができる。さらに、数百μm程度の深い貫通孔内にもボイドの少ない緻密な導通部を形成することができる。
(第3の実施形態)
シード層104の形成工程以外は第1、第2の実施形態と略同様であり、図2〜図4及び対応する説明を参照できるため、ここではその図示及び説明を省略する。
本実施形態では、マスクを介してシード層を形成するので、大量に貫通電極を製造する際には同一のマスクを利用することができ、生産性に優れる。
基板として、厚み625μm、直径150mmのシリコン基板を準備し、この基板の一方の面にノボラック系のポジ型レジスト材料(東京応化工業(株)製 LA900)を塗布し、貫通孔形成用のフォトマスクを介して露光、現像した。これにより、開口径が10μm、30μm、70μm、100μmの4種の円形開口を有し、開口径10μmの開口が20μmピッチ、開口径30μmの開口が60μmピッチ、開口径70μmの開口が150μmピッチ、開口径100μmの開口が200μmピッチで、それぞれ形成されたマスクパターンを形成した。
(フィルドめっき液の組成)
・硫酸 … 50g/L
・硫酸銅 … 200g/L
・塩素イオン … 50mg/L
・添加剤(上村工業(株)製 ESA21−A) … 2.5mL/L
・添加剤(上村工業(株)製 ESA21−B) … 10mL/L
実施例1と略同様の条件で、貫通孔を備えた基板(厚み400μm)を得る。その後、この基板を、PVAが水に溶解した溶液で満たされた槽に浸漬し、貫通孔にPVAを充填した。そして槽から基板を引き揚げ、200℃の乾燥室内でPVAを固めた。次いで、基板をスピンコータに配置し、スピン状態で希フッ酸をスプレーして片面のPVAを除去する。
実施例1及び2と略同様の条件で、貫通孔を備えた基板(厚み400μm)を得る。その後、この基板上にTiからなる金属製のマスクを基板から3mmほど離間して配置し、蒸着法を用いてチタンからなる厚み30nmのシード層を形成した。
101…基板
102…貫通孔
103…絶縁膜
104…シード層
105…導通部
110…閉塞部材
120…マスク
P…金属粒子
200…貫通電極基板
201…基板
202…貫通孔
203…絶縁膜
204…シード層
205…導通部
210…堆積物
211…ボイド
Claims (6)
- 基板に表裏を貫通する貫通孔を形成し、
閉塞部材を前記貫通孔の少なくとも一方を塞ぐように配置し、
前記閉塞部材を配置した側の前記基板上にシード層を形成し、
前記閉塞部材を除去し、
前記シード層に給電する電解めっき法により、前記貫通孔内に導電材料を充填して導通部を形成することを特徴とする貫通電極基板の製造方法。 - 前記閉塞部材は、前記貫通孔を覆って設けられていることを特徴とする請求項1に記載の貫通電極基板の製造方法。
- 前記閉塞部材は、前記貫通孔内の少なくとも一部に充填されていることを特徴とする請求項1に記載の貫通電極基板の製造方法。
- 基板に表裏を貫通する貫通孔を形成し、
前記貫通孔の少なくとも一方の上にマスクを配置し、
前記マスクを介して前記基板上にシード層を形成し、
前記シード層に給電する電解めっき法により、前記貫通孔内に導電材料を充填して導通部を形成することを特徴とする貫通電極基板の製造方法。 - 前記貫通孔のアスペクト比が5以上であることを特徴とする請求項1乃至4のいずれか1項に記載の貫通電極基板の製造方法。
- 前記基板の厚みが300μm以上であることを特徴とする請求項1乃至5のいずれか1項に記載の貫通電極基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275398A JP5453763B2 (ja) | 2008-10-27 | 2008-10-27 | 貫通電極基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275398A JP5453763B2 (ja) | 2008-10-27 | 2008-10-27 | 貫通電極基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013234506A Division JP5708762B2 (ja) | 2013-11-13 | 2013-11-13 | 貫通電極基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103406A true JP2010103406A (ja) | 2010-05-06 |
JP5453763B2 JP5453763B2 (ja) | 2014-03-26 |
Family
ID=42293778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275398A Expired - Fee Related JP5453763B2 (ja) | 2008-10-27 | 2008-10-27 | 貫通電極基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5453763B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038326A1 (ja) * | 2012-09-07 | 2014-03-13 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
JP2015153978A (ja) * | 2014-02-18 | 2015-08-24 | キヤノン株式会社 | 貫通配線の作製方法 |
WO2015146476A1 (ja) * | 2014-03-27 | 2015-10-01 | ソニー株式会社 | 実装用基板及びその製造方法、並びに、部品実装方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019577A (ja) * | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | 半導体装置用テープキャリアの製造方法 |
JP2006013330A (ja) * | 2004-06-29 | 2006-01-12 | Shinko Electric Ind Co Ltd | 貫通電極及びその製造方法 |
JP2006147971A (ja) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | 導電材充填スルーホール基板の製造方法 |
JP2010021327A (ja) * | 2008-07-10 | 2010-01-28 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
-
2008
- 2008-10-27 JP JP2008275398A patent/JP5453763B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019577A (ja) * | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | 半導体装置用テープキャリアの製造方法 |
JP2006013330A (ja) * | 2004-06-29 | 2006-01-12 | Shinko Electric Ind Co Ltd | 貫通電極及びその製造方法 |
JP2006147971A (ja) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | 導電材充填スルーホール基板の製造方法 |
JP2010021327A (ja) * | 2008-07-10 | 2010-01-28 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038326A1 (ja) * | 2012-09-07 | 2014-03-13 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
JPWO2014038326A1 (ja) * | 2012-09-07 | 2016-08-08 | 旭硝子株式会社 | インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 |
US9674956B2 (en) | 2012-09-07 | 2017-06-06 | Asahi Glass Company, Limited | Method of manufacturing an intermediate product for an interposer and intermediate product for an interposer |
US9974192B2 (en) | 2012-09-07 | 2018-05-15 | Ashai Glass Company, Limited | Method of manufacturing an intermediate product for an interposer and intermediate product for an interposer |
JP2015153978A (ja) * | 2014-02-18 | 2015-08-24 | キヤノン株式会社 | 貫通配線の作製方法 |
WO2015146476A1 (ja) * | 2014-03-27 | 2015-10-01 | ソニー株式会社 | 実装用基板及びその製造方法、並びに、部品実装方法 |
CN106105405A (zh) * | 2014-03-27 | 2016-11-09 | 索尼公司 | 安装板、其制造方法、以及安装元件的方法 |
US9814139B2 (en) | 2014-03-27 | 2017-11-07 | Sony Semiconductor Solutions Corporation | Mounting substrate, manufacturing method for the same, and component mounting method |
CN106105405B (zh) * | 2014-03-27 | 2019-01-18 | 索尼半导体解决方案公司 | 安装板、其制造方法、以及安装元件的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5453763B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100934913B1 (ko) | 도전재 충전 스루홀 기판의 제조 방법 | |
US8455357B2 (en) | Method of plating through wafer vias in a wafer for 3D packaging | |
JP2008053568A (ja) | 半導体装置および半導体装置の製造方法 | |
EP3007221A1 (en) | Wiring board with through electrode, method for producing same, and semiconductor device | |
JP5708762B2 (ja) | 貫通電極基板の製造方法 | |
JP2011134982A (ja) | 貫通配線基板及びその製造方法 | |
JP4755545B2 (ja) | 基板の製造方法 | |
JP5453763B2 (ja) | 貫通電極基板の製造方法 | |
JP2007005402A (ja) | 半導体基板への貫通配線の形成方法 | |
JP2015002299A (ja) | 漏斗状の貫通電極およびその製造方法 | |
JP2006222138A (ja) | 貫通電極の形成方法 | |
KR100964030B1 (ko) | 알루미늄 호일을 이용한 관통형 전극 형성방법 | |
CN108461465A (zh) | 一种硅通孔结构及其制备方法 | |
CN106486415B (zh) | 互连结构的制造方法 | |
US9530692B2 (en) | Method of forming through wiring | |
CN115312451A (zh) | 超导衬底穿孔 | |
JP2011258803A (ja) | 貫通孔を形成しためっき層付シリコン基板 | |
JP2009218302A (ja) | 半導体基板の電解めっき方法および電解めっき装置 | |
KR100916771B1 (ko) | 관통형전극의 형성방법 | |
KR101048489B1 (ko) | 관통형전극 및 그의 형성방법 | |
WO2021253513A1 (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
EP3979774A1 (en) | Multilayer circuit board and method for manufacturing same | |
JP2007234889A (ja) | 配線の形成方法 | |
CN106252276A (zh) | 基于tsv技术开关矩阵射频单元的制造方法 | |
JP6187008B2 (ja) | 金属充填構造体の製造方法及び金属充填構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110826 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5453763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |