CN109565939A - 陶瓷基板和电子部件内置模块 - Google Patents

陶瓷基板和电子部件内置模块 Download PDF

Info

Publication number
CN109565939A
CN109565939A CN201780049105.8A CN201780049105A CN109565939A CN 109565939 A CN109565939 A CN 109565939A CN 201780049105 A CN201780049105 A CN 201780049105A CN 109565939 A CN109565939 A CN 109565939A
Authority
CN
China
Prior art keywords
ceramic
coating
surface electrode
oxide skin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780049105.8A
Other languages
English (en)
Other versions
CN109565939B (zh
Inventor
浅井良太
松下洋介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109565939A publication Critical patent/CN109565939A/zh
Application granted granted Critical
Publication of CN109565939B publication Critical patent/CN109565939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明的陶瓷基板的特征在于，具备在表面具有陶瓷层的陶瓷坯体与在上述陶瓷坯体的一个主面设置的表面电极，在上述表面电极与上述陶瓷层之间，设置有由具有比上述陶瓷层的煅烧温度高的熔点的绝缘性氧化物构成的氧化物层，并且，在未设置上述表面电极的上述陶瓷层上也设置有上述氧化物层，未设置上述表面电极的上述陶瓷层上的上述氧化物层的表面为粗糙面。

Description

陶瓷基板和电子部件内置模块
技术领域
本发明涉及陶瓷基板和电子部件内置模块。
背景技术
在陶瓷基板上安装多个电子部件并用密封树脂覆盖这些电子部件而得的电子部件内置模块作为高功能模块被用于电子设备等(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1:日本特开2005－183430号公报
发明内容
专利文献1所记载的电子部件内置模块中，存在制作构成该模块的陶瓷基板时的煅烧中，从陶瓷层溶解的玻璃成分被覆基板的表面电极上，陶瓷基板的功能受损的问题。
作为用于抑制玻璃成分在表面电极上的被覆的方法，例如，提出了以将氧化铝层配置在陶瓷基板的表面的状态煅烧陶瓷基板的方法。
如上述那样，通过以将氧化铝层配置在陶瓷基板的表面的状态煅烧陶瓷基板，能够抑制玻璃成分在表面电极上的被覆。但是，本发明人等使用上述陶瓷基板来制作电子部件内置模块，结果发现产生在陶瓷基板与密封树脂之间的密合性低的问题。
本发明是为了解决上述的问题而作出的，目的在于提供玻璃成分在表面电极上的被覆被抑制、且与电子部件内置模块的密封树脂的密合性高的陶瓷基板。本发明的目的还在于提供具备该陶瓷基板的电子部件内置模块。
本发明的陶瓷基板的特征在于，具备在表面具有陶瓷层的陶瓷坯体和在上述陶瓷坯体的一个主面设置的表面电极，在上述表面电极与上述陶瓷层之间，设置有由具有比上述陶瓷层的煅烧温度高的熔点的绝缘性氧化物构成的氧化物层，并且在未设置上述表面电极的上述陶瓷层上也设置有上述氧化物层，未设置上述表面电极的上述陶瓷层上的上述氧化物层的表面是粗糙面。
上述陶瓷基板中，在表面电极与陶瓷层之间，设置有由绝缘性的氧化物构成的氧化物层。构成氧化物层的氧化物具有比陶瓷层的煅烧温度高的熔点，因此不会在陶瓷层的煅烧中熔化。因此，能够将煅烧中从陶瓷层溶解出的玻璃成分留在氧化物层的粒子间，因此能够抑制玻璃成分在表面电极上的被覆(以下，也称为玻璃的润湿)。
另一方面，在未设置表面电极的陶瓷层上也设置有氧化物层，但未设置表面电极的陶瓷层上的氧化物层的表面不平滑，是粗糙的面。因此，与制作电子部件内置模块时使用的密封树脂的密合性优异。
一个实施方式中，未设置上述表面电极的上述陶瓷层上的上述氧化物层的表面粗糙度大于在上述表面电极与上述陶瓷层之间的上述氧化物层的表面粗糙度。利用这样的构成，能够提供与密封树脂的密合性优异的电子部件内置模块。
上述陶瓷基板例如可以通过在陶瓷层的表面整体形成氧化物层，在一部分的氧化物层上形成表面电极后，对未形成表面电极的陶瓷层上的氧化物的表面实施粗化处理而制作。
一个实施方式中，上述表面电极与上述陶瓷层之间的上述氧化物层的表面也是粗糙面。利用这样的构成，能够提供与密封树脂的密合性优异的电子部件内置模块。
上述陶瓷基板例如可以通过将含有粒径大的氧化物粒子的氧化物层形成在陶瓷层的表面整体后，在一部分的氧化物层上形成表面电极而制作。
本发明的陶瓷基板的特征在于，具备在表面具有陶瓷层的陶瓷坯体和在上述陶瓷坯体的一个主面设置的表面电极，在上述表面电极与上述陶瓷层之间，设置有由具有比上述陶瓷层的煅烧温度高的熔点的绝缘性的氧化物构成的氧化物层，未设置上述表面电极的上述陶瓷层的表面露出。
上述陶瓷基板中，在表面电极与陶瓷层之间设置有由绝缘性的氧化物构成的氧化物层。因此，能够抑制玻璃成分在表面电极上的被覆。
另一方面，在未设置表面电极的陶瓷层上没有氧化物层，陶瓷层的表面露出。因此，与制作电子部件内置模块时使用的密封树脂的密合性优异。
本发明的陶瓷基板中，上述氧化物层优选为氧化铝层。
通常，陶瓷层中大多含有氧化铝，这样的情况下，即便在煅烧中氧化铝层与陶瓷层反应，也仅生成像在陶瓷层的内部生成那样的化合物，因此不会生成异质的化合物。因此，陶瓷基板的品质不易降低。
本发明的电子部件内置模块的特征在于，具备本发明的陶瓷基板、在上述陶瓷基板的表面电极上安装的电子部件、和在上述陶瓷基板的主面上以覆盖上述电子部件的方式设置的密封树脂。
如上所述，本发明的陶瓷基板因为与密封树脂的密合性优异，所以即便对电子部件内置模块施加横向(陶瓷基板的主面方向)的力时，也不易从密封树脂陶瓷基板剥离。
根据本发明，能够提供玻璃成分在表面电极上的被覆被抑制、且与电子部件内置模块的密封树脂的密合性高的陶瓷基板。
附图说明
图1是示意地表示本发明的第1实施方式的陶瓷基板的一个例子的剖视图。
图2中的(a)、图2中的(b)、图2中的(c)和图2中的(d)是示意地表示图1所示的陶瓷基板1的制造方法的一个例子的剖视图。
图3是示意地表示本发明的第1实施方式的电子部件内置模块的一个例子的剖视图。
图4是示意地表示本发明的第2实施方式的陶瓷基板的一个例子的剖视图。
图5中的(a)、图5中的(b)和图5中的(c)是示意地表示图4所示的陶瓷基板2的制造方法的一个例子的剖视图。
图6是示意地表示本发明的第2实施方式的电子部件内置模块的一个例子的剖视图。
图7是示意地表示本发明的第3实施方式的陶瓷基板的一个例子的剖视图。
图8中的(a)、图8中的(b)和图8中的(c)是示意地表示图7所示的陶瓷基板3的制造方法的一个例子的剖视图。
图9是示意地表示本发明的第3实施方式的电子部件内置模块的一个例子的剖视图。
具体实施方式
以下，对本发明的陶瓷基板和电子部件内置模块的实施方式进行说明。
然而，本发明并不限于以下的构成，可以在不变更本发明的要旨的范围内进行适当变更而应用。
应予说明，将2个以上的以下记载的各个实施方式的优选构成进行组合而得的实施方式也还是本发明。
以下所示的各实施方式是例示，当然可以进行以不同实施方式表示的构成的部分的置换或者组合。第2实施方式以后，省略与第1实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于相同的构成所起到的相同的作用效果，不在每个实施方式中逐次提及。
[第1实施方式]
(陶瓷基板)
本发明的第1实施方式的陶瓷基板具备在表面具有陶瓷层的陶瓷坯体和设置于上述陶瓷坯体的一个主面的表面电极，在表面电极与陶瓷层之间，设置有由具有高于陶瓷层的煅烧温度的熔点的绝缘性的氧化物构成的氧化物层。
本发明的第1实施方式中，除了在表面电极与陶瓷层之间，在未设置表面电极的陶瓷层上也设置有由具有高于陶瓷层的煅烧温度的熔点的绝缘性的氧化物构成的氧化物层。未设置表面电极的陶瓷层上的氧化物层的表面是粗糙面，未设置表面电极的陶瓷层上的氧化物层的表面粗糙度大于表面电极与陶瓷层之间的氧化物层的表面粗糙度。
图1是示意地表示本发明的第1实施方式的陶瓷基板的一个例子的剖视图。
图1中没有示出整体的构成，但是陶瓷基板1具备在表面具有陶瓷层11的陶瓷坯体10和设置于陶瓷坯体10的一个主面的表面电极20。
图1所示的陶瓷基板1中，在表面电极20与陶瓷层11之间设置有氧化物层31，并且在未设置表面电极20的陶瓷层11上也设置有氧化物层32。未设置表面电极20的陶瓷层11上的氧化物层32的表面是粗糙面，氧化物层32的表面粗糙度大于在表面电极20与陶瓷层11之间的氧化物层31的表面粗糙度。
图1中未图示，但是陶瓷坯体10具有层叠了多个陶瓷层11的层叠结构，在陶瓷坯体10的内部设置有内层导体和通路导体(via conductor)。另外，也可以在陶瓷坯体10的另一个主面设置表面电极。
构成陶瓷坯体的陶瓷层优选含有低温烧结陶瓷材料。低温烧结陶瓷材料是指陶瓷材料中能够在1000℃以下的煅烧温度进行烧结、能够与Ag、Cu等同时煅烧的材料。
作为陶瓷层中含有的低温烧结陶瓷材料，例如，可举出在石英、氧化铝、镁橄榄石等陶瓷材料中混合硼硅酸盐玻璃而成的玻璃复合系低温烧结陶瓷材料，使用了ZnO－MgO－Al2O3－SiO2系结晶化玻璃的结晶化玻璃系低温烧结陶瓷材料，使用了BaO－Al2O3－SiO2系陶瓷材料、Al2O3－CaO－SiO2－MgO－B2O3系陶瓷材料等的非玻璃系低温烧结陶瓷材料等。从与氧化物层反应的情况下防止异质的化合物生成的观点考虑，低温烧结陶瓷材料优选含有构成氧化物层的氧化物，更优选含有氧化铝。
在陶瓷坯体的内部设置的内层导体和通路导体含有导电成分。作为内层导体和通路导体中含有的导电成分，例如可举出Au、Ag、Cu、Pt、Ta、W、Ni、Fe、Cr、Mo、Ti、Pd、Ru以及将这些金属的1种作为主成分的合金等。内层导体和通路导体优选含有Au、Ag或者Cu作为导电成分，更优选含有Ag或者Cu。因为Au、Ag和Cu为低电阻，所以特别适用于高频用途的情况。
在陶瓷坯体的一个主面设置的表面电极用于与电子部件连接，并含有导电成分。作为在表面电极中含有的导电成分，例如，可举出Au、Ag、Cu、Pt、Ta、W、Ni、Fe、Cr、Mo、Ti、Pd、Ru以及将这些金属中的1种作为主成分的合金等。表面电极优选含有与内层导体和通路导体相同的导电成分，具体而言，作为导电成分，优选含有Au、Ag或者Cu，更优选含有Ag或者Cu。
表面电极可以含有导电成分以外的成分，但从防止玻璃成分在表面电极上的被覆的观点考虑，优选实质上不含有玻璃成分。
在表面电极与陶瓷层之间和未设置表面电极的陶瓷层上设置的氧化物层均由具有比陶瓷层的煅烧温度高的熔点的绝缘性的氧化物构成。
构成氧化物层的氧化物的熔点优选高于1000℃，更优选高于1800℃，进一步优选高于2000℃。另外，构成氧化物层的氧化物的熔点优选为3000℃以下。作为具体的氧化物层，例如，可举出氧化铝层、二氧化钛层、氧化锆层、二氧化硅层、氧化镁层等，其中，优选为氧化铝层。
本发明的第1实施方式中，未设置表面电极的陶瓷层上的氧化物层的表面粗糙度大于在表面电极与陶瓷层之间的氧化物层的表面粗糙度即可，未设置表面电极的陶瓷层上的氧化物层的表面粗糙度没有特别限定，但优选1μm～10μm。如果为该范围，则能够进一步得到与树脂的密合性。
应予说明，表面粗糙度是指JIS B 0601－2001中规定的最大高度(Rz)，为了除去表面波纹成分，是以截止值λc＝0.250mm得到的。
本发明的第1实施方式中，氧化物层的厚度没有特别限定，但优选为1μm～10μm。如果为该范围，则能够有效地防止玻璃的润湿。
应予说明，氧化物层的厚度是使用显微镜测定进行了剖面研磨的面的长度而得的。
本发明的第1实施方式中，氧化物层优选设置于陶瓷层的表面整体，但只要设置在表面电极与陶瓷层之间和未设置表面电极的陶瓷层上，设置氧化物层的范围就没有特别限定。
图1所示的陶瓷基板1优选如下制造。
图2中的(a)、图2中的(b)、图2中的(c)和图2中的(d)是示意地表示图1所示的陶瓷基板1的制造方法的一个例子的剖视图。
首先，准备多个陶瓷生片。陶瓷生片在煅烧后成为陶瓷层。
陶瓷生片例如是利用刮刀法等将含有如低温烧结陶瓷材料那样的陶瓷原料的粉末、有机粘合剂和溶剂的浆料成型为片状而得的。上述浆料中可以含有分散剂、增塑剂等各种添加剂。
在特定的陶瓷生片中形成用于通路导体的贯通孔。在该贯通孔中填充例如含有Ag或者Cu作为导电成分的导电膏，形成要成为通路导体的导电膏体。
使用与上述导电膏相同的组成的导电膏，利用例如丝网印刷等方法在特定的陶瓷生片形成要成为内层导体的导电膏层。
接着，如图2中的(a)所示，在层叠后配置于表面的陶瓷生片11′上形成表面平滑的氧化物层30。图2中的(a)中，在陶瓷生片11′上的整面形成氧化物层30。氧化物层30可以使用含有氧化铝等氧化物的膏，利用例如丝网印刷等方法形成。应予说明，氧化物层30可以在层叠陶瓷生片11′后形成。
从抑制玻璃成分在表面电极上的被覆的观点考虑，优选构成氧化物层的氧化物的粒子的间隔堵塞。例如，氧化铝粒子等氧化物粒子的粒径优选为0.1μm～1μm。
在陶瓷生片上形成的氧化物层的厚度没有特别限定，但优选为1μm～10μm。如果为该范围，则能够有效地防止玻璃的润湿。
如图2中的(b)所示，在一部分的氧化物层30上形成要成为表面电极20的导电膏层20′。导电膏层20′使用例如与上述导电膏相同的组成的导电膏，利用丝网印刷等方法形成。接着，层叠多个陶瓷生片11′，进行压接，制作未煅烧的层叠体1′。
其后，对未煅烧的层叠体1′进行煅烧。由此，如图2中的(c)所示，得到具备在表面具有陶瓷层11的陶瓷坯体10、在陶瓷坯体10的一个主面的整面设置的氧化物层30和在氧化物层30上设置的表面电极20的层叠体。
图2中的(c)中，不仅在表面电极20与陶瓷层11之间，而且在未设置表面电极20的陶瓷层11上也形成氧化物层30，其表面平滑。因为利用陶瓷层11表面的氧化物层30抑制玻璃成分在表面电极20上的被覆，所以能够确保表面电极20的导电性。
煅烧复合层叠体时，可以使用涂敷粉末。另外，煅烧工序之前或者煅烧工序之后，有时也将陶瓷层叠体分割。
进而，对煅烧后的层叠体的表面实施粗化处理。由此，如图2中的(d)所示，未设置表面电极20的陶瓷层11上的氧化物层32的表面被粗化而成为粗糙面，未设置表面电极20的陶瓷层11上的氧化物层32的表面粗糙度大于在表面电极20与陶瓷层11之间的氧化物层31的表面粗糙度。其结果，能够提高与制作电子部件内置模块时使用的密封树脂的密合性。
作为粗化处理的方法，例如，可举出研磨处理、喷涂研磨剂的处理等。只要不对表面电极造成负面影响，就可以对表面电极的表面实施粗化处理，另外，可以根据必要进行掩模。
本发明的第1实施方式中，可以使未设置表面电极的陶瓷层上的氧化物层的表面粗糙度为5μm左右。
可以对煅烧后的层叠体实施电解镀或者无电解镀，在表面电极的上表面形成镀层。
根据以上，得到图1所示的陶瓷基板1。
应予说明，准备含有在陶瓷生片烧结的温度下实质上不烧结的氧化物的约束用生片，在对未煅烧的层叠体的两主面配置了约束用生片的状态下将层叠体煅烧。
这时，约束用生片在煅烧时实质上不烧结，因此不发生收缩，对于层叠体以抑制在主面方向收缩的方式起作用。其结果，能够提高陶瓷基板的尺寸精度。
约束用生片是优选将含有上述氧化物的粉末、有机粘合剂和溶剂的浆料利用刮刀法等成型为片状。上述浆料中可以含有分散剂、增塑剂等各种添加剂。
作为上述浆料中含有的氧化物，例如可以使用氧化铝、二氧化钛、氧化锆、二氧化硅、氧化镁等。其中，优选使用与构成氧化物层的氧化物相同的氧化物，更优选使用氧化铝。
(电子部件内置模块)
图3是示意地表示本发明的第1实施方式的电子部件内置模块的一个例子的剖视图。
图3所示的电子部件内置模块100具备陶瓷基板1、安装于陶瓷基板1的表面电极20上的电子部件40和在陶瓷基板1的主面上以覆盖电子部件40的方式设置的密封树脂50。图3所示的陶瓷基板1除了具备2个表面电极20这点以外，具有与图1所示的陶瓷基板1相同的构成。
如上述那样，陶瓷基板1中，未设置表面电极20的陶瓷层11上的氧化物层32的表面为粗糙面。因此，与密封树脂50的密合性优异，即便对于电子部件内置模块100施加横向(陶瓷基板1的主面方向)的力时，密封树脂50也不易从陶瓷基板1剥离。
表面电极与电子部件通过焊接等连接。电子部件例如由有源部件、无源部件或者它们的复合体构成。作为有源部件，例如可举出晶体管、二极管、IC或者LSI等半导体元件，作为无源部件，例如可举出电阻器、电容器或者电感器等芯片状部件、振子、滤波器等。
密封树脂的材质是任意的，但例如可以使用环氧树脂、聚酰亚胺树脂等固化性树脂。
优选密封树脂以半熔融状态配置在电子部件上后进行固化或硬化。图3中，在陶瓷基板与电子部件之间存在密封树脂，但可以在陶瓷基板与电子部件之间存在密封树脂，或者可以不存在密封树脂而形成空间。
[第2实施方式]
(陶瓷基板)
本发明的第2实施方式的陶瓷基板与本发明的第1实施方式相同，具备在表面具有陶瓷层的陶瓷坯体和设置于上述陶瓷坯体的一个主面的表面电极，在表面电极与陶瓷层之间，设置有由具有高于陶瓷层的煅烧温度的熔点的绝缘性的氧化物构成的氧化物层。
本发明的第2实施方式中，除了在表面电极与陶瓷层之间，在未设置表面电极的陶瓷层上，也设置有由具有高于陶瓷层的煅烧温度的熔点的绝缘性的氧化物构成的氧化物层。未设置表面电极的陶瓷层上的氧化物层的表面是粗糙面，表面电极与陶瓷层之间的氧化物层的表面也是粗糙面。
图4是示意地表示本发明的第2实施方式的陶瓷基板的一个例子的剖视图。
图4中没有示出整体的构成，但是陶瓷基板2具备在表面具有陶瓷层11的陶瓷坯体10和设置于陶瓷坯体10的一个主面的表面电极20。
图4所示的陶瓷基板2中，在表面电极20与陶瓷层11之间设置有氧化物层33，并且在未设置表面电极20的陶瓷层11上也设置有氧化物层34。未设置表面电极20的陶瓷层11上的氧化物层34的表面是粗糙面，表面电极20与陶瓷层11之间的氧化物层33的表面也是粗糙面。
陶瓷坯体和表面电极的构成与第1实施方式相同。
设置于表面电极与陶瓷层之间和未设置表面电极的陶瓷层上的氧化物层均由具有高于陶瓷层的煅烧温度的熔点的绝缘性的氧化物构成。
构成氧化物层的氧化物的熔点优选高于1000℃，更优选高于1800℃，进一步优选高于2000℃。另外，构成氧化物层的氧化物的熔点优选为3000℃以下。作为具体的氧化物层，例如可举出氧化铝层、二氧化钛层、氧化锆层、二氧化硅层、氧化镁层等，其中，优选为氧化铝层。
本发明的第2实施方式中，未设置表面电极的陶瓷层上的氧化物层的表面和表面电极与陶瓷层之间的氧化物层的表面为粗糙面即可，各自的氧化物层的表面粗糙度没有特别限定，但均优选为1μm～10μm。如果为该范围，则能够进一步得到与树脂的密合性。应予说明，未设置表面电极的陶瓷层上的氧化物层的表面粗糙度和表面电极与陶瓷层之间的氧化物层的表面粗糙度可以相同，也可以不同。
本发明的第2实施方式中，氧化物层的厚度没有特别限定，但优选为1μm～10μm。如果为该范围，则能够有效地防止玻璃的润湿。
本发明的第2实施方式中，氧化物层优选设置在陶瓷层的表面整体，但只要设置在表面电极与陶瓷层之间和未设置表面电极的陶瓷层上，设置有氧化物层的范围就没有特别限定。
图4所示的陶瓷基板2优选如下制造。
图5中的(a)、图5中的(b)和图5中的(c)是示意地表示图4所示的陶瓷基板2的制造方法的一个例子的剖视图。
首先，与第1实施方式相同，准备多个陶瓷生片后，在特定的陶瓷生片上形成要成为通路导体的导电膏体或者要成为内层导体的导电膏层。
接下来，如图5中的(a)所示，在层叠后配置于表面的陶瓷生片11′上形成表面粗糙的氧化物层30′。图5中的(a)中，在陶瓷生片11′上的整面形成氧化物层30′。氧化物层30′可以使用含有氧化铝等氧化物的膏，利用例如丝网印刷等方法形成。应予说明，氧化物层30′可以在层叠陶瓷生片11′后形成。
从抑制玻璃成分在表面电极上的被覆的观点考虑，优选构成氧化物层的氧化物的粒子的间隔堵塞。另一方面，通过预先将比形成的氧化物层的厚度大的氧化物的粒子添加在膏中，从而能够在煅烧后的氧化物层的表面形成凸形状而形成表面粗糙的氧化物层。例如，形成厚度3μm左右的氧化物层时，优选预先在粒径为0.1μm～1μm的氧化物粒子(小型粒子)中添加粒径为5μm～10μm的氧化物粒子(大型粒子)。大型粒子的尺寸、小型粒子的尺寸、大型粒子与小型粒子的比率等可以根据与所需的密封树脂的密合性进行调整。
本发明的第2实施方式中，可以使氧化物层的表面粗糙度为2μm左右。
在陶瓷生片上形成的氧化物层的厚度没有特别限定，但优选为1μm～10μm。如果为该范围，则能够有效地防止玻璃的润湿。
如图5中的(b)所示，在一部分的氧化物层30′上与第1实施方式同样地形成要成为表面电极20的导电膏层20′。接着，层叠多个陶瓷生片11′，进行压接，从而制作未煅烧的层叠体2′。
其后，对未煅烧的层叠体2′进行煅烧。由此，如图5中的(c)所示，得到具备在表面具有陶瓷层11的陶瓷坯体10、在陶瓷坯体10的一个主面的整面的设置氧化物层33和34、以及设置于氧化物层33上的表面电极20的层叠体。应予说明，图5中的(c)所示的氧化物层33和34与图5中的(a)和图5中的(b)所示的氧化物层30′相同。
图5中的(c)中，不仅未设置表面电极20的陶瓷层11上的氧化物层34的表面为粗糙面，而且在表面电极20与陶瓷层11之间的氧化物层33的表面也为粗糙面。利用陶瓷层11表面的氧化物层33和34，抑制玻璃成分在表面电极20上的被覆，因此能够确保表面电极20的导电性。此外，未设置表面电极20的陶瓷层11上的氧化物层34的表面成为粗糙面，因此能够提高与制作电子部件内置模块时使用的密封树脂的密合性。
可以对煅烧后的层叠体实施电解镀或者无电解镀，在表面电极的上表面形成镀层。
根据以上，得到图4所示的陶瓷基板2。
应予说明，准备含有在陶瓷生片烧结的温度下实质上不烧结的氧化物的约束用生片，可以在对未煅烧的层叠体的两主面配置了约束用生片的状态下煅烧层叠体。
(电子部件内置模块)
图6是示意地表示本发明的第2实施方式的电子部件内置模块的一个例子的剖视图。
图6所示的电子部件内置模块200具备陶瓷基板2、安装于陶瓷基板2的表面电极20上的电子部件40、和在陶瓷基板2的主面上以覆盖电子部件40的方式设置的密封树脂50。图6所示的陶瓷基板2除了具备2个表面电极20这点以外，具有与图4所示的陶瓷基板2相同的构成。
如上述那样，陶瓷基板2中，未设置表面电极20的陶瓷层11上的氧化物层34的表面为粗糙面。因此，与密封树脂50的密合性优异，即便对于电子部件内置模块200施加横向(陶瓷基板2的主面方向)的力时，密封树脂50也不易从陶瓷基板2剥离。
[第3实施方式]
(陶瓷基板)
本发明的第3实施方式的陶瓷基板与本发明的第1实施方式相同，具备在表面具有陶瓷层的陶瓷坯体和设置于上述陶瓷坯体的一个主面的表面电极，在表面电极与陶瓷层之间，设置有由具有高于陶瓷层的煅烧温度的熔点的绝缘性的氧化物构成的氧化物层。
本发明的第3实施方式中，在未设置表面电极的陶瓷层上没有氧化物层，陶瓷层的表面露出。
图7是示意地表示本发明的第3实施方式的陶瓷基板的一个例子的剖视图。
图7中没有示出整体的构成，但陶瓷基板3具备在表面具有陶瓷层11的陶瓷坯体10和设置于陶瓷坯体10的一个主面的表面电极20。
图7所示的陶瓷基板3中，在表面电极20与陶瓷层11之间设置有氧化物层35，未设置表面电极20的陶瓷层11的表面露出。
陶瓷坯体和表面电极的构成与第1实施方式相同。
设置于表面电极与陶瓷层之间的氧化物层由具有高于陶瓷层的煅烧温度的熔点的绝缘性的氧化物构成。
构成氧化物层的氧化物的熔点优选高于1000℃，更优选高于1800℃，进一步优选高于2000℃。另外，构成氧化物层的氧化物的熔点优选为3000℃以下。作为具体的氧化物层，例如，可举出氧化铝层、二氧化钛层、氧化锆层、二氧化硅层、氧化镁层等，其中，优选为氧化铝层。
本发明的第3实施方式中，氧化物层的厚度没有特别限定，但优选为1μm～10μm。如果为该范围，则能够有效地防止玻璃的润湿。
本发明的第3实施方式中，只要在表面电极与陶瓷层之间设置有氧化物层，氧化物层的尺寸就没有特别限定。
图7所示的陶瓷基板3优选如下制造。
图8中的(a)、图8中的(b)和图8中的(c)是示意地表示图7所示的陶瓷基板3的制造方法的一个例子的剖视图。
首先，与第1实施方式同样地准备多个陶瓷生片后，在特定的陶瓷生片上形成要成为通路导体的导电膏体或者要成为内层导体的导电膏层。
接下来，如图8中的(a)所示，在层叠后配置于表面的陶瓷生片11′上的一部分形成表面平滑的氧化物层35。氧化物层35可以使用含有氧化铝等氧化物的膏，利用例如丝网印刷等方法形成。应予说明，氧化物层35可以在层叠陶瓷生片11′后形成。
从抑制玻璃成分在表面电极上的被覆的观点考虑，优选构成氧化物层的氧化物的粒子的间隔堵塞。例如，氧化铝粒子等氧化物粒子的粒径优选为0.1μm～1μm。
在陶瓷生片上形成的氧化物层的厚度没有特别限定，但优选为1μm～10μm。如果为该范围，则能够有效地防止玻璃的润湿。
如图8中的(b)所示，在氧化物层35上与第1实施方式同样地形成要成为表面电极20的导电膏层20′。这时，可以使用用于形成氧化物层35的丝网印版，与氧化物层35重叠而印刷。接着，层叠多个陶瓷生片11′，进行压接，由此制作未煅烧的层叠体3′。
其后，对未煅烧的层叠体3′进行煅烧。由此，如图8中的(c)所示，得到具备在表面具有陶瓷层11的陶瓷坯体10、设置于陶瓷坯体10的一个主面的一部分的氧化物层35、和设置于氧化物层35上的表面电极20的层叠体。
图8中的(c)中，在表面电极20与陶瓷层11之间形成氧化物层35，未设置表面电极20的陶瓷层11的表面露出。利用陶瓷层11表面的氧化物层35，抑制玻璃成分在表面电极20上的被覆，因此能够确保表面电极20的导电性。并且，未设置表面电极20的陶瓷层11的表面露出，因此能够提高与制作电子部件内置模块时使用的密封树脂的密合性。
对煅烧后的层叠体实施电解镀或者无电解镀，由此在表面电极的上表面形成镀层。
根据以上，得到图7所示的陶瓷基板3。
应予说明，准备含有在陶瓷生片烧结的温度下实质上不烧结的氧化物的约束用生片，可以在对未煅烧的层叠体的两主面配置了约束用生片的状态下煅烧层叠体。
(电子部件内置模块)
图9是示意地表示本发明的第3实施方式的电子部件内置模块的一个例子的剖视图。
图9所示的电子部件内置模块300具备陶瓷基板3、安装于陶瓷基板3的表面电极20上的电子部件40、和在陶瓷基板3的主面上以覆盖电子部件40的方式设置的密封树脂50。图9所示的陶瓷基板3除了具备2个表面电极20这点以外，具有与图7所示的陶瓷基板3相同的构成。
如上述那样，陶瓷基板3中，未设置表面电极20的陶瓷层11的表面露出。因此，与密封树脂50的密合性优异，即便对于电子部件内置模块300施加横向(陶瓷基板3的主面方向)的力时，密封树脂50也不易从陶瓷基板3剥离。
[其它实施方式]
本发明的陶瓷基板和电子部件内置模块不限于上述实施方式，关于陶瓷坯体和表面电极的构成、氧化物层的形成方法等，在发明的范围内可以加入各种应用、变型。
符号说明
1、2、3 陶瓷基板
10 陶瓷坯体
11 陶瓷层
20 表面电极
30、30′、31、32、33、34、35 氧化物层
40 电子部件
50 密封树脂
100、200、300 电子部件内置模块

Claims (6)

1.一种陶瓷基板，其特征在于，具备在表面具有陶瓷层的陶瓷坯体与在所述陶瓷坯体的一个主面设置的表面电极，
在所述表面电极与所述陶瓷层之间，设置有由具有比所述陶瓷层的煅烧温度高的熔点的绝缘性氧化物构成的氧化物层，并且，
在未设置所述表面电极的所述陶瓷层上也设置有所述氧化物层，
未设置所述表面电极的所述陶瓷层上的所述氧化物层的表面为粗糙面。
2.根据权利要求1所述的陶瓷基板，其中，未设置所述表面电极的所述陶瓷层上的所述氧化物层的表面粗糙度大于所述表面电极与所述陶瓷层之间的所述氧化物层的表面粗糙度。
3.根据权利要求1所述的陶瓷基板，其中，所述表面电极与所述陶瓷层之间的所述氧化物层的表面也是粗糙面。
4.一种陶瓷基板，其特征在于，具备在表面具有陶瓷层的陶瓷坯体与在所述陶瓷坯体的一个主面设置的表面电极，
在所述表面电极与所述陶瓷层之间，设置有由具有比所述陶瓷层的煅烧温度高的熔点的绝缘性氧化物构成的氧化物层，
未设置所述表面电极的所述陶瓷层的表面露出。
5.根据权利要求1～4中任1项所述的陶瓷基板，其中，所述氧化物层为氧化铝层。
6.一种电子部件内置模块，其特征在于，具备：
权利要求1～5中任1项所述的陶瓷基板，
在所述陶瓷基板的表面电极上安装的电子部件，以及
在所述陶瓷基板的主面上以覆盖所述电子部件的方式设置的密封树脂。
CN201780049105.8A 2016-08-22 2017-07-31 陶瓷基板和电子部件内置模块 Active CN109565939B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016161717 2016-08-22
JP2016-161717 2016-08-22
PCT/JP2017/027723 WO2018037842A1 (ja) 2016-08-22 2017-07-31 セラミック基板及び電子部品内蔵モジュール

Publications (2)

Publication Number Publication Date
CN109565939A true CN109565939A (zh) 2019-04-02
CN109565939B CN109565939B (zh) 2022-04-05

Family

ID=61246672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780049105.8A Active CN109565939B (zh) 2016-08-22 2017-07-31 陶瓷基板和电子部件内置模块

Country Status (4)

Country Link
US (3) US11246215B2 (zh)
JP (2) JP6922918B2 (zh)
CN (1) CN109565939B (zh)
WO (1) WO2018037842A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109565939B (zh) 2016-08-22 2022-04-05 株式会社村田制作所 陶瓷基板和电子部件内置模块
JP7198178B2 (ja) * 2019-08-16 2022-12-28 デンカ株式会社 セラミックス基板、回路基板及びその製造方法、並びにパワーモジュール
WO2023145784A1 (ja) * 2022-01-31 2023-08-03 富士フイルム株式会社 配線基板及びその製造方法、フィルム、並びに、積層体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1075025A (ja) * 1996-05-31 1998-03-17 Toshiba Corp セラミックス回路基板
JPH10256731A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Works Ltd セラミック多層配線板の製造方法
US20030062111A1 (en) * 2001-09-28 2003-04-03 Yoichi Moriya Method of manufacturing glass ceramic multilayer substrate
JP2005197354A (ja) * 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
US7691469B2 (en) * 2005-09-16 2010-04-06 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and method for manufacturing the same
US20160207148A1 (en) * 2013-12-09 2016-07-21 Denso Corporation Metal member, metal member surface processing method, semiconductor device, semiconductor device manufacturing method, and composite molded body

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2862827A (en) * 1954-05-20 1958-12-02 Vitro Corp Of America Ceramic bodies and methods for producing same
US3061911A (en) * 1958-01-31 1962-11-06 Xerox Corp Method of making printed circuits
JPS6184037A (ja) 1984-09-30 1986-04-28 Toshiba Corp 窒化アルミニウム系セラミツクス基板
US5242535A (en) * 1992-09-29 1993-09-07 The Boc Group, Inc. Method of forming a copper circuit pattern
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
JPH1083938A (ja) * 1996-09-09 1998-03-31 Kenwood Corp 薄膜チップ部品及びその製造方法
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JPH11268968A (ja) 1998-03-20 1999-10-05 Toshiba Corp セラミックス回路基板
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP2001135933A (ja) * 1999-11-04 2001-05-18 Murata Mfg Co Ltd 多層セラミック基板
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
US6759740B2 (en) 2001-03-30 2004-07-06 Kyocera Corporation Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
JP2005183430A (ja) 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP2008266065A (ja) * 2007-04-19 2008-11-06 Murata Mfg Co Ltd セラミック原料組成物、セラミック焼結体、多層セラミック基板およびその製造方法、ならびに多層セラミック基板作製用複合グリーンシート
JP2009059870A (ja) * 2007-08-31 2009-03-19 Sanyo Electric Co Ltd 発光モジュールおよびその製造方法
KR20110015544A (ko) * 2008-05-16 2011-02-16 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
JP6058988B2 (ja) * 2012-11-30 2017-01-11 京セラ株式会社 配線基板の製造方法
EP3147340A4 (en) * 2014-05-23 2018-01-03 Dexerials Corporation Adhesive agent and connection structure
CN109565939B (zh) * 2016-08-22 2022-04-05 株式会社村田制作所 陶瓷基板和电子部件内置模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1075025A (ja) * 1996-05-31 1998-03-17 Toshiba Corp セラミックス回路基板
JPH10256731A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Works Ltd セラミック多層配線板の製造方法
US20030062111A1 (en) * 2001-09-28 2003-04-03 Yoichi Moriya Method of manufacturing glass ceramic multilayer substrate
JP2005197354A (ja) * 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
US7691469B2 (en) * 2005-09-16 2010-04-06 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and method for manufacturing the same
US20160207148A1 (en) * 2013-12-09 2016-07-21 Denso Corporation Metal member, metal member surface processing method, semiconductor device, semiconductor device manufacturing method, and composite molded body

Also Published As

Publication number Publication date
CN109565939B (zh) 2022-04-05
US11246215B2 (en) 2022-02-08
JP6922918B2 (ja) 2021-08-18
JP2021176202A (ja) 2021-11-04
US20210259105A1 (en) 2021-08-19
US20190191562A1 (en) 2019-06-20
WO2018037842A1 (ja) 2018-03-01
US11553592B2 (en) 2023-01-10
JPWO2018037842A1 (ja) 2019-06-20
US20220117084A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
US7888187B2 (en) Element mounting substrate and method for manufacturing same
JP2009088089A (ja) セラミック多層基板
WO2014199752A1 (ja) セラミック電子部品およびその製造方法
JP6609622B2 (ja) 配線基板
US20210259105A1 (en) Ceramic substrate and electronic component-embedded module
CN106537580B (zh) 陶瓷电路基板及其制造方法
EP3341345B1 (en) Thick-film paste mediated ceramics bonded with metal or metal hybrid foils
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP5648682B2 (ja) 金属ベース基板
EP3799965A1 (en) Metallized ceramic substrate and method for manufacturing same
JP2006093003A (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP5675389B2 (ja) プローブカード用配線基板およびプローブカード
JP6962369B2 (ja) 配線基板
KR101993521B1 (ko) 세라믹-메탈 패키지 및 그 제조방법
JP6640112B2 (ja) セラミック素地及びその製造方法
JP2007186382A (ja) 窒化アルミニウム焼結体
JP2012156380A (ja) 多層配線基板
JP2016160176A (ja) 低温焼結アルミナセラミックスの製造方法
CN117652210A (zh) 电路基板
JP6185353B2 (ja) 回路基板と、その製造方法
JP2006228777A (ja) 導体ペースト及び配線基板の製造方法
JP2000277914A (ja) 多層セラミック基板の製造方法
JP2007112635A (ja) 窒化アルミニウム焼結体
JP2009004516A (ja) セラミック配線基板及びセラミック配線基板の製造方法
JPWO2017199710A1 (ja) 多層セラミック基板及び電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant