JPH1083938A - 薄膜チップ部品及びその製造方法 - Google Patents
薄膜チップ部品及びその製造方法Info
- Publication number
- JPH1083938A JPH1083938A JP26035596A JP26035596A JPH1083938A JP H1083938 A JPH1083938 A JP H1083938A JP 26035596 A JP26035596 A JP 26035596A JP 26035596 A JP26035596 A JP 26035596A JP H1083938 A JPH1083938 A JP H1083938A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- flattened
- film
- terminal
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】チップ分割の際にブレイク性が失われず、端子
部の薄膜の膜剥離を防止することができる薄膜チップ部
品とその製造方法を提供することにある。 【解決手段】厚膜用セラミックス基板Ｓを用いて薄膜素
子５が形成される薄膜チップ部品において、端子部３だ
けを平坦化しないで薄膜６を直接形成する。
部の薄膜の膜剥離を防止することができる薄膜チップ部
品とその製造方法を提供することにある。 【解決手段】厚膜用セラミックス基板Ｓを用いて薄膜素
子５が形成される薄膜チップ部品において、端子部３だ
けを平坦化しないで薄膜６を直接形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜チップ部品と
その薄膜チップ部品を製造する方法に係り、特に厚膜用
セラミックス基板に薄膜素子部を形成するに際し、該基
板の表面を平坦化する技術に関する。
その薄膜チップ部品を製造する方法に係り、特に厚膜用
セラミックス基板に薄膜素子部を形成するに際し、該基
板の表面を平坦化する技術に関する。
【０００２】
【従来の技術】従来の薄膜チップ部品の製造方法は、セ
ラミックス基板を用いる場合、基板の表面に耐熱性樹脂
をスピンコートし、キュアすることにより基板全面を平
坦化処理した後、薄膜形成し、フォトリソ加工及びエッ
チング加工等により薄膜素子部を形成し、耐熱性樹脂で
薄膜素子部を保護コートし、かつ、ダイシングソーを用
いてスリット加工をし、端子部も半田メッキ下地に金属
薄膜を両面に形成し、更にダイシングソーを用いてチッ
プ分割すると共に半田メッキをしてチップ部品を製造す
る方法であった。
ラミックス基板を用いる場合、基板の表面に耐熱性樹脂
をスピンコートし、キュアすることにより基板全面を平
坦化処理した後、薄膜形成し、フォトリソ加工及びエッ
チング加工等により薄膜素子部を形成し、耐熱性樹脂で
薄膜素子部を保護コートし、かつ、ダイシングソーを用
いてスリット加工をし、端子部も半田メッキ下地に金属
薄膜を両面に形成し、更にダイシングソーを用いてチッ
プ分割すると共に半田メッキをしてチップ部品を製造す
る方法であった。
【０００３】
【発明が解決しようとする課題】この製造方法では、基
板全面を平坦化処理して薄膜素子部の形成及び端子部へ
の簿膜の形成が行われるため、ダイシングソーによるス
リット加工及びチップ分割時に端子部の薄膜が剥離しや
すい欠点が有り、歩留まりが悪かった。
板全面を平坦化処理して薄膜素子部の形成及び端子部へ
の簿膜の形成が行われるため、ダイシングソーによるス
リット加工及びチップ分割時に端子部の薄膜が剥離しや
すい欠点が有り、歩留まりが悪かった。
【０００４】また、前記の加工時に剥離が生じない場合
でも、半田メッキ時にバレルメッキ方法をとるためその
際に剥離等によるメッキ不良が発生する欠点を有する。
更に、金属薄膜をイオンミリング等でエッチング加工し
た場合、エッチング残りが生じやすく、結果的に端子間
のショートにつながる欠点を有する。
でも、半田メッキ時にバレルメッキ方法をとるためその
際に剥離等によるメッキ不良が発生する欠点を有する。
更に、金属薄膜をイオンミリング等でエッチング加工し
た場合、エッチング残りが生じやすく、結果的に端子間
のショートにつながる欠点を有する。
【０００５】本発明の目的は、前記のような従来の欠点
を解消し、チップ分割の際にブレイク性が失われず、端
子部の薄膜の膜剥離を防止することができる薄膜チップ
部品とその製造方法を提供することにある。
を解消し、チップ分割の際にブレイク性が失われず、端
子部の薄膜の膜剥離を防止することができる薄膜チップ
部品とその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明に係る薄膜チップ
部品は、厚膜用セラミックス基板を用いて薄膜素子が形
成される薄膜チップ部品において、端子部だけが平坦化
されないで薄膜が直接形成されていることを特徴とす
る。
部品は、厚膜用セラミックス基板を用いて薄膜素子が形
成される薄膜チップ部品において、端子部だけが平坦化
されないで薄膜が直接形成されていることを特徴とす
る。
【０００７】これにより、端子部においてはセラミック
ス基板が粗面のままであるため薄膜の結着性が良好とな
り、端子部の薄膜の剥離を防止することができる。
ス基板が粗面のままであるため薄膜の結着性が良好とな
り、端子部の薄膜の剥離を防止することができる。
【０００８】本発明に係る薄膜チップ部品の製造方法
は、請求項２記載のものにおいては、厚膜用セラミック
ス基板を用いて薄膜素子を形成する薄膜チップ部品の製
造方法において、セラミックス基板を平坦化処理するに
際し、薄膜素子部が形成されるべき部分だけを平坦化
し、端子部が形成されるべき部分を平坦化しないように
して端子部に薄膜を直接形成することを特徴とする。
は、請求項２記載のものにおいては、厚膜用セラミック
ス基板を用いて薄膜素子を形成する薄膜チップ部品の製
造方法において、セラミックス基板を平坦化処理するに
際し、薄膜素子部が形成されるべき部分だけを平坦化
し、端子部が形成されるべき部分を平坦化しないように
して端子部に薄膜を直接形成することを特徴とする。
【０００９】これにより、薄膜素子部が形成されるエリ
アだけ平坦化され、端子部が形成されるエリアにおいて
は基板面が粗面となっているから、薄膜との結着性が高
められてみだりに剥離したりするおそれはない。
アだけ平坦化され、端子部が形成されるエリアにおいて
は基板面が粗面となっているから、薄膜との結着性が高
められてみだりに剥離したりするおそれはない。
【００１０】請求項３記載のものにおいては、厚膜用セ
ラミックスの表面に耐熱性樹脂を塗布して平坦化処理し
た後、フォトリソ加工により帯状にパターンを形成して
簿膜素子部が形成されるべき平坦化されたパターンを残
存せしめることを特徴とする。
ラミックスの表面に耐熱性樹脂を塗布して平坦化処理し
た後、フォトリソ加工により帯状にパターンを形成して
簿膜素子部が形成されるべき平坦化されたパターンを残
存せしめることを特徴とする。
【００１１】これにより、薄膜素子部が形成されるエリ
アだけが平坦化されると共に端子部が形成されるエリア
は粗面のままとなり、ここに形成された薄膜は結着性が
高められてみだりに剥離するおそれはない。
アだけが平坦化されると共に端子部が形成されるエリア
は粗面のままとなり、ここに形成された薄膜は結着性が
高められてみだりに剥離するおそれはない。
【００１２】
【発明の実施の形態】図１及び図２は、本発明に係る薄
膜チップ部品の製造過程における平坦化処理個所を示す
平面図、図３は薄膜素子が形成されるべき平坦化された
部分と端子部が形成されるべき平坦化されない部分とを
示す断面図である。
膜チップ部品の製造過程における平坦化処理個所を示す
平面図、図３は薄膜素子が形成されるべき平坦化された
部分と端子部が形成されるべき平坦化されない部分とを
示す断面図である。
【００１３】厚膜用セラミック基板Ｓの表面に耐熱性樹
脂１をスピンコート法で塗布して平坦化し、次に、フォ
トリソ加工により、平坦化された帯状のパターン２を形
成する。即ち、帯状にレジストを形成すると共にイオン
エッチングしてレジストが形成されていない部分（端子
部が形成されるべき部分）３の耐熱性樹脂を除去し、更
にレジストを除去することにより平坦化された帯状のパ
ターン２を形成する。
脂１をスピンコート法で塗布して平坦化し、次に、フォ
トリソ加工により、平坦化された帯状のパターン２を形
成する。即ち、帯状にレジストを形成すると共にイオン
エッチングしてレジストが形成されていない部分（端子
部が形成されるべき部分）３の耐熱性樹脂を除去し、更
にレジストを除去することにより平坦化された帯状のパ
ターン２を形成する。
【００１４】このようにして平坦化された帯状のパター
ン２を形成した後、薄膜素子部５及び端子部薄膜６が形
成される。これらは通常の工程に従って、即ち、下部電
極薄膜（Ｃｒ／Ｃｕ／Ｃｒ三層薄膜）を基板全面にスパ
ッタ法等で形成し、フォトレジストにより所望のパター
ンを形成した後、イオンミリングエッチング等でエッチ
ング加工し、有機溶剤中で超音波によりレジスト除去
し、下部電極形成を行う。
ン２を形成した後、薄膜素子部５及び端子部薄膜６が形
成される。これらは通常の工程に従って、即ち、下部電
極薄膜（Ｃｒ／Ｃｕ／Ｃｒ三層薄膜）を基板全面にスパ
ッタ法等で形成し、フォトレジストにより所望のパター
ンを形成した後、イオンミリングエッチング等でエッチ
ング加工し、有機溶剤中で超音波によりレジスト除去
し、下部電極形成を行う。
【００１５】次に、コンデンサ部形成として、スパッタ
法等で誘電体薄膜（ＳｉＯ2 等）を基板全面に形成した
後、フォトレジストによる加工、エッチング加工（リア
クティブイオンエッチング等）及びレジスト除去を行
い、コンデンサ部を形成する。その後、上部電極を前記
下部電極と同様な方法で形成し、保護膜を帯状パターン
の形成と同様の方法で形成する。次に、ダイシングソー
によりスリット加工を施し、メタルマスクによりマスキ
ングし、チップ端子部の両面及び端面にＮｉ薄膜を形成
した後、ダイシングソーによりチップ分割し、バレルメ
ッキ法で半田メッキを施し、薄膜チップが製造される。
図において、４はダイシングソーによるカッティングゾ
ーンを示している。
法等で誘電体薄膜（ＳｉＯ2 等）を基板全面に形成した
後、フォトレジストによる加工、エッチング加工（リア
クティブイオンエッチング等）及びレジスト除去を行
い、コンデンサ部を形成する。その後、上部電極を前記
下部電極と同様な方法で形成し、保護膜を帯状パターン
の形成と同様の方法で形成する。次に、ダイシングソー
によりスリット加工を施し、メタルマスクによりマスキ
ングし、チップ端子部の両面及び端面にＮｉ薄膜を形成
した後、ダイシングソーによりチップ分割し、バレルメ
ッキ法で半田メッキを施し、薄膜チップが製造される。
図において、４はダイシングソーによるカッティングゾ
ーンを示している。
【００１６】
【作用】厚膜用セラミック基板Ｓが局部的に平坦化処理
されているから、薄膜微細加工精度が向上する。また、
チップ部品の端子部は平坦化処理されないから基板表面
と薄膜との結着性が高められ、端子加工が容易でしかも
膜剥離が生じない。
されているから、薄膜微細加工精度が向上する。また、
チップ部品の端子部は平坦化処理されないから基板表面
と薄膜との結着性が高められ、端子加工が容易でしかも
膜剥離が生じない。
【００１７】平坦化処理した箇所は、エッチングした際
にエッチング残りが発生しないと共にチップ部品の端子
部は平坦化処理してないのでチップ状にカッティングす
る際も、膜剥離が起こらず、また、バレルメッキ時も膜
剥離が発生しない。
にエッチング残りが発生しないと共にチップ部品の端子
部は平坦化処理してないのでチップ状にカッティングす
る際も、膜剥離が起こらず、また、バレルメッキ時も膜
剥離が発生しない。
【００１８】
【発明の効果】本発明の薄膜チップ部品によれば、端子
部の薄膜の剥離がない。
部の薄膜の剥離がない。
【００１９】本発明に係る薄膜チップ部品の製造方法に
よれば、請求項２記載のものにおいては、厚膜用セラミ
ック基板が局部的に平坦化処理されているから、薄膜微
細加工精度が向上する。また、チップ部品の端子部は平
坦化処理されないから基板表面と薄膜との結着性が高め
られ、端子加工が容易でしかも膜剥離が生じない。
よれば、請求項２記載のものにおいては、厚膜用セラミ
ック基板が局部的に平坦化処理されているから、薄膜微
細加工精度が向上する。また、チップ部品の端子部は平
坦化処理されないから基板表面と薄膜との結着性が高め
られ、端子加工が容易でしかも膜剥離が生じない。
【００２０】請求項３記載のものにおいては、薄膜素子
部が形成されるエリアだけが平坦化されると共に端子部
が形成されるエリアは粗面のままとなり、ここに形成さ
れた薄膜は結着性が高められてみだりに剥離するおそれ
はない。
部が形成されるエリアだけが平坦化されると共に端子部
が形成されるエリアは粗面のままとなり、ここに形成さ
れた薄膜は結着性が高められてみだりに剥離するおそれ
はない。
【図１】本発明に係る薄膜チップ部品の製造方法におけ
る平坦化処理個所を示す平面図。
る平坦化処理個所を示す平面図。
【図２】平坦化処理個所と端子部形成部とを示す平面
図。
図。
【図３】薄膜素子が形成されるべき平坦化された部分と
端子部が形成されるべき平坦化されない部分とを示す断
面図。
端子部が形成されるべき平坦化されない部分とを示す断
面図。
Ｓ 厚膜用セラミックス基板 １ 耐熱性樹脂 ２ 帯状のパターン ３ 端子部形成部 ４ カッティングゾーン ５ 薄膜素子部 ６ 端子部薄膜
Claims (3)
- 【請求項１】 厚膜用セラミックス基板を用いて薄膜素
子が形成される薄膜チップ部品において、端子部だけが
平坦化されないで薄膜が直接形成されていることを特徴
とする薄膜チップ部品。 - 【請求項２】 厚膜用セラミックス基板を用いて薄膜素
子を形成する薄膜チップ部品の製造方法において、セラ
ミックス基板を平坦化処理するに際し、薄膜素子部が形
成されるべき部分だけを平坦化し、端子部が形成される
べき部分を平坦化しないようにして端子部に薄膜を直接
形成することを特徴とする薄膜チップ部品の製造方法。 - 【請求項３】 厚膜用セラミックスの表面に耐熱性樹脂
を塗布して平坦化処理した後、フォトリソ加工により帯
状にパターンを形成して簿膜素子部が形成されるべき平
坦化されたパターンを残存せしめることを特徴とする請
求項２記載の薄膜チップ部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26035596A JPH1083938A (ja) | 1996-09-09 | 1996-09-09 | 薄膜チップ部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26035596A JPH1083938A (ja) | 1996-09-09 | 1996-09-09 | 薄膜チップ部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083938A true JPH1083938A (ja) | 1998-03-31 |
Family
ID=17346809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26035596A Pending JPH1083938A (ja) | 1996-09-09 | 1996-09-09 | 薄膜チップ部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1083938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11246215B2 (en) * | 2016-08-22 | 2022-02-08 | Murata Manufacturing Co., Ltd. | Ceramic substrate and electronic component-embedded module |
-
1996
- 1996-09-09 JP JP26035596A patent/JPH1083938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11246215B2 (en) * | 2016-08-22 | 2022-02-08 | Murata Manufacturing Co., Ltd. | Ceramic substrate and electronic component-embedded module |
| US11553592B2 (en) | 2016-08-22 | 2023-01-10 | Murata Manufacturing Co., Ltd. | Ceramic substrate and electronic component-embedded module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0361752B1 (en) | Selective solder formation on printed circuit boards | |
| US20230189448A1 (en) | Method for Making Contact with a Component Embedded in a Printed Circuit Board | |
| JPH1083938A (ja) | 薄膜チップ部品及びその製造方法 | |
| JPH0513933A (ja) | プリント配線板の導体パターン及びその形成方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| US20040227228A1 (en) | Fabrication of Parascan tunable dielectric chips | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH0846357A (ja) | セラミック薄膜混成基板の製造方法 | |
| JP4513166B2 (ja) | インダクタンス素子の製造方法 | |
| JPH1092770A (ja) | 薄膜チップ部品の製造方法 | |
| JPH02121387A (ja) | 電子回路装置の製造方法 | |
| JPH10125551A (ja) | 薄膜チップコイルの製造方法 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPH1092692A (ja) | 薄膜チップ部品及びその製造方法 | |
| JPS6056237B2 (ja) | メツキ膜のベ−ス層構造 | |
| JP2003283107A (ja) | 溶射回路体及び溶射回路体の製造方法 | |
| KR920002026B1 (ko) | 다층사진공정을 이용한 금속층 연결방법 | |
| JPH0310226B2 (ja) | ||
| TW202004870A (zh) | 半導體裝置之製造方法 | |
| JPH0562983A (ja) | 半導体装置の製造方法 | |
| JPH1092657A (ja) | 薄膜チップ部品及びその製造方法 | |
| JPS59177925A (ja) | パタ−ン形成方法 |