JPH10125551A - 薄膜チップコイルの製造方法 - Google Patents
薄膜チップコイルの製造方法Info
- Publication number
- JPH10125551A JPH10125551A JP29574796A JP29574796A JPH10125551A JP H10125551 A JPH10125551 A JP H10125551A JP 29574796 A JP29574796 A JP 29574796A JP 29574796 A JP29574796 A JP 29574796A JP H10125551 A JPH10125551 A JP H10125551A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- forming
- hole
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】
【課題】端子部の薄膜の剥離等が生じるおそれはなく、
また、端子間のシュート等のおそれがないと共に製造コ
ストを低廉化することができる薄膜チップコイルの製造
方法を提供することにある。 【解決手段】厚膜用セラミックス基板を用いて薄膜チッ
プコイルを製造する方法において、厚膜用セラミックス
基板１上に下部引き出し線導体２を形成した後、スルー
ホール部付き絶縁膜３を印刷法で形成する。
また、端子間のシュート等のおそれがないと共に製造コ
ストを低廉化することができる薄膜チップコイルの製造
方法を提供することにある。 【解決手段】厚膜用セラミックス基板を用いて薄膜チッ
プコイルを製造する方法において、厚膜用セラミックス
基板１上に下部引き出し線導体２を形成した後、スルー
ホール部付き絶縁膜３を印刷法で形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜と厚膜により
チップコイル部品を製造する方法に係り、特にセラミッ
クス基板上への下部引き出し線導体の形成、スルーホー
ル部付き絶縁膜の形成及び基板表面の平坦化を改良した
製造方法に関する。
チップコイル部品を製造する方法に係り、特にセラミッ
クス基板上への下部引き出し線導体の形成、スルーホー
ル部付き絶縁膜の形成及び基板表面の平坦化を改良した
製造方法に関する。
【０００２】
【従来の技術】図２は従来の薄膜チップコイルの断面図
であり、その製造方法は、例えば、薄膜セラミックス基
板１１を用いる場合、耐熱樹脂等をスピンコートし、キ
ュアすることにより基板全面を平坦化処理して平坦化部
ａを形成した後、金属薄膜形成、フォトリソ加工及びエ
ッチング加工等により下部引き出し線導体（Ｃｒ／Ｃｕ
／Ｃｒの３層膜）１２を形成し、耐熱性樹脂等１３をス
ピンコートし、キュアした後、フォトリソ加工及びエッ
チング加工により、スルーホール１４を設ける。
であり、その製造方法は、例えば、薄膜セラミックス基
板１１を用いる場合、耐熱樹脂等をスピンコートし、キ
ュアすることにより基板全面を平坦化処理して平坦化部
ａを形成した後、金属薄膜形成、フォトリソ加工及びエ
ッチング加工等により下部引き出し線導体（Ｃｒ／Ｃｕ
／Ｃｒの３層膜）１２を形成し、耐熱性樹脂等１３をス
ピンコートし、キュアした後、フォトリソ加工及びエッ
チング加工により、スルーホール１４を設ける。
【０００３】更に、金属薄膜形成、フォトリソ加工及び
エッチング加工により、スパイラルコイル（Ｃｒ／Ｃｕ
／Ｃｒの３層膜）１５を形成する。その後、耐熱樹脂で
薄膜素子を保護コートして保護膜１６を形成し、且つ、
ダイシングソーを用いてスリット加工をし、チップ端子
部（Ｎｉスパッタ膜／半田メッキ層）１７も半田メッキ
下地に金属薄膜を両面及び端面に形成し、更に、ダイソ
ングソーを用いてチップ分割してからバレルメッキ法で
半田メッキしてチップ部品を製造していた。
エッチング加工により、スパイラルコイル（Ｃｒ／Ｃｕ
／Ｃｒの３層膜）１５を形成する。その後、耐熱樹脂で
薄膜素子を保護コートして保護膜１６を形成し、且つ、
ダイシングソーを用いてスリット加工をし、チップ端子
部（Ｎｉスパッタ膜／半田メッキ層）１７も半田メッキ
下地に金属薄膜を両面及び端面に形成し、更に、ダイソ
ングソーを用いてチップ分割してからバレルメッキ法で
半田メッキしてチップ部品を製造していた。
【０００４】
【発明が解決しようとする課題】従来の製造方法では、
平坦化処理を基板全面に施すため、ダイシングソーによ
るスリット加工及びチップ分割時にチップ端子部１７の
薄膜が剥離し易く、歩留まりが悪い、という欠点があ
る。
平坦化処理を基板全面に施すため、ダイシングソーによ
るスリット加工及びチップ分割時にチップ端子部１７の
薄膜が剥離し易く、歩留まりが悪い、という欠点があ
る。
【０００５】そして、前記のような加工時に剥離が生じ
なくても半田メッキ時にバレルメッキ方法を採用するた
めその際に剥離等によるメッキ不良が発生する欠点を有
する。また、金属薄膜をイオンミリング等でエッチング
加工した場合、エッチング残りが生じやすく、結果的に
スルーホール１４以外の端子間がショートする等の不良
品が発生する欠点を有する。更に、平坦化処理、層間絶
縁及び保護膜に耐熱樹脂を用いるため、フォトリソ及び
エッチング加工の工数が増え、製造コストが高くなる等
の問題がある。
なくても半田メッキ時にバレルメッキ方法を採用するた
めその際に剥離等によるメッキ不良が発生する欠点を有
する。また、金属薄膜をイオンミリング等でエッチング
加工した場合、エッチング残りが生じやすく、結果的に
スルーホール１４以外の端子間がショートする等の不良
品が発生する欠点を有する。更に、平坦化処理、層間絶
縁及び保護膜に耐熱樹脂を用いるため、フォトリソ及び
エッチング加工の工数が増え、製造コストが高くなる等
の問題がある。
【０００６】そこで、本発明の目的は、前記のような従
来の製造方法の欠点を解消し、端子部の薄膜の剥離等が
生じるおそれはなく、また、端子間のシュート等のおそ
れがないと共に製造コストを低廉化することができる薄
膜チップコイルの製造方法を提供することにある。
来の製造方法の欠点を解消し、端子部の薄膜の剥離等が
生じるおそれはなく、また、端子間のシュート等のおそ
れがないと共に製造コストを低廉化することができる薄
膜チップコイルの製造方法を提供することにある。
【０００７】本発明に係る薄膜チップコイルの製造方法
は、請求項１記載のものにおいては、厚膜用セラミック
ス基板を用いて薄膜チップコイルを製造する方法におい
て、厚膜用セラミックス基板上に下部引き出し線導体を
形成した後、スルーホール部付き絶縁膜を印刷法で形成
することを特徴とする。
は、請求項１記載のものにおいては、厚膜用セラミック
ス基板を用いて薄膜チップコイルを製造する方法におい
て、厚膜用セラミックス基板上に下部引き出し線導体を
形成した後、スルーホール部付き絶縁膜を印刷法で形成
することを特徴とする。
【０００８】請求項２記載の方法においては、下部引き
出し線導体をリフトオフ法で形成することを特徴とす
る。
出し線導体をリフトオフ法で形成することを特徴とす
る。
【０００９】請求項３記載の方法においては、下部引き
出し線導体を形成した後にガラスペーストを印刷してス
ルーホール部付き絶縁膜を形成すると共にセラミックス
基板の表面にはガラスペーストを帯状又はブロック状に
印刷し、スルーホール部付き絶縁膜の形成と基板表面の
平坦化処理膜の形成をガラスペーストの印刷により同時
に行うことを特徴とする。
出し線導体を形成した後にガラスペーストを印刷してス
ルーホール部付き絶縁膜を形成すると共にセラミックス
基板の表面にはガラスペーストを帯状又はブロック状に
印刷し、スルーホール部付き絶縁膜の形成と基板表面の
平坦化処理膜の形成をガラスペーストの印刷により同時
に行うことを特徴とする。
【００１０】
【作用】基板表面の平坦化とスルーホール形成を同時に
できるから、工数の削減が可能となる。また、平坦化処
理にガラスペーストを用いていることと下部引き出し線
導体をリフトオフ法で形成していることから、エッチン
グ残りによるスルーホール以外の端子間のショートが回
避される。
できるから、工数の削減が可能となる。また、平坦化処
理にガラスペーストを用いていることと下部引き出し線
導体をリフトオフ法で形成していることから、エッチン
グ残りによるスルーホール以外の端子間のショートが回
避される。
【００１１】
【発明の実施の形態】図１は、本発明の薄膜チップコイ
ルの断面図である。この薄膜チップコイルの製造方法を
工程順に説明する。例えば、安価な厚膜用セラミックス
基板１上に、先ず、下部引き出し線導体（Ｃｒ／Ｃｕ／
Ｃｒの３層膜）２のリフトオフパターン（ネガパター
ン）をフォトレジストにより形成し、９０°Ｃでベーク
した後、スパッタ法等で０．５μｍ程度の金属薄膜（Ｃ
ｒ／Ｃｕ／Ｃｒの３層薄膜）をフォトレジストパターン
を介して全面に形成する。
ルの断面図である。この薄膜チップコイルの製造方法を
工程順に説明する。例えば、安価な厚膜用セラミックス
基板１上に、先ず、下部引き出し線導体（Ｃｒ／Ｃｕ／
Ｃｒの３層膜）２のリフトオフパターン（ネガパター
ン）をフォトレジストにより形成し、９０°Ｃでベーク
した後、スパッタ法等で０．５μｍ程度の金属薄膜（Ｃ
ｒ／Ｃｕ／Ｃｒの３層薄膜）をフォトレジストパターン
を介して全面に形成する。
【００１２】有機溶剤中で超音波にてリフトオフ加工し
て下部引き出し線導体２を形成する。その後、スルーホ
ール４の層間を絶縁する絶縁膜の形成と基板表面の平坦
化処理のためにガラスペーストを印刷し、スルーホール
部付き平坦化ガラス層３を形成する。但し、ガラスペー
ストはチップサイズより小さめのエリアにブロック状に
印刷する。
て下部引き出し線導体２を形成する。その後、スルーホ
ール４の層間を絶縁する絶縁膜の形成と基板表面の平坦
化処理のためにガラスペーストを印刷し、スルーホール
部付き平坦化ガラス層３を形成する。但し、ガラスペー
ストはチップサイズより小さめのエリアにブロック状に
印刷する。
【００１３】真空中にて熱処理（焼成）をした後、格子
状のパターン（セラミックス露出部）をフォトレジスト
により形成してから、スパッタ法等で金属薄膜（Ｃｒ／
Ｃｕ／Ｃｒの３層薄膜等）を厚膜１〜５μｍ程度に形成
した後、スパイラル状のフォトレジストパターン（ポジ
パターン）を形成する。その後、イオンミリングエッチ
ング又はウエットエッチング等でエッチング加工を施し
てスパイラルコイル（Ｃｒ／Ｃｕ／Ｃｒの３層薄膜）５
を形成する。
状のパターン（セラミックス露出部）をフォトレジスト
により形成してから、スパッタ法等で金属薄膜（Ｃｒ／
Ｃｕ／Ｃｒの３層薄膜等）を厚膜１〜５μｍ程度に形成
した後、スパイラル状のフォトレジストパターン（ポジ
パターン）を形成する。その後、イオンミリングエッチ
ング又はウエットエッチング等でエッチング加工を施し
てスパイラルコイル（Ｃｒ／Ｃｕ／Ｃｒの３層薄膜）５
を形成する。
【００１４】次にレジストを除去した後、ガラスペース
トを用いて印刷法で保護膜６を形成する。その後、焼成
した後、短冊状に割りとりを行い、チップ端子部（Ｎｉ
メッキ層／半田メッキ層）７の両面及び端面に金属ペー
ストをディップコートし、焼成した後、更にチップ分割
し、Ｎｉメッキ及び半田メッキをバレルメッキ法で行
い、薄膜チップコイルを製造する。
トを用いて印刷法で保護膜６を形成する。その後、焼成
した後、短冊状に割りとりを行い、チップ端子部（Ｎｉ
メッキ層／半田メッキ層）７の両面及び端面に金属ペー
ストをディップコートし、焼成した後、更にチップ分割
し、Ｎｉメッキ及び半田メッキをバレルメッキ法で行
い、薄膜チップコイルを製造する。
【００１５】前記のようにして製造することにより、下
部引き出し線導体２はセラミックス基板１上に直接形成
されるから付着強度が極めて強い。また、リフトオフ法
により形成するものであるから、エッチング残りの発生
がない。更に、基板表面の平坦化処理とスルーホール形
成を同時になし得るから工数を削減できる。
部引き出し線導体２はセラミックス基板１上に直接形成
されるから付着強度が極めて強い。また、リフトオフ法
により形成するものであるから、エッチング残りの発生
がない。更に、基板表面の平坦化処理とスルーホール形
成を同時になし得るから工数を削減できる。
【００１６】
【発明の効果】本発明によれば、表面の粗い安価な厚膜
セラミックス基板に薄膜素子を形成でき、材料費が安価
であると共にスクライブ入り基板を使用することができ
る。また、下部引き出し線導体をリフトオフ法で形成し
ているからエッチング残り等の発生がなく、歩留まりが
向上する。更に、基板表面の平坦化とスルーホール形成
を同時になし得るから工数を削減でき、製造コストを低
廉化することができる。
セラミックス基板に薄膜素子を形成でき、材料費が安価
であると共にスクライブ入り基板を使用することができ
る。また、下部引き出し線導体をリフトオフ法で形成し
ているからエッチング残り等の発生がなく、歩留まりが
向上する。更に、基板表面の平坦化とスルーホール形成
を同時になし得るから工数を削減でき、製造コストを低
廉化することができる。
【図１】本発明の製造法によって製造された薄膜チップ
コイルの断面図。
コイルの断面図。
【図２】従来の薄膜チップコイルの断面図。
１ 厚膜用セラミックス基板 ２ 下部引き出し線導体 ３ スルーホール部付き平坦化ガラス層 ４ スルーホール ５ スパイラルコイル ６ 保護膜 ７ チップ端子部
Claims (3)
- 【請求項１】 厚膜用セラミックス基板を用いて薄膜チ
ップコイルを製造する方法において、厚膜用セラミック
ス基板上に下部引き出し線導体を形成した後、スルーホ
ール部付き絶縁膜を印刷法で形成することを特徴とする
薄膜チップコイルの製造方法。 - 【請求項２】 下部引き出し線導体をリフトオフ法で形
成することを特徴とする請求項１記載の薄膜チップコイ
ルの製造方法。 - 【請求項３】 下部引き出し線導体を形成した後にガラ
スペーストを印刷してスルーホール部付き絶縁膜を形成
すると共にセラミックス基板の表面にはガラスペースト
を帯状又はブロック状に印刷し、スルーホール部付き絶
縁膜の形成と基板表面の平坦化処理膜の形成をガラスペ
ーストの印刷により同時に行うことを特徴とする請求項
１記載の薄膜チップコイルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29574796A JPH10125551A (ja) | 1996-10-17 | 1996-10-17 | 薄膜チップコイルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29574796A JPH10125551A (ja) | 1996-10-17 | 1996-10-17 | 薄膜チップコイルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125551A true JPH10125551A (ja) | 1998-05-15 |
Family
ID=17824646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29574796A Pending JPH10125551A (ja) | 1996-10-17 | 1996-10-17 | 薄膜チップコイルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125551A (ja) |
-
1996
- 1996-10-17 JP JP29574796A patent/JPH10125551A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703683B2 (en) | Chip resistor and method for manufacturing the same | |
| KR970004272B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
| JP4317107B2 (ja) | 有機材料系絶縁層を有する電子素子及びその製造方法 | |
| JP4687205B2 (ja) | 電子部品 | |
| JP2007194595A (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| JPH10125551A (ja) | 薄膜チップコイルの製造方法 | |
| JPH1092770A (ja) | 薄膜チップ部品の製造方法 | |
| JP2002367801A (ja) | チップ形抵抗器およびその製造方法 | |
| JPH0794308A (ja) | 多層抵抗モジュール | |
| JP2000182873A (ja) | チップインダクタの製造方法およびチップインダクタ | |
| JP3826046B2 (ja) | 抵抗器およびその製造方法 | |
| JPH08102454A (ja) | セラミック電子部品の製造方法 | |
| JPH08288102A (ja) | 電子部品とその製造方法 | |
| JP2003163442A (ja) | セラミック配線基板 | |
| JP2000299202A (ja) | 厚膜回路基板及びその製造方法 | |
| JPS6155799B2 (ja) | ||
| JPH1083938A (ja) | 薄膜チップ部品及びその製造方法 | |
| JP2003078237A (ja) | セラミック配線基板 | |
| JPH1092657A (ja) | 薄膜チップ部品及びその製造方法 | |
| JP2000182870A (ja) | チップインダクタの製造方法およびチップインダクタ | |
| JPH11150205A (ja) | チップ型ｃｒ素子 | |
| JP2006196483A (ja) | 配線基板及びその製造方法 | |
| JP2003188004A (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH1092692A (ja) | 薄膜チップ部品及びその製造方法 |