JPS58121674A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58121674A JPS58121674A JP265382A JP265382A JPS58121674A JP S58121674 A JPS58121674 A JP S58121674A JP 265382 A JP265382 A JP 265382A JP 265382 A JP265382 A JP 265382A JP S58121674 A JPS58121674 A JP S58121674A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- sputtering
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、金属膜からなる電極と配線を有する半導体装
置の製造方法の改良に関するものである。
置の製造方法の改良に関するものである。
近年、集積回路技術の発展は著しく、半導体装置内部に
素子とその電極及び配線とを高密度に集積させる技術が
開発されてきた。例えば、ＭＯ８型集積回路などでは、
高密度化のために、いわゆる自己整合式素子形成法が用
いられるようになっている。この方法は、導体薄膜を半
導体基板への不純物イオン注入のマスクに用い、また、
この導体薄膜をそのまま残して電極並びに配線として利
用するものである。この工程について、ＭＯＳトランジ
スタを例として図面で説明する。まず、第１図（ａｌに
示すように、Ｓｉ基板１に素子間分離用Ｓｉ酸化膜２を
形成し、その後、ゲート酸化膜３を形成する。次に、第
１図［ｂｌに示すように、導体薄膜を堆積させ、これを
写真蝕刻法で加工してゲート電極４を形成する。次に、
第１図（０）に示すように、Ｓｉ基板１と反対の伝導型
を示す不純物イオンをゲート電極４をマスクにして注入
し、ＭＯＳトランジスタの不純物拡散領域であるンース
領域５及びドレイン領域６を形成する。その後、窒素ガ
ス等の雰囲気中で１ｏｏｏ℃程度まで加熱して、不純物
の活性化を行なう。
素子とその電極及び配線とを高密度に集積させる技術が
開発されてきた。例えば、ＭＯ８型集積回路などでは、
高密度化のために、いわゆる自己整合式素子形成法が用
いられるようになっている。この方法は、導体薄膜を半
導体基板への不純物イオン注入のマスクに用い、また、
この導体薄膜をそのまま残して電極並びに配線として利
用するものである。この工程について、ＭＯＳトランジ
スタを例として図面で説明する。まず、第１図（ａｌに
示すように、Ｓｉ基板１に素子間分離用Ｓｉ酸化膜２を
形成し、その後、ゲート酸化膜３を形成する。次に、第
１図［ｂｌに示すように、導体薄膜を堆積させ、これを
写真蝕刻法で加工してゲート電極４を形成する。次に、
第１図（０）に示すように、Ｓｉ基板１と反対の伝導型
を示す不純物イオンをゲート電極４をマスクにして注入
し、ＭＯＳトランジスタの不純物拡散領域であるンース
領域５及びドレイン領域６を形成する。その後、窒素ガ
ス等の雰囲気中で１ｏｏｏ℃程度まで加熱して、不純物
の活性化を行なう。
この工程では、ゲート電極４をイオン注入のマスクに用
いることにより、その注入領域を自己整合的に選択する
ことができる。従って、従来の自己整合を用いない技術
と異なシ、不純物拡散領域５．６とゲート電極４との画
像合わせのための目合わせずれに対する余裕を必要とし
ない。従って、電子の占める面積が減少し、限られたチ
ップ面積内に比較的多くの素子を形成することが可能と
なる。現在、高密度化した集積回路を製作するためには
、このような自己整合式素子形成法は必須の技術となっ
ている。
いることにより、その注入領域を自己整合的に選択する
ことができる。従って、従来の自己整合を用いない技術
と異なシ、不純物拡散領域５．６とゲート電極４との画
像合わせのための目合わせずれに対する余裕を必要とし
ない。従って、電子の占める面積が減少し、限られたチ
ップ面積内に比較的多くの素子を形成することが可能と
なる。現在、高密度化した集積回路を製作するためには
、このような自己整合式素子形成法は必須の技術となっ
ている。
この自己整合式素子形成法を用いる場合には、ゲート電
極となる導体薄膜が注入される不純物イオンに対してマ
スクとして作用し、なおかつ１０００℃程度までの加熱
に耐える性質を備えていることが必要である。
極となる導体薄膜が注入される不純物イオンに対してマ
スクとして作用し、なおかつ１０００℃程度までの加熱
に耐える性質を備えていることが必要である。
ＭＯ８型集積回路では、このようなゲート電極用及び配
線用の導体薄膜として、従来から不純物添加多結晶Ｓｉ
が用いられてきた。この膜は、主にＣＶＤ法（気相成長
法）によりＳ ｉ Ｈ４ガスを熱分解して形成する。と
ころが、この膜の比抵抗は、約５×１０ Ω副以上と
高いため、最近の電極と配線の微細構造化により、配線
部分の抵抗増加に起因した信号の伝搬遅延が問題となっ
てきた。このため、さらに比抵抗の低い高融点金属をゲ
ート電極と配線に用いる技術が注目されている。
線用の導体薄膜として、従来から不純物添加多結晶Ｓｉ
が用いられてきた。この膜は、主にＣＶＤ法（気相成長
法）によりＳ ｉ Ｈ４ガスを熱分解して形成する。と
ころが、この膜の比抵抗は、約５×１０ Ω副以上と
高いため、最近の電極と配線の微細構造化により、配線
部分の抵抗増加に起因した信号の伝搬遅延が問題となっ
てきた。このため、さらに比抵抗の低い高融点金属をゲ
ート電極と配線に用いる技術が注目されている。
高融点金属としては、Ｍｏ ＋ Ｗ ＋ Ｔａ ｒ Ｔ
’＋などがあげられ、これらの７リサイドについても研
究が進められている。例えば、ＭＯでは、薄膜化した時
の比抵抗が不純物添加多結晶Ｓｉの１００程度と小さく
、また、原子番号が４２でバルクの密度が１０２ｇＪと
太きいため、イオン注入に対する阻止能も高い。
’＋などがあげられ、これらの７リサイドについても研
究が進められている。例えば、ＭＯでは、薄膜化した時
の比抵抗が不純物添加多結晶Ｓｉの１００程度と小さく
、また、原子番号が４２でバルクの密度が１０２ｇＪと
太きいため、イオン注入に対する阻止能も高い。
しかし、これらの多くの金属に共通した性質として、酸
化され易い点が挙げられ、以下に述べる工うな問題を生
じている。例えば、ＭＯは、主に蒸着法またはスバ、タ
リング法例よって薄膜に形成されているが、通常用いら
れるこれらの装置の到達真空度は、ｌＯ〜１０ Ｔｏ
ｒｒ程度であり、この残留ガスは、水蒸気、酸素、−酸
化炭素などを含んでいる。また、Ｍｏ膜表面は活性なた
めに、これらのガスを吸着し易く、付着係数は１に近い
。例えば、ターボ・モレキーラー・ポンプで５ Ｘ １
Ｏ−７Ｔｏｒｒまで排気した装置内Ｋ Ａｒガスを導入
してスバ、り法でＭｏ膜を形成すると、これらの残留ガ
スを吸蔵して、Ｍｏ膜中の酸素濃度は３ａｔｍ％程度と
なる。
化され易い点が挙げられ、以下に述べる工うな問題を生
じている。例えば、ＭＯは、主に蒸着法またはスバ、タ
リング法例よって薄膜に形成されているが、通常用いら
れるこれらの装置の到達真空度は、ｌＯ〜１０ Ｔｏ
ｒｒ程度であり、この残留ガスは、水蒸気、酸素、−酸
化炭素などを含んでいる。また、Ｍｏ膜表面は活性なた
めに、これらのガスを吸着し易く、付着係数は１に近い
。例えば、ターボ・モレキーラー・ポンプで５ Ｘ １
Ｏ−７Ｔｏｒｒまで排気した装置内Ｋ Ａｒガスを導入
してスバ、り法でＭｏ膜を形成すると、これらの残留ガ
スを吸蔵して、Ｍｏ膜中の酸素濃度は３ａｔｍ％程度と
なる。
このようにしてＭｏ膜中に取り込まれた酸素は、膜の性
質に影響を及ぼす。第１の問題点は、膜の比抵抗を増加
させることである。例えば、酸素濃度が１ａｔｒｎ’ｊ
の場合には２×１００・儒以下となる比抵抗が、５ ａ
ｔｍ％では５×１０ Ω・錦＋ １０ ａｔｍ％では１
×１００・−と増加する。熱処理を行なえば比抵抗は減
少するが、膜中の酸素の影響は完全には無くならない。
質に影響を及ぼす。第１の問題点は、膜の比抵抗を増加
させることである。例えば、酸素濃度が１ａｔｒｎ’ｊ
の場合には２×１００・儒以下となる比抵抗が、５ ａ
ｔｍ％では５×１０ Ω・錦＋ １０ ａｔｍ％では１
×１００・−と増加する。熱処理を行なえば比抵抗は減
少するが、膜中の酸素の影響は完全には無くならない。
第２の問題点は、酸素を取シ込んだＭｏ膜を水素と窒素
の混合ガスからなる還元性雰囲気中で熱処理すると、取
り込まれた酸素が水素と反応して抜は出し、その跡に空
隙を残すことである。この還元性雰囲気中での熱処理は
、ＭＯ８ＬＳＩの製造工程でしばしば使われる。例えば
、水素と窒素の混合ガス中での１０００℃程度の高温の
熱処理は、ゲート酸化膜中の可動イオン密度を低減する
ためて使われ、４５０℃程度の比較的低温の熱処理は、
ゲート酸化膜とＳｉ基板との界面の電子準位密度を低減
するだめに使われる。このよう例してＭｏ膜中に空隙が
発生したり、膜の密度が低下すると、製造工程でのレジ
ストや洗浄液及び雰囲気ガスでＭｏ膜及びその下のゲー
ト酸化膜が汚染され易くなり、かつ洗浄による汚染除去
が困難となる。その結果、汚染物質中に含まれるＮａ、
に等のアルカリ金属イオンは熱処理等の過程でゲート酸
化膜中及びＳｉ基板の表面近傍にまで拡散し、ＭＯＳト
ランジスタの電気特性を変動させる０この変動は、汚染
を原因とするために再現性に乏しく、制御が因離である
。
の混合ガスからなる還元性雰囲気中で熱処理すると、取
り込まれた酸素が水素と反応して抜は出し、その跡に空
隙を残すことである。この還元性雰囲気中での熱処理は
、ＭＯ８ＬＳＩの製造工程でしばしば使われる。例えば
、水素と窒素の混合ガス中での１０００℃程度の高温の
熱処理は、ゲート酸化膜中の可動イオン密度を低減する
ためて使われ、４５０℃程度の比較的低温の熱処理は、
ゲート酸化膜とＳｉ基板との界面の電子準位密度を低減
するだめに使われる。このよう例してＭｏ膜中に空隙が
発生したり、膜の密度が低下すると、製造工程でのレジ
ストや洗浄液及び雰囲気ガスでＭｏ膜及びその下のゲー
ト酸化膜が汚染され易くなり、かつ洗浄による汚染除去
が困難となる。その結果、汚染物質中に含まれるＮａ、
に等のアルカリ金属イオンは熱処理等の過程でゲート酸
化膜中及びＳｉ基板の表面近傍にまで拡散し、ＭＯＳト
ランジスタの電気特性を変動させる０この変動は、汚染
を原因とするために再現性に乏しく、制御が因離である
。
また、これらの汚染は、電気特性の長期間に亘る微少変
動の原因にもなっている。
動の原因にもなっている。
ここでは、高融点金属としてＭｏを例に挙げたが、他の
Ｗ、Ｔａ、Ｔｉ等でも同様に膜形成時に酸素が取り込ま
れ、同種の問題を生ずる。
Ｗ、Ｔａ、Ｔｉ等でも同様に膜形成時に酸素が取り込ま
れ、同種の問題を生ずる。
一方、従来のＣＶＤ法で形成した多結晶Ｓｉ膜は、水素
ガス雰囲気中で形成されるために、はとんど酸素を含ん
でおらず、このような問題は生じていない。
ガス雰囲気中で形成されるために、はとんど酸素を含ん
でおらず、このような問題は生じていない。
本発明の目的は、これらの金属膜中に取シ込まれる酸素
て起因した問題を解決するために、はとんど酸素を含１
ない金属膜を電極及び配線とする半導体装置の製造方法
を提供することである。
て起因した問題を解決するために、はとんど酸素を含１
ない金属膜を電極及び配線とする半導体装置の製造方法
を提供することである。
以下、図面により本発明の詳細な説明する。
第２図は、本発明の実施例で、ＭＯＳトランジスタの製
造に適用した場合の主要な製造工程を示す断面図である
。ここでは、金属膜の例として高融点金属のＭｏ膜を取
り上げ、以下に説明する。
造に適用した場合の主要な製造工程を示す断面図である
。ここでは、金属膜の例として高融点金属のＭｏ膜を取
り上げ、以下に説明する。
まず、第２図ｆａｔに示すように、Ｓｌ基板１上に素子
間分離用Ｓｉ＆化膜２およびゲート酸化膜３を形成する
。本発明では、次の第２図［ｂｌに示すゲート電極膜７
の堆積工程が従来と異なる。すなわち、従来は、１０〜
１０ Ｔｏｒｒ程度の圧力の真空中でＭ。
間分離用Ｓｉ＆化膜２およびゲート酸化膜３を形成する
。本発明では、次の第２図［ｂｌに示すゲート電極膜７
の堆積工程が従来と異なる。すなわち、従来は、１０〜
１０ Ｔｏｒｒ程度の圧力の真空中でＭ。
を蒸着するか、または、１ｏ−１３〜１０〜２Ｔｏｒｒ
程度の圧力のＡｒガス雰囲気中でＮｏをスパッタリング
して膜を堆積させた。本発明ではこれらの方法に代えて
、２つの新しい方法を提供する。
程度の圧力のＡｒガス雰囲気中でＮｏをスパッタリング
して膜を堆積させた。本発明ではこれらの方法に代えて
、２つの新しい方法を提供する。
第１の方法は、上記のＭｏ膜の堆積を還元性雰囲気中で
行なうものである。例えば、還元性ガスとして水素を用
い、Ａｒと水素の混合ガス雰囲〜気中でＭｏのスパッタ
リングを行なうもので、Ａｒガスの分圧を７．５Ｘ１（
ｌ Ｔｏｒｒ ＋水素ガスの分圧を２．５ Ｘ １Ｏ
−３Ｔｏｒｒとすることにより、Ｍｏ膜中に含まれる酸
素の濃度を１ ａｔｍ％以下とすることができる。この
酸素濃度は、従来方法で堆積させた場合の数分の１から
π程度に対応する。まだ、堆積方法としては、荷電粒子
の衝撃または抵抗加熱等の化学反応を伴なわない方法で
金属を気体化しその気体金属を基板表面に付着させるこ
とにより金属膜を形成する工程てよればよいのでスパッ
タリング法以外に水素を含む雰囲気中で蒸着を行なって
も同様な酸素濃度を持つＭｏ膜を得ることができる。
行なうものである。例えば、還元性ガスとして水素を用
い、Ａｒと水素の混合ガス雰囲〜気中でＭｏのスパッタ
リングを行なうもので、Ａｒガスの分圧を７．５Ｘ１（
ｌ Ｔｏｒｒ ＋水素ガスの分圧を２．５ Ｘ １Ｏ
−３Ｔｏｒｒとすることにより、Ｍｏ膜中に含まれる酸
素の濃度を１ ａｔｍ％以下とすることができる。この
酸素濃度は、従来方法で堆積させた場合の数分の１から
π程度に対応する。まだ、堆積方法としては、荷電粒子
の衝撃または抵抗加熱等の化学反応を伴なわない方法で
金属を気体化しその気体金属を基板表面に付着させるこ
とにより金属膜を形成する工程てよればよいのでスパッ
タリング法以外に水素を含む雰囲気中で蒸着を行なって
も同様な酸素濃度を持つＭｏ膜を得ることができる。
第２の方法は、Ａｒガス中のスパッタリングでＭ。
膜を堆積させる場合に、スパッタリングガス中に含まれ
る酸素や水蒸気等の酸化性不純物ガスを、同一雰囲気中
で同時に行なっているもう１つのスパッタリングで形成
した金属膜の表面に吸着させることにより、常時、Ａｒ
ガスを高純度に保とうとするものである。この方法によ
シ、第１の方法と同程度の低酸素濃度のＭｏ膜を得るこ
とができる。
る酸素や水蒸気等の酸化性不純物ガスを、同一雰囲気中
で同時に行なっているもう１つのスパッタリングで形成
した金属膜の表面に吸着させることにより、常時、Ａｒ
ガスを高純度に保とうとするものである。この方法によ
シ、第１の方法と同程度の低酸素濃度のＭｏ膜を得るこ
とができる。
不純物ガスを吸着させるための金属には、酸化され易い
ＴｉやＮｏを用いればよい。不活性ガス圧力が５ Ｘ
１０−’Ｔｏｒｒ以下ではイオンポンプ等によシ、この
種の不純物ガスを排気出来ることは公知であるが、不活
性ガス圧力が５ Ｘ １０ Ｔｏｒｒ以上ではイオン
ポンプを安定に作動させることはできない。ここで述べ
る第２の方法はスパッタリング等の５×１０”” Ｔｏ
ｒｒ以上の不活性ガス圧力を有する膜形成技術に有効で
ある。この場合に、ガス吸着用の膜を堆積させる面積は
、ゲート電極膜を堆積させる面積に比べて十分に大きい
ことが望ましい。これにヨリ、不純物カスの多くはガス
吸着用金属膜に取り込まれ、電極用の金属膜の高純度化
が可能となる。ガス吸着用の膜の実効的な表面種を簡易
に増加させるためには、複数の基板を用意し、１秒前後
またはそれ以下の周期でこれらに順次繰シ返し膜を堆積
させればよい。一般に、ＴｉまたはＭｏの表面に衝突し
た酸素ガスが表面に留まる確率、すなわち付着係数は、
吸着酸素の一原子層形成後に急激に減少し、膜表面が吸
着面として作用しなくなる。従って、同一基板表面にガ
ス吸着用金属膜を繰り返し堆積させることにより、実効
上、被堆積面の面積を増加させることができる。
ＴｉやＮｏを用いればよい。不活性ガス圧力が５ Ｘ
１０−’Ｔｏｒｒ以下ではイオンポンプ等によシ、この
種の不純物ガスを排気出来ることは公知であるが、不活
性ガス圧力が５ Ｘ １０ Ｔｏｒｒ以上ではイオン
ポンプを安定に作動させることはできない。ここで述べ
る第２の方法はスパッタリング等の５×１０”” Ｔｏ
ｒｒ以上の不活性ガス圧力を有する膜形成技術に有効で
ある。この場合に、ガス吸着用の膜を堆積させる面積は
、ゲート電極膜を堆積させる面積に比べて十分に大きい
ことが望ましい。これにヨリ、不純物カスの多くはガス
吸着用金属膜に取り込まれ、電極用の金属膜の高純度化
が可能となる。ガス吸着用の膜の実効的な表面種を簡易
に増加させるためには、複数の基板を用意し、１秒前後
またはそれ以下の周期でこれらに順次繰シ返し膜を堆積
させればよい。一般に、ＴｉまたはＭｏの表面に衝突し
た酸素ガスが表面に留まる確率、すなわち付着係数は、
吸着酸素の一原子層形成後に急激に減少し、膜表面が吸
着面として作用しなくなる。従って、同一基板表面にガ
ス吸着用金属膜を繰り返し堆積させることにより、実効
上、被堆積面の面積を増加させることができる。
このようにしてゲート電極膜７を堆積させた後は、従来
工程と同様に第２図（０１に示すように写真蝕刻法を用
いて低酸素濃度ゲート電極８を形成する。そして第２図
Ｆ（１１に示すように、イオン注入法によりＳｉ基板１
と反対の伝導型を示す不純物イオンをゲート電極８全マ
スクにして注入し、ソース。
工程と同様に第２図（０１に示すように写真蝕刻法を用
いて低酸素濃度ゲート電極８を形成する。そして第２図
Ｆ（１１に示すように、イオン注入法によりＳｉ基板１
と反対の伝導型を示す不純物イオンをゲート電極８全マ
スクにして注入し、ソース。
ドレイン領域５．６を形成する。その後、熱処理により
、注入された不純物イオンを活性化する。
、注入された不純物イオンを活性化する。
このようにして形成した低酸素濃度Ｍｏ膜をゲート電惨
とするＰｖｌＯＳトランジスタは、その後の水素を含む
還元性ガス′＄囲気中での熱処理においてもゲート電極
膜に空隙の発生は走査型電子顕微鏡で観察されない。ま
た、この熱処理前後で膜の密度は変わらず、バルクの密
度１０．２ｇ−ｚ に対して３ ９、５ ｇ−α 程度と９０％以上の値が得られる。ま
だ、アルカリ金属等の可動イオンに起因した素子の電気
特性の変動は小さい。
とするＰｖｌＯＳトランジスタは、その後の水素を含む
還元性ガス′＄囲気中での熱処理においてもゲート電極
膜に空隙の発生は走査型電子顕微鏡で観察されない。ま
た、この熱処理前後で膜の密度は変わらず、バルクの密
度１０．２ｇ−ｚ に対して３ ９、５ ｇ−α 程度と９０％以上の値が得られる。ま
だ、アルカリ金属等の可動イオンに起因した素子の電気
特性の変動は小さい。
以上説明したように、本発明によれば、還元性ガス雰囲
気中で蒸着またはスパッタリングを行なウカ、スパッタ
リング中のＡｒガスを同一雰囲気中での他のスパッタ金
属膜で精製することにより、成績する酸素濃度が１ ａ
ｔｍ％以下の高純度金属膜を形成することが可能である
。さらに、比抵抗が低く、水素雰囲気中での熱処理でも
空隙を生ずることのない高布度の金属膜を得ることがで
きる。
気中で蒸着またはスパッタリングを行なウカ、スパッタ
リング中のＡｒガスを同一雰囲気中での他のスパッタ金
属膜で精製することにより、成績する酸素濃度が１ ａ
ｔｍ％以下の高純度金属膜を形成することが可能である
。さらに、比抵抗が低く、水素雰囲気中での熱処理でも
空隙を生ずることのない高布度の金属膜を得ることがで
きる。
これにより、アルカリ金属等による汚染ｆ：軽減でき、
素子の電気特性を安定化することができる。
素子の電気特性を安定化することができる。
以上の実施例では、電極・配線用の関融点金属としてＭ
ｏを用いたが、それ以外にＴｔ ＋ Ｎｂ ｒ Ｔａ
ｒ Ｗなどを使用することができる。また、半導体装置
としてはＭＯＳ型に限定されることなく、広く他の型式
の半導体装置へ本発明の電極・配１１１１！技術を使用
することができることは明らかである。
ｏを用いたが、それ以外にＴｔ ＋ Ｎｂ ｒ Ｔａ
ｒ Ｗなどを使用することができる。また、半導体装置
としてはＭＯＳ型に限定されることなく、広く他の型式
の半導体装置へ本発明の電極・配１１１１！技術を使用
することができることは明らかである。
第２図１ａｌ ｆｂｌ ＦＣｌはＭＯＳ ）ランジスタ
の従来の製造工程を説明するだめの断面図、第２図１ａ
ｌ Ｉｔｕ （ｃｌ ｌｄｌは本発明によるＭＯＳ ）
ランジスタの製造工程を説明するための断面図である。 １・・・Ｓｌ基板、 ２・・・素子間分離用Ｓ１酸化
膜、３・・・ゲート酸化膜、 ４・・・ゲート電極、
５・・・ソース領域、 ６・・・ドレイン領域、７・
・・ゲート電極膜、 ８・・・低酸素濃度ゲート電極
。 特許出願人 日本電信電話公社 代 理 人 白 水 常 雄外１名 η １ 関 第 ２ 閏
の従来の製造工程を説明するだめの断面図、第２図１ａ
ｌ Ｉｔｕ （ｃｌ ｌｄｌは本発明によるＭＯＳ ）
ランジスタの製造工程を説明するための断面図である。 １・・・Ｓｌ基板、 ２・・・素子間分離用Ｓ１酸化
膜、３・・・ゲート酸化膜、 ４・・・ゲート電極、
５・・・ソース領域、 ６・・・ドレイン領域、７・
・・ゲート電極膜、 ８・・・低酸素濃度ゲート電極
。 特許出願人 日本電信電話公社 代 理 人 白 水 常 雄外１名 η １ 関 第 ２ 閏
Claims (2)
- （１）還元性ガスを含む雰囲気中で、荷電粒子の衝撃ま
たは抵抗加熱等の化学反応を伴なわない方法で金属を気
体化し、該気体金属を基板表面に付着させることにより
金属膜を形成する工程を含むことを特徴とする半導体装
置の製造方法。 - （２） ５ Ｘ １０ Ｔｏｒｒ以上の圧力の不活
性ガスを含む膜形成室内部において、第１の金属に該不
活性ガスのイオンで衝撃を与えて気体化し、該膜形成室
内部の構造物または第１の基板の表面に堆積させ、また
、同時に該膜形成室内部で第２の金属に該不活性ガスの
イオンで衝撃を与えて気体化し、第１の基板と異なる第
２の基板上に堆積させる工程を含むことを特徴とする該
第２の基板から成る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP265382A JPS58121674A (ja) | 1982-01-13 | 1982-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP265382A JPS58121674A (ja) | 1982-01-13 | 1982-01-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58121674A true JPS58121674A (ja) | 1983-07-20 |
Family
ID=11535307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP265382A Pending JPS58121674A (ja) | 1982-01-13 | 1982-01-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058625A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2010082342A1 (ja) * | 2009-01-16 | 2010-07-22 | トヨタ自動車株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 |
-
1982
- 1982-01-13 JP JP265382A patent/JPS58121674A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058625A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2010082342A1 (ja) * | 2009-01-16 | 2010-07-22 | トヨタ自動車株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 |
| US8410427B2 (en) | 2009-01-16 | 2013-04-02 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device, method for manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and method for evaluating semiconductor device |
| JP5343979B2 (ja) * | 2009-01-16 | 2013-11-13 | トヨタ自動車株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100202003B1 (ko) | 반도체 및 반도체기판표면의 산화막의 형성방법 | |
| KR0172772B1 (ko) | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 | |
| US5221853A (en) | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region | |
| US5946598A (en) | Process of fabricating metal gate electrode | |
| US20060261421A1 (en) | Boron incorporated diffusion barrier material | |
| JPS58212177A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPS58121674A (ja) | 半導体装置の製造方法 | |
| JP3589801B2 (ja) | 半導体基板表面の酸化膜の形成方法 | |
| JP3443909B2 (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
| US4807015A (en) | Semiconductor device having electrodes and or interconnections of refractory metal film containing silicon oxide | |
| JPH0212015B2 (ja) | ||
| JPH08340122A (ja) | 薄膜半導体装置 | |
| JPH08255770A (ja) | 半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| US20040126939A1 (en) | Gas treatment of thin film structures with catalytic action | |
| JPH01205569A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| TW425657B (en) | Method for fabricating a semiconductor device | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JPH02172218A (ja) | 半導体装置の製造方法 | |
| JPH04158516A (ja) | 半導体装置の製造方法 | |
| JP2003178990A (ja) | 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ |