KR100202003B1 - 반도체 및 반도체기판표면의 산화막의 형성방법 - Google Patents

반도체 및 반도체기판표면의 산화막의 형성방법 Download PDF

Info

Publication number
KR100202003B1
KR100202003B1 KR1019960031733A KR19960031733A KR100202003B1 KR 100202003 B1 KR100202003 B1 KR 100202003B1 KR 1019960031733 A KR1019960031733 A KR 1019960031733A KR 19960031733 A KR19960031733 A KR 19960031733A KR 100202003 B1 KR100202003 B1 KR 100202003B1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor substrate
film
forming
thickness
Prior art date
Application number
KR1019960031733A
Other languages
English (en)
Other versions
KR970013100A (ko
Inventor
히카루 코바야시
켄지 요네다
타카시 나무라
Original Assignee
마쯔시다 덴시 고교 가부시끼가이샤
히카루 코바야시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다 덴시 고교 가부시끼가이샤, 히카루 코바야시 filed Critical 마쯔시다 덴시 고교 가부시끼가이샤
Publication of KR970013100A publication Critical patent/KR970013100A/ko
Application granted granted Critical
Publication of KR100202003B1 publication Critical patent/KR100202003B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체집적회로 등에 사용되는 MOS 트랜지스터 및 MOS 용량의 극박게이트산화막 및 용량산화막 등에 응용이 가능한 반도체 및 반도체기판표면의 산화막의 형성방법에 관한 것으로서, 반도체기판(1)표면에 산화막(6)과 금속박막(7)을 적어도 포함하는 반도체로서, 상기 금속박막은 두께 0.5-30의 범위의 산화촉매기능을 가진 금속이고, 상기 산화막은 상기 산화촉매기능을 가진 금속에 의해서 형성된 막을 포함한 두께 120의 범위의 막으로 하므로써, 고온가열을 사용하지 않고 반도체기판의 표면에 고품질의 산화막을 제어 성좋게 형성하는 동시에, 금속배선이후에 게이트산화막을 형성할 수 있는 반도체를 제공하는 것을 목적으로 한것이며, 그해결수단으로서, 반도체기판(1)상에 두께 0.12.5의 범위의 제 1산화막(5)을 형성하고, 이어서 제 1산화막(5)위에 산화촉매기능을 가진 금속박막(예를들면 백금막)(6)을 증착법에 의해 두께 0.5-30의 범위에서 형성하고, 그런 다음 25600

Description

반도체 및 반도체기판표면의 산화막의 형성방법
본 발명은 반도체집적회로 등에 사용되는 금속-산화막-반도체디바이스, 즉 MOS(metal oxide semiconductor)디바이스, 특히 MOS 트랜지스터 및 MOS 용량의 극박게이트산화막 및 용량산화막 등에 응용이 가능한 반도체 및 반도체기판표면의 산화막의 형성방법에 관한 것이다.
반도체디바이스, 특히 MOS트랜지스터, MOS 용량의 게이트산화막 및 용량산화막에는 통상 실리콘디바이스의 경우, 2산화시릴콘막(이하, 산화막이라고 부름)이 사용된다. 이들 산화막에는 높은 절연파괴내압, 높은 절연파괴전하량이 요구된다. 그 때문에, 웨이퍼의 세정은 매우 중요한 공정의 하나이다. 웨이퍼는 세정되는 동시에, 낮은 고정전하밀도, 낮은 계면준위밀도 등 고품질이 요구된다. 한편, 디바이스의 미세화, 고집적화에 따라서, 게이트산화막이나 용량산화막두께는 박막화하고 있고, 예를들면, 0.1이하의 디자인룰에서는 4이하의 극박게이트산화막이 요구된다. 종래, MOS 트랜지스터의 게이트산화막은 600이상의 고온에서, 반도체기판을 건조산소나 수증기 등의 산화성분위기에 폭로함으로써 형성하는 방법이 사용되어 왔다(예를들면 VLSI 테크놀로지(VLSI Technoiogy), 5. M. Sze 편집, 1983년 131168페이지 참조)
또, 열산화이외에는 모노실란을 열분해시키고, 기판표면에 퇴적시키는 화학적기 상성장법 등도 사용된다. 또, 저온에서 산화막을 성장시키는 방법으로서는, 산화성이 강한, 산소 등의 약액속에 반도체기판을 침지하고, 화학적인 산화막을 형성하는 방법이나, 양극산화에 의해 산화막을 형성하는 방법이 있으나, 화학적산화막은 성장할 수 있는 막두께범위가 한정되고, 일정이상의 막두께의 산화막을 성장할 수 없다는 문제점이 있고, 또 양극산화에서는 비교적 막두께의 제어범위는 넓지만, 계면특성이나 절연파괴특성 등의 전기특성은 충분하지 않다. 이외에도, 저온에서 산화막을 형성하는 방법으로서는, 자외선조사를 하면서 열산화를 행하는 방법이나, 플라즈마속에서 산화하는 방법이 있으나 어느 방법도, 얇은 고품질의 산화막을 제어성좋게, 또한 재현성좋게 형성하는 것은 곤란한 상황이다.
그러나, 종래의 비교적 고온에서의 열산화에서는, 4이하의 산화막의 형성시에 막두께의 제어성이 결여된다는 문제가 있었다. 또, 막두께의 제어성을 향상시키기 위하여 저온에서의 산화를 행하면, 형성된 산화막의 막질의 점에서 계면준위밀도가 높은것, 및 고정전하밀도가 높은 것 등의 문제가 있었다. 또, 화학적기상성장법에 의해 퇴적한 산화막도 막두께제어성 및 막질의 점에서 마찬가지의 문제를 안고 특히 , 계면준위밀도의 발생은 트랜지스터의 핫캐리어특성을 열화시킬 뿐만 아니라, 트랜지스터의 임계치전압의 불안정성, 캐리어의 이동도의 저하등, 특히 미세디바이스에서는 치명적인 문제를 일으킨다. 또, 소자의 미세화에 의해 열처리공 저감화도 요구되고 있고, 특히 디바이스의 설계자유도 및 프로세스의 자유도라는 점에서는 종래의 비교적 고온의 열산화막에 의해 게이트산화막을 형성하는 방법에서는, 반드시 금속배선공정보다 이전에 게이트산화막을 형성할 필요가 있었다. 이제까지 금속배선에는 저저항을 실현하기 위하여 알루미늄 또는 알루미늄합금이 사용되고 있고, 알루미늄합금의 응점은 660정도로 낮고, 또 힐록(열처리에 의해 발생하는 알루미늄배선표면의 이상돌출) 등의 발생을 생각하면 금속배선후의 열처리는 400이하로 억제할 필요가 있다. 이 때문에, 종래의 열산화법을 사용한 경우 금속배선공정이후에는 게이트산화막의 형성은 곤란했다. 또, 열산화막형성에 있어서 400이하의 온도에 있어서는 산화막두께는 1시간정도의 열처리에 의해서도 1이하이고, 게이트산화막으로서 이용할 수 있는 막두께를 형성하는 것은 곤란했다
본 발명은, 상기 종래의 산화막형성방법의 문제를 해결하기 위하여, 고온가열을 사용하지 않고 반도체기판의 표면에 고품질의 산화막을 제어 성좋게 형성하는 동시에, 금속배선이후에 게이트산화막을 형성할 수 있는 반도체 및 반도체기판표면의 산화막의 형성방법을 제공하는 것을 목적으로 한다.
제1도는 본 발명의 일실시예의 반도체기판의 산화방법을 사용해서 MOS 용량을 형성하는 경우의 공정도.
(a)실리콘기판상에 분리영역과 활성영역을 형성한 공정.
(b)실리콘표면의 자연산화막을 제거한 공정.
(c)실리콘기판의 표면에 화학적산화막(제1산화막)을 형성한 공정.
(d)는 산화촉매기능을 가진 금속막으로서 백금막을 형성한 공정.
(e)는 산화분위기속에서 가열처리한 실리콘제 2산화막을 형성한 공정.
(f)는 전극막을 형성한 공정.
(g)는 게이트전극을 형성한 공정.
제2도는 동, 세정을 행하고 자연산화막을 제거한 후에 실리콘기판표면을 청정화한 후, 열농질산에 침지한 후에 관측한 X 선광전자스펙트럼.
제3도는 동, 농질산에 의해서 실리콘산화막형성후, 그 시료를. 전기로에 도입하고, 가습산소속 300에서 가열하고, 그후 측정한 X 선광전자스펙트럼.
제4(a),(b)도는 상기와 마찬가지로 열농질산에 의해서 실리콘산화박막을 형성하고 그위에 백금막을 전자빔증착하고 또 그 시료를 전기로에 도입하고, 가습산소속 300에서 가열하고, 그 후 측정한 X 선광전자스펙트럼.
제5도는 동, 열농질산에 의해서 실리콘산화박막을 형성하고, 그 위에 백금막을 전자빔증착하고, 또, 그 시료를, 가습분위기속, 실온에서 처리하고 그후 측정한 X 선 전자스펙트럼.
제6도는 본 발명의 방법에 의해 형성한 일실시예의 산화막두께와 산화온도의 관계를표시 한 도면.
제7도는 본 발명의 방법에 의해 형성한 일실시예의 산화막두께와 제 1산화막두께의 관계를 표시한 도면.
제8도는 본 발명의 방법에 의해 형성한 일실시예의 산화막두께와 백금 및 팔라듐막 두께의 관계를 표시한 도면.
제9도는 본 발명의 방법에 의해 형성한 일실시예의 산화막의 계면준위밀도분포 .
제10도는 본 발명의 방법에 의해 형성한 산화막의 DRAM용량절연막에의 적용예를 표시한 단면도.
제11도는 본 발명의 방법에 의해 형성한 산화막의 MOS 트랜지스터에의 적용예를 표시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리 콘기판(반도체기 판) 2 : 분리산화막
3 : 청정한 반도체표면 4 : 반도체표면의 활성영역
5 : 청정한 반도체표면상에 성장시킨 산화막(제 1산화막)
6 : 백금박막 7 : 산화막(제 2산화막)
8 : 금속퇴적막(스퍼터알루미늄합금) 9 : 반도체표면의 자연산화막
10 : 금속게이트전극 11 : p 형실리콘기판
12 : p 형웰영역 13 : 분리 영역
14 : 선택트랜지스(폴리사이드게이트) 14' : 다결정실리 콘막
14 : 텅스텐실리사이드(WSix)막 15 : 비트선(플리사이드)
15 : 다결정실리 콘막 15' : 텅스텐실리사이드(WSix)막
16 : 소스드레인 n+확산층 17 : 층간절연막
18 : 비 정 질스토리지노드 19 : 저온산화막
20 : 백금박막 21 : 비정질 셀플레이트
31 : p 형실리콘기판 32 : p 형웰영역
33 : 게이트산화막 34 : 백금
35 : 게이트전극의 비정질실리콘 36 : 측벽
37 : 소스드레인 LDD확산층 38 : 소스드레인 n'확산충
상기 목적을 달성하기 위하여, 본 발명의 반도체는, 반도체기판표면에 산화막과 금속박막을 적어도 포함한 반도체로서, 상기 금속박막은 두께 0.530의 범위의 산화촉매기능을 가진 금속이고, 또한 상기 산화막은 상기 산화촉매기능을 가진 금속에 의해서 형성된 막을 포함한 두께 120의 범위의 막인 것을 특징으로 한다.
상기 반도체에 있어서는, 산화막이 제 1산화막과 제 2산화막으로 형성되고, 제 1산화막의 두께가 0.1-2.5의 범위이고, 제 2산화막의 두께가 0.9-18.5의 범위인 것이 바람직하다.
또, 상기 반도체에 있어서는, 산화촉매기능을 가진 금속박막이, 백금 및 팔라듐으로부터 선택되는 적어도 하나의 금속인 것이 바람직하다.
또, 상기 반도체에 있어서는, 산화촉매기능을 가진 금속박막이 증착법에 의해 형성되어 있는 것이 바람직하다.
또, 상기 반도체에 있어서는, 반도체기판이 단결정실리콘, 다결정실리콘, 비정질실리콘, 비화갈륨 및 인화인듐으로부터 선택되는 적어도 하나의 재료인 것이 바람직하다.
또 상기 반도체에 있어서는, 제 2산화막의 막두께가 제 1산화막의 막두께보다 두껍고, 또한 1-20의 범위인 것이 바람직하다.
다음에, 본 발명의 반도체기판표면의 산화막의 제조방법은 반도체기판표면에 산화막을 형성할 때에, 반도체기판상에 두께 0.1-2.5의 범위의 제 1산화막을 형성하고, 이어서 상기 제 1산화막위에 산화촉매기능을 가진 금속박막을 두께 0.5-30의 범위에서 형성하고, 그런 다음 600이하의 온도에서 또한 산화분위기속에서 열처리를 행하고 제 2산화막을 형성하는 것을 특징으로 한다.
상기 방법에 있어서는, 반도체기판상에 제 1산화막을 형성하는 방법이, 반도체기판을 하기 A-I로부터 선택되는 적어도 하나의 액체속에 침지함으로써 형성하는 것이 바람직 하다.
A. 열농질산
B. 농황산 및 과산화수소수의 가열용액
C. 염산 및 과산화수소수의 가열용액
D. 과산화수소수
E. 오존용해수
F. 질산 및 황산의 가열액
G. 플루오르화수소산
H. 비등수
I.암모니아수 및 과산화수소수의 가열용액
상기 AI의 액체이면, 예를들면 실리콘 등의 반도체기판을 산화하는 데 적합하기 때문이다.
또 상기 방법에 있어서는, 반도체기판상에 산화막을 형성하는 방법이, 반도체기판을 오존가스속에 폭로시키거나, 또는 오존가스속에서 자외선을 조사하면서 폭로시킴으로서 형성해도 된다. 기상으로 산화막을 형성하면 먼지 등의 오염물이 부착하지 않는다는 이점이 있다.
또 상기 반도체 및 그 산화막의 형성방법에 있어서는, 산화촉매기능을 가진 금속박막이 백금 또는 팔라듐인 것이 바람직하다. 이 촉매는 저온에서 산화하는 기능이 뛰어나기 때문이다
또, 상기 반도체 및 그 산화막의 형성방법에 있어서는, 산화촉매기능을 가진 금속박막을 증착법에 의해 형성하는 것이 바람직하다. 막두께가 얇고 또한 균일하게 형성할 수 있기 때문이다.
또, 상기 방법에 있어서는, 산화분위기속에서 1열처리를 행할때에, 산화분위기 하기 a-g로부터 선택되는 적어도 하나의 분위기인 것이 바람직하다.
a. 건조산소분위기
b. 건조산소와 비산화성가스의 혼합가스분위기
c. 수증기를 함유한 산소분위기
6. 수증기를 함유한 산소와 비산화성가스의 혼합가스분위기
e. 오존가스분위기 또는 오존가스를 함유한 분위기
l. NaO를 함유한 산소분위기속
g. NO를 함유한 산소분위기속
이 산화처리에 의해 제 2산화막을 효율좋게 합리적으로 형성할 수 있다. 또, 상기 방법에 있어서는, 산화분위기속에서의 열처리온도가 25600의 범위인 것이 바람직하다. 저온산화처리함으로써 본 발명의 목적을 달성할 수 있기 때문이다.
또, 상기 반도체 및 그 산화막의 형성방법에 있어서는, 반도체기판이 단결정실리콘, 다결정실리콘, 비정질실리콘, 비화갈륨 및 인화인들으로부터 선택되는 적어도 1개의 재료인 것이 바람직하다. 반도체기판으로서 응용범위가 넓기 때문이다.
또, 상기 방법에 있어서는, 반도체기판표면에 산화막을 형성하기 전에, 미리 반도체기판표면에 존재하는 자연산화막 및/또는 불순물을 제거하는 것이 바람직하다.실리콘표면에 고품질의 극박산화막을 형성하기 위하여, 미리 청정한 실리콘표면으로 해두기 위해서이다.
또, 상기 방법에 있어서는, 제 2산화막의 막두께가, 제 1산화막의 막두께보다 두껍고, 또한 1-20의 범위인 것이 바람직하다. 최종적으로 얻어지는 산화막의 두께가 상기한 범위이면, MOS 트랜지스터, MOS 용량의 극박게이트산화막 및 용량산화막 등에 유용하기 때문이다.
또, 상기 방법에 있어서는, 산화분위기속에서의 열처리를, 반도체기판표면에 금속배선을 형성한 후에 행할 수도 있다.
상기한 본 발명의 반도체에 의하면, 반도체기판표면에 산화막과 금속박막을 적어도 포함한 반도체로서, 상기 금속박막은 두께 0.5-30의 범위의 산화촉매기능을 가진 금속이고, 또한 상기 산화막은 상기 산화촉매기능을 가진 금속에 의해서 형성된 막을 포함한 두께 120의 범위의 막인 것에 의해, 고온가열을 이용하지 않고 반도체기판의 표면에 고품질의 산화막을 제어성좋게 형성하는 동시에, 금속배선이후에 게이트산화막을 형성할 수 있는 반도체를 실현할 수 있다.
다음에 본 발명의 반도체기판표면의 산화막의 제조방법에 의하면, 반도체기판상에 두께 0.1-2.5의 범위의 제 1산화막을 형성하고, 이어서 상기 제 1산화막위에 산화촉매기능을 가진 금속박막을 두께 0.5-30의 범위에서 형성하고, 그런 다음 600이하의 온도에서 또한 산화분위기속에서 열처리를 행하고 제 2산화막을 형성함으로써, 효율좋게 또한 합리적으로 반도체기판위에 얇고 또한 균일한 품위의 산화막을 고품질 또한 고제어성으로 형성할 수 있다.
본 발명의 방법에 의한 산화막의 형성방법에서는, 청정한 반도체기판위에, 얇은 균질의 산화막을 형성한 후, 산화촉매가 되는 금속박막을 형성시킴으로써, 금속박막 바로아래의 반도체기판을 실온(25t)으로부터 600의 저온에서 산화할 수 있다. 이때 형성된 산화막은 막두께 제어성이 높고 1-20정도의 얇은 산화막을 용이하게 형성할 수 있다. 또, 이와 같이 해서 형성된 산화막은 계면특성이 뛰어난 것을 얻을 수 있고 계면준위밀도가 낮은 고품질의 산화막을 형성할 수 있다. 이때 형성하는 산화막의 막질은, 반도체기판위에 우선 처음에 형성하는 얇은 산화막의 형성방법에 의해 바꿀 수 있고, 또 산화속도는 열처리하는 온도와, 산화성분위기의 종류에 따라 변화시킬 수 있다. 본 발명의 더욱 바람직한 조건에 있어서는, 반도체 기판을 실온(25)400의 범위의 온도에서 산화할 수 있다.
이하, 실시예를 사용해서 본 발명을 더욱 구체적으로 설명한다.
먼저, 본 발명에 의해 산화막을 형성하는 실시예를 제1도를 사용해서 설명한다.본 실시예에서는 반도체기판으로서 실리콘기판을 예로들어서, MOS 용량을 형성하는 공정을 설명한다. 먼저, 실리콘기판(1)위에 룬리영역(2)과 활성영역(4)을 형성했다. 활성영역(4)의 표면에는 자연산화막(9)이 존재하고 있다(제1(a)도). 실리콘기판으로서 P형(100), 10-1542의 기판을 사용하고, 붕소의 채널스톱퍼를 주입한 후, 분리영역(2)으로서 LOCOS(local oxidation of silicon)산화막을 500의 막두께로 형성했다.
다음에, 활성영역(4)의 표면을 세정하기 위하여 , 공지의 RCA세정(W. Kern D.A.Plutien:RCA 리뷰 31, 187페이지, 1970년)방법에 의해 웨이퍼를 세정한 후, 회 HF용 액(0.5vol%HF 수용액)에 5분간 침지하고, 실리콘표면의 자연산화막(9)을 제거했다 (제1(b)도). 실리콘표면에 고품질의 극박산화막을 형성하기 위해서는, 청정한 실리콘표면(3)이 필요하고, 실리콘표면의 자연산화막(9)의 완전제거 및 실리콘표면의 불순물제거가 중요하다.
다음에 초순수에 의해서 웨이퍼를 5분간 린스(세정)한 후, 웨이퍼를 115의 열질산에 10분간 침지하고, 실리콘기판에 표면두께 1.1의 화학적산화막(제 1산화막)(5)을 형성했다(제1(c)도). 본 실시예에 있어서는, 반도체기판의 세정, 자연산화막의 제거후, 화학처리나 저온의 열처리에 의해 반도체표면에 얇은 산화막(5)을형성했다. 반도체표면의 화차처리방법으로서는 본 실시예와 같은 열농질산에 침지하는 방법외에, 황산과 과산화수소수의 혼합용액에 침지하는 방법, 염산과 과산화수소수의 혼합용액에 침지하는 방법, 암모니아수와 과산화수소수의 혼합용액에 정지하는 방법, 오존을 10수PPm 용해시킨 오존수에 침지하는 방법 등을 예로 들 수 있다. 본 실시예에서는 열농질산에 의해 중금슥 등을 함유하지 않는 청정 또한 고품질의 화학산화막을 형성했다. 또 이 밖에, 산소속 400로부터 실온에서 열처리 하는 방법, 오존가스분위기속에 웨이퍼를 폭로하면서, 400로부터 실온에서 열처리하는 방법이나, 자외선을 조사하면서 오존가스분위기속에 웨이퍼를 폭로하는 방법등이 있다.
상기에서 설명한 자연산화막(9)의 제거는, 이후 형성시키는 제 1산화막(5)의 특성상, 중요한 역할을 가지고 있고, 청정하고 또한 균질의 산화막형성이 요구된다. 표면의 중금속 및 자연산화막의 제거후, 또 오존가스의 도입에 의해 웨이퍼표면에 초청정한 얇은 표면보호산화막을 형성할 수 있고, 초청정한 웨이퍼표면을 얻을 수 있다.
다음에, 실리콘기판상의 제 1산화박막(5)위에, 산화촉매기능을 가진 금속막으로서, 전자빔증착법에 의해, 약 3의 두께의 백금(6)을 증착했다(제1(d)도). 이때, 백금에는 99.99%의 순도인 것을 사용했다. 증착속도는 0.3/분, 증착중의 실리콘 기판의 온도는 50로 하고, 압력은 1x10-4Ph로 했다.
그후, 전기로에서 가습산소속에서 300에서 1시간처리했다. 이 가열처리에 의해 실리콘산화막(7)이 두께 4.5로 성장했다(제1(e)도). 이때, 실리콘기판(1)상에는 두께 4.5의 산화막(7)과, 두게 3의 백금(6)이 형성되어 있다. 또한, 산화 촉매기능을 가진 금속막으로서는 백금의 외에 팔라듐을 사용해도 된다. 산화막(7)은 게이트산화막으로서도 이용할 수 있다.
다음에 전극을 형성하기 위하여, 스퍼터법에 의해 알루미늄(8)을 1퇴적하고(제1(f)도). 공지의 사진석판기술에 의해 게이트전극을 패터닝한 후, 공지의 드라이에칭기술에 의해 알루미늄 및 백금을 에칭하고 게이트전극(10)을 형성했다(제1(g)도). 본 실시예에서는, 산화촉매로서의 백금막을 그대로 전극의 일부로서 사용했으나, 왕수 등에 의해서 백금을 제거한 후, 새롭게 게이트전극이 되는 도전성막을 형성해도 된다.
제2도는 세정을 행하고 자연산화막을 제거한 에후메 실리콘기판표면을 청정화한 후, 열농질산에 침지한 후에, 관측한 X선광 전자스펙트럼이다. X선광전자스펙트럼은 VG사제 ESCALAB220i-X.을 사용해서 측정했다. 이때, X선원으로서는, 에너지가 1487eV의 A1의 K선을 사용했다. 광전자는 표면수직방향으로 관측했다. 피이크(1)은 실리콘산화막의 Si의 2p궤도로부터의 광전자에 의한 것이고, 피이크(2)는 실리콘산화막의 Si의 2p궤도로부터의 광전자에 의한 것이다. 피이크(2)와 피이크(1)의 면적강도의 비로부터, 실리콘산화막의 막두께는 1.1로 계산할 수 있었다. 여기서, Si의 2p궤도로부터의 광전자의 실리콘산화막중에서의 평균자유행정으로서 2.7, 실리콘기판중의 평균자유행정으로서 2.6를 사용했다(R. FLITSCH AND S.1. Raider, 저널 오브 더 바큠 사이언스 앤드 테크놀로지(J. Vac, sci.Technol.)12권 (1975년), 305페이지참조).
제3도는 농질산에 의해서 실리콘산화막형성후, 그 시료를 전기로에 도입하고, 가습산소속에서 300, 1시간 가열하고, 그후 측정한 X 선광전자스펙트럼이다. 피이크(2)와 피이크(1)의 면적강도비는 제2도의 것과 거의 다름없고, 실리콘산화막두제는 300의 산화성분위기속에서의 가열처리에 의해 변화하지 않는 것을 알 수 있다. 이것은, 통상의 열산화법에 의해서는 300와 같은 저온에서는 실리콘산화막을 MOS 트랜지스터의 게이트산화막으로서 적어도 필요한 2-6의 막두께로는 성장시키는 것이 전혀 불가능하다는 것을 표시하고 있다.
제4(a)도는 열 농도질산에 의해서 실리콘산화박막을 형성하고, 그 위에 약 3의 백금막을 전자빔증착하고, 또 그 시료를 전기로에 도입하고, 가습산소속에서 300, 1시간 가열하고, 그후 측정한 X선광전자스펙트럼이다. X선광전자스펙트럼은 일본국 시마즈세사쿠쇼제 ESCA1000을 사용해서 측정했다. 이때, X선원으로서 에너지 1254ev의 Mg의 K선을 사용했다. 제4(b)도는 제4(a)도를 VG사제 ESCALAB220i-XI에 의해서 측정한 경우의 X선전자스펙트럼이다. 실리콘산화막의 피이크강도(2)가 증가하고, 실리콘산화막이 성장한 것을 알 수 있다. 제4도중의 피이크(2)와 피이크 1)의 면적강도비로부터, 실리콘산화막의 막두께는 4.5로 계산된다. 즉, 백금박막이 실리큰산화박막위에 존재하면, 300정도의 저온가열에 의해 실리콘산화막이 성장하는 것을 확인할 수 있었다.
제5도는 열농질산에 의해서 실리콘산화막을 형성하고, 그 위에 약 3의 백금막을 전자빔증착하고, 또, 그 시료를 실온에서 가습분위기속에서, 1시간 처리한 후의 X선전자스펙트럼이다. 제4(a)(b)도에 비하면 실리론산화막의 Si의 2p궤도로부터의 광전자에 의한 피이크(2)는 낮지만, 제3도의 열농질산에 의해서 실리콘산화막을 형성한 후, 백금을 퇴적하지 않고 전기로에 도입하고, 가습분위기속에서 300에서 1 시간 가열한 경우의 피이크(2)에 비교하면, 제5도의 피이크(2)는 크고, 실온에서도 실리콘산화막이 성장하고 있는 것을 알 수 있다.
제6도는 실리콘산화막의 막두께를 가열온도에 대해서 표시한 것이다. 플롯(a)에서는 실리콘웨이퍼를 열농질산에 침지시킴으로써, 실리콘산화막을 형성하고, 그후 시료를 전기로에 도입하고, 가습산소분위기속 여러 가지 온도에서 1시간 가열한 후에 측정한 X선 광전자스펙트럼의 면적강도비로부터 구한 산화막두께이다. 플롯(b)에서는 실리콘웨이퍼를 열농질산에 침지함으로써 실리콘산화막을 형성하고, 그 위에 전자빔증착법에 의해 약 3의 백금막을 증착하고, 그후 시료를 전기로에 도입하고 가습산소중 여러 가지 온도에서 1시간 가열했다. 실리론산화막의 막두께는 Si의 2p영역의 X 선 광전자스펙트럼으로부터 예측했다. 플롯(a)로부터, 실리콘산화 막위에 백 금박막이 존재하지 않는 경우, 300이하의 저온의 가열처리에 의해서 실리콘산화막의 막두께가 실험오차범위내에서 변화하지 않는 것을 알 수 있다. 한편, 플롯(6)로부터, 실리콘산화막위에 백 금박막이 존재하면, 저온의 가열처리에 의해 실리콘산화막이 성장하는 것을 알 수 있다.
제7도은 제 1산화막두께에 대한, 백금퇴적후의 열처리에 의해서 얻어진 제 2산화막두께의 의존성을 표시한 것이다. 제 1산화막이란 백금퇴적전에 형성하는 산화막이다. 여기서, 제 1산화막으로서 실리콘웨이퍼표면의 청정화후 lvol%의 플루오르화수소산(HF)수용액에 의해 에칭한 직후의 막두께를 O로 했다. 또, 염산:과산화수소수:초순수를 각각 1:1:5의 혼합비로 혼합한 액을 80로 가열한 것에 실리콘웨이퍼를 10분간 침지시키고 제 1산화막두께를 0.5성장시켰다. 1.3의 제 1산화막 두께를 얻기 위해서는 115의 열농질산에 실리콘웨이퍼를 10분간 침지시켰다.
이들 제 1산화막위에 백금을 3퇴적시키고, 가습분위기속에서 300, 1시간 가열했을때에 얻어지는 산화막을 제 2산화막두께로 했다. 제 1산화막이 0일 경우, 제 2산화막은 전혀 성장하지 않고, 실리콘기판과 백금이 반응함으로써 백금실리사이드가 백금과 실리콘기판계면에 형성된다. 그러나, 제 1산화막을 0.5형성한 것 만으로도 백금과 실리콘의 반응은 일어나지 않고, 4.2의 제 2산화막이 형성되었다. 또, 제 1산화막두께가 1.3의 경우에도 제 2산화막두께는 4.2nm로 변화는 없었다. 제 1산화막은 백금과 실리콘의 반응을 방지하는 동시에, 제 2산화막을 성장시키는 중요한 역할을 가지고 있다. 본 발명자들의 검토에 의하면, 제 1산화막은 0.1이상이면, 백금과의 반응을 저지할 수 있었다. 그러나 제 1산화막이 0일 경우, 백금과 실리콘의 실리사이드반응을 발생했다. 한편, 제 1산화막이 두꺼운 경우에는, 제7도로부터 명백한 바와 같이 0.5와 1.3로서 제 2산화막두께에 차이는 없고, 이 이상 두껍게 한 경우에도 대폭적인 제 2산화막의 막두께 증가는 기대할 수 없었다. 또, 이 산화막을 극단적으로 두껍게 하면, 원래 얇은 산화막의 형성을 목적으로 하는 본 발명의 목적으로부터 벗어난다. 따라서, 제 1산화막의 상한은 2.5정도이다.
제8도은 제 1산화막두께를 1.1(열농질산에 의해서 형성)한 경우의, 백금의 막두께에 대한 제 2산화막두께를 표시한 것이다. ' 제8도에는 백금의 대신에 팔라듐을 사용한 경우의 데이터도 표시하고 있다. 백금의 막두께가 0의 (백금을 퇴적하지않은)경우에는 제 2산화막은 성장하지 않는 것은 이미 제3도에 표시했다. 백금을 0.5퇴적한 경우에는, 제 2산화막으로서 2.1의 막두께인 것이 얻어졌다. 백금의 막두께를 두껍게 해가면, 백금박막 1.5이고, 제 2산화막둔께는 2.8, 백금막두께 3에 대해서는 제 2산화막두께는 4.5가 얻어졌다. 또 백금의 막두께를 5로 하면, 제 2산화막 두께는 4.2로 감소하고, 또 백금의 막두께를 증가시키면 제 2산화막두께는 감소하는 경향이 있었다. 본 발명자들의 검토에 의하면, 유효하게 제 2산화막을 형성할 수 있는 백금막두께의 상한은 30이다. 백금의 대신에 팔라듐을 사용한 경우, 3의 팔라듐막두께에 대하여, 제 2산화막두께는 5.2성장 팔라듐막두께가 10일 경우, 제 2산화막두께는 4.2로 저하한다. 또한,이때의 열처리로서는 가습분위기속에서 백금의 경우에는 300에서, 팔라듐의 경우 400에서 각각 1시간 가열했다. 또한, 제 2실리콘산화막두께는 백금의 경우 에 대해서는 X선전자스펙트럼에서, 팔라듐의 경우에 대해서는 전기용량(C)-전압(V)측정으로부터 구했다.
제9도는 본 실시예에 의해 형성한 백금 3/산화막 2.6/Si기판구조의 계면준위밀 에너지분포를 표시한 것이다. 여기서 측정하고 있는 2.6의 극박산화막을 가진 MOS 디바이스의 계면준위의 에너지분포는 종래부터 사용되고 있는 전기용량-전압측정(C-V)이나 콘덕턴스-전압측정(G-V) 등의 전기적측정으로부터 구할 수 없으므로, 바이어스전압인가시의 X 선광전자스펙츠럼측정이라는 방법을 사용했다(H.KOBAYASHI, Y. YAMASHITA, 7. MORI, Y NAKATO, K. H. PARK, Y. NISH10KA, 서피스 사이언스(Surf. Sci.) 326권(1995년), 124페이지, -H. KOBAYASHI, -T. MORI, -K.NAhfBA, Y. NAKATO, 솔리드 스테이트 컴뮤니케이션(Solid State Common.)92권 (1994년) 29페이지 참조) .
또한, 상기 본 실시예의 산화처리에 있어서는 열농질산에 의한 화학산화막(1.1)형성후에는 열처리를 행하지 않고 있다. 이.때의 계면준위는 미드갭을 사이에 두고 분포하고 있고, Si의 댕글링본드가 산화막 속의 Si 및 산소원자와 약한 상호작용을 일으키고 있는 것이라고 생각할 수 있다. 본 실시예에 의해 형성한 산화막의 계면준위밀도는 550에서 형성한 3의 산화막이나 700의 웨트산화에 의해서 형성한 3.5의 산화 막보다도 낮은 레벨이 되고 있다. 이것은 본 실시예의 방법에서 형성한 산화막이 게이트산화막으로서 충분한 계면특성을 가지고 있는 것을 표시하고 있다. 따라서, 본 실시예의 방법에 의해 형성한 얇은 산화막은 MOS 트랜지스터나 MOS 용량의 극박게이트산화막으로서 유용하다. 본 발명에 의한 방법에 의해 형성한 산화막은 트랜지스터의 게이트산화막으로서 적용가능한 것은 물론이고, 그밖에도 여러 가지 용도에 적용가능하다.
제10도는 다이나믹랜덤액세스메모리(DRAM)의 스택트커패시터에 의한 셀용량에의 본 발명의 적용예를 표시한 것이다. 통상, 스토리지노드(18)라고 불리는 용량전극은 인 등의 도전성불순물을 11020/(atom)정도 함유한 비정질실리콘으로 형성되어 있다. 이들 스토리지노드위에 예를들면 열산화막을 형성하는 경우, 열처리에 의해 비정질실리콘막의 그레인이 성장하고 그에 따른 스트레스의 발생에 의해, 스토리지노드위에 형성하는 용량절연막의 절연파괴특성이 열화한다는 문제점이 있었으나, 본 발명과 같이 400이하의 저온에 의한 산화막성장에서는 비정질실리콘의 그레인성장은 일어나지 않고, 또한 두께 24의 극박용량산화막(19)을 제어성좋게 형성할 수 있다. 이 경우, 셀용량의 구조는, 비정질스토리지노드(18)/본 발명에 의한 저온산화막(19)/백금박막(20)/비정질셀플레이트(21)가 된다. 여기서 백금박막(20)이 존재함으로써 셀플레이트의 공핍화를 방지할 수 있고, 셀용량의 확보도 할 수 있다. 이 밖에 다결정실리콘이나 비정질실리콘위에 본 발명의 방법에 의해 산화막을 형성함으로써, 이들 도전막사이에 끼워진 구조의 용량을 실현할 수 있다. 또한, 제7도에 있어서, (11)은 P형실리콘기판, (12)는 p형웰영역, (13)은 분리영역, (14)는 선택트랜지스(폴리사이드게이트), (14')는 다결정실리콘막, (14)는 팅스텐실리사이드(WSix)막, (15)는 비트선(폴리사이드), (15')는 다결정실리콘막, (15)는 텅스텐실리사이드(WSi)막, (16)은 소스드레인 n+확산충, (17)은 충간절연막이다.
또, 제11도는 본 발명의 방법에서 형성한 산화막을 MOS 트랜지스터에 적용한 경우의 실시예이다. p형 기판위에 소자분리형성후, 활성영역에 임계치전압제어로서 붕소를 11018/(atom)의 농도를 얻을 수 있도록 이온주입한 후, 웨이퍼표면을 세정하고, 또 무수 HF가스에 의해 약 10초간 자연산화막의 에칭(제거)을 행한 후, 계속해서 오존가스속에 폭로하고 실리콘표면에 두께 1의 산화막을 형성했다. 그후,스퍼터법에 의해 백금(34)을 두께 3로 퇴적하고, l00, 가습산소분위기속에서 1시간 열처리를 행하고, 막두께 2.2의 게이트산화막(33)을 형성했다. 그후,실리콘막(35)을 공지의 감압기상성장법에 의해 530에서 100형성했다. 이때의 퇴적막은 비정질이고 인농도는 31020/(atom)이다. 그후, 공지의 사진석판기술에 의해 게이트전극의 패터닝을 행하고, 공지의 드라이에칭기술에 의해 게이트전극의 비정질실리콘(35)/백금(34)/게이트산화막(33)의 에칭을 행하였다. 그후, 측벽(36)으로서 인도우핑산화막을 퇴적했다. 또 측벽에칭을 행한 후에, 소스드레인(38)을 이온주입에 의해 형성했다. 이밖에도, 금속배선공정후에 MOS 트랜지스터를 형성하는 것도, 본 발명과 같이 저온산화법을 사용함으로써 가능하게 된다. 또한, 제11도에 있어서 , (31)은 P 형실리콘기판, (32)는 p 형웰영역, (37)은 소스드레인 LDD확산층, (38)은 소스드레인 n+확산층이다.
이상 설명한 바와 같이 본 발명의 상기 실시예에 있어서는, 반도체기판을 실온 (25)400의 범위의 온도에서 산화처리할 수 있는 것을 확인할 수 있었다.
이상 설명한 바와 같이, 본 발명의 반도체에 의하면, 반도체기판표면에 산화막과 금속박막을 적어도 포함한 반도체로서, 상기 금속박막은 두께 0.530의 범위의 산화촉매기능을 가진 금속이고, 또한 상기 산화막은 상기 산화촉매기능을 가진 금속에 의해서 형성된 막을 포함한 두께 120의 범위의 막인 것에 의해, 고온가열을 이용하지 않고 반도체기판의 표면에 고품질의 산화막을 제어 성좋게 형성하는 동시에, 금속배선이후에 게이트산화막을 형성할 수 있는 반도체를 실현할 수 있다.
다음에 본 발명의 반도체기판표면의 산화막의 제조방법에 의하면, 반도체기판상에 두께 0.12.5의 범위의 제 1산화막을 형성하고, 이어서 상기 제 1산화막위에 산화촉매기능을 가진 금속박막을 두께 130의 범위에서 형성하고, 그런 다음 600이하의 온도에서 또한 산화분위기속에서 열처리를 행하고 제 2산화막을 형성함으로써 효율좋게 또한 합리적으로 반도체기판위에 얇고 또한 균일한 품위의 산화막을 고품질 또한 고제어성으로 형성할 수 있다.
또, 본 발명의 더욱 바람직한 산화막의 형성방법에 의하면, 반도체기판을 600이상의 고온에 노출시키는 일없이, 실온으로부터 600정도의 저온에서 계면특성이 뛰어난 고품질의 극박산화막을 막두께 제어성좋게 형성할 수 있고, 열이력을 문제로 하는 일없이 고품질의 극박게이트산화막을 형성할 수 있다. 또, 본 발명과 같이 산화막의 형성방법을 다결정실리콘위, 비정질실리콘위에 응용함으로써, 고성능의 용량을 형성하는 것이 가능하게 되는 데다가, 저온산화의 특성을 살려서, 금속배선공정이후에 MOS 트랜지스터 형성을 행할 수 있고 프로세스, 디바이스설계의 자유도의 향상 및 성능을 대폭으로 향상시킬 수 있다.

Claims (17)

  1. 반도체기판표면에 산화막과 금속박막을 이 순번대로 포함한 반도체에 있어서. 상기 금속박막은 두게 0.530의 범위의 산화촉매기능을 가진 금속이고 또한 상기 산화막은 상기 산화촉매기능을 가진 금속에 의해서 형성된 막을 포함한 두께 120의 범위의 막인 것을 특징으로 하는 반도체.
  2. 제1항에 있어서, 산화막이 제 1산화막과 제 2산화막으로 형성되고, 제 1산화막의 두께가 0.12.5의 범위이고, 제 2산화막의 두께가 0.918.5의 범위인 것을 특징으로 하는 반도체.
  3. 제1항에 있어서, 산화촉매기능을 가진 금속박막이 백금 및 팔라듐으로부터 선택되는 적어도 하나의 금속인 것을 특징으로 하는 반도체.
  4. 제3항에 있어서, 산화촉매기능을 가진 금속박막이 증착법에 의해 형성되어 있는 것을 특징으로 하는 반도체.
  5. 제1항에 있어서, 반도체기판이 단결정실리콘, 다결정실리콘, 비정질실리콘, 비화 갈륨 및 인화인듐으로부터 선택되는 적어도 하나의 재료인 것을 특징으로 하는 반도체.
  6. 제1항에 있어서, 제 2산화막의 막두께가 제 1산화막의 막두께보다 두껍고, 또한 120의 범위인 것을 특징으로 하는 반도체.
  7. 반도체기판표면에 산화막을 형성할 때에, 반도체기판상에 두께 0.12.5의 범위의 제 1산화막을 형성하고, 이어서 상기 제 1산화막위에 산화촉매기능을 가진 금속박막을 두께 0.530의 범위에서 형성하고, 그런 다음 600이하의 온도에서 또한 산화분위기속에서 열처리를 행하고 제 2산화막을 형성하는. 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
  8. 제7항에 있어서, 반도체기판상에 제 1산화막을 형성하는 방법이, 반도체기판을 하기 AI로부터 선택되는 적어도 하나의 액체속에 침지함으로써 형성하는 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
    A. 열농질산
    B. 농황산 및 과산화수소수의 가열용액
    C. 염산 및 과산화수소수의 가열용액
    D. 과산화수소수
    E. 오존용해수
    F. 질산 및 황산의 가열액
    G. 플루오르화수소산
    H. 비등수
    I 암모니아수 및 과산화수소수의 가열용액
  9. 제7항에 있어서, 반도체기판상에 산화막을 형성하는 방법이, 반도체기판을 오존가스속에 폭로시키거나, 또는 오존가스속에서 자외선을 조사하면서 폭로시킴으로써 형성하는 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
  10. 제7항에 있어서, 산화촉매기능을 가진 금속박막이, 백금 및 팔라듐으로부터 선택되는 적어도 하나의 금속인 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
  11. 제10항에 있어서, 산화촉매기능을 가진 금속박막어 증착법에 의해 형성되어 있는 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
  12. 제7항에 있어서, 산화분위기속에서 열처리를 행할때에, 산화분위기가 하기 ag부터 선택되는 적어도 하나의 분위기인 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
    a. 건조산소분위기
    b. 건조산소와 비산화성가스의 혼합가스분위기
    c. 수증기를 함유한 산소분위기
    d. 수증기를 함유한 산소와 비산화성가스의 혼합가스분위기
    e. 오존가스분위기 또는 오존가스를 함유한 분위기
    f. N2O를 함유한 산소분위기속
    g. NO를 함유한 산소분위기속
  13. 제7항에 있어서 , 산화분위기속에서의 열처리온도가 25600의 범위인 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
  14. 제7항에 있어서 , 반도체기판이 단결정실리론, 다결정실리콘, 비정질실리콘, 비화갈륨 및 인화인듐으로부터 선택되는 적어도 1개의 재료인 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
  15. 제7항에 있어서, 반도체기판표면에 산화막을 형성하기 전에, 미리 반도체기판표면에 존재하는 자연산화막 또는 불순물을 제거하는 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
  16. 제7항에 있어서, 제 2산화막의 막두께가, 제 1산화막의 막두께보다 두껍고, 또한 120의 범위인 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
  17. 제7항에 있어서, 산화분위기속에서의 열처리를, 반도체기판표면에 금속배선을 형성한 후에 행하는 것을 특징으로 하는 반도체기판표면의 산화막의 형성방법.
KR1019960031733A 1995-08-01 1996-07-31 반도체 및 반도체기판표면의 산화막의 형성방법 KR100202003B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-196726 1995-08-01
JP7196726A JP2937817B2 (ja) 1995-08-01 1995-08-01 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR970013100A KR970013100A (ko) 1997-03-29
KR100202003B1 true KR100202003B1 (ko) 1999-06-15

Family

ID=16362578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031733A KR100202003B1 (ko) 1995-08-01 1996-07-31 반도체 및 반도체기판표면의 산화막의 형성방법

Country Status (7)

Country Link
US (1) US6221788B1 (ko)
EP (1) EP0757379B1 (ko)
JP (1) JP2937817B2 (ko)
KR (1) KR100202003B1 (ko)
DE (1) DE69628704T2 (ko)
SG (1) SG49343A1 (ko)
TW (1) TW305058B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518768B1 (ko) * 2013-08-30 2015-05-11 주식회사 위스코하이텍 산화가 용이한 금속분말의 표면처리방법 및 장치

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6528837B2 (en) * 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5907170A (en) 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
FR2775120B1 (fr) * 1998-02-18 2000-04-07 France Telecom Procede de nitruration de la couche d'oxyde de grille d'un dispositif semiconducteur et dispositif obtenu
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US6246083B1 (en) 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6043527A (en) 1998-04-14 2000-03-28 Micron Technology, Inc. Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device
US6134175A (en) 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6511921B1 (en) * 1999-01-12 2003-01-28 Sumco Phoenix Corporation Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate
US6885466B1 (en) * 1999-07-16 2005-04-26 Denso Corporation Method for measuring thickness of oxide film
JP3786569B2 (ja) * 2000-08-14 2006-06-14 松下電器産業株式会社 半導体装置の製造方法
US6555487B1 (en) 2000-08-31 2003-04-29 Micron Technology, Inc. Method of selective oxidation conditions for dielectric conditioning
JP2002353182A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp 半導体装置の洗浄方法および洗浄装置、ならびに半導体装置の製造方法
US6559068B2 (en) * 2001-06-28 2003-05-06 Koninklijke Philips Electronics N.V. Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
JP3998930B2 (ja) * 2001-08-01 2007-10-31 株式会社半導体エネルギー研究所 結晶質半導体膜の作製方法及び製造装置
DE10146703A1 (de) * 2001-09-21 2003-04-10 Elliptec Resonant Actuator Ag Piezomotor mit Führung
KR100409033B1 (ko) * 2002-05-20 2003-12-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP3604018B2 (ja) 2002-05-24 2004-12-22 独立行政法人科学技術振興機構 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
JP4485754B2 (ja) 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
US7595230B2 (en) * 2004-02-16 2009-09-29 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
TWI255510B (en) * 2004-12-21 2006-05-21 Ind Tech Res Inst Method of forming ultra thin oxide layer by ozonated water
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7888217B2 (en) * 2005-10-20 2011-02-15 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7851277B2 (en) 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US20090107549A1 (en) * 2007-10-24 2009-04-30 Peter Borden Percolating amorphous silicon solar cell
USRE48951E1 (en) 2015-08-05 2022-03-01 Ecolab Usa Inc. Hand hygiene compliance monitoring
CN102005500B (zh) * 2010-09-09 2012-02-29 中国科学院电工研究所 一种制备含SiO2的金属氧化物复合薄膜的方法
EP3178115A4 (en) * 2014-08-05 2018-03-07 Intel Corporation Apparatus and methods to create microelectronic device isolation by catalytic oxide formation
KR101921845B1 (ko) * 2014-08-28 2018-11-23 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치
KR102395108B1 (ko) * 2015-06-27 2022-05-09 인텔 코포레이션 선택적 산화에 의한 다중-높이 finfet 디바이스
CN107851664A (zh) * 2015-09-25 2018-03-27 英特尔公司 用于控制晶体管子鳍状物漏电的技术
BR112019018376B1 (pt) 2017-03-07 2024-02-20 Ecolab Usa Inc Dispositivo, e, módulo de sinalização de dispensador
US10529219B2 (en) 2017-11-10 2020-01-07 Ecolab Usa Inc. Hand hygiene compliance monitoring
WO2020132525A1 (en) 2018-12-20 2020-06-25 Ecolab Usa Inc. Adaptive route, bi-directional network communication
CN114038932A (zh) * 2021-10-09 2022-02-11 上海大学 一种背部含有氧化硅-氮化钛双层接触结构的单晶硅太阳能电池及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3069973D1 (en) 1979-08-25 1985-02-28 Zaidan Hojin Handotai Kenkyu Insulated-gate field-effect transistor
US4526629A (en) * 1984-05-15 1985-07-02 International Business Machines Corporation Catalytic oxidation of solid materials
US4684541A (en) * 1986-06-11 1987-08-04 Regents Of The University Of Minnesota Samarium-promoted oxidation of silicon and gallium arsenide surfaces
US4782302A (en) * 1986-10-31 1988-11-01 The United States Of America As Represented By The United States Department Of Energy Detector and energy analyzer for energetic-hydrogen in beams and plasmas
US4806505A (en) * 1987-10-30 1989-02-21 Regents Of The University Of Minnesota Samarium- and ytterbium-promoted oxidation of silicon and gallium arsenide surfaces
JPH04218959A (ja) * 1990-10-18 1992-08-10 Mitsubishi Electric Corp 半導体装置およびその制御方法
TW232079B (ko) * 1992-03-17 1994-10-11 Wisconsin Alumni Res Found
US5622880A (en) 1994-08-18 1997-04-22 Sun Microsystems, Inc. Method of making a low power, high performance junction transistor
US5656827A (en) * 1995-05-30 1997-08-12 Vanderbilt University Chemical sensor utilizing a chemically sensitive electrode in combination with thin diamond layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518768B1 (ko) * 2013-08-30 2015-05-11 주식회사 위스코하이텍 산화가 용이한 금속분말의 표면처리방법 및 장치

Also Published As

Publication number Publication date
JP2937817B2 (ja) 1999-08-23
EP0757379B1 (en) 2003-06-18
DE69628704D1 (de) 2003-07-24
EP0757379A1 (en) 1997-02-05
US6221788B1 (en) 2001-04-24
TW305058B (ko) 1997-05-11
DE69628704T2 (de) 2004-04-22
SG49343A1 (en) 1998-05-18
JPH0945679A (ja) 1997-02-14
KR970013100A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR100202003B1 (ko) 반도체 및 반도체기판표면의 산화막의 형성방법
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP3604018B2 (ja) シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
KR20020002324A (ko) 반도체 장치 및 그 제조 방법
US5492854A (en) Method of manufacturing semiconductor device
US6228728B1 (en) Method of fabricating semiconductor device
KR100659632B1 (ko) 반도체 장치의 제조 방법
JPH09246221A (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
US5360768A (en) Method of forming oxide film
US7867918B1 (en) Semiconductor topography including a thin oxide-nitride stack and method for making the same
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JPH08335682A (ja) 電子デバイス製造方法
US5803980A (en) De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
KR100262927B1 (ko) 반도체 장치 제조 방법
US6635938B1 (en) Semiconductor device and manufacturing method thereof
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
JP2002057154A (ja) 半導体装置の製造方法
US4752815A (en) Method of fabricating a Schottky barrier field effect transistor
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
EP0471844A1 (en) Silicon oxide film and semiconductor device having the same
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP2003188374A (ja) 半導体装置およびその製造方法
JP2594702B2 (ja) シリコン酸化膜及びそれを備えた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee