KR101921845B1 - 반도체 장치의 제조 방법, 반도체 장치 - Google Patents

반도체 장치의 제조 방법, 반도체 장치 Download PDF

Info

Publication number
KR101921845B1
KR101921845B1 KR1020177005339A KR20177005339A KR101921845B1 KR 101921845 B1 KR101921845 B1 KR 101921845B1 KR 1020177005339 A KR1020177005339 A KR 1020177005339A KR 20177005339 A KR20177005339 A KR 20177005339A KR 101921845 B1 KR101921845 B1 KR 101921845B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
catalytic
metal
oxide
catalyst metal
Prior art date
Application number
KR1020177005339A
Other languages
English (en)
Other versions
KR20170036071A (ko
Inventor
고이치로 니시자와
아키라 기요이
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20170036071A publication Critical patent/KR20170036071A/ko
Application granted granted Critical
Publication of KR101921845B1 publication Critical patent/KR101921845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Abstract

본원 발명에 따른 반도체 장치의 제조 방법은, 예를 들면 실리콘 등으로 형성된 반도체 기판의 표면에 촉매 금속을 석출시키는 촉매 공정과, 해당 촉매 공정에서 해당 반도체 기판의 표면에 형성된 산화물을 제거하는 산화물 제거 공정과, 해당 산화물 제거 공정에서 노출된 해당 반도체 기판의 표면에 촉매 금속을 석출시키는 추가 촉매 공정과, 해당 추가 촉매 공정의 후에, 무전해 도금법에 의해, 해당 반도체 기판의 표면에 금속막을 형성하는 도금 공정을 구비한 것을 특징으로 하는 것이다.

Description

반도체 장치의 제조 방법, 반도체 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE}
본 발명은 전극 등에 이용하는 금속막을 무전해 도금법으로 형성하는 반도체 장치의 제조 방법 및 그 방법으로 제조된 반도체 장치에 관한 것이다.
반도체 기판에 무전해 도금 처리를 실시하는 경우, 사전에 반도체 기판에 촉매 금속을 형성해야 한다.
특허문헌 1에는, 용존 산소를 0.2[ppm] 이하로 한 촉매 금속 용액에 반도체 기판을 침지(浸漬)하여, 반도체 기판 표면의 산화를 억제하면서 촉매 금속을 석출시키는 것이 개시되어 있다.
특허문헌 2에는, 실리콘 기판을, 불화수소산과 불화암모늄을 포함하는 촉매 금속 용액에 침지하여, 표면의 산화물을 제거하면서 촉매 금속을 석출시키는 것이 개시되어 있다.
특허문헌 3에는, 실리콘 기판의 비관통 구멍 안에 촉매 금속을 형성하고, 밀착성이 높은 무전해 도금막(금속막)을 형성하는 것이 개시되어 있다.
특허문헌 1: 일본 특허 공개 평10-294296호 공보 특허문헌 2: 일본 특허 공개 제2005-336600호 공보 특허문헌 3: 일본 특허 제5261475호 공보
반도체 기판에 촉매 금속을 부여할 때, 금속 이온이 금속화되는 환원 반응에 의해 반도체 기판 표면이 산화되는 일이 있다. 생성된 산화물에 의해, 반도체 기판에 충분한 촉매 금속을 부여할 수 없게 되거나, 도금막의 밀착성이 저하하거나 한다.
특허문헌 1에 개시된 방법에 의하면, 촉매 금속 용액의 용존 산소량을 저감하고 있기 때문에, 촉매 금속 용액중의 산소에 의한 반도체 기판의 산화는 억제할 수 있다. 그러나, 촉매 금속의 환원 석출에 따른 반도체 기판의 산화 현상은 촉매 금속 용액의 용존 산소량에 관계없기 때문에, 억제할 수 없다. 따라서, 특허문헌 1에 명시된 방법으로는 산화물의 생성을 억제할 수 없다.
특허문헌 2에 개시된 방법에 의하면, 반도체 기판을 촉매 금속 용액에 침지하고 있는 중에 산화물을 제거할 수 있기 때문에, 반도체 기판 표면의 산화물량을 저감시킬 수 있다. 그러나, 불산계 용액이 들어간 촉매 금속 용액을 이용하면, 반도체 기판에 충분한 양의 촉매 금속을 부여할 수 없게 된다. 따라서, 특허문헌 2에 명시된 방법에서는, 도금막의 면내 균일성이 나쁘고, 모폴로지(morphology) 이상이 생기거나, 부분적으로 도금의 미형성이 생기거나 하는 문제가 있었다.
특허문헌 3에 개시된 방법에서는, 불화물 이온을 함유하는 촉매 금속 용액에 반도체 기판을 침지하므로, 반도체 기판에 충분한 양의 촉매 금속을 부여할 수 없는 문제가 있었다.
본 발명은 상술한 문제를 해결하기 위해서 이루어진 것으로, 반도체 기판에 충분한 양의 촉매 금속을 부여하고, 무전해 도금법으로 양호한 금속막을 형성할 수 있는 반도체 장치의 제조 방법 및 반도체 장치를 제공하는 것을 목적으로 한다.
본원 발명에 따른 반도체 장치의 제조 방법은 반도체 기판의 표면에 촉매 금속을 석출시키는 촉매 공정과, 해당 촉매 공정에서 해당 반도체 기판의 표면에 형성된 산화물을 제거하는 산화물 제거 공정과, 해당 산화물 제거 공정에서 노출한 해당 반도체 기판의 표면에 촉매 금속을 석출시키는 추가 촉매 공정과, 해당 추가 촉매 공정 후에, 무전해 도금법에 의해, 해당 반도체 기판의 표면에 금속막을 형성하는 도금 공정을 구비한 것을 특징으로 한다.
본원 발명에 따른 반도체 장치는 반도체 기판과, 해당 반도체 기판 위에 형성된 촉매 금속과, 해당 촉매 금속 위에, 금속 또는 합금으로 형성된 금속막을 구비하고, 해당 촉매 금속의 두께는 1~200㎚이고, 해당 촉매 금속과, 해당 촉매 금속과 해당 반도체 기판의 계면에 1~10atom%의 산소를 함유하는 것을 특징으로 한다.
본 발명의 그 외의 특징은 이하에 명확히 한다.
본 발명에 의하면, 반도체 기판에 촉매 금속을 석출시키고, 그 후 산화물을 제거하고, 그 후 재차 반도체 기판에 촉매 금속을 석출시키므로, 반도체 기판에 충분한 양의 촉매 금속을 부여할 수 있다.
도 1은 반도체 기판의 단면도이다.
도 2는 촉매 공정 후의 반도체 기판의 단면도이다.
도 3은 산화물 제거 공정 후의 반도체 기판의 단면도이다.
도 4는 추가 촉매 공정 후의 반도체 기판의 단면도이다.
도 5는 도금 공정 후의 반도체 기판의 단면도이다.
도 6은 XPS 스펙트럼을 나타내는 도면이다.
도 7은 XPS 스펙트럼을 나타내는 도면이다.
도 8은 추가 처리 후의 반도체 기판의 단면도이다.
도 9는 금속막 형성 후의 반도체 기판의 단면도이다.
도 10은 XPS 스펙트럼을 나타내는 도면이다.
도 11은 뎁스(depth) XPS의 결과를 나타내는 도면이다.
도 12는 Pd 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 13은 Pd 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 14는 Pt 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 15는 Pt 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 16은 Au 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 17은 Au 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 18은 Ni 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 19는 Ni 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 20은 Co 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 21은 Co 석출 후의 XPS 스펙트럼을 나타내는 도면이다.
도 22는 여러가지 반도체 기판과 촉매 금속의 조합에 대해, 고용체(solid solution)를 형성할 수 있는지 여부를 나타내는 표이다.
도 23은 반도체 기판의 표면 SEM 화상이다.
도 24는 반도체 기판의 표면 SEM 화상이다.
본 발명의 실시 형태에 따른 반도체 장치의 제조 방법과 반도체 장치에 대해 도면을 참조하여 설명한다. 동일하거나 또는 대응하는 구성요소에는 동일한 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
실시 형태 1
본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법은, 대략적으로 설명하면, 반도체 기판 위에 촉매 금속을 부여하고, 그 후 무전해 도금법으로 금속막을 형성하는 것이다. 도 1~도 5를 참조하여, 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법을 설명한다. 도 1은 반도체 기판(10)의 단면도이다. 우선, 반도체 기판(10)의 표면(10a)에 약액 처리 등을 실시하여 이물, 산화물 및 유기 잔사(殘渣) 등을 제거한다. 도 1에는 청정화 후의 반도체 기판(10)이 도시되어 있다.
다음에, 반도체 기판의 표면에 촉매를 부여하기 위해, 반도체 기판을 촉매 금속 용액에 침지한다. 이 공정을 촉매 공정이라고 칭한다. 촉매 공정에서는, 팔라듐, 금, 은, 백금, 구리, 니켈, 루테늄, 로듐, 이리듐, 또는 오스뮴 등의 무전해 도금 석출에 대해 촉매 활성이 있는 촉매 금속을 이용한다. 촉매 금속의 이온 농도는 촉매 금속의 종류에 따라 상이하지만, 팔라듐의 경우 0.1[mmol/L] 내지 2.0[mmol/L]인 것이 바람직하다. 촉매 금속의 이온 농도가 너무 높아도 너무 낮아도 도금막(금속막)의 밀착성이 저하된다. 촉매 금속 용액의 온도는 10℃ 내지 50℃의 사이가 바람직하고, 침지 시간은 1분 내지 5분이 바람직하다. 이러한 촉매 공정에 의해, 반도체 기판의 표면에 촉매 금속을 석출시킨다.
도 2는 촉매 공정 후의 반도체 기판(10)의 단면도이다. 반도체 기판(10) 위에는 촉매 금속(12)이 형성되어 있다. 촉매 금속(12)은 아일랜드 형상으로 분포하고 있다. 표면(10a)에는 촉매 금속(12)이 부여되지 않은 부분이 존재한다. 촉매 금속(12)이 부여되지 않는 부분에는 산화물(14)이 형성되어 있다. 산화물(14) 위에는 촉매 금속(16)이 있다.
다음에, 산화물(14)을 제거한다. 이 공정을 산화물 제거 공정이라고 칭한다. 산화물(14)은 습식 프로세스로 제거해도 좋고, 건식 프로세스로 제거해도 좋다. 습식 프로세스로 산화물(14)을 제거하는 경우는 불산계 용액에 반도체 기판을 침지한다. 불산계 용액 이외에도, 예를 들면 염산, 황산, 인산, 주석산 혹은 초산의 원액, 이들 중 어느 하나를 희석한 약액, 또는 순수(純水)를 이용해도 좋다. 반도체 기판의 재료가 실리콘인 경우, 반도체 기판을, 예를 들면 30배 희석한 불산계 용액에 2분 침지하면 산화물을 제거할 수 있다. 반도체 기판의 재료가 GaAs인 경우, 반도체 기판을, 예를 들면 20배 희석한 염산 용액에 5분 침지하여도, 순수에 침지하여도 산화물을 제거할 수 있다.
건식 프로세스로 산화물(14)을 제거하는 경우는, 예를 들면 아르곤 등의 불활성 가스의 플라즈마를 반도체 기판 표면에 공급하여 물리적으로 산화물(14)을 에칭한다. 혹은, 플라즈마 중에 반응성 이온 가스로서 6불화유황(SF6) 또는 4불화탄소(CF4) 등을 혼합함으로써, 화학 반응에 따라 에칭해도 좋다.
도 3은 산화물 제거 공정 후의 반도체 기판(10)의 단면도이다. 산화물 제거 공정에 의해, 촉매 공정에서 반도체 기판(10)의 표면에 형성된 산화물(14)가 제거되어, 반도체 기판(10)의 표면(10a)의 일부가 노출된다.
다음에, 재차, 반도체 기판(10)의 표면(10a)에 촉매 금속을 부여한다. 구체적으로는, 산화물 제거 공정에서 노출된 반도체 기판(10)의 표면(10a)에 촉매 금속을 석출시킨다. 이 공정을 추가 촉매 공정이라고 칭한다. 추가 촉매 공정의 처리 내용은 전술한 촉매 공정과 동일하다. 도 4는 추가 촉매 공정 후의 반도체 기판(10)의 단면도이다. 추가 촉매 공정에 의해, 촉매 금속(20)이 새롭게 형성되어 있다.
다음에, 추가 촉매 공정의 후에, 무전해 도금법에 의해 반도체 기판의 표면에 금속막을 형성한다. 이 공정을 도금 공정이라고 칭한다. 도금 공정에서는, 무전해 도금법으로, 팔라듐, 금, 은, 백금, 동, 니켈, 주석, 루테늄, 로듐, 이리듐, 혹은 이들을 조합한 합금, 또는 이들 중 어느 하나와 붕소, 인, 텅스텐 증 어느 하나의 합금 등을 반도체 기판의 표면에 형성한다. 도 5는 도금 공정 후의 반도체 기판(10)의 단면도이다. 촉매 금속(12, 20) 위에, 금속 또는 합금으로 금속막(30)이 형성되어 있다. 이렇게 해서 반도체 기판(10)의 표면에 형성된 금속막(30)은, 예를 들면 반도체 장치의 전극으로서 이용한다. 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법은 상술한 공정을 구비한다.
실시 형태 1에 따른 반도체 장치의 제조 방법에 의하면, 산화물 제거 공정에 의해 반도체 기판(10) 위의 산화물(14)을 제거하므로, 촉매 금속(12, 20) 및 금속막(30)의 반도체 기판(10)에 대한 밀착성을 높게 할 수 있다. 촉매 금속(12, 20)(촉매 금속이 형성된 층)과, 촉매 금속(12, 20)과 반도체 기판(10)의 계면에서의 산소 함유량은 1~10[atom%]가 바람직하다. 산소가 촉매 금속과 결합하여 안정화되어 촉매 금속의 반도체 기판에의 확산을 억제하는 효과를 얻기 위해서, 산소 함유량은 1[atom%] 이상으로 한다. 촉매 금속 및 도금막의 반도체 기판에 대한 밀착성을 높게 하기 위해서 산소 함유량은 10[atom%] 이하로 한다. 상기 각 공정의 처리 시간을 최적화함으로써, 산소 함유량을 1~10[atom%]로 할 수 있다.
산화물 제거 공정 직후의 반도체 기판의 표면은 촉매 공정 직후의 반도체 기판의 표면보다 반응성(활성)이 높고 또한 요철이 큰(표면적이 큰) 상태이다. 그 때문에, 산화물 제거 공정 후에, 추가 촉매 공정을 실시함으로써, 반도체 기판의 표면에 충분한 양의 촉매 금속을 석출시킬 수 있다. 즉, 추가 촉매 공정에서는, 촉매 공정에서 촉매 금속이 부여되지 않은 부분에 촉매 금속을 부여할 수 있다. 따라서, 촉매 금속을 반도체 기판에 균일하게 형성할 수 있기 때문에, 도금 성장이 안정되어, 모폴로지가 좋은, 미성장부가 없는 균일한 금속막(30)을 형성할 수 있다.
촉매 금속(12, 20)의 막 두께는 1~200[㎚]가 바람직하다. 촉매 금속 두께가 1[㎚]보다 얇으면 무전해 도금 성장이 안정되지 않고, 200[nm]보다 두꺼우면 금속막(30)의 반도체 기판(10)에 대한 밀착성을 확보할 수 없다. 막 두께가 1~200[㎚]인 촉매 금속(12, 20)을 반도체 기판면 내에 편차없이 형성하면, 촉매 금속의 두께에 편차가 있거나 촉매 금속이 아일랜드 형상으로 존재하거나 하여도, 안정되게 밀착성이 높은 금속막을 형성할 수 있다.
도 6은 불산계 용액을 포함하지 않는 촉매 금속 용액으로 촉매 금속을 부여한 실리콘 기판의 XPS 스펙트럼이다. 불산계 용액을 포함하지 않는 촉매 금속 용액이란, 구체적으로는 팔라듐 이온이 0.9[mmol/L]가 되도록 조제한 촉매 금속 용액이다. 도 7은 불산계 용액을 포함하는 촉매 금속 용액으로 촉매 금속을 부여한 실리콘 기판의 XPS 스펙트럼이다. 불산계 용액을 포함하는 촉매 금속 용액이란, 구체적으로는 불화수소산 5[w%], 불화암모늄 21[w%], 팔라듐 이온 0.9[mmol/L]으로 조제한 촉매 금속 용액이다.
도 6, 7의 비교에 의해, 불산계 용액을 포함하지 않는 촉매 금속 용액을 이용하는 것이, 불산계 용액을 포함하는 촉매 금속 용액을 이용한 경우보다, 많은 촉매 금속을 석출시킬 수 있다는 것을 알 수 있다. 또한, 도 6의 경우의 팔라듐 조성은 2.5[atom%]인데 반해, 도 7의 경우의 팔라듐 조성은 1.1[atom%]로 되었다. 팔라듐 조성이 1.1[atom%] 정도에서는, 금속막이 아일랜드 형상으로 성장하여 미성장부가 생긴다. 즉, 모폴로지가 나쁘다. 이와 같이, 촉매 공정과 추가 촉매 공정에서 이용하는 촉매 금속 용액에 불산계 용액이 포함되어 있으면, 촉매 금속의 석출량이 불충분하게 된다. 그래서, 촉매 공정과 추가 촉매 공정에서는, 반도체 기판을 불산계 용액이 포함되지 않는 촉매 금속 용액에 침지하는 것이 바람직하다.
본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법은 여러가지 변형이 가능하다. 예를 들면, 도금 공정의 전에, 추가 촉매 공정에 의해 반도체 기판의 표면에 형성된 산화물을 제거하는 공정을 구비하여도 좋다. 도금 공정의 직전에 산화물을 제거함으로써, 전술한 산소 함유량을 1~10[atom%]로 하는 것이 용이하게 된다.
상기의 각 공정의 사이에 수세(水洗) 공정을 마련하여도 좋다. 수세 방법은, 예를 들면 오버플로우 또는 퀵 덤프(quick dump)에 의해, 10초~10분 정도 실시하는 것이 바람직하다. 이들 변형은 이하의 실시 형태에 따른 반도체 장치의 제조 방법과 반도체 장치에 대해서도 적절히 응용할 수 있다. 또, 이하의 실시 형태에 따른 반도체 장치의 제조 방법과 반도체 장치는 실시 형태 1과의 공통점이 많기 때문에, 실시 형태 1과의 차이점을 중심으로 설명한다.
실시 형태 2
본 발명의 실시 형태 2에 따른 반도체 장치의 제조 방법에서는, 추가 촉매 공정의 후, 도금 공정의 전에, 추가 처리를 1회 이상 실시한다. 추가 처리란, 반도체 기판의 표면의 산화물을 제거하고, 그 후 반도체 기판의 표면에 촉매 금속을 석출시키는 처리이다. 추가 처리에서는, 산화물 제거 공정과 동일한 방법으로 산화물을 제거하고, 촉매 공정과 동일한 방법으로 촉매 금속을 석출시킨다. 도 8은 추가 처리 후의 반도체 기판의 단면도이다. 추가 처리를 행함으로써 많은 촉매 금속(50)을 석출시킬 수 있다. 추가 처리의 후는 도금 공정으로 진행되고, 도 9에 나타내는 바와 같이, 금속막(52)을 형성한다.
추가 처리에서 산화물을 제거하면, 반도체 기판의 표면은 촉매 금속이 부여된 부분과 표면이 노출된 부분(노출 부분)으로 구성된다. 그 후, 노출 부분에 촉매 금속을 석출시키고자 하면, 노출 부분에는, 촉매 금속과 산화물의 양쪽이 형성된다. 그 때문에, 추가 처리를 1회 이상 행함으로써, 많은 촉매 금속을 부여할 수 있다. 또한, 추가 처리의 회수를 늘릴수록, 산화물의 양이 감소하고, 촉매 금속의 양이 증가해 간다. 단, 추가 처리의 회수를 너무 많이 하면, 이미 있는 촉매 금속 위에 새로운 촉매 금속이 석출되어 버려 촉매 금속 두께의 균일성이 나빠지기 때문에, 적절한 회수를 선택할 필요가 있다.
도 10은 2회의 추가 처리를 실시한 후에, 산화물 제거 공정과 동일한 처리를 실시한 실리콘 기판 표면의 XPS 스펙트럼이다. 이 샘플의 작성에 있어서는, 촉매 금속 용액의 팔라듐 이온은 0.9[mmol/L]로 조제되었다. 또한, 산화물을 제거하기 위해서는, 불화수소와 불화암모늄의 혼합 용액을 사용하고, 각 공정의 사이에 순수에 의한 수세 공정을 마련하였다. 또, 사용한 각 용액은 대기 중에 보관하고 탈용존 산소 처리는 행하지 않았다.
도 10의 파형을, 추가 처리가 없는 경우의 도 6의 파형과 비교하면, 추가 처리를 실시함으로써 팔라듐의 석출량이 증가하고 있다는 것을 알 수 있다. 도 10의 경우, 팔라듐 조성은 7.5[atom%]로 되므로, 많은 팔라듐이 석출되고 있는 것을 알 수 있다. 이 샘플에 대해, 무전해 니켈 도금을 행하면 모폴로지가 양호한 밀착성이 높은 금속막을 형성할 수 있었다. 도 11은 무전해 니켈 도금 형성 후의 샘플에 대한 뎁스 XPS의 결과이다. 니켈 도금막과 실리콘의 계면 및 그 주변에 팔라듐 촉매 금속층이 있다. 이 팔라듐 촉매 금속층 내의 산소 조성은 5[atom%] 정도로 낮아져 있다.
상기(도 10의 관련 부분)와 같이, 추가 처리의 후, 도금 공정의 전에, 반도체 기판의 표면의 산화물을 제거하는 공정을 구비하여도 좋다. 또한, 추가 처리의 후 즉시 도금 공정으로 진행되어도 좋다.
실시 형태 3
본 발명의 실시 형태 3에 따른 반도체 장치의 제조 방법은, 촉매 공정의 후, 산화물 제거 공정의 전에, 촉매 금속과 반도체 기판의 고용체를 형성하는 공정을 구비한다. 이 공정은, 예를 들면 반도체 기판을 20℃~250℃의 질소 분위기에서 1분~10분 유지하는 것이다. 또는, 반도체 기판을 20℃~100℃ 정도의 순수에 1분~10분 정도 침지해도 좋다. 반도체 기판이 GaAs 또는 Si이고, 촉매 금속이 팔라듐인 경우, 20℃의 순수에 반도체 기판을 침지하는 것만으로 고용체를 형성할 수 있다. 고용체를 형성하기 위한 조건은 촉매 금속과 반도체 기판의 재료에 따라 바뀌어 간다.
촉매 금속을 석출시킨 후에 산화물을 제거하는 공정을 실시하면, 사용하는 산용액에 따라서는 촉매 금속을 용해시켜 버린다. 예를 들면, 팔라듐은 염산 또는 초산에 의해 용해된다. 그래서, 본 발명의 실시 형태 3에서는, 촉매 금속과 반도체 기판의 고용체를 형성한 후에, 산화물 제거 공정을 실시한다. 습식 프로세스로 산화물을 제거하는 경우, 고용체는 산 처리로 용해되기 어렵기 때문에, 촉매 금속이 용해되는 것을 방지할 수 있다. 또한, 건식 프로세스로 산화물을 제거하는 경우, 일반적으로 고용체의 에칭 레이트는 단체 금속의 에칭 레이트보다 낮기 때문에, 촉매 금속의 소실량을 억제할 수 있다. 또한, 고용체를 형성함으로써, 촉매 금속과 반도체 기판의 밀착성을 높일 수 있다.
도 12, 13은 실리콘 기판에 팔라듐(Pd)을 석출시킨 샘플에 대해, 뎁스 XPS에서 Si2p 궤도의 피크 시프트를 해석한 결과를 나타내는 도면이다. 팔라듐은 증착법으로 5[㎚] 정도 부여하였다. 도 12는 팔라듐 석출 직후에 얻어진 파형이고, 도 13은 그 샘플에 질소 분위기에서 1시간에 걸쳐 250℃의 어닐을 실시한 후에 얻어진 파형이다. 도 12, 13에서, 샘플 표면측의 피크가 샘플 기판측의 피크에 대해 시프트되어 있다(피크 시프트). 이것은 팔라듐과 실리콘이 고용체를 형성하고 있는 것을 나타낸다. 또한, 도 12로부터, 팔라듐을 석출시킨 직후라도 고용체가 형성되어 있다는 것을 알 수 있다.
도 14, 15는 실리콘 기판에 백금(Pt)을 석출시킨 샘플에 대해, 뎁스 XPS에서 Si2p 궤도의 피크 시프트를 해석한 결과를 나타내는 도면이다. 샘플의 처리 조건은 상기(도 12, 도 13)의 경우와 동일하다. 이 샘플에 대해서도, 피크 시프트를 볼 수 있으므로, 백금과 실리콘이 고용체를 형성하고 있다는 것을 알 수 있다.
도 16, 17은 실리콘 기판에 금(Au)을 석출시킨 샘플에 대해, 데프스 XPS에서 Si2p 궤도의 피크 시프트를 해석한 결과를 나타내는 도면이다. 샘플의 처리 조건은 상기(도 12, 도 13)의 경우와 동일하다. 이 샘플에 대해서는, 피크 시프트를 볼 수 없다. 즉, 기판측의 물질과 표면측의 물질의 사이에서 혼합을 볼 수 없다. 따라서, 금과 실리콘은 고용체를 형성하지 않는다.
도 18, 19는 실리콘 기판에 니켈(Ni)을 석출시킨 샘플에 대해, 뎁스 XPS에서 Si2p 궤도의 피크 시프트를 해석한 결과를 나타내는 도면이다. 샘플의 처리 조건은 상기(도 12, 도 13)의 경우와 동일하다. 이 샘플에 대해서도, 피크 시프트를 볼 수 있으므로, 니켈과 실리콘이 고용체를 형성하고 있다는 것을 알 수 있다.
도 20, 21은 실리콘 기판에 코발트(Co)를 석출시킨 샘플에 대해, 뎁스 XPS에서 Si2p 궤도의 피크 시프트를 해석한 결과를 나타내는 도면이다. 샘플의 처리 조건은 상기(도 12, 도 13)의 경우와 동일하다. 이 샘플에 대해서도, 피크 시프트를 볼 수 있으므로, 코발트와 실리콘이 고용체를 형성하고 있다는 것을 알 수 있다.
이들 실험으로부터, Au 이외의 촉매 금속과 반도체 기판(실리콘)의 고용체를 형성할 수 있다는 것을 알았다. 따라서, 반도체 기판의 재료가 Si인 경우, 촉매 금속으로서, Pd, Pt, Ni, Co 중 어느 하나 또는 복수를 이용하는 것이 바람직하다.
도 12-21을 참조하면서 설명한 실험과 동일한 요령으로, 실리콘카바이트(SiC)로 형성된 반도체 기판과 고용체를 형성하기 쉬운 촉매 금속에 대해 조사하였다. 그 결과, 반도체 기판의 재료가 SiC인 경우, 촉매 금속으로서, Pd, Au, Ni, Co 중 어느 하나 또는 복수를 이용하면, 반도체 기판과 촉매 금속의 고용체를 형성할 수 있다는 것을 알았다. 도 22는 여러가지 반도체 기판과 촉매 금속의 조합에 대해, 고용체를 형성할 수 있는지 여부를 나타내는 표이다.
그런데, 도 12-21의 실험 결과에 의하면, 샘플에 어닐을 실시하지 않아도 고용체가 형성되었다. 그러나, 고용체의 형성을 촉진시키기 위해서는, 촉매 공정의 후, 산화물 제거 공정의 전에, 촉매 금속과 반도체 기판의 고용체를 형성하는 공정을 마련하는 것이 바람직하다. 또, 도 12-21의 실험 결과를 얻기 위해서 이용한 샘플에서는 표면 감도를 높이기 위해 촉매 금속을 매우 얇게(5㎚ 정도) 하고 있으므로, 고용체의 형성량의 정량 관찰에는 적합하지 않다.
실시 형태 4
도금 공정으로 도금막(금속막)을 안정하게 형성하기 위해서는, 촉매 공정 등의 촉매 금속을 반도체 기판에 부여하는 공정에서 많은 촉매 금속의 핵을 형성할 필요가 있다. 많은 촉매 금속의 핵을 형성함으로써, 반도체 기판 표면에 촉매 금속을 균일하게 분포시킬 수 있다.
그러나, 25℃보다 높은 온도의 촉매 금속 용액에 반도체 기판을 침지하여도 촉매의 표면 확산이 촉진되어 핵 형성이 진행되지 않는다. 한편, 5℃보다 낮은 온도의 촉매 금속 용액에 반도체 기판을 침지하여도 촉매 금속이 기판 상에 석출되지 않는다. 그래서, 본 발명의 실시 형태 4에 따른 반도체 장치의 제조 방법에서는, 촉매 공정과 추가 촉매 공정에서, 반도체 기판을 5℃ 이상 25℃ 이하의 촉매 금속 용액에 침지한다. 이것에 의해, 많은 촉매 금속의 핵을 형성할 수 있다.
도 23은 30℃의 촉매 금속 용액에 반도체 기판을 침지한 후의 반도체 기판 표면의 SEM 화상이다. 도 24는 22℃의 촉매 금속 용액에 반도체 기판을 침지한 후의 반도체 기판 표면의 SEM 화상이다. 도 23, 24에 나타내는 샘플의 반도체 기판은 실리콘으로 형성되어 있다. 또한, 이들 샘플은 촉매 공정, 산화물 제거 공정, 추가 촉매 공정, 2회의 추가 처리, 및 산화물 제거 공정과 동일한 처리를 실시하여 형성되었다. 즉, 어느 쪽의 샘플도 4회에 걸쳐 촉매를 부여하였다. 촉매 금속 용액의 팔라듐 이온은 0.9[mmol/L]로 통일하였다. 도 23의 샘플은 30℃의 촉매 금속 용액으로 4회 촉매 부여되고, 도 24의 샘플은 22℃의 촉매 금속 용액으로 4회 촉매 부여되었다. 또, 산화물을 제거할 때에는, 불화수소와 불화암모늄의 혼합 용액을 사용하여, 각 공정의 사이에서 순수에 의한 수세 공정을 마련하였다.
도 23과 도 24에서, 표면에 나타난 흰 입상(粒狀)의 물체가 팔라듐 촉매의 핵이다. 도 23에서는 핵 밀도가 4E＋9개/㎠였지만, 도 24에서는 핵 밀도가 1E＋10개/㎠이었다. 따라서, 촉매 금속의 핵을 많이 형성하기 위해서는, 촉매 금속 용액의 온도를 30℃으로 하는 것보다 22℃로 하는 쪽이 바람직한 것이 밝혀졌다.
또, 상기의 각 실시 형태에 따른 반도체 장치의 제조 방법의 특징을 적절히 조합해도 좋다.
10: 반도체 기판
10a: 표면
12, 16, 20: 촉매 금속
14: 산화물
30: 금속막
50: 촉매 금속
52: 금속막

Claims (13)

  1. 반도체 기판의 표면에 촉매 금속을 석출시키는 촉매 공정으로서, 상기 촉매 공정에서는, 상기 반도체 기판의 표면에 있어서의 상기 촉매 금속이 부여되지 않은 부분에 산화물이 형성되는, 상기 촉매 공정과,
    상기 산화물을 제거하는 산화물 제거 공정과,
    상기 산화물 제거 공정에서 노출된 상기 반도체 기판의 표면에 촉매 금속을 석출시키는 추가 촉매 공정과,
    상기 추가 촉매 공정의 후에, 무전해 도금법에 의해 상기 반도체 기판의 표면에 금속막을 형성하는 도금 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 도금 공정의 전에, 상기 추가 촉매 공정에서 상기 반도체 기판의 표면에 형성된 산화물을 제거하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 추가 촉매 공정의 후, 상기 도금 공정의 전에, 상기 반도체 기판의 표면의 산화물을 제거하고, 그 후 상기 반도체 기판의 표면에 촉매 금속을 석출시키는 추가 처리를 1회 이상 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 추가 처리의 후, 상기 도금 공정의 전에, 상기 반도체 기판의 표면의 산화물을 제거하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 촉매 공정의 후, 상기 산화물 제거 공정의 전에, 상기 촉매 금속과 상기 반도체 기판의 고용체를 형성하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 반도체 기판의 재료는 Si이고,
    상기 촉매 금속으로서, Pd, Pt, Ni, Co 중 어느 하나 또는 복수를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 반도체 기판의 재료는 SiC이고,
    상기 촉매 금속으로서, Pd, Au, Ni, Co 중 어느 하나 또는 복수를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 촉매 공정과 상기 추가 촉매 공정에서는, 상기 반도체 기판을 불산계 용액이 포함되지 않는 촉매 금속 용액에 침지하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산화물의 제거에는 불산계 용액을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 촉매 공정과, 상기 추가 촉매 공정에서는, 상기 반도체 기판을 5℃ 이상 25℃ 이하의 촉매 금속 용액에 침지하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020177005339A 2014-08-28 2014-08-28 반도체 장치의 제조 방법, 반도체 장치 KR101921845B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/072528 WO2016031004A1 (ja) 2014-08-28 2014-08-28 半導体装置の製造方法、半導体装置

Publications (2)

Publication Number Publication Date
KR20170036071A KR20170036071A (ko) 2017-03-31
KR101921845B1 true KR101921845B1 (ko) 2018-11-23

Family

ID=55398943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177005339A KR101921845B1 (ko) 2014-08-28 2014-08-28 반도체 장치의 제조 방법, 반도체 장치

Country Status (7)

Country Link
US (1) US9922836B2 (ko)
EP (1) EP3188218B1 (ko)
JP (1) JP6142964B2 (ko)
KR (1) KR101921845B1 (ko)
CN (1) CN106663615B (ko)
TW (2) TWI545227B (ko)
WO (1) WO2016031004A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7162336B2 (ja) * 2017-10-20 2022-10-28 国立大学法人東北大学 ナノ粒子およびナノ粒子の製造方法
KR102021571B1 (ko) * 2018-05-14 2019-09-16 재단법인대구경북과학기술원 산소 제거를 위한 전처리를 수행한 유연 기판을 포함하는 유연 박막 태양전지 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005008936A (ja) 2003-06-18 2005-01-13 C Uyemura & Co Ltd 無電解めっき皮膜の形成方法、それに用いる置換触媒溶液、並びに放熱めっき部材及び電子部品用基材
JP2005336600A (ja) 2004-04-30 2005-12-08 Alps Electric Co Ltd シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5261475A (en) 1975-11-17 1977-05-20 Hitachi Ltd Production of silicon crystal film
JPS5242073A (en) * 1976-07-17 1977-04-01 Sanken Electric Co Ltd Process for producing of semiconductor device
JP2937817B2 (ja) 1995-08-01 1999-08-23 松下電子工業株式会社 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
JP3340648B2 (ja) 1997-04-17 2002-11-05 株式会社日立製作所 半導体装置の電極形成方法
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
JP2001335952A (ja) * 2000-05-31 2001-12-07 Rikogaku Shinkokai 無電解めっき方法、並びに、配線装置およびその製造方法
US20020074242A1 (en) * 2000-10-13 2002-06-20 Shipley Company, L.L.C. Seed layer recovery
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
JP4101705B2 (ja) * 2003-06-18 2008-06-18 三菱伸銅株式会社 金属層形成方法
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
JP4539869B2 (ja) * 2006-03-10 2010-09-08 セイコーエプソン株式会社 配線基板の製造方法
TWI335080B (en) * 2006-08-31 2010-12-21 Taiwan Tft Lcd Ass Method of fabricating of metal line by wet process
JP5079396B2 (ja) * 2007-03-30 2012-11-21 富士フイルム株式会社 導電性物質吸着性樹脂フイルム、導電性物質吸着性樹脂フイルムの製造方法、それを用いた金属層付き樹脂フイルム、及び、金属層付き樹脂フイルムの製造方法
US8722196B2 (en) 2008-03-07 2014-05-13 Japan Science And Technology Agency Composite material, method of producing the same, and apparatus for producing the same
KR20090102464A (ko) * 2008-03-26 2009-09-30 재단법인서울대학교산학협력재단 무전해 도금용액 및 이를 이용한 도금 방법
JP5725073B2 (ja) * 2012-10-30 2015-05-27 三菱電機株式会社 半導体素子の製造方法、半導体素子
JP6441025B2 (ja) * 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005008936A (ja) 2003-06-18 2005-01-13 C Uyemura & Co Ltd 無電解めっき皮膜の形成方法、それに用いる置換触媒溶液、並びに放熱めっき部材及び電子部品用基材
JP2005336600A (ja) 2004-04-30 2005-12-08 Alps Electric Co Ltd シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法

Also Published As

Publication number Publication date
TW201608056A (zh) 2016-03-01
EP3188218A1 (en) 2017-07-05
TWI545227B (zh) 2016-08-11
JP6142964B2 (ja) 2017-06-07
EP3188218A4 (en) 2018-05-09
KR20170036071A (ko) 2017-03-31
US9922836B2 (en) 2018-03-20
EP3188218B1 (en) 2019-05-01
TWI638065B (zh) 2018-10-11
TW201625813A (zh) 2016-07-16
CN106663615A (zh) 2017-05-10
CN106663615B (zh) 2019-08-27
WO2016031004A1 (ja) 2016-03-03
US20170154777A1 (en) 2017-06-01
JPWO2016031004A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP4245996B2 (ja) 無電解めっきによるキャップ膜の形成方法およびこれに用いる装置
JP2007184571A (ja) 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
US10304730B2 (en) Semiconductor device having a Pd-containing adhesion layer
JP2009149986A (ja) グラファイト基板上にダイヤモンド層を堆積させるための方法
KR101921845B1 (ko) 반도체 장치의 제조 방법, 반도체 장치
FR2892229A1 (fr) Procede de fabrication d'une couche d'accroche metallique
JP5663886B2 (ja) 半導体装置の製造方法
JP4861436B2 (ja) コバルト系列合金無電解鍍金溶液及び無電解鍍金方法
JPH0574751A (ja) 半導体装置の製造方法
US11529794B2 (en) Heteroepitaxial structure and method for forming the same, and nanogap electrode
JP3715975B2 (ja) 多層配線構造の製造方法
Stremsdoerfer et al. Low Resistance Ohmic Contacts onto n‐InP by Palladium Electroless Bath Deposition
US6387813B1 (en) Method for stripping a low dielectric film with high carbon content
WO2022162804A1 (ja) 半導体装置及びその製造方法
CN109923645B (zh) 半导体装置及其制造方法
JP5772133B2 (ja) 湿式エッチング方法
KR100811644B1 (ko) 무전해 도금을 실시하기 위한 인듐-틴-옥사이드 전극의활성화 방법
JP6333062B2 (ja) 半導体装置の製造方法
JP2021141269A (ja) シリコン部材及びその製造方法
JP2002176022A (ja) 基板の洗浄方法および洗浄液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant