TWI545227B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI545227B
TWI545227B TW103136764A TW103136764A TWI545227B TW I545227 B TWI545227 B TW I545227B TW 103136764 A TW103136764 A TW 103136764A TW 103136764 A TW103136764 A TW 103136764A TW I545227 B TWI545227 B TW I545227B
Authority
TW
Taiwan
Prior art keywords
catalyst
semiconductor substrate
metal
oxide
semiconductor device
Prior art date
Application number
TW103136764A
Other languages
English (en)
Other versions
TW201608056A (zh
Inventor
西澤弘一郎
清井明
Original Assignee
三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機股份有限公司 filed Critical 三菱電機股份有限公司
Publication of TW201608056A publication Critical patent/TW201608056A/zh
Application granted granted Critical
Publication of TWI545227B publication Critical patent/TWI545227B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置之製造方法
本發明係關於以無電解電鍍法形成使用於電極等的金屬膜的半導體裝置之製造方法及以其方法製造的半導體裝置。
對半導體基板施行無電解電鍍處理時，事前一定要在半導體基板上形成觸媒金屬。
專利文件1中揭示，浸泡半導體基板在溶氧為0.2[ppm(百萬分比)]以下的觸媒金屬溶液中，抑制半導體基板表面氧化的同時，析出觸媒金屬。
專利文件2中揭示，浸泡矽基板在包含氫氟酸與氟化銨的觸媒金屬溶液中，除去表面的氧化物的同時，析出觸媒金屬。
專利文件3中揭示，矽基板的非貫通孔中形成觸媒金屬，再形成密合性高的無電解電鍍膜(金屬膜)。
[先行技術文件] [專利文件]
[專利文件1]日本專利平成10年第294296號公開公報
[專利文件2]日本專利第2005-336600號公開公報
[專利文件3]日本專利第5261475號公報
給予半導體基板觸媒金屬之際，由於金屬離子金屬化還原反應，半導體基板有時表面氧化。由於產生的氧化物，或是不能給予半導體基板充分的觸媒金屬，或是電鍍膜的密合性下降。
根據專利文件1揭示的方法，因為降低觸媒金屬溶液的溶氧量，可以抑制觸媒金屬溶液中的氧引起的半導體基板氧化。但是，伴隨觸媒金屬的還原析出的半導體基板的氧化現象，因為與觸媒金屬溶液的溶氧量無關，無法抑制。因此專利文件1中揭示的方法，無法抑制氧化物的產生。
根據專利文件2揭示的方法，浸泡半導體基板在觸媒金屬溶液中，因為可以除去氧化物，所以可以降低半導體基板表面的氧化物量。但是，使用加入氫氟酸系溶液的觸媒金屬溶液時，變得無法給予半導體基板充分份量的觸媒金屬。因此，專利文件2中揭示的方法，有或是電鍍膜的面內均等性差而發生結構異常，或是發生部分電鍍未形成之問題。
專利文件3揭示的方法，因為浸泡半導體基板在含有氟化物離子的觸媒金屬溶液中，有無法給予半導體基板充分份量的觸媒金屬之問題。
本發明係為了解決上述的問題而形成，給予半導體基板充分份量的觸媒金屬，以提供可以以無電解電鍍法形成 良好的金屬膜的半導體裝置之製造方法及以半導體裝置為目的。
根據所請發明的半導體裝置之製造方法，包括觸媒步驟，在半導體基板的表面上析出觸媒金屬；氧化物除去步驟，除去上述觸媒步驟在上述半導體基板的表面上形成的氧化物；追加觸媒步驟，上述氧化物除去步驟露出的上述半導體基板的表面上析出觸媒金屬；以及電鍍步驟，上述追加觸媒步驟後，以無電解電鍍法，在上述半導體基板的表面上形成金屬膜。
根據所請發明的半導體裝置，包括半導體基板；觸媒金屬，在上述半導體基板上形成；以及金屬膜，在上述觸媒金屬上，以金屬或合金形成；上述觸媒金屬的厚度1~200nm(毫微米)，上述觸媒金屬及上述觸媒金屬與上述半導體基板間的界面含有1~10原子%的氧。
本發明其他的特徵揭示如下。
根據本發明，半導體基板上析出觸媒金屬，之後除去氧化物，之後因為再度在半導體基板上析出觸媒金屬，可以給予半導體基板充分份量的觸媒金屬。
10‧‧‧半導體基板
10a‧‧‧表面
12‧‧‧觸媒金屬
14‧‧‧氧化物
16‧‧‧觸媒金屬
20‧‧‧觸媒金屬
30‧‧‧金屬膜
50‧‧‧觸媒金屬
52‧‧‧金屬膜
[第1圖]係半導體基板的剖面圖；[第2圖]係觸媒步驟後的半導體基板的剖面圖；[第3圖]係氧化物除去步驟後的半導體基板的剖面圖； [第4圖]係追加觸媒步驟後的半導體基板的剖面圖；[第5圖]係電鍍步驟後的半導體基板的剖面圖；[第6圖]係顯示XPS光譜圖；[第7圖]係顯示XPS光譜圖；[第8圖]係追加處理後的半導體基板的剖面圖；[第9圖]係金屬膜形成後的半導體基板的剖面圖；[第10圖]係顯示XPS光譜圖；[第11圖]係顯示深度XPS的結果圖；[第12圖]係顯示Pd(鈀)析出後的XPS光譜圖；[第13圖]係顯示Pd(鈀)析出後的XPS光譜圖；[第14圖]係顯示Pt(鉑)析出後的XPS光譜圖；[第15圖]係顯示Pt(鉑)析出後的XPS光譜圖；[第16圖]係顯示Au(金)析出後的XPS光譜圖；[第17圖]係顯示Au(金)析出後的XPS光譜圖；[第18圖]係顯示Ni(鎳)析出後的XPS光譜圖；[第19圖]係顯示Ni(鎳)析出後的XPS光譜圖；[第20圖]係顯示Co(鈷)析出後的XPS光譜圖；[第21圖]係顯示Co(鈷)析出後的XPS光譜圖；[第22圖]係關於各種半導體基板與觸媒金屬的組合，顯示是否可以形成固溶體的表；[第23圖]係半導體基板的表面SEM(掃描電子顯微鏡)影像；以及[第24圖]係半導體基板的表面SEM(掃描電子顯微鏡)影像。
關於根據本發明實施例的半導體裝置之製造方法及半導體裝置，參照圖面說明。相同或對應的構成要素附上相同的符號，有時會省略重複的說明。
[第一實施例]
根據本發明第一實施例的半導體裝置之製造方法，大致上說來，半導體基板上給予觸媒金屬，之後以無電解電鍍法形成金屬膜。參照第1~5圖，說明根據本發明第一實施例的半導體裝置之製造方法。第1圖係半導體基板10的剖面圖。首先，對半導體基板10的表面10a施行藥液處理，除去異物、氧化物及有機殘渣等。第1圖顯示清淨化後的半導體基板10。
其次，因為給予半導體基板的表面觸媒，浸泡半導體基板在觸媒金屬溶液中。此步驟稱作觸媒步驟。觸媒步驟中，對於鈀、金、銀、鉑、銅、鎳、釕、銠、銥、或鋨等的無電解電鍍析出，使用有觸媒活性的觸媒金屬。觸媒金屬的離子濃度，根據觸媒金屬的種類不同，鈀的話，最好是0.1[mmol/L(毫莫耳/升)]到2.0[mmol/L]。觸媒金屬的離子濃度過高或過低，電鍍膜(金屬膜)的密合性都下降。觸媒金屬溶液的溫度最好在10℃到50℃之間，浸泡時間最好是1分到5分。根據如此的觸媒步驟，半導體基板的表面析出觸媒金屬。
第2圖係觸媒步驟後的半導體基板10的剖面圖。半導體基板10上形成觸媒金屬12。觸媒金屬12島狀分佈。表面10a存在不給予觸媒金屬12的部分。不給予觸媒金屬12的 部分形成氧化物14。氧化物14上有觸媒金屬16。
其次，除去氧化物14。此步驟稱作氧化物除去步驟。氧化物14可以以濕製程除去，也可以以乾製程除去。以濕製程除去氧化物14時，浸泡半導體基板在氫氟酸系溶液中。氫氟酸系溶液以外，例如使用鹽酸、硫酸、磷酸、酒石酸或硝酸的原液，使用稀釋其中任一的藥液，或純水也可以。半導體基板的材料是矽的情況下，浸泡半導體基板在30倍稀釋的氫氟酸溶液中2分鐘的話，可以除去氧化物。半導體基板的材料是GaAs(砷化鎵)的情況下，浸泡半導體基板在例如20倍稀釋的鹽酸溶液中5分鐘或浸泡在純水中都可以除去氧化物。
以乾製程除去氧化物14的情況下，例如氬等的非活性氣體的電漿對準半導體基板表面物理蝕刻氧化物14。或者，電漿中作為反應性離子氣體混合六氟化硫(化學式：SF6)或四氟化碳(CF4)等，隨著化學反應蝕刻也可以。
第3圖係氧化物除去步驟後的半導體基板10的剖面圖。根據氧化物除去步驟，除去觸媒步驟在半導體基板10的表面上形成的氧化物14，半導體基板10的表面10a的一部分露出。
其次，再度，給予半導體基板10的表面10a觸媒金屬。具體而言，氧化物除去步驟露出的半導體基板10的表面10a上析出觸媒金屬。此步驟，稱作追加觸媒步驟。追加觸媒步驟的處理內容，與上述的觸媒步驟相同。第4圖係追加觸媒步驟後的半導體基板10的剖面圖。根據追加觸媒步驟，重新形成觸媒金屬20。
其次，追加觸媒步驟之後，根據無電解電鍍法，在半導體基板的表面上形成金屬膜。此步驟稱作電鍍步驟。電鍍步驟中，以無電解電鍍法將鈀、金、銀、鉑、銅、鎳、錫、釕、銠、銥、或組合這些的合金，或是其中任一與硼、磷、錳其中任一的合金等在半導體基板的表面上形成。第5圖係電鍍步驟後的半導體基板10的剖面圖。觸媒金屬12、20上，以金屬或合金形成金屬膜30。於是在半導體基板10的表面上形成的金屬膜30，例如利用作為半導體裝置的電極。根據本發明的第一實施例的半導體裝置之製造方法係包括上述步驟。
根據第一實施例的半導體裝置之製造方法，因為以氧化物除去步驟除去半導體基板10上的氧化物14，可以提高觸媒金屬12、20及金屬膜30對半導體基板10的密合性。觸媒金屬12、20(形成觸媒金屬的層)、和觸媒金屬12、20與半導體基板10的界面中的氧含有量最好是1~10[原子%]。為了氧與觸媒金屬結合穩定化，得到抑制觸媒金屬往半導體基板擴散的效果，使氧含有量為1[原子%]以上。為了提高觸媒金屬及電鍍膜對半導體基板的密合性，使氧含有量為10[原子%]以下。藉由上述各步驟的處理時間最合適化，可以使氧含有量為1~10[原子%]。
緊接在氧化物除去步驟後的半導體基板表面，比緊接在觸媒步驟後的半導體基板表面，係反應性(活性)高且凹凸大(表面積大)的狀態。因此，氧化物除去步驟後，藉由實施追加觸媒步驟，半導體基板表面上可以析出充分份量的觸媒金屬。即，以追加觸媒步驟，可以給予觸媒步驟未給予觸媒金屬 的部分觸媒金屬。所以，因為觸媒金屬可以在半導體基板上均等形成，電鍍生長穩定，結構佳，可以形成沒有未生長部分的均等金屬膜30。
觸媒金屬12、20的膜厚最好是1~200[nm(毫微米)]。觸媒金屬比1[nm]薄時，無電解電鍍生長不穩定，比200[nm]厚時，無法確保金屬膜30對半導體基板10的密合性。膜厚1~200[nm]的觸媒金屬12、20在半導體基板面內形成不均時，或是觸媒金屬的厚度不均，或是觸媒金屬島狀存在，也都可以穩定形成密合性高的金屬膜。
第6圖係以不含氫氟酸系溶液的觸媒金屬溶液給予觸媒金屬的矽基板的XPS光譜。所謂不含氫氟酸系溶液的觸媒金屬溶液，具體而言，係調合鈀離子成0.9[mmol/L]的觸媒金屬溶液。第7圖係以含氫氟酸系溶液的觸媒金屬溶液給予觸媒金屬的矽基板的XPS光譜。所謂含氫氟酸系溶液的觸媒金屬溶液，具體而言，係調合成氫氟酸5[w%(重量百分比)]、氟化銨21[w%]、鈀離子0.9[mmol/L]的觸媒金屬溶液。
根據第6、7圖的比較，看出使用不含氫氟酸系溶液的觸媒金屬溶液，比使用含氫氟酸系溶液的觸媒金屬溶液，可以析出較多的觸媒金屬。又，相對於第6圖的情況下的鈀組成為2.5[原子%]，第7圖的情況下的鈀組成為1.1[原子%]。鈀組成約1.1[原子%]的話，金屬膜長成島狀，產生未生長部分。即，結構差。於是，觸媒步驟與追加觸媒步驟中使用的觸媒金屬溶液中包含氫氟酸系溶液時，觸媒金屬的析出量變得不足。於是，觸媒步驟與追加觸媒步驟中，最好浸泡半導體基板在不 含氫氟酸系溶液的觸媒金屬溶液中。
根據本發明第一實施例的半導體裝置之製造方法可以有各種變形。例如，電鍍步驟之前，追加觸媒步驟中也可以包括除去在半導體基板表面上形成的氧化物之步驟。藉由緊接電鍍步驟之前除去氧化物，變得容易使上述氧含有量為1~10[原子%]。
上述的各步驟之間也可以設置水洗步驟。水洗方法，例如最好以溢出或快速傾倒，實施10秒~10分左右。關於以下實施例的半導體之製造方法與半導體裝置也可以適當應用這些的變形。又，因為以下實施例的半導體之製造方法及半導體裝置與第一實施例的共同點很多，以不同於第一實施例的點為中心說明。
[第二實施例]
根據本發明第二實施例的半導體裝置之製造方法中，在追加觸媒步驟之後，電鍍步驟之前，實施1次以上的追加處理。所謂追加處理，係除去半導體基板表面的氧化物，之後半導體基板表面上析出觸媒金屬的處理。追加處理中，以與氧化物除去步驟相同的方法除去氧化物，並以與觸媒步驟相同的方法使觸媒金屬析出。第8圖係追加處理後的半導體基板的剖面圖。藉由施行追加處理，可以使很多的觸媒金屬50析出。追加處理之後，進行電鍍步驟，如第9圖所示，形成金屬膜52。
追加處理中除去氧化物時，半導體基板的表面，以給予觸媒金屬的部分與表面露出的部分(露出部分)構成。之後，要使露出部分析出觸媒金屬時，露出部分，形成觸媒金屬 與氧化物兩者。因此，藉由施行1次以上的追加處理，可以給予很多的觸媒金屬。又，越增加追加處理的次數，氧化物的量越減少，觸媒金屬的量越來越增加。但是，追加處理的次數過多時，因為既有的觸媒金屬上析出新的觸媒金屬，觸媒金屬的均等性變差，必須選擇適當的次數。
第10圖，施行2次的追加處理後，施行與氧化物除去步驟相同的處理之矽基板表面的XPS光譜。此樣品作成時，觸媒金屬溶液的鈀離子調合為0.9[mmol/L]。又，除去氧化物之際，使用氫氟酸與氟化銨的混合溶液，各步驟之間設置純水產生的水洗步驟。又，使用的各溶液在大氣中保管未施行去溶氧處理。
第10圖的波形，相較於無追加處理情況下的第6圖的波形時，藉由實施追加處理，看出增加鈀的析出量。第10圖的情況，因為鈀組成為7.5[原子%]，看出析出很多的鈀。相對於此樣品，施行無電解鍍鎳時，可以形成結構良好的高密合性金屬膜。第11圖，係有關無電解鍍鎳形成後的樣品之深度XPS的結果。鍍鎳膜與矽之間的界面及其周邊，有鈀觸媒金屬層。此鈀觸媒金屬層中的氧組成變低成為5[原子%]左右。
與上述(第10圖的關聯部分)相同，在追加觸媒步驟之後，電鍍步驟之前，也可以包括除去半導體基板表面的氧化物之步驟。又，也可以在追加處理之後立刻進行電鍍步驟。
[第三實施例]
根據本發明第三實施例的半導體裝置之製造方法，在觸媒步驟之後，氧化物除去步驟之前，包括形成觸媒金 屬與半導體基板的固溶體的步驟。此步驟，例如保持半導體基板在20℃~250℃的氮氣中1分~10分。或者，也可以浸泡半導體基板在20℃~100℃左右的純水中1分~10分左右。半導體基板係GaAs或Si，觸媒金屬為鈀的情況下，只要浸泡半導體基板在20℃的純水中，就可以形成固溶體。用以形成固溶體的條件，根據觸媒金屬與半導體基板的材料而變化。
若於析出觸媒金屬後實施除去氧化物的步驟的話，由於使用的酸溶液會使觸媒金屬溶解。例如，鈀由鹽酸或硝酸溶解。於是，本發明的第三實施例中，形成觸媒金屬與半導體基板的固溶體之後，實施氧化物除去步驟。以濕製程除去氧化物的情況下，因為固溶體難以在酸處理中溶解，可以防止觸媒金屬溶解。又，以乾製程除去氧化物的情況下，因為一般固溶體的蝕刻比比單體金屬的蝕刻比低，可以抑制觸媒金屬的消失量。又，藉由形成固溶體，可以提高觸媒金屬與半導體基板的密合性。
第12、13圖，係關於矽基板上使Pd(鈀)析出的樣品，以深度XPS解析Si2p軌道的峰值位移的結果顯示圖。以蒸鍍法給予鈀5[nm]左右。第12圖係緊接析出鈀之後得到的波形，第13圖係對樣品在氮氣中施行持續1小時250℃的回火後得到的波形。第12、13圖中，樣品表面側的峰值相對於樣品基板側的峰值位移(峰值位移)。這表示鈀與矽形成固溶體。又，根據第12圖可看出緊接著析出鈀之後，亦形成固溶體。
第14、15圖，係顯示關於使矽基板析出鉑(Pt)的樣品，以深度XPS解析Si2p軌道的峰值位移的結果圖。樣品 的處理條件，與上述(第12、13圖)的情況相同。關於此樣品，也因為看得到峰值位移，可見鉑與矽形成固溶體。
第16、17圖，係顯示關於使矽基板析出金(Au)的樣品，以深度XPS解析Si2p軌道的峰值位移的結果圖。樣品的處理條件，與上述(第12、13圖)的情況相同。關於此樣品，看不到峰值位移。即，基板側的物質與表面側的物質之間看不到混合。因此，金與矽不形成固溶體。
第18、19圖，係顯示關於使矽基板析出鎳(Ni)的樣品，以深度XPS解析Si2p軌道的峰值位移的結果圖。樣品的處理條件，與上述(第12、13圖)的情況相同。關於此樣品，也因為看得到峰值位移，可見鎳與矽形成固溶體。
第20、21圖，係顯示關於使矽基板析出鈷(Co)的樣品，以深度XPS解析Si2p軌道的峰值位移的結果圖。樣品的處理條件，與上述(第12、13圖)的情況相同。關於此樣品，也因為看得到峰值位移，可見鉑與矽形成固溶體。
根據這些實驗，看出可以形成Au以外觸媒金屬與半導體基板(矽)的固溶體。因此，半導體基板的材料是Si的情況下，最好使用Pd、Pt、Ni、Co其中任一或複數作為觸媒金屬。
與參照第12-21圖說明的實驗相同的要領下，調查關於容易形成碳化矽(SiC)形成的半導體基板與固溶體之觸媒金屬。結果，半導體基板的材料為SiC的情況下，使用Pd、Au、Ni、Co其中任一或複數作為觸媒金屬時，看出可以形成半導體基板與觸媒金屬的固溶體。第22圖係關於各種半導體 基板與觸媒金屬的組合，是否可以形成固溶體之顯示表。
不過，根據第12-21圖的實驗結果，即使不對樣品施加回火也形成固液體。可是，為了促進固溶體的形成，在觸媒步驟之後，氧化物除去步驟之前，最好設置形成觸媒金屬與半導體基板的固溶體的步驟。又，用以得到第12-21圖的實驗結果所使用的樣品，為了提高表面感度而使觸媒金屬極薄(5nm左右)，所以不適於固溶液的形成量的定量觀察。
[第四實施例]
電鍍步驟中，為了穩定形成電鍍膜(金屬膜)，給予半導體基板觸媒步驟等的觸媒金屬之步驟中，必須形成很多觸媒金屬的核。藉由形成很多觸媒金屬的核，半導體基板表面上可以使觸媒金屬均等分佈。
可是，即使浸泡半導體基板在溫度高於25℃的觸媒金屬溶液中，也不促進觸媒的表面擴散並進行核形成。另一方面。即使浸泡半導體基板在溫度低於5℃的觸媒金屬溶液中，觸媒金屬也不在基板上析出。於是，根據本發明第四實施例的半導體裝置的製造方法，在觸媒步驟與追加觸媒步驟中，浸泡半導體基板在5℃以上25℃以下的媒金屬溶液中。藉此，可以形成很多的觸媒金屬的核。
第23圖，係浸泡半導體基板在30℃的觸媒金屬溶液中之後的半導體基板表面的SEM影像。第24圖，係浸泡半導體基板在溫度22℃的觸媒金屬溶液中之後的半導體基板表面的SEM影像。第23、24圖所示的樣品半導體基板係以矽形成。又，這些樣品係施行與觸媒步驟、氧化物除去步驟、追 加觸媒步驟、2次的追加處理、及氧化物除去步驟相同的處理而形成。即，哪個樣品都歷經4次給予觸媒。觸媒金屬溶液的鈀統一為0.9[mmol/L]。第23圖的樣品以30℃的觸媒金屬溶液4次給予觸媒，第24圖的樣品以22℃的觸媒金屬溶液4次給予觸媒。又，除去氧化物之際，使用氫氟酸與氟化銨的混合液，各步驟間設置使用純水的水洗步驟。
第23與24圖中，表面上出現的白色粒狀物體係鈀觸媒的核。第23圖中核密度係4E+9個/cm2(平方公分)個，而第24圖中核密度係1E+10個/cm2。因此，為了形成很多的觸媒金屬的核，看出觸媒金屬溶液的溫度比起30℃最好為22℃。
又，可以適當組合上述各實施例的半導體的製造方法的特徵。
10‧‧‧半導體基板
10a‧‧‧表面
12‧‧‧觸媒金屬
20‧‧‧觸媒金屬
30‧‧‧金屬膜

Claims (10)

  1. 一種半導體裝置之製造方法，其特徵在於包括下列步驟：觸媒步驟，在半導體基板的表面上析出觸媒金屬；氧化物除去步驟，除去上述觸媒步驟在上述半導體基板的表面上形成的氧化物；追加觸媒步驟，在上述氧化物除去步驟露出的上述半導體基板的表面上析出觸媒金屬；以及電鍍步驟，在上述追加觸媒步驟後，以無電解電鍍法，在上述半導體基板的表面上形成金屬膜。
  2. 如申請專利範圍第1項所述的半導體裝置之製造方法，包括以下步驟：氧化物除去步驟，在上述電鍍步驟之前，除去上述追加觸媒步驟在上述半導體基板的表面上形成的氧化物。
  3. 如申請專利範圍第1項所述的半導體裝置之製造方法，其中在上述追加觸媒步驟之後，上述電鍍步驟之前，除去上述半導體基板表面的氧化物，之後在上述半導體基板表面上實施1次以上析出觸媒金屬的追加處理。
  4. 如申請專利範圍第3項所述的半導體裝置之製造方法，包括以下步驟：氧化物除去步驟，在上述追加處理之後，上述電鍍步驟之前，除去上述半導體基板表面的氧化物。
  5. 如申請專利範圍第1至4項中任一項所述的半導體裝置之製造方法，包括以下步驟：形成固溶體的步驟，在上述觸媒步驟之後，上述氧化物除 去步驟之前，形成上述觸媒金屬與上述半導體基板的固溶體。
  6. 如申請專利範圍第5項所述的半導體裝置之製造方法，其中上述半導體基板的材料係Si；以及使用Pd、Pt、Ni、Co其中任一或複數作為上述觸媒金屬。
  7. 如申請專利範圍第5項所述的半導體裝置之製造方法，其中上述半導體基板的材料係SiC；以及使用Pd、Au、Ni、Co其中任一或複數作為上述觸媒金屬。
  8. 如申請專利範圍第1至4項中任一項所述的半導體裝置之製造方法，其中上述觸媒步驟與上述追加觸媒步驟中，浸泡上述半導體基板在不含氫氟酸系溶液的觸媒金屬溶液中。
  9. 如申請專利範圍第1至4項中任一項所述的半導體裝置之製造方法，其中使用氫氟酸系溶液除去上述氧化物。
  10. 如申請專利範圍第1至4項中任一項所述的半導體裝置之製造方法，其中上述觸媒步驟與上述追加觸媒步驟中，浸泡上述半導體基板在5℃以上25℃以下的觸媒金屬溶液中。
TW103136764A 2014-08-28 2014-10-24 半導體裝置之製造方法 TWI545227B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/072528 WO2016031004A1 (ja) 2014-08-28 2014-08-28 半導体装置の製造方法、半導体装置

Publications (2)

Publication Number Publication Date
TW201608056A TW201608056A (zh) 2016-03-01
TWI545227B true TWI545227B (zh) 2016-08-11

Family

ID=55398943

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103136764A TWI545227B (zh) 2014-08-28 2014-10-24 半導體裝置之製造方法
TW105111603A TWI638065B (zh) 2014-08-28 2014-10-24 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105111603A TWI638065B (zh) 2014-08-28 2014-10-24 半導體裝置

Country Status (7)

Country Link
US (1) US9922836B2 (zh)
EP (1) EP3188218B1 (zh)
JP (1) JP6142964B2 (zh)
KR (1) KR101921845B1 (zh)
CN (1) CN106663615B (zh)
TW (2) TWI545227B (zh)
WO (1) WO2016031004A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7162336B2 (ja) * 2017-10-20 2022-10-28 国立大学法人東北大学 ナノ粒子およびナノ粒子の製造方法
KR102021571B1 (ko) * 2018-05-14 2019-09-16 재단법인대구경북과학기술원 산소 제거를 위한 전처리를 수행한 유연 기판을 포함하는 유연 박막 태양전지 및 이의 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5261475A (en) 1975-11-17 1977-05-20 Hitachi Ltd Production of silicon crystal film
JPS5242073A (en) * 1976-07-17 1977-04-01 Sanken Electric Co Ltd Process for producing of semiconductor device
JP2937817B2 (ja) 1995-08-01 1999-08-23 松下電子工業株式会社 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
JP3340648B2 (ja) 1997-04-17 2002-11-05 株式会社日立製作所 半導体装置の電極形成方法
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
JP2001335952A (ja) * 2000-05-31 2001-12-07 Rikogaku Shinkokai 無電解めっき方法、並びに、配線装置およびその製造方法
US20020074242A1 (en) * 2000-10-13 2002-06-20 Shipley Company, L.L.C. Seed layer recovery
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
JP4081576B2 (ja) 2003-06-18 2008-04-30 上村工業株式会社 無電解めっき皮膜の形成方法、それに用いる置換触媒溶液、並びにプリント配線基板及び放熱めっき部材
JP4101705B2 (ja) * 2003-06-18 2008-06-18 三菱伸銅株式会社 金属層形成方法
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
JP4559818B2 (ja) * 2004-04-30 2010-10-13 アルプス電気株式会社 シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法
JP4539869B2 (ja) * 2006-03-10 2010-09-08 セイコーエプソン株式会社 配線基板の製造方法
TWI335080B (en) * 2006-08-31 2010-12-21 Taiwan Tft Lcd Ass Method of fabricating of metal line by wet process
JP5079396B2 (ja) * 2007-03-30 2012-11-21 富士フイルム株式会社 導電性物質吸着性樹脂フイルム、導電性物質吸着性樹脂フイルムの製造方法、それを用いた金属層付き樹脂フイルム、及び、金属層付き樹脂フイルムの製造方法
EP2261396B1 (en) 2008-03-07 2013-05-29 Japan Science and Technology Agency Compound material, method of producing the same and apparatus for producing the same
KR20090102464A (ko) * 2008-03-26 2009-09-30 재단법인서울대학교산학협력재단 무전해 도금용액 및 이를 이용한 도금 방법
JP5725073B2 (ja) * 2012-10-30 2015-05-27 三菱電機株式会社 半導体素子の製造方法、半導体素子
JP6441025B2 (ja) * 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法

Also Published As

Publication number Publication date
US9922836B2 (en) 2018-03-20
TW201625813A (zh) 2016-07-16
CN106663615A (zh) 2017-05-10
WO2016031004A1 (ja) 2016-03-03
US20170154777A1 (en) 2017-06-01
CN106663615B (zh) 2019-08-27
TW201608056A (zh) 2016-03-01
JP6142964B2 (ja) 2017-06-07
EP3188218B1 (en) 2019-05-01
KR101921845B1 (ko) 2018-11-23
EP3188218A4 (en) 2018-05-09
TWI638065B (zh) 2018-10-11
KR20170036071A (ko) 2017-03-31
EP3188218A1 (en) 2017-07-05
JPWO2016031004A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP5649322B2 (ja) 半導体装置および半導体装置の製造方法
DE10326273B4 (de) Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
TWI545227B (zh) 半導體裝置之製造方法
JP2018018965A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
WO2004099467A1 (de) Zusammensetzungen zur stromlosen abscheidung ternärer materialien für die halbleiterindustrie
JP6115684B2 (ja) 半導体装置、半導体装置の製造方法
JP2007317600A (ja) 貴金属めっきを有する金属製部材およびその製造方法
EP2284873B1 (en) Method for manufacturing semiconductor device and method for cleaning semiconductor substrate
US6727138B2 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
DE102007053600B4 (de) Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung
CN110383458B (zh) 用于自下而上填充特征的湿法金属籽晶沉积的方法
TW202343665A (zh) 構造體之製造方法及電容器之製造方法
US20010046565A1 (en) Method to produce high quality metal fill in deep submicron vias and lines
JP6089235B2 (ja) 炭化珪素半導体素子の製造方法
JP3715975B2 (ja) 多層配線構造の製造方法
JP5299321B2 (ja) めっき方法
US7534967B2 (en) Conductor structures including penetrable materials
US20030098767A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JP5772133B2 (ja) 湿式エッチング方法
JP3416716B2 (ja) 半導体基板表面の酸化膜の形成処理方法
CN109923645B (zh) 半导体装置及其制造方法
Yu Electroless Deposition of Copper and Copper-Manganese Alloy for Application in Interconnect Metallization
KR101224205B1 (ko) 반도체 배선용 무전해 은 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 은 피막
KR20120063566A (ko) 고안정성 무전해 은 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 은 피막

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees