CN106663615A - 半导体装置的制造方法、半导体装置 - Google Patents

半导体装置的制造方法、半导体装置 Download PDF

Info

Publication number
CN106663615A
CN106663615A CN201480081636.1A CN201480081636A CN106663615A CN 106663615 A CN106663615 A CN 106663615A CN 201480081636 A CN201480081636 A CN 201480081636A CN 106663615 A CN106663615 A CN 106663615A
Authority
CN
China
Prior art keywords
catalyst
semiconductor substrate
catalyst metals
semiconductor device
metals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480081636.1A
Other languages
English (en)
Other versions
CN106663615B (zh
Inventor
西泽弘郎
西泽弘一郎
清井明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106663615A publication Critical patent/CN106663615A/zh
Application granted granted Critical
Publication of CN106663615B publication Critical patent/CN106663615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及的半导体装置的制造方法的特征在于，具有下述工序：催化剂工序，在由例如硅等形成的半导体衬底的表面析出催化剂金属；氧化物去除工序，将在该催化剂工序中形成于该半导体衬底的表面处的氧化物去除；追加催化剂工序，在通过该氧化物去除工序而露出的该半导体衬底的表面处析出催化剂金属；以及镀敷工序，在该追加催化剂工序之后，通过无电解镀敷法，在该半导体衬底的表面形成金属膜。

Description

半导体装置的制造方法、半导体装置
技术领域
本发明涉及一种通过无电解镀敷法形成用作电极等的金属膜的半导体装置的制造方法、以及通过该方法制造出的半导体装置。
背景技术
在对半导体衬底实施无电解镀敷处理的情况下，必须事先在半导体衬底形成催化剂金属。
在专利文献1中公开了下述内容，即，将半导体衬底浸渍于使溶解氧小于或等于0.2[ppm]的催化剂金属溶液，一边抑制半导体衬底表面的氧化一边析出催化剂金属。
在专利文献2中公开了下述内容，即，将硅衬底浸渍于包含氢氟酸和氟化铵的催化剂金属溶液，一边去除表面的氧化物一边析出催化剂金属。
在专利文献3中公开了下述内容，即，在硅衬底的非通孔之中形成催化剂金属，形成密接性高的无电解镀膜(金属膜)。
专利文献1：日本特开平10-294296号公报
专利文献2：日本特开2005-336600号公报
专利文献3：日本专利第5261475号公报
发明内容
在对半导体衬底赋予催化剂金属时，有时由于金属离子进行金属化的还原反应，半导体衬底表面发生氧化。由于所生成的氧化物，导致无法对半导体衬底赋予充分的催化剂金属，或者镀膜的密接性降低。
根据在专利文献1中公开的方法，由于降低了催化剂金属溶液的溶解氧量，因此能够抑制由催化剂金属溶液中的氧导致的半导体衬底的氧化。但是，伴随催化剂金属的还原析出而发生的半导体衬底的氧化现象与催化剂金属溶液的溶解氧量没有关系，因此无法得到抑制。因此，通过在专利文献1中公开的方法，无法抑制氧化物的生成。
根据在专利文献2中公开的方法，由于能够在将半导体衬底浸渍于催化剂金属溶液的过程中将氧化物去除，因此能够降低半导体衬底表面的氧化物量。但是，如果使用加入有氢氟酸类溶液的催化剂金属溶液，则无法向半导体衬底赋予充分的量的催化剂金属。因此，在专利文献2所公开的方法中，存在下述问题，即，镀膜的面内均匀性差，或者发生形态异常，或者局部地未形成镀层。
在专利文献3所公开的方法中，由于将半导体衬底浸渍于含有氟化物离子的催化剂金属溶液，因此存在无法对半导体衬底赋予充分的量的催化剂金属的问题。
本发明就是为了解决上述的问题而提出的，其目的在于提供一种能够对半导体衬底赋予充分的量的催化剂金属，通过无电解镀敷法形成良好的金属膜的半导体装置的制造方法及半导体装置。
本发明涉及的半导体装置的制造方法的特征在于，具有下述工序：催化剂工序，在半导体衬底的表面析出催化剂金属；氧化物去除工序，将在该催化剂工序中形成于该半导体衬底的表面处的氧化物去除；追加催化剂工序，在通过该氧化物去除工序而露出的该半导体衬底的表面处析出催化剂金属；以及镀敷工序，在该追加催化剂工序之后，通过无电解镀敷法，在该半导体衬底的表面形成金属膜。
本发明涉及的半导体装置的特征在于，具有：半导体衬底；催化剂金属，其形成于该半导体衬底之上；以及金属膜，其在该催化剂金属之上由金属或者合金形成，该催化剂金属的厚度为1～200nm，在该催化剂金属处、在该催化剂金属与该半导体衬底的界面处含有1～10atom％的氧。
本发明的其他特征在下面加以明确。
发明的效果
根据本发明，在半导体衬底析出催化剂金属，然后将氧化物去除，然后再次在半导体衬底析出催化剂金属，因此能够对半导体衬底赋予充分的量的催化剂金属。
附图说明
图1是半导体衬底的剖视图。
图2是催化剂工序后的半导体衬底的剖视图。
图3是氧化物去除工序后的半导体衬底的剖视图。
图4是追加催化剂工序后的半导体衬底的剖视图。
图5是镀敷工序后的半导体衬底的剖视图。
图6是表示XPS谱的图。
图7是表示XPS谱的图。
图8是追加处理后的半导体衬底的剖视图。
图9是形成金属膜后的半导体衬底的剖视图。
图10是表示XPS谱的图。
图11是表示XPS深度分析的结果的图。
图12是表示Pd析出后的XPS谱的图。
图13是表示Pd析出后的XPS谱的图。
图14是表示Pt析出后的XPS谱的图。
图15是表示Pt析出后的XPS谱的图。
图16是表示Au析出后的XPS谱的图。
图17是表示Au析出后的XPS谱的图。
图18是表示Ni析出后的XPS谱的图。
图19是表示Ni析出后的XPS谱的图。
图20是表示Co析出后的XPS谱的图。
图21是表示Co析出后的XPS谱的图。
图22是针对各种半导体衬底和催化剂金属的组合示出是否能够形成固溶体的表。
图23是半导体衬底的表面SEM图像。
图24是半导体衬底的表面SEM图像。
具体实施方式
参照附图，对本发明的实施方式涉及的半导体装置的制造方法和半导体装置进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复说明。
实施方式1.
关于本发明的实施方式1涉及的半导体装置的制造方法，大致地说，是向半导体衬底之上赋予催化剂金属，然后通过无电解镀敷法形成金属膜。参照图1～图5，对本发明的实施方式1涉及的半导体装置的制造方法进行说明。图1是半导体衬底10的剖视图。首先，对半导体衬底10的表面10a实施药液处理等，清除异物、氧化物以及有机残渣等。在图1中示出了洁净化后的半导体衬底10。
接下来，为了对半导体衬底的表面赋予催化剂，将半导体衬底浸渍于催化剂金属溶液。将该工序称为催化剂工序。在催化剂工序中，使用钯、金、银、铂、铜、镍、钌、铑、铱、或者锇等对无电解镀敷析出具有催化剂活性的催化剂金属。催化剂金属的离子浓度因催化剂金属的种类而异，在钯的情况下优选为0.1[mmol/L]至2.0[mmol/L]。催化剂金属的离子浓度过高或过低都会导致镀膜(金属膜)的密接性降低。催化剂金属溶液的温度优选为10℃至50℃之间，浸渍时间优选为1分钟至5分钟。通过这样的催化剂工序，在半导体衬底的表面析出催化剂金属。
图2是催化剂工序后的半导体衬底10的剖视图。在半导体衬底10之上形成有催化剂金属12。催化剂金属12以岛状分布。在表面10a存在未被赋予催化剂金属12的部分。在未被赋予催化剂金属12的部分形成有氧化物14。在氧化物14之上存在催化剂金属16。
接下来，将氧化物14去除。将该工序称为氧化物去除工序。氧化物14既可以通过湿法工艺去除，也可以通过干法工艺去除。在通过湿法工艺去除氧化物14的情况下，将半导体衬底浸渍于氢氟酸类溶液。除了氢氟酸类溶液以外，也可以使用例如盐酸、硫酸、磷酸、酒石酸或者硝酸的原液、将它们之中的任意者稀释后的药液、或者纯水。在半导体衬底的材料为硅的情况下，如果将半导体衬底在例如稀释30倍的氢氟酸类溶液中浸渍2分钟，则能够将氧化物去除。在半导体衬底的材料为GaAs的情况下，将半导体衬底在例如稀释20倍的盐酸溶液中浸渍5分钟，或者浸渍于纯水，都能够将氧化物去除。
在通过干法工艺去除氧化物14的情况下，使例如氩等不活波气体的等离子体与半导体衬底表面接触，物理性地对氧化物14进行蚀刻。或者，也可以通过在等离子体中作为反应性离子气体而混入六氟化硫(SF6)或者四氟化碳(CF4)等，从而伴随化学反应而进行蚀刻。
图3是氧化物去除工序后的半导体衬底10的剖视图。通过氧化物去除工序，将在催化剂工序中形成于半导体衬底10的表面处的氧化物14去除，露出半导体衬底10的表面10a的一部分。
接下来，再次对半导体衬底10的表面10a赋予催化剂金属。具体地说，在通过氧化物去除工序而露出的半导体衬底10的表面10a处析出催化剂金属。将该工序称为追加催化剂工序。追加催化剂工序的处理内容与前面叙述的催化剂工序相同。图4是追加催化剂工序后的半导体衬底10的剖视图。通过追加催化剂工序，形成新的催化剂金属20。
接下来，在追加催化剂工序之后，通过无电解镀敷法，在半导体衬底的表面形成金属膜。将该工序称为镀敷工序。在镀敷工序中，通过无电解镀敷法，在半导体衬底的表面形成钯、金、银、铂、铜、镍、锡、钌、铑、铱、或者将它们组合而成的合金、或者它们中的任意者与硼、磷、钨中的任意者之间的合金等。图5是镀敷工序后的半导体衬底10的剖视图。在催化剂金属12、20之上，由金属或合金形成有金属膜30。这样在半导体衬底10的表面形成的金属膜30用作例如半导体装置的电极。本发明的实施方式1涉及的半导体装置的制造方法具有上述的工序。
根据实施方式1涉及的半导体装置的制造方法，通过氧化物去除工序将半导体衬底10之上的氧化物14去除，因此能够使催化剂金属12、20以及金属膜30与半导体衬底10的密接性变高。催化剂金属12、20(形成有催化剂金属的层)处、催化剂金属12、20与半导体衬底10的界面处的含氧量优选为1～10[atom％]。为了取得氧与催化剂金属结合而稳定化、抑制催化剂金属向半导体衬底的扩散的效果，含氧量设为大于或等于1[atom％]。为了使催化剂金属及镀膜与半导体衬底的密接性变高，含氧量设为小于或等于10[atom％]。通过将上述各工序的处理时间最优化，能够将含氧量设为1～10[atom％]。
刚完成氧化物去除工序后的半导体衬底的表面处于与刚完成催化剂工序后的半导体衬底的表面相比反应性(活性)高且凹凸大(表面积大)的状态。因此，在氧化物去除工序之后，通过实施追加催化剂工序，能够在半导体衬底的表面析出充分的量的催化剂金属。即，在追加催化剂工序中，能够对在催化剂工序中未被赋予催化剂金属的部分赋予催化剂金属。由此，能够在半导体衬底均匀地形成催化剂金属，因此镀敷生长稳定，能够形成形态良好、无未生长部的均匀的金属膜30。
催化剂金属12、20的膜厚优选为1～200[nm]。如果催化剂金属厚度薄于1[nm]，则无电解镀敷生长不稳定，如果厚于200[nm]，则不能确保金属膜30与半导体衬底10的密接性。如果在半导体衬底面内无波动地形成膜厚为1～200[nm]的催化剂金属12、20，则即使催化剂金属的厚度存在波动，或者催化剂金属以岛状存在，也能够稳定地形成密接性高的金属膜。
图6是利用不包含氢氟酸类溶液的催化剂金属溶液赋予催化剂金属后的硅衬底的XPS谱。关于不包含氢氟酸类溶液的催化剂金属溶液，具体地说，是指以钯离子为0.9[mmol/L]的方式调配的催化剂金属溶液。图7是利用包含氢氟酸类溶液的催化剂金属溶液赋予催化剂金属后的硅衬底的XPS谱。关于包含氢氟酸类溶液的催化剂金属溶液，具体地说，是指调配为氢氟酸5[w％]、氟化铵21[w％]、钯离子0.9[mmol/L]的催化剂金属溶液。
通过图6、7的对比可知，与使用了包含氢氟酸类溶液的催化剂金属溶液的情况相比，使用了不包含氢氟酸类溶液的催化剂金属溶液能够析出更多的催化剂金属。另外，图6的情况下的钯组成为2.5[atom％]，与之相对地，图7的情况下的钯组成为1.1[atom％]。当钯组成为1.1[atom％]左右时，金属膜以岛状生长而产生未生长部。即，形态差。这样，如果在催化剂工序和追加催化剂工序所使用的催化剂金属溶液中包含氢氟酸类溶液，则催化剂金属的析出量变得不充分。因此，在催化剂工序和追加催化剂工序中，优选将半导体衬底浸渍于不包含氢氟酸类溶液的催化剂金属溶液。
本发明的实施方式1涉及的半导体装置的制造方法能够进行各种变形。例如，也可以在镀敷工序之前具有将在追加催化剂工序中形成于半导体衬底的表面处的氧化物去除的工序。通过在即将进行镀敷工序之前去除氧化物，从而易于将前面叙述的含氧量设为1～10[atom％]。
也可以在上述的各工序之间设置水洗工序。水洗方法优选通过例如溢流(overflow)或者快速冲洗而实施10秒钟～10分钟左右。这些变形也能够适当应用于下面的实施方式涉及的半导体装置的制造方法和半导体装置。此外，下面的实施方式涉及的半导体装置的制造方法和半导体装置与实施方式1的共通点多，因此以与实施方式1的不同点为中心进行说明。
实施方式2.
在本发明的实施方式2涉及的半导体装置的制造方法中，在追加催化剂工序之后、镀敷工序之前，实施大于或等于1次追加处理。追加处理是指将半导体衬底的表面的氧化物去除、然后在半导体衬底的表面析出催化剂金属的处理。在追加处理中，通过与氧化物去除工序相同的方法去除氧化物，通过与催化剂工序相同的方法析出催化剂金属。图8是追加处理后的半导体衬底的剖视图。通过进行追加处理，能够析出大量的催化剂金属50。在追加处理之后进入至镀敷工序，如图9所示，形成金属膜52。
如果在追加处理中将氧化物去除，则半导体衬底的表面由被赋予有催化剂金属的部分和露出表面的部分(露出部分)构成。然后，如果试图在露出部分析出催化剂金属，则在露出部分形成催化剂金属和氧化物这两者。因此，通过进行大于或等于1次追加处理，能够赋予大量的催化剂金属。另外，随着追加处理的次数的增加，氧化物的量不断减少，催化剂金属的量不断增加。但是，如果使追加处理的次数过多，则会在既存的催化剂金属之上析出新的催化剂金属，催化剂金属厚度的均匀性变差，因此需要选择适当的次数。
图10是在实施了2次追加处理之后、实施了与氧化物去除工序相同的处理后的硅衬底表面的XPS谱。在该样品的制作时，催化剂金属溶液的钯离子调配为0.9[mmol/L]。另外，在去除氧化物时，使用氟化氢和氟化铵的混合溶液，在各工序之间设置有利用纯水进行的水洗工序。此外，所使用的各溶液是在大气环境中保管的，未进行溶解氧脱除处理。
如果将图10的波形与无追加处理的情况下的图6的波形进行对比，则可知通过实施追加处理而增加了钯的析出量。在图10的情况下，钯组成为7.5[atom％]，因此可知析出了大量的钯。如果针对该样品进行无电解镀镍，则能够形成形态良好的密接性高的金属膜。图11是针对无电解镍镀层形成后的样品的XPS深度分析结果。在镀镍膜与硅的界面及其周边，存在钯催化剂金属层。该钯催化剂金属层之中的氧组成低，为5[atom％]左右。
如上所述(图10的相关部分)，也可以在追加处理之后、镀敷工序之前，具有将半导体衬底的表面的氧化物去除的工序。另外，也可以在追加处理之后立即进入至镀敷工序。
实施方式3.
在本发明的实施方式3涉及的半导体装置的制造方法中，在催化剂工序之后、氧化物去除工序之前，具有形成催化剂金属与半导体衬底的固溶体的工序。该工序例如是将半导体衬底在20℃～250℃的氮气气氛中保持1分钟～10分钟。或者，也可以是将半导体衬底在20℃～100℃左右的纯水中浸渍1分钟～10分钟左右。在半导体衬底为GaAs或者Si、催化剂金属为钯的情况下，仅通过将半导体衬底浸渍于20℃的纯水，就能够形成固溶体。用于形成固溶体的条件根据催化剂金属和半导体衬底的材料而改变。
如果在析出催化剂金属之后实施去除氧化物的工序，则会由所使用的酸溶液将催化剂金属溶解。例如，钯会被盐酸或者硝酸溶解。因此，在本发明的实施方式3中，在形成催化剂金属与半导体衬底的固溶体之后，实施氧化物去除工序。在通过湿法工艺去除氧化物的情况下，由于固溶体在酸处理中难以溶解，因此能够防止催化剂金属溶解。另外，在通过干法工艺去除氧化物的情况下，由于固溶体的蚀刻速率通常比单体金属的蚀刻速率低，因此能够抑制催化剂金属的消失量。另外，通过形成固溶体，能够提高催化剂金属与半导体衬底的密接性。
图12、13是针对在硅衬底析出钯(Pd)后的样品示出通过XPS深度分析对Si2p轨道的峰值偏移进行解析后的结果的图。钯通过蒸镀法而赋予有5[nm]左右。图12是刚完成钯析出后得到的波形，图13是在氮气气氛中对该样品实施250℃的退火1个小时后得到的波形。在图12、13中，样品表面侧的峰值相对于样品衬底侧的峰值发生了偏移(峰值偏移)。这表示钯与硅形成了固溶体。另外，从图12可知，在刚析出钯之后也形成了固溶体。
图14、15是针对在硅衬底析出铂(Pt)后的样品示出通过XPS深度分析对Si2p轨道的峰值偏移进行解析后的结果的图。样品的处理条件与上述(图12、图13)的情况相同。对于该样品，也观察到了峰值偏移，因此可知铂与硅形成了固溶体。
图16、17是针对在硅衬底析出金(Au)后的样品示出通过XPS深度分析对Si2p轨道的峰值偏移进行解析后的结果的图。样品的处理条件与上述(图12、图13)的情况相同。对于该样品，未观察到峰值偏移。即，在衬底侧的物质与表面侧的物质之间未观察到混合。因此，金与硅没有形成固溶体。
图18、19是针对在硅衬底析出镍(Ni)后的样品示出通过XPS深度分析对Si2p轨道的峰值偏移进行解析后的结果的图。样品的处理条件与上述(图12、图13)的情况相同。对于该样品，也观察到了峰值偏移，因此可知镍与硅形成了固溶体。
图20、21是针对在硅衬底析出钴(Co)后的样品示出通过XPS深度分析对Si2p轨道的峰值偏移进行解析后的结果的图。样品的处理条件与上述(图12、图13)的情况相同。对于该样品，也观察到了峰值偏移，因此可知钴与硅形成了固溶体。
从这些实验可知，能够形成除了Au以外的催化剂金属与半导体衬底(硅)的固溶体。因此，在半导体衬底的材料为Si的情况下，作为催化剂金属，优选使用Pd、Pt、Ni、Co中的任意一者或者多者。
基于与一边参照图12－21一边说明的实验相同的要领，对容易与由碳化硅(SiC)形成的半导体衬底形成固溶体的催化剂金属进行了调查。其结果，可知在半导体衬底的材料为SiC的情况下，作为催化剂金属，如果使用Pd、Au、Ni、Co中的任意一者或者多者，则能够形成半导体衬底与催化剂金属的固溶体。图22是针对各种半导体衬底和催化剂金属的组合示出是否能够形成固溶体的表。
另外，根据图12－21的实验结果，即使没有对样品实施退火也形成了固溶体。然而，为了促进固溶体的形成，优选在催化剂工序之后、氧化物去除工序之前，设置形成催化剂金属与半导体衬底的固溶体的工序。此外，关于为了取得图12－21的实验结果所使用的样品，由于为了提高表面灵敏度而将催化剂金属设得极薄(5nm左右)，因此不适合固溶体的形成量的定量观察。
实施方式4.
为了在镀敷工序中稳定地形成镀膜(金属膜)，需要在催化剂工序等将催化剂金属赋予至半导体衬底的工序中形成大量的催化剂金属的核。通过形成大量的催化剂金属的核，能够使催化剂金属在半导体衬底表面均匀地分布。
然而，对于温度高于25℃的催化剂金属溶液，即使将半导体衬底浸渍于其中，也是促进催化剂的表面扩散，没有推进核的形成。另一方面，对于温度低于5℃的催化剂金属溶液，即使将半导体衬底浸渍于其中，也不会在衬底之上析出催化剂金属。因此，在本发明的实施方式4涉及的半导体装置的制造方法中，在催化剂工序和追加催化剂工序中，将半导体衬底浸渍于大于或等于5℃且小于或等于25℃的催化剂金属溶液。由此，能够形成大量的催化剂金属的核。
图23是将半导体衬底浸渍于30℃的催化剂金属溶液之后的半导体衬底表面的SEM图像。图24是将半导体衬底浸渍于22℃的催化剂金属溶液之后的半导体衬底表面的SEM图像。图23、24所示的样品的半导体衬底由硅形成。另外，这些样品是实施与催化剂工序、氧化物去除工序、追加催化剂工序、两次追加处理、以及氧化物去除工序相同的处理而形成的。即，无论哪个样品均赋予了4次催化剂。催化剂金属溶液的钯离子统一为0.9[mmol/L]。图23的样品是在30℃的催化剂金属溶液中赋予了4次催化剂，图24的样品是在22℃的催化剂金属溶液中赋予了4次催化剂。此外，在去除氧化物时，使用氟化氢和氟化铵的混合溶液，在各工序之间设置有利用纯水进行的水洗工序。
在图23和图24中，在表面出现的白色粒状物体为钯催化剂的核。在图23中核密度为4E+9个/cm2个，但在图24中核密度为1E+10个/cm2。因此可知，为了大量地形成催化剂金属的核，与将催化剂金属溶液的温度设为30℃相比，优选设为22℃。
此外，也可以将上述的各实施方式涉及的半导体装置的制造方法的特征适当进行组合。
标号的说明
10半导体衬底，10a表面，12、16、20催化剂金属，14氧化物，30金属膜，50催化剂金属，52金属膜。

Claims (13)

1.一种半导体装置的制造方法，其特征在于，具有下述工序：
催化剂工序，在半导体衬底的表面析出催化剂金属；
氧化物去除工序，将在所述催化剂工序中形成于所述半导体衬底的表面处的氧化物去除；
追加催化剂工序，在通过所述氧化物去除工序而露出的所述半导体衬底的表面处析出催化剂金属；以及
镀敷工序，在所述追加催化剂工序之后，通过无电解镀敷法，在所述半导体衬底的表面形成金属膜。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述镀敷工序之前，具有将在所述追加催化剂工序中形成于所述半导体衬底的表面处的氧化物去除的工序。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述追加催化剂工序之后、所述镀敷工序之前，实施大于或等于1次追加处理，该追加处理是指，将所述半导体衬底的表面的氧化物去除，然后在所述半导体衬底的表面析出催化剂金属。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
在所述追加处理之后、所述镀敷工序之前，具有将所述半导体衬底的表面的氧化物去除的工序。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
在所述催化剂工序之后、所述氧化物去除工序之前，具有形成所述催化剂金属与所述半导体衬底的固溶体的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述半导体衬底的材料为Si，
作为所述催化剂金属，使用Pd、Pt、Ni、Co中的任意一者或者多者。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述半导体衬底的材料为SiC，
作为所述催化剂金属，使用Pd、Au、Ni、Co中的任意一者或者多者。
8.根据权利要求1至7中任一项所述的半导体装置的制造方法，其特征在于，
在所述催化剂工序和所述追加催化剂工序中，将所述半导体衬底浸渍于不包含氢氟酸类溶液的催化剂金属溶液。
9.根据权利要求1至8中任一项所述的半导体装置的制造方法，其特征在于，
将氢氟酸类溶液用于所述氧化物的去除。
10.根据权利要求1至9中任一项所述的半导体装置的制造方法，其特征在于，
在所述催化剂工序和所述追加催化剂工序中，将所述半导体衬底浸渍于大于或等于5℃且小于或等于25℃的催化剂金属溶液。
11.一种半导体装置，其特征在于，具有：
半导体衬底；
催化剂金属，其形成于所述半导体衬底之上；以及
金属膜，其在所述催化剂金属之上由金属或者合金形成，
所述催化剂金属的厚度为1～200nm，
在所述催化剂金属处、在所述催化剂金属与所述半导体衬底的界面处含有1～10atom％的氧。
12.根据权利要求11所述的半导体装置，其特征在于，
所述半导体衬底的材料为Si，
所述催化剂金属由Pd、Pt、Ni、Co中的任意一者或者多者而形成。
13.根据权利要求11所述的半导体装置，其特征在于，
所述半导体衬底的材料为SiC，
所述催化剂金属由Pd、Au、Ni、Co中的任意一者或者多者而形成。
CN201480081636.1A 2014-08-28 2014-08-28 半导体装置的制造方法、半导体装置 Active CN106663615B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/072528 WO2016031004A1 (ja) 2014-08-28 2014-08-28 半導体装置の製造方法、半導体装置

Publications (2)

Publication Number Publication Date
CN106663615A true CN106663615A (zh) 2017-05-10
CN106663615B CN106663615B (zh) 2019-08-27

Family

ID=55398943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480081636.1A Active CN106663615B (zh) 2014-08-28 2014-08-28 半导体装置的制造方法、半导体装置

Country Status (7)

Country Link
US (1) US9922836B2 (zh)
EP (1) EP3188218B1 (zh)
JP (1) JP6142964B2 (zh)
KR (1) KR101921845B1 (zh)
CN (1) CN106663615B (zh)
TW (2) TWI545227B (zh)
WO (1) WO2016031004A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7162336B2 (ja) * 2017-10-20 2022-10-28 国立大学法人東北大学 ナノ粒子およびナノ粒子の製造方法
KR102021571B1 (ko) * 2018-05-14 2019-09-16 재단법인대구경북과학기술원 산소 제거를 위한 전처리를 수행한 유연 기판을 포함하는 유연 박막 태양전지 및 이의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019892A1 (en) * 2000-02-18 2001-09-06 Naoki Komai Process for fabricating a semiconductor device
JP2001335952A (ja) * 2000-05-31 2001-12-07 Rikogaku Shinkokai 無電解めっき方法、並びに、配線装置およびその製造方法
CN1565047A (zh) * 2002-06-25 2005-01-12 索尼株式会社 半导体器件的制造方法
CN101035414A (zh) * 2006-03-10 2007-09-12 精工爱普生株式会社 布线基板的制造方法
US20080057202A1 (en) * 2006-08-31 2008-03-06 Taiwan Tft Lcd Association Method of fabricating metal line by wet process
CN103789764A (zh) * 2012-10-30 2014-05-14 三菱电机株式会社 半导体元件的制造方法、半导体元件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5261475A (en) 1975-11-17 1977-05-20 Hitachi Ltd Production of silicon crystal film
JPS5242073A (en) * 1976-07-17 1977-04-01 Sanken Electric Co Ltd Process for producing of semiconductor device
JP2937817B2 (ja) 1995-08-01 1999-08-23 松下電子工業株式会社 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
JP3340648B2 (ja) 1997-04-17 2002-11-05 株式会社日立製作所 半導体装置の電極形成方法
US20020074242A1 (en) * 2000-10-13 2002-06-20 Shipley Company, L.L.C. Seed layer recovery
JP4101705B2 (ja) * 2003-06-18 2008-06-18 三菱伸銅株式会社 金属層形成方法
JP4081576B2 (ja) * 2003-06-18 2008-04-30 上村工業株式会社 無電解めっき皮膜の形成方法、それに用いる置換触媒溶液、並びにプリント配線基板及び放熱めっき部材
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
JP4559818B2 (ja) * 2004-04-30 2010-10-13 アルプス電気株式会社 シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法
JP5079396B2 (ja) * 2007-03-30 2012-11-21 富士フイルム株式会社 導電性物質吸着性樹脂フイルム、導電性物質吸着性樹脂フイルムの製造方法、それを用いた金属層付き樹脂フイルム、及び、金属層付き樹脂フイルムの製造方法
EP2261396B1 (en) 2008-03-07 2013-05-29 Japan Science and Technology Agency Compound material, method of producing the same and apparatus for producing the same
KR20090102464A (ko) * 2008-03-26 2009-09-30 재단법인서울대학교산학협력재단 무전해 도금용액 및 이를 이용한 도금 방법
JP6441025B2 (ja) * 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019892A1 (en) * 2000-02-18 2001-09-06 Naoki Komai Process for fabricating a semiconductor device
JP2001335952A (ja) * 2000-05-31 2001-12-07 Rikogaku Shinkokai 無電解めっき方法、並びに、配線装置およびその製造方法
CN1565047A (zh) * 2002-06-25 2005-01-12 索尼株式会社 半导体器件的制造方法
CN101035414A (zh) * 2006-03-10 2007-09-12 精工爱普生株式会社 布线基板的制造方法
US20080057202A1 (en) * 2006-08-31 2008-03-06 Taiwan Tft Lcd Association Method of fabricating metal line by wet process
CN103789764A (zh) * 2012-10-30 2014-05-14 三菱电机株式会社 半导体元件的制造方法、半导体元件

Also Published As

Publication number Publication date
US20170154777A1 (en) 2017-06-01
US9922836B2 (en) 2018-03-20
TWI638065B (zh) 2018-10-11
TW201608056A (zh) 2016-03-01
KR20170036071A (ko) 2017-03-31
JPWO2016031004A1 (ja) 2017-04-27
KR101921845B1 (ko) 2018-11-23
CN106663615B (zh) 2019-08-27
WO2016031004A1 (ja) 2016-03-03
EP3188218A4 (en) 2018-05-09
EP3188218B1 (en) 2019-05-01
TWI545227B (zh) 2016-08-11
TW201625813A (zh) 2016-07-16
EP3188218A1 (en) 2017-07-05
JP6142964B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
JP5649322B2 (ja) 半導体装置および半導体装置の製造方法
US10304730B2 (en) Semiconductor device having a Pd-containing adhesion layer
TWI431153B (zh) 以無電解鍍覆方法形成有金屬薄膜之鍍覆物及其製造方法
Brahiti et al. Metal-assisted electroless etching of silicon in aqueous NH4HF2 solution
TW201542873A (zh) 連續鉑層之無電沉積
JP2018018965A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
CN106663615B (zh) 半导体装置的制造方法、半导体装置
JP2005336600A (ja) シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法
JP2007317600A (ja) 貴金属めっきを有する金属製部材およびその製造方法
TWI606760B (zh) Circuit board processing method and printed circuit board manufactured by the method
JP2016165675A5 (zh)
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
TWI544109B (zh) 利用浸鍍的金剛石附著方法及利用於此的金剛石附著裝置
US7166543B2 (en) Methods for forming an enriched metal oxide surface for use in a semiconductor device
EP3862463A1 (en) Heteroepitaxial structure and method for producing same, metal layered product containing heteroepitaxial structure and method for producing same, and nanogap electrode and method for producing nanogap electrode
DE102015108513A1 (de) Reduzierte Titan Hinterschneidung im Ätzprozess
JP2011208227A (ja) 半導体ウエハ上への無電解めっきの前処理液、無電解めっき方法、及び半導体装置
JP5772133B2 (ja) 湿式エッチング方法
JP6246956B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
Pham et al. Galvanic displacement of gallium arsenide surface: a simple and low-cost method to deposit metal nanoparticles and films
Djokić Galvanic Deposition of Copper, Silver and Gold on Silicon Surfaces from Fluoride Free Aqueous Solutions
JP4523234B2 (ja) 燃料電池用セパレータ
Hu et al. Effect of Electrolyte Composition on Cu Stripping of Pt Contact Pins in Semiconductor Cu Electroplating Process
JP3767694B2 (ja) 半導体基板の洗浄方法
JP2018009229A (ja) 還元用薬液の処理方法、プリント配線板に用いる銅箔の処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant