CN1565047A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1565047A
CN1565047A CNA038011697A CN03801169A CN1565047A CN 1565047 A CN1565047 A CN 1565047A CN A038011697 A CNA038011697 A CN A038011697A CN 03801169 A CN03801169 A CN 03801169A CN 1565047 A CN1565047 A CN 1565047A
Authority
CN
China
Prior art keywords
wiring
semiconductor device
film
copper
catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038011697A
Other languages
English (en)
Inventor
濑川雄司
野上毅
堀越浩
驹井尚纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1565047A publication Critical patent/CN1565047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1827—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment only one step pretreatment
    • C23C18/1831—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供了一种半导体器件的制造方法，用于实现适合于提高其操作速度并且质量和可靠性都高的半导体器件。半导体器件的制造方法为包括具有防止铜扩散功能并形成在含铜的金属布线上的阻挡膜(7)的半导体器件的制造方法，该方法包括以下步骤：使用含添加的催化剂金属(10)的电镀液进行电镀由此形成含催化剂金属(10)的金属布线(2)；以及使用在金属布线(2)的表面上暴露的催化剂金属(10)作为催化剂进行无电镀，由此在金属布线(2)上形成具有防止铜扩散功能的阻挡膜(7)。

Description

半导体器件的制造方法
技术领域
本发明涉及包括含铜金属布线的半导体器件的制造方法，特别涉及可以防止铜扩散到层间绝缘膜或类似物内的半导体器件的制造方法。
背景技术
通常，铝基合金用做形成在半导体晶片上的高密度集成电路的细微布线材料。然而，为了增强半导体器件的操作速度，需要使用比铝基合金的电阻率低的材料作为布线材料，铜、银等优选用做这种低电阻率材料。特别是期望铜作为下一代材料，是由于它具有1.8μΩcm的低电阻率，因此有利地提高了半导体器件的操作速度，并且它的电迁移电阻比铝基合金高约一个数量级。
使用铜形成布线时，通常使用所谓的金属镶嵌(Damascene)工艺，是由于难以进行铜的干蚀刻。工艺包括首先在例如氧化硅形成的层间绝缘膜中形成槽，用布线材料(铜)填充槽，以及通过化学机械抛光(下文称做CMP)除去过量的布线材料，由此形成布线。此外，现已知双金属镶嵌工艺包括以下步骤：形成接触孔(过孔)和布线槽(沟槽)，然后用布线材料整个填充这些槽，以及通过CMP除去过量的材料。
同时，铜布线通常用在多层结构形式中。此时，为了防止铜扩散到层间绝缘膜内，在形成布线之前，形成由氮化硅、碳化硅或类似物组成的阻挡膜。
然而，由于紧接CMP之后铜布线表面上不存在阻挡膜，因此在形成上层布线之前形成起铜扩散防止层作用的阻挡膜。此时，由于甚至在约150℃的低温下铜容易在含氧气氛中氧化，因此通常使用氮化硅膜(SiN)、碳化硅膜(SiC)或类似物作为阻挡层。
这里应该指出氮化硅膜(SiN)和碳化硅膜(SiC)的相对介电常数高于氧化硅(SiO2)的，导致了包含铜布线的半导体器件的有效介电常数将变高的问题，半导体的RC延迟(由电阻和电容造成的布线延迟)变高，构成阻挡膜的SiN或SiC与铜之间的界面处的电迁移电阻将变弱。
鉴于以上问题，US专利No.5695810(USE OF COBALT TUNGSTENPHOSPHITE AS A BARRIER MATERIAL FOR COPPER METALLIZATION)现已提出CMP之后在铜布线表面上形成CoWP膜作为防止铜扩散、提高RC延迟以及电迁移电阻优异的材料。此外，CoWP具有通过无电镀将它的膜仅选择性地形成在铜布线上的特性。
使用CoWP作为阻挡膜的常规半导体器件显示在图21中。半导体器件包括含铜金属布线，在其上形成有由CoWP组成的阻挡膜，并具有铜扩散阻挡功能。半导体器件具有以下构成：其中在初始提供有如晶体管的器件(未示出)的衬底101上，作为含铜金属化布线(下文称做Cu布线)的下层布线102a和102b用于填充提供在绝缘层103a中的槽。绝缘层103a例如由SiOC形成，例如TaN形成的阻挡金属膜104a形成在下层布线102a，102b和绝缘层103a之间，此外，例如由SiC形成的蚀刻终止层105形成在衬底101和绝缘层103a之间，用于防止Cu从下层布线102a，102b扩散到衬底101内。此外，绝缘膜103b提供在下层布线102a，102b以及绝缘层103a上，用于防止铜扩散的SiN膜提供在两者之间。绝缘膜103b例如由SiO2形成。
此外，绝缘膜103c形成在绝缘膜103b上，用于防止铜扩散的SiN膜提供在两者之间，作为含铜金属布线的上层布线106a和106b形成在提供于绝缘层103b和绝缘层103c中的槽内，例如由TaN组成的阻挡膜104b提供在两者之间。由CoWP组成并具有防止铜扩散功能的阻挡膜108形成在上层布线106a和106b上，即没有被阻挡金属膜104b覆盖的表面上，即图21中上层布线106a和106b的上表面上，用钯(Pd)替换层107提供在两者之间。
要制造以上提到的半导体器件，具有CoWP的无电镀施加在铜布线上，以形成阻挡层。现在，简要介绍通过无电镀在铜布线上形成CoWP膜的方法和原理。为了通过无电镀方法在铜布线上选择性地形成CoWP膜，需要开始无电镀的催化剂层。铜的催化活性低，因此不能作为淀积CoWP的足够催化剂。因此通常，一种方法就是通过置换电镀在铜表面上初始地形成钯(Pd)的催化金属层或类似物。
置换电镀利用了不同金属之间的电离倾向差异。由于Cu电化学地较贱金属(baser)于Pd，当Cu浸没在例如PdCl2的HCl溶液中时，随着Cu的溶解释放出的电子被转移到Pd的离子上，Pd为溶液中的贵金属，导致在为较贱金属的Cu表面上形成Pd膜。由于Pd置换没有发生在必须不是金属的绝缘膜的表面上，因此催化活性层仅形成在Cu上。随后，无电镀反应仅开始于Cu布线上，Pd层作为催化剂层，导致形成由CoWP形成的阻挡金属层。
然而，以上提到的方法具有以下问题：当通过Pd置换电镀催化活性层形成在Cu表面上时，通过蚀刻损坏了Cu布线。特别是，沿Cu晶粒在Cu中局部地形成了孔，在蚀刻进行得很快的位置处，Cu布线会被损伤到使线断裂的程度。由此，在Cu布线被严重地损坏的位置处，Cu布线的电阻增加例如多达30％。此外，通过形成CoWP膜，难以填充在Cu晶粒之间产生的孔。由此，即使形成CoWP之后，空隙留在Cu布线之中，从空隙开始，电迁移电阻将快速地变坏。
考虑到现有技术中以上提到的情况设计了本发明。因此，本发明的一个目的是提供一种半导体器件的制造方法，用于实现适合于提高其操作速度并且质量和可靠性都高的半导体器件。
发明的公开
为了得到以上目的，根据本发明，提供一种半导体器件的制造方法，半导体器件包括具有防止铜扩散功能并形成在金属布线上的阻挡膜，该方法包括以下步骤：使用含添加的催化剂金属的电镀液进行电镀由此形成含催化剂金属的金属布线；以及使用在金属布线的表面上暴露的催化剂金属作为催化剂进行无电镀，由此在金属布线上形成具有防止铜扩散功能的阻挡膜。
通常，为了通过无电镀法在含铜金属布线上形成阻挡膜，需要使用为高效催化金属的Pd或类似物使金属布线层的表面经受催化活性处理。具体地，例如需要使含铜金属布线的表面经受Pd置换电镀，由此用Pd代替铜形成催化活性层，此后在催化活性层中使用Pd进行无电镀作为催化剂的核。
然而在根据本发明半导体器件的制造方法中，形成含铜金属布线时，催化剂金属初始地含在金属布线中，以及使用在金属布线的表面上露出的催化剂金属进行无电镀(electroless plating)，含在金属布线中的催化剂金属作为催化剂核，由此在金属布线上形成了具有防止铜扩散功能的阻挡膜。
更具体地，在根据本发明的半导体器件的制造方法中，将催化剂金属初始地添加到电镀液用于电镀，以便通过电镀形成含铜金属布线。催化剂金属起催化剂作用使无电镀反应开始形成阻挡膜。然后使用添加了含有催化剂金属的电镀液进行电镀，由此可以形成含催化剂金属的金属布线。也就是，可能形成催化剂金属分布在金属布线内以及金属布线表面上的金属布线。
然后，根据需要进行除去不需要的部分并平面化处理，通过使用在金属布线的表面上露出的催化剂金属作为催化剂的无电镀形成阻挡膜，以催化剂金属作为催化剂开始无电镀反应时，由于自动的催化反应无电镀反应继续，由此阻挡膜形成在金属布线上。
这里，催化剂金属仅暴露在金属布线的表面上，并且仅在存在催化剂金属的位置处进行无电镀。因此，阻挡膜可以选择性地仅形成在金属布线上。
在以上介绍的方法中，使用含初始添加的催化剂金属的电镀液通过电镀形成金属布线，由此在无电镀中作为催化剂的催化剂金属分布在金属布线内以及金属布线的表面。这使其可以得到与常规制造方法中进行催化活性处理时相同的效果。
因此，在本发明中，常规的制造方法中必须的催化活性处理步骤已不必要，通过简化的制造步骤可以有效地形成阻挡膜，可以低成本地制造高质量的半导体器件，其中可以可靠地防止铜原子扩散到层间绝缘膜内。
此外，在根据本发明的半导体器件的制造方法中，由于如上所述没有进行催化剂活性步骤，因此金属布线自身没有被蚀刻。具体地，金属布线没有产生由蚀刻造成在金属布线中的孔，并且没有由蚀刻造成的损伤，例如产生线断裂。因此，可以制造高质量的半导体器件，同时避免了由蚀刻金属布线引起的半导体器件制造的问题，例如布线电阻升高和电迁移电阻变坏。
此外，在根据本发明制造半导体器件的方法中，没有进行催化剂活性步骤，因此避免了在常规的制造方法中层间绝缘膜上有吸附的或剩余的催化剂金属。由此，阻挡膜没有形成在层间绝缘膜上，因此可以增强形成阻挡膜时的膜形成的选择性，并且制造了高质量的半导体器件。
附图简介
图1示出了通过采用本发明制造的半导体器件的结构的一个例子的垂直剖面图。
图2是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图3是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图4是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图5是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图6是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图7是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图8是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图9是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图10是为说明根据本发明的半导体器件的制造方法的垂直剖面图。
图11示出了通过采用本发明已形成了下层布线状况的垂直剖面图。
图12示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图13示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图14示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图15示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图16示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图17示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图18示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图19示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图20示出了在本发明应用于双金属镶嵌工艺时半导体器件的制造方法的垂直剖面图。
图21示出了根据有关技术的半导体器件的结构的一个例子的垂直剖面图。
实施本发明的最佳方式
现在参考附图详细地介绍根据本发明的半导体器件的制造方法。本发明不限于以下说明，可以在本发明的要点范围内进行多种修改。首先，介绍本发明应用于单层布线时的情况。在下面的附图中，为方便描述，缩小比例可能与实际的不同。
图1示出了通过采用本发明制造的半导体器件的基本部分的剖面图。半导体器件包括含铜金属布线，在其上形成具有防止铜扩散功能的阻挡膜。半导体器件具有以下结构：其中在初始提供有如晶体管的器件(未示出)的衬底1上，含铜金属布线(下文称做Cu布线)2填充在提供于层间绝缘膜3中的槽内。
层间绝缘膜3例如由SiOC、SiO2、SiLK、FLARE添加氟的氧化硅膜(FSG)或其它低介电常数绝缘膜组成。在Cu填充步骤通过电镀在Cu布线2和层间绝缘膜3之间形成具有防止铜扩散功能的阻挡金属膜4以及形成Cu膜时成为导电层的Cu籽晶层5。阻挡金属膜4例如由TaN、Ta、Ti、TiN、W、WXN或它们的叠层膜组成。
此外，在衬底1和层间绝缘膜3之间形成蚀刻终止层6，蚀刻终止层6例如由SiN、SiC或类似物组成。
此外，在半导体器件中，具有防止铜扩散功能的阻挡膜7形成在Cu布线2上，即在阻挡金属膜4没有覆盖的Cu布线2的表面上，即图1中的上表面上。这里，阻挡膜7由形成在Cu布线上的亚磷酸钴钨(CoWP)膜构成。在半导体器件中，采用亚磷酸钴钨(CoWP)构成的阻挡膜7，由亚磷酸钴钨(CoWP)构成的阻挡膜7充分地起防止铜扩散膜的作用，由此可靠地防止铜扩散到层间绝缘膜内。
此外，在半导体器件中，采用亚磷酸钴钨(CoWP)构成的阻挡膜7，可以避免由于防止铜扩散膜自身的高介电常数造成的在防止铜扩散膜和铜之间界面处电迁移电阻变弱的问题以及RC延迟变大的问题，当SiN或类似物用做阻挡膜7的材料，即防止铜扩散膜时会发生这些问题。即，使用亚磷酸钴钨(CoWP)作为阻挡膜7，实现了防止铜扩散性质优异并且具有优良的电迁移电阻并且抑制了RC延迟的半导体器件。
以上半导体器件可以如下制造。首先，如图2所示，通过CVD(化学汽相淀积)工艺如SiC和SiN的材料淀积在衬底1上，形成了蚀刻终止层6。具体地，例如，使用甲硅烷(SiH4)、NH3以及N2的混合气体作为源气进行CVD工艺，形成膜厚度50nm的SiN膜。
接下来，如图3所示，随着蚀刻终止层6不断地形成，使用例如四乙氧(基)硅烷(TEOS)和O2的混合气体作为源材料气体通过CVD工艺，由SiO2构成的层间绝缘膜3形成在蚀刻终止层6的整个表面上。在相同室中在形成蚀刻终止层6的前一步骤可以继续进行形成层间绝缘膜3。此外，层间绝缘膜3的材料不限于SiO2，可以是如SiOC等的公知氧化物或者可以是如低介电常数材料的有机材料。
随后，如图4所示，通过光刻和干蚀刻在层间绝缘膜3中构图用于形成布线的槽8。例如，可以在下面的蚀刻条件下进行蚀刻层间绝缘膜3。
<用于层间绝缘膜3的蚀刻条件>
使用的气体：CHF3/CF4/Ar＝30/60/800sccm
压力：200Pa
衬底温度：25℃
接下来，如图5所示，通过PVD(物理汽相淀积)工艺形成例如TaN构成的阻挡金属膜4，用于防止Cu扩散到层间绝缘膜3内。阻挡金属膜4的材料不限于TaN；对Cu阻挡性质优异的材料例如Ta、Ti、TiN、W、WN或它们的叠层膜及类似物可以用做阻挡金属膜4的材料。
随后，如图6所示，通过PVD工艺在阻挡金属膜4上形成Cu籽晶层5。在随后的Cu填充步骤中通过电镀形成Cu膜时Cu籽晶层5成为导电层。不必通过PVD工艺实行形成阻挡金属膜4和Cu籽晶层5，而是通过CVD工艺进行。
膜厚度取决于设计规则。然而，优选阻挡金属膜4的膜厚度不超过50nm，Cu籽晶层5的膜厚度不超过200nm。因此，例如由TaN构成的阻挡金属膜4可以形成20nm的膜厚度，膜厚度150nm的Cu籽晶层5可以形成在阻挡金属膜4上。下面给出了在这种情况下用于阻挡金属膜4的一组PVD膜形成条件的一个例子。
<用于阻挡金属膜4的PVD膜形成条件>
DC功率：1kW
工艺气体：Ar＝50sccm
AC晶片偏置功率：350W
此外，下面给出了用于Cu籽晶层5的一组PVD膜形成条件的一个例子。
<用于Cu籽晶层5的PVD膜形成条件>
DC功率：12kW
压力：0.2Pa
膜形成温度：100℃
接下来，如图7所示，通过Cu电镀形成Cu膜9，以用Cu9填充槽8。此时，作为催化剂金属10a的Pd初始地添加到Cu电镀液用于Cu电镀。催化剂金属10a是以后将介绍的形成阻挡层7时开始无电镀反应的催化剂。然后，以用Cu9填充槽8的方式，使用含添加的如Pd的催化剂金属10a的Cu电镀液通过Cu电镀形成Cu膜9，由此可以形成含催化剂金属10a的Cu布线2。具体地，可以形成Cu布线2以使催化剂金属10a随机地分布在Cu布线2内以及Cu布线2的表面。
在制造半导体器件的常规方法中，为了在Cu布线2上形成阻挡膜7，必须使用Pd或类似物的高效的催化金属使Cu布线2的表面经受催化活性处理。具体地，例如需要通过Pd置换电镀用Pd置换Cu布线2的表面，由此在Cu布线2的表面上形成催化活性层，然后使用Pd的催化活性层作为催化剂的核进行无电镀。
另一方面，在根据本发明的半导体器件的制造方法中，如上所述，通过进行Cu电镀同时使用初始添加其上的含催化剂金属10a的Cu电镀液形成含催化剂金属10a的Cu布线2。即，作为催化剂用于开始无电镀反应的催化剂金属10a可以分布在Cu布线2内以及Cu布线2的表面。
这可以得到与在常规制造方法中应用催化活化处理时相同的效果，使得对常规的制造方法所必须的催化活性处理已不必要。因此，在根据本发明的半导体器件的制造方法中，通过简化制造步骤，可以有效地形成阻挡膜7，并低成本地制造可靠地防止铜原子扩散到层间绝缘膜内的高质量的半导体器件。
此外，在根据本发明的半导体器件的制造方法中，形成阻挡层7时没有蚀刻Cu布线2，是由于没有进行催化活化步骤。此外，在根据本发明的半导体器件的制造方法中，不存在催化活化步骤可确保Cu布线2没有产生蚀刻造成的Cu布线2中的孔并且没有由蚀刻造成的损伤，例如产生线断裂。因此，避免了由蚀刻Cu布线2造成的布线电阻升高、电迁移电阻变差等。因此，可以制造不会发生由蚀刻Cu布线2造成的半导体器件故障的高质量半导体器件。
而且，在根据本发明的半导体器件的制造方法中，没有进行催化活化步骤，因此，避免了如在常规的制造方法中可见的在层间绝缘膜3上有吸附的或剩余的催化剂金属。由此，避免了阻挡膜形成在层间绝缘膜3上，因此可以增强在形成以后介绍的阻挡膜7时的膜形成的选择性。这是由于无电镀工艺仅在存在催化剂金属10的位置处进行，在根据本发明的半导体器件的制造方法中，催化剂金属10a仅选择性地设置在Cu布线2上。
此外，由于基于硫酸铜的电镀液通常用做Cu电镀，其中例如Pd用做催化剂金属，添加以上提到的催化剂金属的方法优选包括将硫酸钯添加到Cu电镀液。然而当硫酸钯仅添加到Cu电镀液中时，通过Cu电镀液中的水解产生Pd的氢氧化物，氢氧化物在Cu电镀液中迁移，导致了电镀液变色并致使电镀变得不稳定。
鉴于以上问题，在本发明中，优选将络合物形式的催化剂金属添加到Cu电镀液中。具体地，例如添加Pd作为催化剂金属时，在添加到Cu电镀液之前，Pd优选与柠檬酸或类似物络合。采用添加到Cu电镀液如此络合的Pd，避免了在Cu电镀液中由水解造成产生Pd的氢氧化物，由此不存在在Cu电镀中氢氧化物迁移的可能性。因此，可以防止由Pd的氢氧化物造成的镀液变色和电镀不稳定，可以获得稳定的高质量的Cu电镀。
此外，添加到Cu电镀液的催化剂金属不限于Pd；金(Au)、铂(Pt)、银(Ag)、铑(Rh)、钴(Co)、镍(Ni)等可以用做催化剂金属。同样将这些金属的任何一个作为催化剂金属添加到Cu电镀液时，在将它添加到Cu电镀液之前，优选用合适的络合剂络合金属，合适的络合剂例如柠檬酸、酒石酸以及丁二酸，以形成金属盐。
此外，根据要形成的阻挡膜7的材料，开始以后介绍的无电镀需要的在Cu布线2的表面上存在的催化剂金属的量或者每单位面积上该催化剂金属的分布密度不同。因此，没有特别地限制添加到Cu电镀液的催化剂金属10a的量，可以根据要形成的阻挡膜7的材料适当地设置。
下面给出含有添加其上的络合的Pd的Cu电镀液组成的一个例子以及一组Cu电镀条件的一个例子。
<Cu电镀液的组合物>
硫酸铜：200g/l到250g/l
硫酸钯：10mg/l到1g/l
柠檬酸铵：20mg/l到4g/l(同样也可以使用柠檬酸钠或类似物)
硫酸：10g/l到50g/l
氯离子：20mg/l到80mg/l
如光亮剂的添加剂：适量
<Cu电镀条件>
电镀：2.83A
电镀时间：4分钟30秒(1μm)
镀液温度：25℃到30℃
阴极电流密度：1mA/cm2到5mA/cm2
此外，尽管已描述以上如在硫酸铜镀槽中进行了Cu电镀，也可以使用氟硼酸铜镀槽、焦磷酸铜、氰化铜或类似物进行Cu电镀。
接下来，如图8所示，除去Cu9的剩余部分、阻挡金属膜4以及Cu籽晶层5，仅在槽8中留下Cu9，由此形成Cu布线2。由此，含在Cu布线2中的Pd暴露在Cu布线2的表面。也就是，在随后的步骤中通过无电镀形成阻挡膜7时起催化剂作用的催化剂金属10a暴露在Cu布线2的表面。
这里，通常除去Cu9的剩余部分采用的技术为通过CMP的抛光。在该步骤中，需要在层间绝缘膜3的表面完成抛光以仅在槽8中留下布线材料，此外，优选控制抛光以便布线材料没有留在层间绝缘膜3上。在通过CMP抛光的步骤中，必须抛掉Cu9、阻挡金属4以及Cu籽晶层5的多种材料，因此需要根据要抛光的材料控制抛光液(浆料)、抛光条件等。为此，在一些情况中需要多个抛光步骤。下面给出了用于剩余Cu的一组CMP条件的一个例子。
<用于Cu的CMP条件>
抛光压力：100g/cm2
旋转速度：30rpm
旋转垫：无纺织物和闭孔发泡料的叠层
浆料：添加H2O2(含氧化铝的浆料)
流速：100cc/min
温度：25到30℃
接下来，阻挡膜7形成在Cu布线2上。此时，如果需要，通过CMP进行抛光步骤之后进行预处理除去形成在Cu布线2上的自然氧化膜，此后通过无电镀工艺阻挡膜7形成在Cu布线2上，如图8所示。采用无电镀工艺，阻挡膜7可以选择性地仅形成在Cu布线2上，由此可以省略蚀刻阻挡膜7的步骤。下面给出了预处理工艺的一个具体例子。
<预处理>
(1)脱脂处理：通过碱性脱脂或酸性脱脂提高表面的润湿性。
(2)酸处理：用2到3％的盐酸或类似物进行中和，同时除去表面被氧化的Cu。
(3)用纯水清洗
在以上预处理中，在(1)脱脂处理和(2)酸处理中处理方法的例子包括使用旋转涂覆器的旋转处理、搅拌处理(搅拌液体)以及浸泡处理。
接下来，通过无电镀在Cu布线2的表面上形成例如CoWP膜作为阻挡膜7。要形成CoWP膜，如图9所示，通过使用在Cu布线2的表面上露出为催化剂金属10a的Pd作为催化剂开始CoWP无电镀反应。然后在自动催化反应下继续无电镀反应，由此，可以在Cu布线2上形成CoWP膜，如图10所示。
这里，如上所述，为催化剂金属10a的Pd仅在Cu布线2的表面上露出，无电镀仅在存在Pd的位置处进行。因此，阻挡膜7可以选择性地仅形成在Cu布线2上。
此外，在本发明中阻挡膜7不限于CoWP膜；同样可以使用钴合金或镍合金通过无电镀工艺形成阻挡膜7。钴合金的实例包括CoP、CoB、CoW、CoMo、CoWB、CoMoP以及CoMoB。镍合金的例子包括NiWP、NiWB、NiMoP、以及NiMoB。可使用材料的其它例子包括含有Co和Ni的合金以及含有W和Mo的合金。添加钨或钼到钴或镍中增加了防止铜扩散的效果。此外，在无电镀中辅助地添加的磷或硼使钴或镍的形成膜具有精细的晶体结构，由此有助于防止铜扩散的效果。
在下面给出了以上提到的无电镀中使用的无电镀液的组合物的一个例子以及一组无电镀条件的一个例子。
(CoP时)
<无电镀液的组合物>
氯化钴：10到100g/l(硫酸钴或类似物)
甘氨酸：2到50g/l(柠檬酸、酒石酸、丁二酸、苹果酸、丙二酸、蚁酸的铵盐或类似物或它们的混合物或类似物)
次磷酸铵：2到200g/l(福尔马林、水合乙醛酸(glyoxylic)、联氨、硼烷铵(ammonium boron hydride)、二甲胺硼烷(DMAB)或类似物)、氢氧化铵(羟化四甲基铵(TMAH)或类似物：pH调节剂)
<无电镀条件>
镀液温度：50到95℃
镀液的pH：7到12
当使用福尔马林、水合乙醛酸、联氨或类似物代替以上无电镀液组合物中的次磷酸铵时，所得阻挡膜不含有磷(P)。此外，当使用二甲胺硼烷(DMAB)或类似物代替硼烷铵时，所得膜含有硼(B)已代替磷(P)。这同样适用于下面的无电镀液组合物。
(当为CoWP、CoMoP、NiWP以及NiMoP)
<无电镀液的组合物>
氯化钴或氯化镍：10到100g/l(硫酸钴、硫酸镍或类似物)
甘氨酸：2到50g/l(柠檬酸、酒石酸、丁二酸、苹果酸、丙二酸、蚁酸的铵盐或类似物或它们的混合物或类似物)
次磷酸铵：2到200g/l(福尔马林、水合乙醛酸、联氨、硼烷铵、二甲胺硼烷(DMAB)或类似物)、氢氧化铵(羟化四甲基铵(TMAH)或类似物：pH调节剂)
<无电镀条件>
镀液温度：50到95℃
镀液的pH：8到12
在以上无电镀中，例如在预处理中，通过使用旋转涂覆器的旋涂处理、搅拌处理、浸泡处理或类似处理可以形成膜。
通过以上工序，可以制造高质量的半导体器件，如图1所示，具有优良的电迁移电阻以及防止铜扩散功能并且抑制了其中RC延迟。
如上所述，在根据本发明的半导体器件的制造方法中，形成Cu布线2时，催化剂金属10a初始地含在金属布线中。具体地，通过电镀填充槽形成Cu布线2时，将催化剂金属10a添加到电镀液中，使用电镀液通过电镀形成填充槽的Cu布线2。然后，由于催化剂金属10a含在Cu布线2中，因此存在于Cu布线2表面的催化剂金属10a用做催化剂的核，即作为起动无电镀反应的催化剂，在该条件下，进行无电镀由此在Cu布线2上形成具有防止铜扩散功能的阻挡膜7。
采用这种方法形成的Cu布线2，作为起动无电镀反应的催化剂的催化剂金属10a分散在Cu布线2内以及Cu布线2的表面，由此形成Cu布线2提供了与在常规的制造方法中催化活性处理进行时相同的效果，对常规的制造方法必须的催化活性处理步骤已不必要。结果，在按照本发明制造的半导体器件的方法中，通过简化的制造步骤可以有效地形成阻挡膜7，可以制造高质量的半导体器件，其中可以可靠地防止铜原子扩散到层间绝缘膜内。
此外，在根据本发明的半导体器件的制造方法中，如上所述没有进行催化活性步骤，由此形成阻挡膜7时没有蚀刻Cu布线2。因此，避免了由蚀刻Cu布线2造成的引起制造半导体器件的问题诸如布线电阻升高、电迁移电阻变差等，并且可以制造高质量的半导体器件。
此外，由于在根据本发明的半导体器件的制造方法中没有进行催化活性步骤，因此避免了在常规的制造方法中层间绝缘膜3上有吸附的或剩余的催化剂金属。由此，防止了阻挡膜7形成在层间绝缘膜上，从而可以增强形成阻挡膜7时的膜形成的选择性，并且制造了高质量的半导体器件。
顺便提及，以上的半导体器件的制造方法适用于基于金属镶嵌工艺的槽布线技术以及基于双金属镶嵌工艺的槽布线技术，
现在介绍基于所谓的双金属镶嵌工艺的具体制造方法，其中本发明应用于具有多层布线的半导体器件。
首先，按以上介绍的单层布线的相同方式，形成第一布线，即图11所示的下层布线。接下来根据下面的工序形成第二布线，即上层布线。在下面的说明中，与以上介绍的相同部件用以上使用的相同符号表示，并省略了其详细的说明。
要形成上层布线，首先进行氢氟酸(HF)溶液处理，以便除去在层间绝缘膜3上剩余的铜原子。
接下来，如图12所示，通过CVD工艺依次形成由对应于过孔深度的SiOC以及SiN膜11组成用于防止铜扩散的层间绝缘膜10b。
随后，如图13所示，通过光刻然后干蚀刻处理SiN膜11，在直接位于下层布线2并对应于过孔的位置处形成开口12的图形。
然后，如图14所示，通过CVD工艺在包括开口12的SiN膜11上构成SiOC，按量对应于上层布线的深度，形成层间绝缘膜13。
随后，将抗蚀剂施加到层间绝缘膜13，通过光刻技术形成抗蚀剂掩模(图中省略了)。此后，使用抗蚀剂掩模蚀刻处理层间绝缘膜13。进一步进行蚀刻，由此处理成图15所示的层间绝缘膜10b。该蚀刻停止在阻挡膜7上。
之后，通过光刻技术抗蚀剂图形(图中省略了)再次形成在除对应于布线形状的部分之外的部分上。然后，使用抗蚀剂掩模进行蚀刻。当除去抗蚀剂时，如图16所示，与阻挡膜7相通并具有层间绝缘膜10b作为侧壁的过孔15形成在层间绝缘膜10b中，具有作为侧壁的层间绝缘膜13和SiN膜11的上层布线槽14形成在层间绝缘膜13中。下文中，布线槽14和过孔15将总的称做沟槽16。
随后，如图17所示，通过PVD工艺形成例如由防止铜扩散到层间绝缘膜10b以及层间绝缘膜13内的TaN组成的阻挡金属膜17，之后通过PVD形成Cu籽晶膜18。阻挡金属膜17的材料不限于TaN；可以使用如Ta、TiN以及WN阻止Cu阻挡性质优良的材料。在随后的Cu填充步骤中通过电镀形成Cu膜时，Cu籽晶层18作为导电层。形成阻挡金属膜17和Cu籽晶层18的方法不限于PVD工艺；它们可以通过CVD工艺形成。膜厚度取决于设计规则，但是优选阻挡膜17的膜厚度不多于50nm，Cu籽晶层18的膜厚度不超过200nm。
接下来，如图18所示，进行Cu电镀用Cu19填充沟槽16。此时，按上面介绍的相同方式，Pd作为催化剂材料20初始地添加到用于Cu电镀的Cu镀液。在以后介绍的形成阻挡膜22时催化剂金属20作为催化剂起动了无电镀反应。根据沟槽16的深度，Cu19的膜厚度不同，但是优选不超过标准2μm。
随后，如图19所示，除去铜19的多余部分、阻挡金属膜17以及Cu籽晶层18，仅在沟槽16中留下Cu19，形成为上层布线的Cu布线21。由此，含在Cu布线21中的Pd暴露在Cu布线21的表面。即在随后的步骤中形成阻挡膜22时起催化剂作用的催化剂金属20在Cu布线21的表面露出。
为了除去多余的Cu19，通常可以使用通过CMP的抛光。在该步骤中，需要在层间绝缘膜13的表面完成抛光，以仅在沟槽16中留下Cu19作为布线材料，此外，优选控制抛光以便布线材料没有留在层间绝缘膜13上。在CMP的抛光步骤中，必须抛掉Cu19、阻挡金属膜17以及Cu籽晶层18的多种材料，以便根据要抛光的材料控制抛光液(浆料)、抛光条件等。因此，有时需要多个抛光步骤。
此后，阻挡膜22形成在Cu布线21上。此时，根据需要进行通过CMP的抛光步骤之后除去形成在Cu布线21上的自然氧化膜的预处理，此后，通过无电镀工艺阻挡膜22形成在Cu布线21上。采用无电镀工艺，阻挡膜22可以仅有选择性地形成在Cu布线21上，由此可以省略蚀刻阻挡膜22的步骤。下面给出预处理工艺的具体例子。
<预处理>
(1)脱脂处理：通过碱性脱脂或酸性脱脂提高表面的润湿性。
(2)酸处理：用2到3％的盐酸或类似物进行中和，同时除去表面被氧化的Cu。
(3)用纯水清洗
在以上介绍的预处理中(1)脱脂处理以及(2)酸处理的处理方法的例子包括使用旋转涂覆器的旋涂处理、搅拌处理(搅拌液体)以及浸泡处理。
接下来，通过无电镀在Cu布线21的表面上形成例如CoWP膜作为阻挡膜22。要形成CoWP膜，通过使用在Cu布线21的表面上露出为催化剂金属20的Pd作为催化剂开始CoWP无电镀反应。然后在自动催化反应下允许继续无电镀反应，由此，可以在Cu布线21上形成CoWP膜作为阻挡膜22，如图20所示。
这里，如上所述，为催化剂金属20的Pd仅在Cu布线21的表面上露出，无电镀仅在存在Pd的位置处继续。因此，阻挡膜22可以选择性地仅形成在Cu布线21上是有可能的。
之后，重复相同或类似的工艺，由此可以制备可靠地防止铜扩散并且可靠性高的Cu多层布线。
虽然在上面介绍了本发明应用于单层布线和多层布线时的例子，但是本发明不限于以上说明，可以进行适当的修改同时不脱离本发明的精神。
此外，在多层结构中形成布线时，布线的形成不限于通过双金属镶嵌工艺形成布线，可以采用任何方法或工艺。
工业实用性
根据本发明的半导体器件的制造方法为包括具有防止铜扩散功能并形成在含铜金属布线上的阻挡膜的半导体器件的制造方法，方法包括以下步骤：使用含有添加於此的催化剂金属的电镀液进行电镀，由此形成含催化剂金属的金属布线；以及使用在金属布线的表面露出的催化剂金属作为催化剂进行无电镀，由此在金属布线上形成具有防止铜扩散功能的阻挡膜。
在根据以上提到的本发明的半导体器件的制造方法中，使用含添加的催化剂金属的电镀液通过电镀形成金属布线产生在常规制造方法中进行催化活性处理时的相同效果。因此在本发明中，对常规的制造方法必须的催化活性处理已不必要，通过简化的制造步骤可以有效地形成阻挡膜，可以低成本地制造高质量的半导体器件，其中可以可靠地防止铜原子扩散到层间绝缘膜内。
此外，在根据本发明的半导体器件的制造方法中，由于如上所述没有进行催化剂活性步骤保证金属布线自身没有被蚀刻，同时避免了由于蚀刻金属布线引起的半导体器件故障的问题，例如布线电阻升高和电迁移电阻变坏，因此，可以制造高质量的半导体器件。
此外，由于在根据本发明制造半导体器件的方法中，没有进行催化剂活性步骤，因此避免了在常规的制造方法中层间绝缘膜上有吸附的或剩余的催化剂金属，因此可以增强形成阻挡膜时的膜形成的选择性，并且制造了高质量的半导体器件。
因此，根据本发明，有可能提供一种适当的增加了其操作速度以及为高质量、高可靠性的半导体器件。

Claims (4)

1.一种半导体器件的制造方法，半导体器件包括具有防止铜扩散功能并形成在含铜金属布线上的阻挡膜，所述方法包括以下步骤：
使用含添加的催化剂金属的电镀液进行电镀由此形成含所述催化剂金属的所述金属布线；以及
使用在所述金属布线的表面上暴露的所述催化剂作为催化剂进行无电镀，由此在所述金属布线上形成具有所述防止铜扩散功能的所述阻挡膜。
2.根据权利要求1的半导体器件的制造方法，其中所述催化剂金属以络合物形式添加到所述Cu电镀液中。
3.根据权利要求1的半导体器件的制造方法，其中所述催化剂金属选自由Au、Pt、Pd、Ag、Ni和Co组成组中的一种。
4.根据权利要求1的半导体器件的制造方法，其中所述阻挡膜由钴合金或镍合金组成。
CNA038011697A 2002-06-25 2003-06-20 半导体器件的制造方法 Pending CN1565047A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP184873/2002 2002-06-25
JP2002184873A JP2004031586A (ja) 2002-06-25 2002-06-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1565047A true CN1565047A (zh) 2005-01-12

Family

ID=29996717

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038011697A Pending CN1565047A (zh) 2002-06-25 2003-06-20 半导体器件的制造方法

Country Status (6)

Country Link
US (1) US20050014359A1 (zh)
JP (1) JP2004031586A (zh)
KR (1) KR20050009273A (zh)
CN (1) CN1565047A (zh)
TW (1) TWI234814B (zh)
WO (1) WO2004001823A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465500A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种改善铜互连的方法
CN106663615A (zh) * 2014-08-28 2017-05-10 三菱电机株式会社 半导体装置的制造方法、半导体装置
CN109427734A (zh) * 2017-08-31 2019-03-05 台湾积体电路制造股份有限公司 互连结构及其制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
AU2003264515A1 (en) * 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5074025B2 (ja) * 2003-05-09 2012-11-14 ビーエーエスエフ ソシエタス・ヨーロピア 半導体工業に使用するための三成分系材料を無電解メッキする組成物
JP2005235978A (ja) * 2004-02-19 2005-09-02 Sony Corp 半導体装置および半導体装置の製造方法
US7279407B2 (en) * 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
JP2006270009A (ja) * 2005-02-25 2006-10-05 Seiko Epson Corp 電子装置の製造方法
US7317253B2 (en) 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
JP2007027177A (ja) * 2005-07-12 2007-02-01 Sony Corp 半導体装置の製造方法
TWI269450B (en) * 2005-12-20 2006-12-21 Taiwan Tft Lcd Ass A direct patterned method for manufacturing a metal layer of a semiconductor device
US8396848B2 (en) * 2006-06-26 2013-03-12 Microsoft Corporation Customizable parameter user interface
US8053867B2 (en) * 2008-08-20 2011-11-08 Honeywell International Inc. Phosphorous-comprising dopants and methods for forming phosphorous-doped regions in semiconductor substrates using phosphorous-comprising dopants
US20100155949A1 (en) * 2008-12-24 2010-06-24 Texas Instruments Incorporated Low cost process flow for fabrication of metal capping layer over copper interconnects
US8518170B2 (en) 2008-12-29 2013-08-27 Honeywell International Inc. Boron-comprising inks for forming boron-doped regions in semiconductor substrates using non-contact printing processes and methods for fabricating such boron-comprising inks
US8324089B2 (en) * 2009-07-23 2012-12-04 Honeywell International Inc. Compositions for forming doped regions in semiconductor substrates, methods for fabricating such compositions, and methods for forming doped regions using such compositions
US8629294B2 (en) 2011-08-25 2014-01-14 Honeywell International Inc. Borate esters, boron-comprising dopants, and methods of fabricating boron-comprising dopants
US8975170B2 (en) 2011-10-24 2015-03-10 Honeywell International Inc. Dopant ink compositions for forming doped regions in semiconductor substrates, and methods for fabricating dopant ink compositions
US8895441B2 (en) 2012-02-24 2014-11-25 Lam Research Corporation Methods and materials for anchoring gapfill metals
US9252049B2 (en) * 2013-03-06 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure that avoids via recess
US9502365B2 (en) * 2013-12-31 2016-11-22 Texas Instruments Incorporated Opening in a multilayer polymeric dielectric layer without delamination
US9353444B2 (en) * 2014-03-25 2016-05-31 Lam Research Corporation Two-step deposition with improved selectivity
JP6181006B2 (ja) * 2014-07-09 2017-08-16 東京エレクトロン株式会社 めっき前処理方法、めっき処理システムおよび記憶媒体
CN107245731B (zh) * 2017-08-02 2018-05-25 翟安民 径线剖面为双喇叭开口的高开孔率印花圆网的制造方法
FR3079242B1 (fr) 2018-03-20 2020-04-10 Aveni Procede d'electrodeposition de cobalt
JP6807420B2 (ja) * 2019-02-21 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2023042176A (ja) * 2021-09-14 2023-03-27 株式会社東芝 エッチング方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY125599A (en) * 1996-12-19 2006-08-30 Ibiden Co Ltd Printed circuit boards and method of producing the same
US6331239B1 (en) * 1997-04-07 2001-12-18 Okuno Chemical Industries Co., Ltd. Method of electroplating non-conductive plastic molded products
EP1005261B1 (en) * 1997-04-15 2003-03-05 Ibiden Co., Ltd. Adhesive for electroless plating, feedstock composition for preparing adhesive for electroless plating, and printed wiring board
KR100556818B1 (ko) * 1999-05-13 2006-03-10 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조방법
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
JP4083968B2 (ja) * 2000-11-02 2008-04-30 株式会社東芝 半導体装置の製造方法
US7413983B2 (en) * 2003-06-13 2008-08-19 Ebara Corporation Plating method including pretreatment of a surface of a base metal

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663615A (zh) * 2014-08-28 2017-05-10 三菱电机株式会社 半导体装置的制造方法、半导体装置
CN106663615B (zh) * 2014-08-28 2019-08-27 三菱电机株式会社 半导体装置的制造方法、半导体装置
CN104465500A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种改善铜互连的方法
CN109427734A (zh) * 2017-08-31 2019-03-05 台湾积体电路制造股份有限公司 互连结构及其制造方法
US11404309B2 (en) 2017-08-31 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof
US11908735B2 (en) 2017-08-31 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof

Also Published As

Publication number Publication date
TW200411750A (en) 2004-07-01
US20050014359A1 (en) 2005-01-20
JP2004031586A (ja) 2004-01-29
TWI234814B (en) 2005-06-21
WO2004001823A1 (ja) 2003-12-31
KR20050009273A (ko) 2005-01-24

Similar Documents

Publication Publication Date Title
CN1565047A (zh) 半导体器件的制造方法
CN100339972C (zh) 半导体器件和其制造方法
US6977224B2 (en) Method of electroless introduction of interconnect structures
CN1798868A (zh) 电镀淀积方法
JP5268215B2 (ja) 銅結線のシード層の処理方法および処理装置
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
CN1663036A (zh) 电抛光具有带虚设结构的沟槽或者通路的晶片上的金属层
CN1623228A (zh) 导电无电镀沉积刻蚀停止层、衬垫层及通孔插塞在互连结构中的使用
CN1897245A (zh) 半导体器件及其制造方法
KR20130065647A (ko) 반도체 소자를 위한 표면 세척 및 금속-함유 캡층의 선택적 증착
CN2793923Y (zh) 半导体元件
CN1551295A (zh) 电子器件的制造方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
US10224208B2 (en) Plating method and recording medium
CN1761534A (zh) 化学镀溶液和方法
CN1652310A (zh) 半导体器件和制造方法以及电镀液
JP5255198B2 (ja) 導体−誘電体相互接続構造を製造するための方法
JP2004031586A5 (ja) 半導体装置の製造方法及び半導体装置
CN1650408A (zh) 具有多层配线结构的半导体装置及其制造方法
CN1842903A (zh) 半导体装置及制造方法
CN1542958A (zh) 半导体器件及其制造方法
CN1444259A (zh) 半导体器件的制造方法
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
TW200810015A (en) Method for fabricating a integrated circuit
JP2007180496A (ja) 金属シード層の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication