DE102015108513A1 - Reduzierte Titan Hinterschneidung im Ätzprozess - Google Patents
Reduzierte Titan Hinterschneidung im Ätzprozess Download PDFInfo
- Publication number
- DE102015108513A1 DE102015108513A1 DE102015108513.5A DE102015108513A DE102015108513A1 DE 102015108513 A1 DE102015108513 A1 DE 102015108513A1 DE 102015108513 A DE102015108513 A DE 102015108513A DE 102015108513 A1 DE102015108513 A1 DE 102015108513A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal
- barrier layer
- etching
- hydrogen peroxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005530 etching Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 53
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 title claims description 19
- 239000010936 titanium Substances 0.000 title claims description 19
- 229910052719 titanium Inorganic materials 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 230000004888 barrier function Effects 0.000 claims abstract description 57
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 104
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 32
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 22
- 239000000908 ammonium hydroxide Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 10
- 239000003518 caustics Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 8
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 40
- 235000011114 ammonium hydroxide Nutrition 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 238000001465 metallisation Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 10
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000001357 Galvanic etching Methods 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 2
- 229910001634 calcium fluoride Inorganic materials 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 fluoride ions Chemical class 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 150000003609 titanium compounds Chemical class 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- RYTYSMSQNNBZDP-UHFFFAOYSA-N cobalt copper Chemical compound [Co].[Cu] RYTYSMSQNNBZDP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000004673 fluoride salts Chemical class 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 210000001654 germ layer Anatomy 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- PUZPDOWCWNUUKD-UHFFFAOYSA-M sodium fluoride Chemical compound [F-].[Na+] PUZPDOWCWNUUKD-UHFFFAOYSA-M 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/10—Etching compositions
- C23F1/14—Aqueous compositions
- C23F1/16—Acidic compositions
- C23F1/26—Acidic compositions for etching refractory metals
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/10—Etching compositions
- C23F1/14—Aqueous compositions
- C23F1/32—Alkaline compositions
- C23F1/38—Alkaline compositions for etching refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02311—Additive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
- H01L2224/02321—Reworking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0239—Material of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
- H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
- H01L2224/03614—Physical or chemical etching by chemical means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/0383—Reworking, e.g. shaping
- H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05609—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
- H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
- H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
- H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13084—Four-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1357—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Gemäß einer Ausführungsform der vorliegenden Offenbarung umfasst ein Verfahren zur Bildung einer Metallstruktur ein Ätzen eines Teils einer ersten Metallschicht unter Verwendung einer ersten Ätzchemie und Ätzen eines Teils einer Barriereschicht unter Verwendung einer zweiten Ätzchemie, um eine Hinterschneidung der Barriereschicht von weniger als oder gleich zweimal der Dicke der Barriereschicht zu erreichen.
Description
- VERWEIS AUF VERWANDTE ANMELDUNG
- Diese Anmeldung beansprucht die Priorität der US Provisional Application No. 62/004751, eingereicht am 29. Mai 2014, deren Offenbarung hiermit ausdrücklich durch Bezugnahme hierin in ihrer Gesamtheit aufgenommen wird.
- TECHNISCHER HINTERGRUND
- In Wafer-Level-Packaging-Anwendungen wird eine dünne Schicht aus hochschmelzendem Metall auf einem Substrat angeordnet, um eine Diffusionsbarriere bereitzustellen, und um die Haftung von Edelmetallen wie Kupfer, Gold und Silber auf Substraten wie Silizium, Siliziumdioxid, Glas und Keramiken zu verbessern. Typischerweise ist die Barriere eine dünne Titan- oder Titanverbindung-Schicht. Eine Keimschicht wird auf der Barriereschicht abgeschieden, danach wird ein Photoresist auf der Keimschicht strukturiert, um eine Vertiefung für die Strukturbildung bereitzustellen.
- Nachdem Metallschichten in der Vertiefung für die Merkmalsbildung abgeschieden worden sind, wird das Photoresist entfernt (siehe
3 ). In der Regel wird das Strukturieren der darunter liegenden Barriere- und Keimschichten für die Strukturbildung mittels nasschemischen Ätzen durchgeführt. Beim Ätzen der Barrierieschicht können die Ätzraten der seitlichen Ätzung im Vergleich zu der vertikalen Ätzung in einer bestimmten Ätzchemie verschieden sein. Derartige Unterschiede können durch einen galvanischen Ätzeffekt verstärkt sein. Daher kann der Ätzprozessschritt zu einer nachteiligen Hinterschneidung in der Barriereschicht führen (siehe beispielsweise die Hinterschneidung in der Titanschicht122 in15 ). - Daher besteht ein Bedarf an verbesserten Verfahren zur Herstellung von Metallstrukturen, um Titan Hinterschneidungen im Ätzprozess zu verringern. Die Ausführungsformen der vorliegenden Offenbarung sind auf diese und andere Verbesserungen gerichtet.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Diese Zusammenfassung dient dazu eine Auswahl von Konzepten in einer vereinfachten Form vorzustellen, die nachstehend in der ausführlichen Beschreibung beschrieben werden. Diese Zusammenfassung dient weder dazu Schlüsselmerkmale des beanspruchten Gegenstands zu identifizieren noch ist die Zusammenfassung als Hilfe bei der Bestimmung des Schutzumfangs des beanspruchten Gegenstands heranzuziehen.
- Gemäß einer Ausführungsform der vorliegenden Offenbarung wird ein Verfahren zum Ausbilden einer Metallstruktur bereitgestellt. Das Verfahren umfasst Bereitstellen eines Mikrostrukturwerkstücks umfassend ein Substrat, eine auf dem Substrat angeordnete kontinuierliche titanhaltige Barriereschicht, eine auf der Barriereschicht angeordnete kontinuierliche erste Metallschicht mit einer Dicke, und eine auf der ersten Metallschicht strukturierte dielektrische Schicht, um eine Vertiefung bereitzustellen, welche Seitenwandflächen und eine Bodenfläche definiert, wobei die Bodenfläche der Vertiefung eine Metalloberfläche ist und die Seitenwandflächen der Vertiefung dielektrische Oberflächen sind. Das Verfahren umfasst ferner Abscheiden einer zweiten Metallschicht auf eine freiliegende obere Oberfläche der ersten Metallschicht innerhalb der Vertiefung; Entfernen der dielektrischen Schicht, um eine exponierte Struktur bereitzustellen; Ätzen eines Teils von der ersten Metallschicht unter Verwendung einer ersten Ätzchemie; und Ätzen eines Teils der Barriereschicht unter Verwendung einer zweiten Ätzchemie, um eine Hinterschneidung der Barriereschicht von weniger als oder gleich zweimal der Dicke der Barriereschicht zu erreichen.
- Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung wird ein Verfahren zum Ausbilden einer Metallstruktur bereitgestellt. Das Verfahren umfasst Bereitstellen eines Mikrostrukturwerkstücks umfassend ein Substrat, eine auf dem Substrat angeordnete kontinuierliche titanhaltige Barriereschicht, eine auf der Barriereschicht angeordnete kontinuierliche Metallkeimschicht und eine auf der Metallkeimschicht strukturierte dielektrische Schicht, um eine Vertiefung bereitzustellen, welche Seitenwandflächen und eine Bodenfläche definiert, wobei die Bodenfläche der Vertiefung eine Metalloberfläche ist und die Seitenwandflächen der Ausnehmung dielektrische Oberflächen sind. Das Verfahren umfasst ferner elektrochemisches Abscheiden einer ersten Metallschicht auf eine freiliegende obere Oberfläche der Metallkeimschicht innerhalb der Vertiefung; Entfernen der dielektrischen Schicht, um eine exponierte Struktur bereit zu stellen; Ätzen eines Teils von der ersten Metallschicht unter Verwendung einer ersten Ätzchemie; und Ätzen eines Teils der Barriereschicht unter Verwendung einer zweiten Ätzchemie umfassend Wasserstoffperoxid und ein Fluorid-Ion (oder Fluorid-Ionen).
- Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung wird ein Mikrostrukturwerkstück bereitgestellt. Das Werkstück umfasst ein Substrat und eine auf dem Substrat angeordnete Mikrostruktur, wobei die Mikrostruktur eine titanhaltige Barriereschicht über dem Substrat, eine Metallkeimschicht über der Barriereschicht und zumindest eine erste Metallschicht umfasst, welche auf der Metallkeimschicht angeordnet ist, wobei die Barriereschicht eine Hinterschneidung von weniger als zweimal der Dicke der Barriereschicht aufweist.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, ist die erste Metallschicht eine Keimschicht.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, umfasst ein Verfahren ferner elektrochemisches Abscheiden einer dritten Metallschicht auf eine freiliegende obere Oberfläche der zweiten Metallschicht innerhalb der Vertiefung oder der vertieften Struktur.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, umfasst ein Verfahren ferner elektrochemisches Abscheiden einer vierten Metallschicht auf eine freiliegende obere Oberfläche der dritten Metallschicht innerhalb der Vertiefung oder der vertieften Struktur.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, umfasst die Ätzchemie Wasserstoffperoxid und ein Fluorid-Ion (oder Fluorid-Ionen).
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, umfasst die Ätzchemie Wasserstoffperoxid und Ammoniumfluorid.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, ist die Molarität des Wasserstoffperoxids in der Ätzchemie im Bereich von 0,300 M bis 17,600 M.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, liegt die Molarität des Ammoniumfluorids in der Ätzchemie im Bereich von 0,012 M bis 0,900 M.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, ist das Molverhältnis zwischen Wasserstoffperoxid und Ammoniumfluorid in der Ätzchemie im Bereich von 83:1 bis 13:1.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, umfasst die Ätzchemie ferner eine kaustische Lösung.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, umfasst die Ätzchemie ferner ein Ammoniumhydroxid.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, liegt die Temperatur der Ätzchemie im Bereich von 35°C bis 80°C.
- Gemäß einer beliebigen hierin beschriebenen Ausführungsform, liegt der pH der Ätzchemie im Bereich von etwa 4,5 bis etwa 8,0.
- Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung, umfasst ein Verfahren zum Ausbilden einer Metallstruktur Ätzen eines Teils von der ersten Metallschicht unter Verwendung einer ersten Ätzchemie und Ätzen eines Teils der Barriereschicht unter Verwendung einer zweiten Ätzchemie, um eine Hinterschneidung der Barriereschicht von weniger als oder gleich zweimal der Dicke der Barriereschicht zu erreichen.
- BESCHREIBUNG DER ZEICHNUNGEN
- Die vorhergehenden Aspekte und viele der damit verbundenen Vorteile der vorliegenden Offenbarung werden unter Heranziehung der folgenden detaillierte Beschreibung in Verbindung mit den begleitenden Figuren ersichtlich, wobei
-
1 –5 eine Serie von schematischen Darstellungen eines Verfahrens zum Ausbilden einer Metallstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung zeigen; -
6 –13 graphische Darstellungen der Versuchsergebnisse für verschiedene Verarbeitungsbedingungen zeigen; und -
14 und15 eine Serie von schematischen Darstellungen eines Verfahrens zum Ausbilden einer Metallstruktur gemäß einem zuvor entwickelten Verfahren zeigen. - BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
- Ausführungsformen der vorliegenden Offenbarung beziehen sich im Allgemeinen auf Verfahren zur Bildung von Metallstrukturen, insbesondere in Wafer-Level-Packaging-Anwendungen. Ein Verfahren gemäß einer Ausführungsform der vorliegenden Offenbarung ist in der Serie von schematischen Darstellungen der
1 –5 gezeigt. Das Verfahren umfasst das Ätzen eines Teils der Barriereschicht unter Verwendung einer Ätzchemie, um im Vergleich zu zuvor entwickelten Nassätzchemieverfahren eine reduzierte Hinterschneidung zu erreichen. - In der vorliegenden Offenbarung beziehen sich die Begriffe ”Mikrostrukturwerkstück” oder ”Werkstück” auf Substrate auf welchen und/oder in denen Mikrobauteile gebildet werden. Solche Substrate umfassen halbleitende Substrate (z. B. Siliziumwafer und Galliumarsenid-Wafer), nichtleitende Substraten (z. B. Keramik oder Glassubstrate) und leitfähige Substrate (z. B. dotierte Wafer). Beispiele für Mikrobauteile umfassen mikroelektronische Schaltungen oder Komponenten, mikromechanische Vorrichtungen, mikroelektromechanischen Vorrichtungen, Mikrooptik, Dünnfilm-Aufzeichnungsköpfe, Datenspeicherungselemente, mikrofluidische Vorrichtungen und andere kleine Vorrichtungen.
- In der vorliegenden Offenbarung bezieht sich der Begriff ”Substrat” auf eine Basismaterialschicht, auf die eine oder mehrere Metallisierungsebenen angeordnet sind. Das Substrat kann beispielsweise ein Halbleiter, eine Keramik, ein Dielektrikum, usw. sein.
- Die hierein gezeigten schematischen Darstellungen in den
1 –5 ,14 und15 sind lediglich repräsentativ und sind nicht maßstabsgetreu für die hierin beschriebenen Verfahren zum Ausbilden einer Metallstruktur, insbesondere in Wafer-Level-Packaging-Anwendungen. - Die Ausbildung von Metalllegierungsstrukturen gemäß hierin beschriebenen Verfahren kann in einem Werkzeug durchgeführt werden, welches ausgebildet ist um elektrochemisch Metalle abzuscheiden, wie beispielsweise eines von Applied Materials, Inc. das unter dem Markenamen RaiderTM erhältlich ist. Es kann ein integriertes Werkzeug vorgesehen sein, um eine Reihe von Verfahrensschritten durchzuführen, die bei der Bildung von Mikrostrukturen auf Mikrostrukturwerkstücken involviert sind.
- Das in den
1 –5 dargestellten Verfahren ist ein Verfahren zum Ausbilden einer Metallstruktur in einer beispielhaften Wafer-Level-Packaging-Anwendung. - Beispielhafte Wafer-Level-Packaging-Anwendungen können Bondpads, Puffer, Stützen, Umverteilungsschichten (redistribution layers RDLs) und „post-TSV-Bumping” umfassen, sind jedoch nicht darauf beschränkt. Die Technologie der vorliegenden Offenbarung kann auch in anderen Technologieanwendungen verwendet werden, beispielsweise bei strukturiertem Ätzen unter Verwendung einer Photomaske anstelle von Plattieren einer Struktur.
- Unter Bezugnahme auf die
1 –5 wird im Folgenden ein Verfahren zum Ausbilden einer Metallstruktur20 beschrieben. Wie1 zeigt, ist eine Barriereschicht22 (oder Adhesionsschicht) auf einem Substrat30 angeordnet. Das Substrat30 kann ein Silizium, Siliziumdioxid, Glas oder Keramiksubstrat sein. Die Barriereschicht22 kann derart ausgestaltet sein, um die Diffusion eines Metalls, wie Kupfer, in das Substrat30 zu verhindern, oder die Haftung zwischen Edelmetallen zur Metallisierung, beispielsweise Kupfer, Gold und Silber, auf dem Substrat zu verbessern. Typischerweise ist die Barriereschicht22 eine dünne Barriereschicht aus Titan- oder einer Titanverbindung, beispielsweise ein Titan-Nitrid oder Titan-Wolfram. - Unter Bezugnahme auf
1 , wird eine erste Metallschicht24 auf der Barriereschicht22 abgeschieden. Die erste Metallschicht24 kann eine Keimschicht sein. In einem nicht einschränkenden Beispiel kann die Keimschicht eine Kupferkeimschicht sein. Gemäß einem weiteren nicht einschränkenden Beispiel kann die Keimschicht eine Kupferlegierungskeimschicht sein, beispielsweise Kupfer-Mangan-, Kupfer-Kobalt- oder Kupfer-Nickel-Legierungen. Im Fall der Abscheidung von Kupfer in Form einer Struktur, gibt es verschiedene Ausführungsmöglichkeiten für die Keimschicht. Zum Beispiel kann die Keimschicht eine PVD-Kupferkeimschicht sein. Die Keimschicht kann auch durch die Verwendung anderer Abscheidungstechniken, wie beispielsweise CVD oder ALD ausgebildet werden. - Unter Bezugnahme auf
1 , wird eine dielektrische Schicht, beispielsweise eine Photoresistschicht26 , auf der ersten Metallschicht24 strukturiert, um eine Vertiefung28 zur Strukturbildung in dem Photoresist26 bereitzustellen. Der Photoresist26 kann unter Verwendung herkömmlicher Techniken wie Fotolithografie strukturiert werden. - Unter Bezugnahme auf
2 , sind in der Aussparung28 Metallisierungsschichten32 ,34 und36 ausgebildet. Gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung können die nachfolgenden Metallisierungsschichten, die in der Vertiefung abgeschieden werden, eine oder mehrere Schichten umfassen. In der dargestellten Ausführungsform weist die Metallisierung drei Schichten auf, beispielsweise eine Kupferschicht32 , einer Nickelschicht34 und eine Zinn-Silber-Deckschicht36 . Die Metallisierungsschichten können innerhalb der Vertiefung unter Verwendung herkömmlicher Techniken ausgebildet werden, beispielsweise mittels elektrolytischem, stromlosen PVD oder CVD-Techniken. - Obwohl sich die beispielhafte Ausführungsform auf eine typische Kupferstützen Packaging-Anwendung umfassend eine Kupferschicht
32 , eine Nickelschicht34 und eine Zinn-Silber-Deckschicht36 bezieht, umfasst die vorliegenden Offenbarung auch andere nachfolgende Metallschichten. Gemäß nicht einschränkenden Beispielen kann eine geeignete RDL Anwendungsmetallisierung eine Kupferschicht, gefolgt von einer Nickelschicht, gefolgt von einer Goldschicht umfassen. In einer beispielhaften Kupferstützenanwendung kann eine Metallisierung eine Kupferschicht, gefolgt von einer Nickelschicht, gefolgt von einer Zinn-Silber-Schicht umfassen. In einer beispielhaften Pufferanwendung kann eine Metallisierung eine Kupferschicht, eine Nickelschicht, und entweder eine Blei-Zinn-Schicht oder eine Zinn-Silber-Schicht umfassen. In einer beispielhaften „Bondpad”-Anwendung kann eine Metallisierung eine Kupferschicht, gefolgt von einer Nickelschicht, gefolgt von einer Gold-, Palladium- oder Indiumschicht umfassen. - In typischen Wafer-Level-Packaging-Strukturen kann die Strukturgröße im Durchmesser im Bereich von etwa 2 Mikrometer bis etwa 100 Mikrometer sein.
- Unter Bezugnahme auf
3 , wird der Photoresist26 nachdem eine oder mehrere Metallschichten32 ,34 und36 in der Vertiefung28 für die Strukturbildung abgeschieden worden sind entfernt. - Unter Bezugnahme auf die
4 und5 kann, nachdem der Photoresist26 entfernt worden ist, die Strukturierung der darunterliegenden Barriereschicht22 und der ersten Metallschicht24 durch einen nasschemischen Ätzprozess, sogenannte „Under-Bump-Metallisierungs”-(UBM)Ätzung, durchgeführt werden. In der in den1 –5 dargestellten Ausführungsform ist der Ätzprozess eine zweistufige Ätzung. Zuerst wird, unter Bezugnahme auf4 , die erste Metallschicht24 geätzt, beispielsweise eine Kupferkeimschicht unter Verwendung einer bekannten Ätzlösung. Während dieses Ätzprozesses kann die Metallisierungsschicht32 ebenfalls einer Ätzung unterworfen werden. - Zweitens, unter Bezugnahme auf
5 , wird die Barriereschicht22 gemäß hierin beschriebenen Verfahren geätzt. Beim Ätzen der Barriereschicht unter Verwendung von zuvor entwickelten Verfahren können die Ätzraten der seitlichen Ätzung im Vergleich zu der vertikalen Ätzung in einer bestimmten Ätzchemie verschieden sein. Zum Beispiel, unter Bezugnahme auf die14 und15 , hinterschnitten Verfahren unter Verwendung einer zuvor entwickelten Nassätzchemie für UBM-Ätzen der Barriereschicht122 einen signifikanten Teil der Titan-Barrieremetallschicht122 . Ein Beispiel für eine zuvor entwickelte Nassätzchemie ist eine gepufferte Oxidätzung (buffered oxide etch BOE), die gepuffertes Fluorwasserstoff (hydrogen fluoride HF oder bufferd hydrogen fluoride BHF) verwendet. Der Fluorwasserstoff (HF) erhöht nicht nur die Titanhinterschneidung, sondern Fluorwasserstoff (HF) ist auch ein Gefahrenstoff, der eine besondere Handhabung erfordert. - Wie in
4 zu sehen ist, ist eine Kupferätzung typischerweise isotrop, was bedeutet, dass die Kupferkeimschicht typischerweise lateral und vertikal zu dem Substrat mit einer im Wesentlichen gleichen Rate geätzt wird. Im Gegensatz dazu neigt eine Titan-Barriereschicht im Vergleich zu der Kupferkeimschicht aufgrund der Gegenwart von Titanoxid in den offenen Bereich eher dazu lateral als vertikal geätzt zu werden. Ferner fördert eine Fluorwasserstoff(HF)-Ätzlösung ein galvanisches Ätzphänomen, so dass die Ätzrate der Titan-Barriereschicht in der seitlichen Ätzung verglichen mit der vertikalen Ätzung verstärkt wird. - In einigen Anwendungen kann, unter Verwendung der zuvor entwickelten Verfahren, die Barriereschicht-Ätzung um etwa 5 bis 10 mal der Dicke der Barriereschicht hinterschnitten werden. Mit abnehmender Strukturgröße in der Halbleiterindustrie kann eine deutliche Hinterschneidung der Barriereschicht während des Nassätzverfahrens aufgrund der verringerten Haftfläche der Barriereschicht auf dem Substrat zu instabilen Strukturen auf dem Wafer führen. Eine verringerte Haftfläche kann zur Ausbildung einer Ausbuchtung oder einem Wegbrechen von dem Substrat führen. Siehe beispielsweise die Hinterschneidung in der Titanschicht
122 unter Verwendung einer Fluorwasserstoff-Ätzlösung in15 . - Gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung weist die Ätzchemie eine Zusammensetzung auf, die die Titanschicht Hinterschneidung, wie sie in zuvor entwickelten Verfahren beobachtet wurde, verringert. In dieser Hinsicht führt die Ätzchemie zu einer Titanschicht Hinterschneidung im Bereich von etwa 0- bis 2-fach der Dicke der Barriereschicht. In vielen Anwendungen ist ein lateral-vertikales Ätzverhältnis von 1 zu 1 vorteilhaft. Daher ist ein Ätzverhältnis von 0 bis 1, das durch die hierin offenbarten Verfahren erreicht werden kann, besonders vorteilhaft.
- Eine Ätzchemie gemäß einigen Ausführungsbeispielen der vorliegenden Offenbarung umfasst Wasserstoffperoxid und Ammoniumfluorid. Gemäß einem nicht einschränkenden Beispiel kann das Volumenverhältnis zwischen 9,79 M Wasserstoffperoxid und 11.987 M Ammoniumfluorid in der Ätzlösung im Bereich von etwa 100:1 bis etwa 100:6 sein (Molares Verhältnis von etwa 83:1 bis etwa 13:1).
- Zusätzlich zu Ammoniumfluorid, sind auch andere Fluorid Ionen innerhalb des Umfangs der vorliegenden Offenbarung. Als nicht einschränkende Beispiele umfassen andere fluorhaltige Verbindungen Fluoridsalze, wie Calciumfluorid (CaF), Natriumfluorid (NaF) und andere geeignete Fluorverbindungen. Die Verwendung von Ammoniumfluorid kann im Vergleich zu anderen Fluorsalzverbindungen Vorteile in der Halbleiterfertigung haben, um potenzielle negative Auswirkungen von Calcium oder anderen unerwünschten Kationen zu vermeiden, die sich der Metallstruktur abschieden können.
- Gemäß einer Ausführungsform der vorliegenden Offenbarung ist die Molarität von Wasserstoffperoxid in der Ätzlösung im Bereich von 0,300 M bis 17.600 M. Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung ist die Molarität von Wasserstoffperoxid im Bereich von 1,600 M bis 9,800 M. Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung ist die Molarität von Wasserstoffperoxid im Bereich von 4,700 M bis 9,600 M.
- Gemäß einer Ausführungsform der vorliegenden Offenbarung ist die Molarität von Ammoniumfluorid in der Ätzlösung im Bereich von 0,012 M bis 0,900 M. Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung ist die Molarität von Ammoniumfluorid im Bereich von 0,110 M bis 0,700 M. Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung ist die Molarität von Ammoniumfluorid im Bereich von 0,200 M bis 0,500 M.
- Experimentelle Tests zeigen, dass Wasserstoffperoxid allein die Keimschicht und die Barriereschicht ätzt, jedoch bei einer reduzierten Ätzrate verglichen mit einer Ätzlösung, die Wasserstoffperoxid und Ammoniumfluorid enthält. Wie aus
10 ersichtlich ist, ätzt eine Ätzlösung aus nur Wasserstoffperoxid mit einer Rate von etwa 200 Å/min, verglichen mit einer Ätzrate von ca. 600 Å/min für eine Ätzlösung, welche 9,79 M Wasserstoffperoxid in Kombination mit 11.987 M Ammoniumfluorid im Volumenverhältnis von 100:4 enthält. Experimentelle Ergebnisse zeigen auch, dass eine Erhöhung der Menge an Ammoniumfluorid in der Ätzlösung von einem Volumenverhältnis von 100:1 auf ein Volumenverhältnis von 100:4 zu einer Erhöhung der Ätzrate führt, wie es im Folgenden in Beispiel 5 und10 beschrieben ist. - Experimentelle Tests zeigen, dass Ammoniumfluorid allein die Barriereschicht nicht effektiv ätzt.
- Gemäß einer Ausführungsform der vorliegenden Offenbarung ist ein geeigneter Temperaturbereich für die Ätzlösung im Bereich von etwa 20°C bis etwa 80°C. Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung ist ein geeigneter Temperaturbereich für die Ätzlösung im Bereich von etwa 35°C bis etwa 65°C. Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung ist ein geeigneter Temperaturbereich für die Ätzlösung im Bereich von etwa 55°C bis etwa 65°C. Experimentelle Tests haben gezeigt, dass eine Temperaturerhöhung die Ätzrate erhöhen kann, wie es im Folgenden in Beispiel 6 und
11 beschrieben ist. Allerdings kann eine Temperaturerhöhung zu dem negativen Nachteil führen, dass tendenziell ein Zerfall von Wasserstoffperoxid in der chemischen Zusammensetzung verursacht wird, was dazu führt, dass die Lebensdauer der Ätzbäder beeinflusst wird. - Gemäß einer Ausführungsform der vorliegenden Offenbarung, ist ein geeigneter pH-Bereich für die Ätzchemie weniger als etwa 8. Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung ist ein geeigneter pH-Bereich für die Ätzchemie im Bereich von etwa 4,5 bis etwa 8. Gemäß einer andere Ausführungsform der vorliegenden Offenbarung ist ein geeigneter pH-Bereich für die Ätzchemie im Bereich von etwa 6 bis etwa 7. Die Erfinder haben herausgefunden, dass eine Erhöhung des pH die Ätzrate der Ätzlösung erhöht, wie es aus den experimentellen Ergebnissen in
7 gezeigt und in Beispiel 2 ersichtlich ist, die im Folgenden beschrieben sind. - Um den pH der chemischen Zusammensetzung einzustellen kann eine geeignete kaustische Lösung zugesetzt werden, beispielsweise Ammoniumhydroxid oder Natriumhydroxid. Jedoch haben die Erfinder festgestellt, dass ein pH-Wert über 8,0 tendenziell dazu führt dass Wasserstoffperoxid in der chemischen Zusammensetzung zerfällt, was dazu führt, dass die Lebensdauer der Ätzbäder beeinflusst wird. Gemäß einer Ausführungsform der vorliegenden Offenbarung kann Ammoniumhydroxid zu der Ätzlösung in einer Molarität von 0 M bis 0,550 M zugegeben werden. Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung kann Ammoniumhydroxid zu der Ätzlösung in einer Molarität von 0 M bis 0,300 M zugegeben werden. Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung kann Ammoniumhydroxid zu der Ätzlösung in einer Molarität von 0,035 M bis 0,150 M zugegeben werden.
- Eine vorteilhafte Wirkung der in der vorliegenden Offenbarung beschriebenen chemischen Zusammensetzungen umfassend Wasserstoffperoxid, eine Lösung mit einem Fluorid-Ion (oder Fluorid-Ionen), und ein Ätzmittel, ist, dass die chemischen Zusammensetzungen tendenziell eine synergistische Wirkung bezüglich der Ätzrate aufweisen. Wie aus
10 ersichtlich ist, ätzt eine Ätzlösung aus nur Wasserstoffperoxid bei einer Rate von etwa 200 Å/min, verglichen mit einer Ätzrate von fast 600 Å/min für eine Ätzlösung enthaltend 9,79 M Wasserstoffperoxid in Kombination mit 11.987 M Ammoniumfluorid im Volumenverhältnis von 100:4. Wie aus7 ersichtlich wird, erhöht die Zugabe von NH4OH die Ätzrate auf über 1200 Å/min bei 55°C und auf über 1600 Å/min bei 65°C. - Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung kann der Ätzmittellösung anstelle von Ammoniumhydroxid eine andere kaustische Lösung, beispielsweise Natriumhydroxid in einer Molarität von 0 M bis 0,750 M, zugegeben werden. Gemäß einer weiteren Ausführungsform der vorliegenden Offenbarung kann Natriumhydroxid in einer Molarität von 0 M bis 0,300 M zu der Ätzmittellösung zugesetzt werden. Gemäß einer anderen Ausführungsform der vorliegenden Offenbarung kann Natriumhydroxid in einer Molarität von 0,400 M bis 0,180 M zu der Ätzmittellösung zugesetzt werden. Natriumhydroxid oder andere kaustische Lösungen sollten wegen der möglichen negativen Auswirkungen von Natrium oder anderen unerwünschten Kationen, die sich in der Metallstruktur abscheiden, nicht für die Halbleiterherstellung ausgewählt werden.
- Die folgenden Beispiele liefern experimentelle Ergebnisse für chemische Zusammensetzungen, Temperatur des Ätzmittels, pH des Ätzmittels und die Verwendung von verschiedenen kaustischen Lösungen.
- BEISPIEL 1: EINFLUSS DES ÄTZMITTELS AUF DIE TI HINTERSCHNEIDUNG FÜR 1000 A LAYER
- Verglichene Ätzchemie Zusammensetzungen: (1) Fluorwasserstoff (hydrogen fluoride HF) (”dHF”); (2) Wasserstoffperoxid und Ammoniumfluorid (”AMAT TiV1”); und (3) Wasserstoffperoxid, Ammoniumfluorid und Ammoniumhydroxid (”AMAT TiV2”). Entsprechende Werte der Titan-Barriereschicht Hinterschneidung sind in der folgenden Tabelle für eine 50 Mikrometer, eine 20 Mikrometer „Sparse”-Struktur und eine 20 Mikrometer „Dense”-Struktur dargestellt.
Ätzmittel dHF H2O2 + NH4F H2O2 + NH4F + NH4OH 50 μm Struktur 0,489 0,131 0,099 20 μm ”Sparse”-Struktur 0,78 0,219 0,212 20 μm ”Dense”-Struktur 0,971 0,191 0,105 - Die experimentellen Ergebnisse sind in
6 graphisch dargestellt. Dieses Beispiel zeigt, dass im Wesentlichen ähnliche Hinterschneidungsergebnisse mit den Ätzchemien erreicht werden, welche Wasserstoffperoxid und Ammoniumfluorid und/oder eines dieser beiden, und Ammoniumhydroxid zur pH-Erhöhung beinhalten. Die Auswirkung der pH-Erhöhung wird im Folgenden in Beispiel 2 beschrieben. - BEISPIEL 2: EINFLUSS VON NH4OH AUF DIE ÄTZRATE
- In einer Ätzchemie, die nur Wasserstoffperoxid und Ammoniumfluorid umfasst, wurde eine Ätzrate von 364 Å/min bei 55°C und pH 4,6 erreicht. Im Vergleich wurde in einer Ätzchemie umfassend Wasserstoffperoxid und Ammoniumhydroxid eine Ätzrate von 479 Å/min bei 55°C und pH 6,72 erreicht. Im Vergleich wurde in einer Ätzchemie, umfassend Wasserstoffperoxid, Ammoniumfluorid und Ammoniumhydroxid eine Ätzrate von 1280 Å/min bei 55°C und pH 6,74 erreicht. Im Vergleich wurde in einer Ätzchemie, umfassend Wasserstoffperoxid, Ammoniumfluorid und Natriumhydroxid eine Ätzrate von 1265 Å/min bei 55°C und pH 7,01 erreicht.
- In einer Ätzchemie, die nur Wasserstoffperoxid und Ammoniumfluorid umfasst, wurde eine Ätzrate von 457 Å/min bei 65°C und pH 4,6 erreicht. Im Vergleich wurde in einer Ätzchemie umfassend Wasserstoffperoxid, Ammoniumfluorid und Ammoniumhydroxid eine Ätzrate von 1675 Å/min bei 65°C und pH 6,74 erreicht. Im Vergleich wurde in einer Ätzchemie, die nur Wasserstoffperoxid umfasst, eine Ätzrate von 202 Å/min bei 65°C und pH 4,28 erreicht.
- Die experimentellen Ergebnisse sind graphisch in
7 dargestellt. Dieses Beispiel zeigt, dass die Zugabe einer kaustischen Lösung, wie beispielsweise Ammoniumhydroxid oder Natriumhydroxid, im Wesentlichen die Ätzrate erhöht. Darüber hinaus erhöht eine Temperaturerhöhung von 55°C auf 65°C die Ätzrate. Ferner erhöht die Kombination von Wasserstoffperoxid, Ammoniumfluorid und einer kaustischen Lösung (Ammoniumhydroxid oder Natriumhydroxid) die Ätzrate (auf 1280 Å/min bei 55°C) mehr als die kombinierten Ätzraten von (1) Wasserstoffperoxid und Ammoniumfluorid (364 Å/min bei 55°C) und (2) Wasserstoffperoxid und Ammoniumhydroxid (479 Å/min bei 55°C). - Der Einfluss von NH4OH und NAOH auf den pH der Ätzlösung ist im Folgenden in den Beispielen 3 und 4 beschrieben.
- BEISPIEL 3: EINFLUSS VON NH4OH AUF DEN PH DER ÄTZLÖSUNG
- Der pH wurde für verschiedene Wasserstoffperoxid (H2O2), Ammoniumfluorid (NH4F) und Ammoniumhydroxid (NH4OH) Mischungsverhältnisse gemessen. Die Molarität von Wasserstoffperoxid wurde auf 9,79 M eingestellt. Die Molarität von Ammoniumfluorid wurde auf 11,987 M eingestellt. Die Molarität von Ammoniumhydroxid wurde auf 14,5 M eingestellt. Das Verhältnis von Wasserstoffperoxid zu Ammoniumfluorid wurde auf 100 eingestellt. Wenn das Verhältnis von Ammoniumhydroxid von 0 Teilen pro 100 auf 1,5 Teile pro 100 erhöht wurde, erhöhte sich der pH von 4,65 auf 8,37. Die experimentellen Ergebnisse sind graphisch in
8 dargestellt. Bei einem pH von über 8,0 würde ein starker Zerfall von Wasserstoffperoxid beobachtet. - BEISPIEL 4: EINFLUSS VON NAOH AUF DEN PH DER LÖSUNG
- Der pH wurde für verschiedene Wasserstoffperoxid (H2O2), Ammoniumfluorid (NH4F) und Natriumhydroxid (NaOH) Mischungsverhältnisse gemessen. Die Molarität von Wasserstoffperoxid wurde auf 9,79 M eingestellt. Die Molarität von Ammoniumfluorid wurde auf 11,987 M eingestellt. Die Molarität von Natriumhydroxid wurde auf 19,4 M eingestellt. Das Verhältnis von Wasserstoffperoxid zu Ammoniumfluorid wurde auf 100 eingestellt. Wenn das Verhältnis von Natriumhydroxid von 0 Teilen pro 100 auf 1,5 Teilen pro 100 erhöht wurde, erhöhte sich der pH von 4,65 auf 9,86. Die experimentellen Ergebnisse sind graphisch in
9 dargestellt. Bei einem pH von über 8,0 wurde ein starker Zerfall von Wasserstoffperoxid beobachtet. - BEISPIEL 5: EINFLUSS VON NH4F AUF DIE ÄTZRATE
- Die Ätzrate wurde für verschiedene Wasserstoffperoxid (H2O2) und Ammoniumfluorid (NH4F) Mischungsverhältnisse gemessen. Die Molarität von Wasserstoffperoxid wurde auf 9,79 M eingestellt. Die Molarität von Ammoniumfluorid, wurde auf 11,987 M eingestellt. Wenn das Verhältnis von Ammoniumfluorid von 1 Teil pro 100 auf 4 Teile pro 100 erhöht wurde, erhöhte sich die Ätzrate von 294,8 Å/min auf 591,6 Å/min. Ohne Ammoniumfluorid war die Ätzrate 202 Å/min. Die experimentellen Ergebnisse sind graphisch in
10 dargestellt. - BEISPIEL 6: EINFLUSS DER TEMPERATURE AUF DIE ÄTZRATE
- Für einen bestimmte Ätzchemie umfassend Wasserstoffperoxid (H2O2) und Ammoniumfluorid (NHF), erhöhte sich bei steigender Temperatur die Ätzrate. Bei 35°C wurde eine Ätzrate von etwa 500 Å/min erreicht. Im Vergleich wurde bei 65°C eine fast vierfache Ätzratenerhöhung von 1675 Å/min erreicht. Die experimentellen Ergebnisse sind graphisch in
11 dargestellt, erzielt. - BEISPIEL 7: EINFLUSS VON NH4F AUF PH VON H2O2
- Der pH wurde für verschiedene Wasserstoffperoxid (H2O2) und Ammoniumfluorid (NH4F) Mischungsverhältnisse gemessen. Die Molarität von Wasserstoffperoxid wurde auf 9,79 M eingestellt. Die Molarität von Ammoniumfluorid wurde auf 11,987 M eingestellt. Wenn das Verhältnis von Ammoniumfluorid von 0 Teilen pro 100 auf 6 Teile pro 100 erhöht wurde, erhöhte sich der pH von 4,28 auf 5,12. Die experimentellen Ergebnisse sind graphisch in
12 dargestellt. Dieses Beispiel zeigt, dass die Molarität von NH4F nur geringe Auswirkungen auf den pH der Ätzchemie hat. - BEISPIEL 8: EINFLUSS VON H2O2 KONZENTRATION AUF ÄTZRATE
- Für einen bestimmten Ätzchemie umfassend Wasserstoffperoxid (H2O2), Ammoniumfluorid (NH4F) und Ammoniumhydroxid (NH4OH), führte eine Erhöhung der Wasserstoffperoxidkonzentration und der Temperatur zu einer erhöhten Ätzrate. Eine Ätzrate von 349 Å/min wurde bei 55°C und einer H2O2-Konzentration von 1,63 M erreicht. Im Vergleich wurde bei 65°C und einer H2O2-Konzentration von 9,79 M eine mehr als vierfache Ätzratenerhöhung von 1675 Å/min erreicht. Die experimentellen Ergebnisse sind graphisch in
13 dargestellt. - Obgleich veranschaulichende Ausführungsformen dargestellt und beschrieben wurden, können verschiedene Änderungen vorgenommen werden, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
Claims (15)
- Ein Verfahren zum Ausbilden einer Metallstruktur, wobei das Verfahren umfasst: (a) Bereitstellen eines Mikrostrukturwerkstücks umfassend ein Substrat, eine auf dem Substrat angeordnete kontinuierliche titanhaltige Barriereschicht, eine auf der Barriereschicht angeordnete kontinuierliche erste Metallschicht mit einer Dicke, und eine auf der ersten Metallschicht strukturierte dielektrische Schicht, um eine Vertiefung bereitzustellen, welche Seitenwandflächen und eine Bodenfläche definiert, wobei die Bodenfläche der Vertiefung eine Metalloberfläche ist und die Seitenwandflächen der Vertiefung dielektrische Oberflächen sind; (b) Abscheiden einer zweiten Metallschicht auf eine freiliegende obere Oberfläche der ersten Metallschicht innerhalb der Vertiefung; (c) Entfernen der dielektrischen Schicht, um eine exponierte Struktur bereitzustellen; (d) Ätzen eines Teils von der ersten Metallschicht unter Verwendung einer ersten Ätzchemie; und (e) Ätzen eines Teils der Barriereschicht unter Verwendung einer zweiten Ätzchemie, um eine Hinterschneidung der Barriereschicht von weniger als oder gleich zweimal der Dicke der Barriereschicht zu erreichen.
- Das Verfahren nach Anspruch 1, wobei die erste Metallschicht eine Keimschicht ist.
- Das Verfahren nach Anspruch 1, ferner umfassend elektrochemisches Abscheiden einer dritten Metallschicht auf eine freiliegende obere Oberfläche der zweiten Metallschicht innerhalb der Vertiefung.
- Das Verfahren nach Anspruch 3, ferner umfassend elektrochemisches Abscheiden einer vierten Metallschicht auf eine freiliegende obere Oberfläche der dritten Metallschicht innerhalb der Vertiefung.
- Das Verfahren nach Anspruch 1, wobei die zweite Ätzchemie Wasserstoffperoxid und ein Fluorid-Ion umfasst.
- Das Verfahren nach Anspruch 1, wobei die zweite Ätzchemie Wasserstoffperoxid und ein Ammoniumfluorid umfasst.
- Das Verfahren nach Anspruch 6, wobei die Molarität des Wasserstoffperoxids in der zweiten Ätzchemie im Bereich von 0,300 M bis 17,600 M ist.
- Das Verfahren nach Anspruch 6, wobei die Molarität des Ammoniumfluorids in der zweiten Ätzchemie im Bereich von 0,012 M bis 0,900 M ist.
- Das Verfahren nach Anspruch 6, wobei das Molverhältnis zwischen Wasserstoffperoxid und Ammoniumfluorid im Bereich von 83:1 bis 13:1 liegt.
- Das Verfahren nach Anspruch 1, wobei die zweite Ätzchemie ferner eine kaustische Lösung umfasst.
- Das Verfahren nach Anspruch 6, wobei die zweite Ätzchemie ferner ein Ammoniumhydroxid umfasst.
- Das Verfahren nach Anspruch 1, wobei die Temperatur der zweiten Ätzchemie im Bereich von 35°C bis 80°C liegt.
- Das Verfahren nach Anspruch 1, wobei der pH der zweiten Ätzchemie im Bereich von etwa 4,5 bis etwa 8,0 liegt.
- Ein Verfahren zum Ausbilden einer Metallstruktur, wobei das Verfahren umfasst: (a) Bereitstellen eines Mikrostrukturwerkstücks umfassend ein Substrat, eine auf dem Substrat angeordnete kontinuierliche titanhaltige Barriereschicht, eine auf der Barriereschicht angeordnete kontinuierliche Metallkeimschicht, und eine auf der Metallkeimschicht strukturierte dielektrische Schicht, um eine Vertiefung bereitzustellen, welche Seitenwandflächen und eine Bodenfläche definiert, wobei die Bodenfläche der Vertiefung eine Metalloberfläche ist und die Seitenwandflächen der Ausnehmung dielektrische Oberflächen sind; (b) elektrochemisches Abscheiden einer ersten Metallschicht auf eine freiliegende obere Oberfläche der Metallkeimschicht innerhalb der Vertiefung; (c) Entfernen der dielektrischen Schicht, um eine exponierte Struktur bereit zu stellen; (d) Ätzen eines Teils von der ersten Metallschicht unter Verwendung einer ersten Ätzchemie; und (e) Ätzen eines Teils der Barriereschicht unter Verwendung einer zweiten Ätzchemie umfassend Wasserstoffperoxid und ein Fluorid-Ion.
- Ein Mikrostrukturwerkstück, umfassend: (a) ein Substrat; (b) eine auf dem Substrat angeordnete Mikrostruktur, wobei die Mikrostruktur eine titanhaltige Barriereschicht über dem Substrat, eine Metallkeimschicht über der Barriereschicht und zumindest eine erste Metallschicht umfasst, welche auf der Metallkeimschicht angeordnet ist, wobei die Barriereschicht eine Hinterschneidung von weniger als zweimal der Dicke der Barriereschicht aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462004751P | 2014-05-29 | 2014-05-29 | |
US62/004,751 | 2014-05-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102015108513A1 true DE102015108513A1 (de) | 2015-12-03 |
Family
ID=54481670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015108513.5A Withdrawn DE102015108513A1 (de) | 2014-05-29 | 2015-05-29 | Reduzierte Titan Hinterschneidung im Ätzprozess |
Country Status (6)
Country | Link |
---|---|
US (1) | US20150348925A1 (de) |
KR (1) | KR20150138071A (de) |
CN (1) | CN105304503A (de) |
DE (1) | DE102015108513A1 (de) |
SG (1) | SG10201503988YA (de) |
TW (1) | TW201611102A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522501B2 (en) | 2017-11-17 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of forming the same |
US20230245997A1 (en) * | 2022-01-31 | 2023-08-03 | International Business Machines Corporation | Double resist structure for electrodeposition bonding |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0815593B1 (de) * | 1995-03-20 | 2001-12-12 | Unitive International Limited | Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht |
US5993686A (en) * | 1996-06-06 | 1999-11-30 | Cabot Corporation | Fluoride additive containing chemical mechanical polishing slurry and method for use of same |
US7416971B2 (en) * | 2004-09-23 | 2008-08-26 | Megica Corporation | Top layers of metal for integrated circuits |
JP2004043850A (ja) * | 2002-07-09 | 2004-02-12 | Mitsubishi Gas Chem Co Inc | チタンまたはチタン合金のエッチング方法 |
US20070161529A1 (en) * | 2005-12-22 | 2007-07-12 | Tosoh Corporation | Cleaning composition for semiconductor device-manufacturing apparatus and cleaning method |
US20080041727A1 (en) * | 2006-08-18 | 2008-02-21 | Semitool, Inc. | Method and system for depositing alloy composition |
KR101512490B1 (ko) * | 2007-11-22 | 2015-04-17 | 삼성전자주식회사 | 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법 |
-
2015
- 2015-05-20 SG SG10201503988YA patent/SG10201503988YA/en unknown
- 2015-05-21 TW TW104116302A patent/TW201611102A/zh unknown
- 2015-05-28 KR KR1020150075124A patent/KR20150138071A/ko unknown
- 2015-05-29 US US14/725,242 patent/US20150348925A1/en not_active Abandoned
- 2015-05-29 CN CN201510291027.5A patent/CN105304503A/zh active Pending
- 2015-05-29 DE DE102015108513.5A patent/DE102015108513A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
TW201611102A (zh) | 2016-03-16 |
US20150348925A1 (en) | 2015-12-03 |
CN105304503A (zh) | 2016-02-03 |
SG10201503988YA (en) | 2015-12-30 |
KR20150138071A (ko) | 2015-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016100766B4 (de) | Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung | |
DE102012216153B4 (de) | Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung | |
DE102008049775B4 (de) | Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen | |
DE112009000670T5 (de) | Metallgatterstruktur und Verfahren zum Herstellen derselben | |
DE102015106047A1 (de) | Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel | |
DE102014119211B4 (de) | Auf anodischem aluminiumoxid basierende, luftspaltbildende techniken für verbindungsstrukturen und verfahren hierzu | |
DE102014107557A1 (de) | Verfahren zum Bearbeiten eines Halbleiterwerkstücks | |
DE102008016431A1 (de) | Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen | |
DE102015219012B4 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, die eine Schicht aus einem ersten Metall zwischen einer Diffusionsbarrierenschicht und einem zweiten Metall umfasst | |
DE102017118311A1 (de) | Verfahren zum reinigen eines wafers nach einem cmp-schritt | |
DE10326273A1 (de) | Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand | |
DE102013100709A1 (de) | Vorrichtungen und Verfahren zum Polieren, Ätzen und Reinigen mit einer mit Gas gemischten Flüssigkeit | |
DE102015108513A1 (de) | Reduzierte Titan Hinterschneidung im Ätzprozess | |
DE102007053600B4 (de) | Verfahren zur Herstellung eines Metalls direkt auf einer leitenden Barrierenschicht durch elektrochemische Abscheidung unter Anwendung einer sauerstoffarmen Umgebung | |
DE102017127668A1 (de) | Chemische Reinigung einer Halbleitervorrichtung | |
DE102020101284A1 (de) | Verfahren und struktur für halbleiter-interconnect | |
DE102013105736B4 (de) | Verwendung eines Metallisierungsschemas als Ätzmaske | |
DE112005001713T5 (de) | Ätzen mit elektrostatisch angezogenen Ionen | |
DE3215411A1 (de) | Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht | |
DE3842758A1 (de) | Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen | |
DE102022100366A1 (de) | Vorrichtungen mit siliziumdurchführungen, schutzringe und deren herstellungsverfahren | |
DE102007009902A1 (de) | Verfahren zum Reduzieren von Ungleichmäßigkeiten während des chemisch-mechanischen Polierens von überschüssigem Metall in einer Metallisierungsebene von Mikrostrukturbauelementen | |
DE102018202132B4 (de) | Verfahren zur Herstellung einer Halbleiterstruktur mit einem im Wesentlichen geraden Kontaktprofil | |
DE10240114B4 (de) | Verfahren zur Reduzierung eines Defektpegels nach dem chemisch mechanischen Polieren eines Kupfer enthaltenden Substrats durch Spülen des Substrats mit einer oxidierenden Lösung | |
EP1956643A1 (de) | Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |