DE102014119211B4 - Auf anodischem aluminiumoxid basierende, luftspaltbildende techniken für verbindungsstrukturen und verfahren hierzu - Google Patents

Auf anodischem aluminiumoxid basierende, luftspaltbildende techniken für verbindungsstrukturen und verfahren hierzu Download PDF

Info

Publication number
DE102014119211B4
DE102014119211B4 DE102014119211.7A DE102014119211A DE102014119211B4 DE 102014119211 B4 DE102014119211 B4 DE 102014119211B4 DE 102014119211 A DE102014119211 A DE 102014119211A DE 102014119211 B4 DE102014119211 B4 DE 102014119211B4
Authority
DE
Germany
Prior art keywords
layer
conductive
pores
dielectric layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014119211.7A
Other languages
English (en)
Other versions
DE102014119211A1 (de
Inventor
Chia-Tien Wu
Tien-Lu Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014119211A1 publication Critical patent/DE102014119211A1/de
Application granted granted Critical
Publication of DE102014119211B4 publication Critical patent/DE102014119211B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauteil, Folgendes umfassend:
eine erste leitfähige Schicht (102), die über einem Halbleitersubstrat angeordnet ist;
eine zweite leitfähige Schicht (130), die über der ersten leitfähigen Schicht angeordnet ist;
eine Aluminiumoxid-Dielektrikumschicht (112), die zwischen der ersten und der zweiten leitfähigen Schicht (102, 130) angeordnet ist, um eine elektrische Isolierung zwischen der ersten und der zweiten leitfähigen Schicht (102, 130) bereitzustellen,
einen Graben (110) in einem oberen Abschnitt der Aluminiumoxid-Dielektrikumschicht (112);
wobei die Aluminiumoxid-Dielektrikumschicht (112) eine Aluminiumoxidmatrix mit mehreren Luftspalten (122) umfasst, die sich durch diese hindurch erstrecken, wobei sich die Luftspalte (122) senkrecht zu einer Oberfläche des Halbleitersubstrats erstrecken, wenn sie sich durch die Aluminiumoxidmatrix erstrecken; und
wobei die Aluminiumoxid-Dielektrikumschicht (112) ferner mehrere Poren umfasst, die unter dem Graben (110) angeordnet sind, und wobei die Luftspalte (122) an jeder Seite des Grabens (110) in der Aluminiumoxid-Dielektrikumschicht (112) angeordnet sind, wobei die mehreren Poren jeweils Durchmesser aufweisen, die im Mittel kleiner als die jeweiligen Durchmesser der mehreren Luftspalte (122) sind.

Description

  • Mit abnehmenden Abmessungen und Merkmalgrößen integrierter Halbleiterschaltungen (ICs – Integrated Circuits) steigt die Dichte der Elemente, welche die ICs bilden, und der Zwischenraum zwischen den Elementen verkleinert sich. Derartige Zwischenraumverkleinerungen sind u. a. durch Lichtbeugung der Fotolithografie, Maskenjustierung, Isolierung und Bauteilleistung beschränkt. Mit abnehmendem Abstand zwischen zwei benachbarten leitfähigen Merkmalen nimmt die resultierende Kapazität zu, was wiederum den Leistungsverbrauch und die Zeitverzögerung erhöht.
  • Um die parasitäre Kapazität zu verringern und die Bauteilleistung entsprechend zu verbessern, verwenden IC-Gestalter Low-k-Dielektrika. Eine Art Low-k-Material wird durch Erzeugen großer Leerstellen oder Poren in einem Dielektrikum hergestellt. Die Leerstellen können eine Dielektrizitätskonstante von fast 1 aufweisen, wodurch sich die Gesamtdielektrizitätskonstante des porösen Materials durch Erhöhen der Porosität des Materials verringert. Große Poren, auch als Luftspalte bezeichnet, können ein Dielektrikum mit extrem niedriger Dielektrizitätszahl (extreme low-k) zwischen den zwei leitfähigen Materialien bereitstellen.
  • US 6 506 678 B1 beschreibt ein Halbleiterbauteil mit einer Aluminiumleitung über der eine poröse Aluminiumoxid-Dielektrikumsschicht ausgebildet ist. Lücken zwischen benachbarten Strukturen aus jeweils einer Aluminiumleitung und einer Aluminiumoxid-Deckschicht werden durch ein dielektrisches Material gefüllt, um die poröse Aluminiumoxid-Dielektrikumsschicht zu versiegeln.
  • Die Erfindung sieht ein Halbleiterbauteil mit den Merkmalen von Patentanspruch 1, ein Verfahren gemäß Anspruch 8 und ein Verfahren gemäß Anspruch 15 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1A stellt eine Querschnittsansicht einer Verbindungsstruktur gemäß einigen Ausführungsformen dar.
  • 1B stellt einer Draufsicht auf die Verbindungsstruktur von 1A gemäß einigen Ausführungsformen dar.
  • 2 stellt ein Ablaufdiagramm eines Verfahrens zum Bilden eines Luftspaltes für Verbindungsstrukturen gemäß einigen Ausführungsformen dar.
  • 3a bis 3i stellen Querschnittsansichten eines Halbleitersubstrats dar, die ein Verfahren zum Bilden eines Luftspaltes für Verbindungsstrukturen gemäß einigen Ausführungsformen zeigen.
  • DETAILLIERTE BESCHREIBUNG
  • Die Beschreibung wird hier anhand der Zeichnungen gegeben, in denen im Allgemeinen durchweg gleiche Bezugszeichen verwendet werden, um gleichartige Elemente zu kennzeichnen, und in denen die verschiedenen Strukturen nicht notwendigerweise maßstabsgerecht abgebildet sind. In der folgenden Beschreibung sind zum Zweck der Erklärung zahlreiche spezifische Details dargelegt, um das Verständnis zu erleichtern. Für Fachleute wird jedoch ersichtlich sein, dass ein oder mehrere hier beschriebene Aspekte mit einem geringeren Umfang dieser spezifischen Details umgesetzt werden können. In anderen Fällen sind bekannte Strukturen und Bauteile in Blockdiagrammform gezeigt, um das Verständnis zu erleichtern.
  • Das Vorhandensein von Luftspalten in Low-k-Dielektrika kann dabei helfen, einen Gesamt-k-Wert der Dielektrika zu verringern. Angesichts der Erfordernisse der mechanischen Festigkeit und der fotolithografischen Genauigkeit ist es jedoch eine Herausforderung, den k-Wert weiter zu verringern, indem das Volumen eines einzelnen Luftspaltes oder die Dichte von Luftspalten erhöht wird. Die vorliegende Erfindung betrifft Verbindungsstrukturen, bei denen eine poröse anodische Aluminiumoxid-Dielektrikumschicht (zum Beispiel Al2O3) als ein Low-k-Material aufgebracht wird. Die Aluminiumoxid-Dielektrikumschicht wird anfänglich mit luftgefüllten Poren gebildet und zumindest einige dieser luftgefüllten Poren werden erweitert, um Luftspalte in der Aluminiumoxid-Dielektrikumschicht zu bilden. Da diese Aluminiumoxid-Dielektrikumschicht eine wesentliche Anzahl von Luftspalten aufweist, kann sie einen Low-k-Wert bereitstellen. Zum Beispiel kann die Aluminiumoxid-Dielektrikumschicht bei einigen Ausführungsformen einen effektiven Dielektrizitätskonstante-Wert von weniger als etwa 1,8 aufweisen. Gleichzeitig stellt die starke mechanische Festigkeit der Aluminiumoxidstruktur eine relativ starke Dielektrikumschicht bereit, auf der Verbindungsschichten und/oder Bauteilmerkmale aufgebaut werden können. Des Weiteren können bei einigen Ausführungsformen mit selbstjustierenden Aluminiumoxid-Anodisierungsprozessen insofern von Nutzen sein, als sie den Umfang der Justierung begrenzen, der in einigen Herstellungsschritten erforderlich ist.
  • 1A stellt eine Querschnittsansicht 100 einiger Ausführungsformen einer Verbindungsstruktur eines Halbleiterbauteils dar und 1B eine entsprechende Draufsicht 150. Eine erste leitfähige Schicht 102 liegt über einem Halbleitersubstrat (nicht dargestellt). Eine Aluminiumoxid-Dielektrikumschicht 112 ist über der ersten leitfähigen Schicht 102 angeordnet. Die Aluminiumoxid-Dielektrikumschicht 112 beinhaltet eine Aluminiumoxidmatrix 121 und mehrere Luftspalte, zum Beispiel 122. Die Luftspalte liegen im Wesentlichen senkrecht zur Oberfläche des Halbleitersubstrats. In der Aluminiumoxid-Dielektrikumschicht ist ein leitfähiger Körper 108 angeordnet, der die erste leitfähige Schicht 102 über die Aluminiumoxid-Dielektrikumschicht 112 elektrisch mit einer zweiten leitfähigen Schicht 130 verbindet. Bei einigen Ausführungsformen ist zwischen der ersten leitfähigen Schicht 102 und der Aluminiumoxid-Dielektrikumschicht 112 eine untere Ätzstoppschicht 104 angeordnet. Eine weitere, obere Ätzstoppschicht 128 kann zwischen der Aluminiumoxid-Dielektrikumschicht 112 und der zweiten leitfähigen Schicht 130 angeordnet sein.
  • Bei einigen Ausführungsformen ist die erste leitfähige Schicht 102 eine verbindende Metallschicht, die eine von mehreren Metallschichten der Verbindungsstrukturen sein kann. Bei einigen weiteren Ausführungsformen kann die erste leitfähige Schicht 102 aktive Bereiche von Bauteilen verkörpern, die über dem oder im Halbleitersubstrat angeordnet sind. Zum Beispiel kann die erste leitfähige Schicht Quelle/Senke-Bereiche (Source/Drain-Bereiche) eines FET-Bauteils verkörpern. Die zweite leitfähige Schicht kann außerdem eine verbindende Metallschicht oder ein Bondpad, ein Lötbump oder eine andere leitfähige Schicht.
  • Bei einigen Ausführungsformen beträgt der mittlere Durchmesser der mehreren Luftspalte, zum Beispiel D1 des Luftspaltes 122, etwa 9 nm. Eine Volumendichte der mehreren Luftspalte zur Aluminiumoxid-Dielektrikumschicht kann mehr als ungefähr 70 % betragen. Insbesondere besteht bei einigen Ausführungsformen ein Bereich in der Aluminiumoxid-Dielektrikumschicht 112, in dem mehrere Poren (z. B. 114) angeordnet sind. Die Poren (z. B. 114) und die Luftspalte (z. B. 122) können insofern säulenförmig sein, als sich Seitenwände einer gegebenen Pore/eines gegebenen Luftspaltes im Wesentlichen vertikal zwischen der Ober- und der Unterseite der Aluminiumoxid-Dielektrikumschicht 112 erstrecken, wobei eine gegebene Pore/ein gegebener Luftspalt zwischen der Ober- und der Unterseite der Aluminiumoxid-Dielektrikumschicht 112 einen im Wesentlichen gleichbleibenden Durchmesser aufweisen kann. Jeweilige Durchmesser der mehreren Poren sind kleiner als entsprechende Durchmesser der mehreren Luftspalte. Zum Beispiel ist eine Pore 114, die im Wesentlichen senkrecht zur Oberfläche des Halbleitersubstrats liegt, in einem unteren Abschnitt der Aluminiumoxid-Dielektrikumschicht angeordnet, der unter einem Graben 110 liegt, der in einem oberen Abschnitt der Aluminiumoxid-Dielektrikumschicht angeordnet ist, und weist einen Durchmesser D2 von etwa 3 nm auf. Der leitfähige Körper 108 kann eine Durchkontaktierung (Via) sein, wie in 1 gezeigt, oder eine Zweifach-Damaszener-Struktur ähnlich der in 3i gezeigten Struktur 308. Der leitfähige Körper 108 koppelt eine erste Metallleitung in der ersten leitfähigen Schicht 102 mit einer zweiten Metallleitung in der zweiten leitfähigen Schicht 130. Es versteht sich, dass die relativen Größen der Luftspalte (z. B. 122), Poren (z. B. 114) und leitfähigen Körper 108, 110, die in 1A bis 1B dargestellt sind, lediglich veranschaulichend sind und die relativen Größen dieser Merkmale weit von dem abweichen können, was gezeigt ist.
  • 2 stellt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zum Bilden eines Luftspaltes für Verbindungsstrukturen dar.
  • Obwohl offenbarte Verfahren (z. B. die Verfahren 200) im Weiteren als eine Reihe von Vorgängen oder Ereignissen dargestellt und beschrieben sind, versteht es sich, dass die dargestellte Reihenfolge derartiger Vorgänge oder Ereignisse nicht im beschränkenden Sinne auszulegen ist. Zum Beispiel können einige Vorgänge in anderer Reihenfolge und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen, neben den hier dargestellten und/oder beschriebenen, stattfinden. Des Weiteren sind möglicherweise nicht alle dargestellten Vorgänge erforderlich, um eine/n oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung umzusetzen. Darüber hinaus kann/können ein oder mehrere der hier dargestellten Vorgänge in einem oder mehreren separaten Vorgängen und/oder Phasen ausgeführt werden.
  • Bei 202 wird über einem Halbleitersubstrat eine untere Ätzstoppschicht (ESL – Etch Stop Layer) gebildet. Das Halbleitersubstrat kann jede Art von Halbleitermaterial umfassen, einschließlich u. a. eines Bulk-Silizium-Wafers, eines Substrats aus binären Verbindungen (z. B. GaAs-Wafer) oder Substraten aus Verbindungen höherer Ordnung mit oder ohne darüber gebildeten zusätzlichen isolierenden oder leitfähigen Schichten.
  • Bei 204 wird auf der unteren Ätzstoppschicht eine Aluminiumschicht (Al-Schicht) gebildet. Bei einigen Ausführungsformen hat die Aluminiumschicht zum Beispiel eine Dicke von etwa 1000 Å bis etwa 10000 Å. Die Aluminiumschicht kann durch physikalische Gasphasenabscheidung (PVD – Physical Vapor Deposition) abgeschieden werden.
  • Bei 206 wird ein ausgewählter Abschnitt der Aluminiumschicht entfernt, um Öffnungen zu bilden. Bei einigen Ausführungsformen umfassen die Öffnungen Gräben, die sich entlang einer horizontalen Oberfläche des Halbleiters erstrecken, und einige Vias, die sich vertikal durch die Aluminiumschicht erstrecken. Bei einigen Ausführungsformen wird die Zweifach-Damaszener-Struktur während dieses Schritts mittels Via-Zuerst-, Graben-Zuerst- oder selbstjustierenden Prozesses strukturiert.
  • Bei 208 wird die Aluminiumschicht anodisiert, um eine Aluminiumoxid-Dielektrikumschicht mit mehreren Poren zu erzielen. Bei einigen Ausführungsformen werden Herstellungsbedingungen angewandt, zum Beispiel Glühen, um die Korngröße zu erhöhen und homogene Bedingungen für das Porenwachstum über große Bereiche zu erzielen, oder Elektropolieren, um die Oberflächenrauigkeit zu verbessern. Bei einigen Ausführungsformen wird eine Anodisierungsspannung von etwa 5 V angelegt und eine Kupferplatte als Katode über der Aluminiumschicht angebracht. Eine Elektrolytlösung kann Wasserstoffperoxid (H2O2), Phosphorsäure (H3PO4) umfassen oder es wird Schwefelsäure (H2SO4) angewandt. Der Anodisierungsprozess kann durch mehr als einen Schritt des Anodisierens unter unterschiedlichen Bedingungen mit unterschiedlichen Elektrolyten ausgeführt werden. Zum Beispiel wird eine 1,8M-Schwefelsäure-(H2SO4)-Wasserlösung als ein Elektrolyt verwendet. Während der Anodisierung wird eine Temperatur von etwa 5 °C angewandt. Es werden mehrere im Wesentlichen geordnete Poren mit einem Durchmesser von etwa 3 nm erzielt.
  • Bei 210 wird ein Teil der unteren Ätzstoppschicht, die unter einer Unterseite der Öffnungen liegt, entfernt.
  • Bei 212 wird im Wesentlichen über einer Oberfläche der Aluminiumoxid-Dielektrikumschicht eine Sperrschicht gebildet, ohne die Poren zu füllen.
  • Bei 214 wird in die Öffnungen ein leitfähiges Verbindungmaterial gefüllt, zum Beispiel Kupfer.
  • Bei 216 wird ein chemisch-mechanischer Politurprozess (CMP-Prozess) ausgeführt, um die Oberflächen zu glätten und einen oberen Teil des leitfähigen Verbindungsmaterials, der nicht benötigt wird, zu entfernen.
  • Bei 218 wird über dem eingefüllten leitfähigen Verbindungsmaterial eine Deckschicht gebildet. Die Deckschicht kann den Schutz des eingefüllten leitfähigen Verbindungsmaterials bei nachfolgenden chemischen Reaktionsprozessen unterstützen.
  • Bei 220 werden die mehreren Poren erweitert, um Luftspalte zu bilden. Bei einigen Ausführungsformen kann in einer Bearbeitungskammer, die bei einer Temperatur von etwa 0 °C bis etwa 50 °C gehalten wird, ein Nassätzprozess angewandt werden, der ein Nassätzmittel umfasst. Das Nassätzmittel kann zum Beispiel Phosphorsäure (H3PO4) oder Schwefelsäure (H2SO4) umfassen. Die Durchmesser der erweiterten Poren stehen in Beziehung insbesondere zur Temperatur, Reaktionszeit und chemischen Konzentration. Bei einigen Ausführungsformen kann das Werkstück zum Beispiel etwa 5 Minuten lang bei 25 °C einer 5-gewichtsprozentigen H3PO4-Lösung ausgesetzt werden, was die Poren auf einen mittleren Durchmesser von etwa 9 nm erweitert.
  • Bei 222 wird über der Aluminiumoxid-Dielektrikumschicht eine obere Ätzstoppschicht gebildet.
  • Bei 224 wird über der oberen Ätzstoppschicht eine zweite leitfähige Schicht gebildet.
  • 3a bis 3i stellen einige Ausführungsformen in Querschnittsansicht und entsprechende Längsschnittansichten eines Halbleitersubstrats dar, die ein Verfahren zum Bilden eines Luftspaltes für Verbindungsstrukturen zeigen. Obwohl die 3a bis 3i in Bezug auf das Verfahren 200 beschrieben sind, versteht es sich, dass die in den 3a bis 3i offenbarten Strukturen nicht durch ein derartiges Verfahren beschränkt sind.
  • Wie in 3a gezeigt, ist über einem Halbleitersubstrat eine untere Ätzstoppschicht (ESL) 304 gebildet und auf der unteren Ätzstoppschicht 304 eine Aluminiumschicht (Al-Schicht) 306. Eine vorherige Schicht 302 kann entweder eine zuvor gebildete leitfähige oder dielektrische Schicht sein.
  • Wie in 3b gezeigt, wird ein ausgewählter Abschnitt der Aluminiumschicht 306 entfernt, um Öffnungen zu bilden. Bei einigen Ausführungsformen umfassen die Öffnungen einen Graben 310, der sich nicht durch eine Unterseite der Aluminiumschicht 306 erstreckt, und ein Via 308, das sich durch die Unterseite der Aluminiumschicht 306 erstreckt. Bei einigen Ausführungsformen wird ein Via-Zuerst-, Graben-Zuerst- oder selbstjustierender Prozess angewandt, um Öffnungen zu bilden, die sich durch die Unterseite der Aluminiumschicht 306 erstrecken.
  • Wie in 3c gezeigt, wird die Aluminiumschicht 306 anodisiert, um eine Aluminiumoxid-Dielektrikumschicht 312 mit mehreren Poren 314 zu erzielen. Insbesondere liegen die mehreren Poren 314 im Wesentlichen senkrecht zu einer Oberfläche des Halbleitersubstrats. Die Aluminiumschicht 306 wird durch Anlegen eines elektrischen Feldes im Wesentlichen senkrecht zu einer Oberfläche des Halbleitersubstrats anodisiert.
  • Wie in 3d gezeigt, wird ein Teil der unteren Ätzstoppschicht 320, die unter einer Unterseite der Öffnung 308 liegt, entfernt. Der Teil 320 wird während des Bildens der Öffnungen erhalten, um darunterliegende Schichten vor chemischen Reaktionen zu schützen und wird nach dem Anodisieren entfernt.
  • Wie in 3e gezeigt, wird eine Sperrschicht 324, die zum Beispiel Tantal (Ta), Tantalnitrid (TaN), Cobalt (Co) oder deren Legierungen umfasst, gebildet und/oder es wird eine Saatschicht, die zum Beispiel Kupfer umfasst, im Wesentlichen über einer Oberfläche 330 der Aluminiumoxid-Dielektrikumschicht 312 gebildet, ohne die Poren zu füllen. Die Sperrschicht 324 verbleibt im Wesentlichen über der Oberfläche 330 der Aluminiumoxid-Dielektrikumschicht 312.
  • Wie in 3f gezeigt, wird ein leitfähiges Verbindungsmaterial 320, zum Beispiel Kupfer, verwendet, um die Öffnungen 308 und 310 zu füllen. Zum Beispiel kann ein Galvanisieren angewandt werden, um die Öffnungen 308, 310 mit dem leitfähigen Verbindungsmaterial 320 zu füllen. Es wird ein chemisch-mechanischer Politurprozess (CMP-Prozess) angewandt, um die Oberflächen zu glätten und einen oberen Teil zu entfernen, der nicht benötigt wird.
  • Wie in 3g gezeigt, wird über dem eingefüllten leitfähigen Verbindungsmaterial 320 eine Deckschicht 326 gebildet, die zum Beispiel eine Co-Decke und ein Silicidmaterial umfasst.
  • Wie in 3h gezeigt, werden die mehreren Poren erweitert, um Luftspalte 322 zu bilden. Insbesondere sind bei einigen Ausführungsformen mehrere Poren 314 unter dem Graben 310 angeordnet und nicht erweitert. Somit können die Poren 314 unter dem Graben 310 einen ersten mittleren Durchmesser aufweisen, wohingegen die Luftspalte zwischen Gräben einen zweiten mittleren Durchmesser aufweisen können, der größer als der erste mittlere Durchmesser ist.
  • Wie in 3i gezeigt, wird über der Aluminiumoxid-Dielektrikumschicht 312 eine obere Ätzstoppschicht 328 gebildet.
  • Es versteht sich, dass zwar in diesem Dokument beim Erläutern von Aspekten hier beschriebener Methodiken Bezug auf beispielhafte Strukturen genommen wurde, diese Methodiken jedoch nicht durch die entsprechenden dargestellten Strukturen beschränkt sind. Vielmehr sind die Methodiken (und Strukturen) als unabhängig voneinander und selbständig und als ungeachtet der konkreten, in den Figuren dargestellten Aspekte umsetzbar zu betrachten. Des Weiteren können hier beschriebene Schichten auf jede geeignete Weise gebildet werden, wie zum Beispiel durch Aufschleudern, Sputtern, Wachstums- und/oder Abscheidetechniken usw.
  • Des Weiteren wurde zwar unter Umständen ein konkretes Merkmal oder ein konkreter Aspekt in Bezug auf nur eine von verschiedenen Umsetzungen offenbart, doch kann auf Wunsch ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen und/oder Aspekten anderer Umsetzungen kombiniert werden. Sofern hier die Begriffe „beinhalten“, „aufweisen“, „aufweist“, „mit“ und/oder Varianten davon verwendet werden, sollen derartige Begriffe darüber hinaus eine einschließende Bedeutung haben – wie „umfassen“. Außerdem soll „beispielhaft“ lediglich ein Beispiel bedeuten, statt der besten Möglichkeit. Es versteht sich außerdem, dass zum Zweck der Einfachheit und leichten Verständlichkeit hier dargestellte Merkmale, Schichten und/oder Elemente mit bestimmten Abmessungen und/oder Ausrichtungen zueinander dargestellt sind und sich die tatsächlichen Abmessungen und/oder Ausrichtungen wesentlich vom hier Dargestellten abweichen können.
  • Bei einigen Ausführungsformen umfasst ein Halbleiterbauteil eine erste leitfähige Schicht, die über einem Halbleitersubstrat angeordnet ist, und eine zweite leitfähige Schicht, die über der ersten leitfähigen Schicht angeordnet ist. Zwischen der ersten und der zweiten leitfähigen Schicht ist eine Aluminiumoxid-Dielektrikumschicht angeordnet, um eine elektrische Isolierung zwischen der ersten und der zweiten leitfähigen Schicht bereitzustellen. Die Aluminiumoxid-Dielektrikumschicht beinhaltet eine Aluminiumoxidmatrix mit mehreren Luftspalten, die sich durch diese hindurch erstrecken. Die Luftspalte erstrecken sich im Wesentlichen senkrecht zu einer Oberfläche des Halbleitersubstrats, wenn sie sich durch die Aluminiumoxidmatrix erstrecken. Ein Graben ist in einem oberen Abschnitt der Aluminiumoxid-Dielektrikumsschicht.
  • Ferner umfasst die Aluminiumoxid-Dielektrikumschicht mehrere Poren, die unter dem Graben angeordnet sind. Die Luftspalte sind an jeder Seite des Grabens in der Aluminiumoxid-Dielektrikumschicht angeordnet. Die mehreren Poren weisen jeweils Durchmesser auf, die im Mittel kleiner als die jeweiligen Durchmesser der mehreren Luftspalte sind.
  • Bei weiteren Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Bilden eines Luftspaltes für Verbindungsstrukturen. Das Verfahren umfasst das Bilden einer Aluminiumschicht (Al-Schicht) über einem Halbleitersubstrat, das Entfernen eines ausgewählten Abschnitts der Aluminiumschicht, um Öffnungen zu bilden, das Anodisieren der Aluminiumschicht, um eine Aluminiumoxid-Dielektrikumschicht mit mehreren Poren zu erzielen, die im Wesentlichen senkrecht zu einer Oberfläche des Halbleitersubstrats liegen, das Füllen der Öffnungen mit einem leitfähigen Verbindungsmaterial, das Erweitern der Poren, um Luftspalte zu bilden, und das Bilden einer oberen Ätzstoppschicht über der Aluminiumoxid-Dielektrikumschicht.
  • Bei noch weiteren Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Bilden eines Luftspaltes für Verbindungsstrukturen. Das Verfahren umfasst das Bilden einer Ätzstoppschicht (ESL) über einem Halbleitersubstrat, das Bilden einer Aluminiumschicht (Al-Schicht) auf der Ätzstoppschicht, das Entfernen eines ausgewählten Abschnittes der Aluminiumschicht, um Öffnungen zu bilden, das Anodisieren der Aluminiumschicht, um eine Aluminiumoxid-Dielektrikumschicht mit mehreren Poren zu erzielen, die im Wesentlichen senkrecht zu einer Oberfläche des Halbleitersubstrats liegen, das Entfernen eines Teils der Ätzstoppschicht, der unter einer Unterseite der Öffnungen liegt, das Füllen der Öffnungen mit einem leitfähigen Verbindungsmaterial und das Erweitern der Poren, um Luftspalte zu bilden.

Claims (19)

  1. Halbleiterbauteil, Folgendes umfassend: eine erste leitfähige Schicht (102), die über einem Halbleitersubstrat angeordnet ist; eine zweite leitfähige Schicht (130), die über der ersten leitfähigen Schicht angeordnet ist; eine Aluminiumoxid-Dielektrikumschicht (112), die zwischen der ersten und der zweiten leitfähigen Schicht (102, 130) angeordnet ist, um eine elektrische Isolierung zwischen der ersten und der zweiten leitfähigen Schicht (102, 130) bereitzustellen, einen Graben (110) in einem oberen Abschnitt der Aluminiumoxid-Dielektrikumschicht (112); wobei die Aluminiumoxid-Dielektrikumschicht (112) eine Aluminiumoxidmatrix mit mehreren Luftspalten (122) umfasst, die sich durch diese hindurch erstrecken, wobei sich die Luftspalte (122) senkrecht zu einer Oberfläche des Halbleitersubstrats erstrecken, wenn sie sich durch die Aluminiumoxidmatrix erstrecken; und wobei die Aluminiumoxid-Dielektrikumschicht (112) ferner mehrere Poren umfasst, die unter dem Graben (110) angeordnet sind, und wobei die Luftspalte (122) an jeder Seite des Grabens (110) in der Aluminiumoxid-Dielektrikumschicht (112) angeordnet sind, wobei die mehreren Poren jeweils Durchmesser aufweisen, die im Mittel kleiner als die jeweiligen Durchmesser der mehreren Luftspalte (122) sind.
  2. Halbleiterbauteil nach Anspruch 1, wobei eine effektive Dielektrizitätskonstante der Aluminiumoxid-Dielektrikumschicht (112) weniger als 1,8 beträgt.
  3. Halbleiterbauteil nach Anspruch 1, wobei die mehreren Luftspalte (122) in der Aluminiumoxid-Dielektrikumschicht (112) Durchmesser aufweisen, die im Mittel 9 nm betragen.
  4. Halbleiterbauteil nach Anspruch 1, wobei die mehreren Poren mittlere Durchmesser von 3 nm aufweisen.
  5. Halbleiterbauteil nach Anspruch 1, ferner einen leitfähigen Körper umfassend, der in der Aluminiumoxid-Dielektrikumschicht (112) angeordnet ist, um die erste leitfähige Schicht (102) und die zweite leitfähige Schicht (130) elektrisch zu verbinden.
  6. Halbleiterbauteil nach Anspruch 5, wobei der leitfähige Körper ein Via oder eine Zweifach-Damaszener-Struktur ist, um eine erste Metallleitung in der ersten leitfähigen Schicht (102) an eine zweite Metallleitung in der zweiten leitfähigen Schicht (130) zu koppeln.
  7. Halbleiterbauteil nach Anspruch 1, ferner Folgendes umfassend: eine Ätzstoppschicht, die zwischen der ersten leitfähigen Schicht (102) und der Aluminiumoxid-Dielektrikumschicht (112) angeordnet ist.
  8. Verfahren, Folgendes umfassend: Bilden einer Aluminiumschicht über einem Halbleitersubstrat; Entfernen eines ausgewählten Abschnitts der Aluminiumschicht, um Öffnungen für eine Verbindungsstruktur zu bilden; Anodisieren der Aluminiumschicht nach dem Bilden der Öffnung, um eine Aluminiumoxid-Dielektrikumschicht (112) mit mehreren Poren zu erzielen, die senkrecht zu einer Oberfläche des Halbleitersubstrats liegen; Bilden eines leitfähigen Verbindungsmaterials in der Öffnung, wobei das leitfähige Verbindungsmaterial Poren abdeckt, die zu den Öffnungen gehören, während es andere Poren außerhalb der Öffnungen freiliegend lässt; und Erweitern der freiliegenden Poren, um in der Aluminiumoxid-Dielektrikumschicht (112) Luftspalten (122) zu bilden.
  9. Verfahren nach Anspruch 8, ferner Folgendes umfassend: Bilden einer ersten leitfähigen Schicht (102) über dem Halbleitersubstrat vor dem Bilden der Aluminiumschicht; und Bilden einer zweiten leitfähigen Schicht (130) über der Aluminiumschicht; wobei das leitfähige Verbindungsmaterial die erste leitfähige Schicht (102) an die zweite leitfähige Schicht (130) koppelt.
  10. Verfahren nach Anspruch 9, ferner Folgendes umfassend: Bilden einer unteren Ätzstoppschicht zwischen der Aluminiumschicht und der ersten leitfähigen Schicht (102) vor dem Bilden der Aluminiumschicht.
  11. Verfahren nach Anspruch 10, wobei die untere Ätzstoppschicht während des Bildens der Öffnung in Position gehalten und während des Anodisierens der Aluminiumschicht zumindest teilweise entfernt wird.
  12. Verfahren nach Anspruch 8, wobei die mehreren Poren mittlere Durchmesser von 3 nm aufweisen.
  13. Verfahren nach Anspruch 8, wobei die mehreren Luftspalte (122) mittlere Durchmesser von 9 nm aufweisen.
  14. Verfahren nach Anspruch 8, wobei das leitfähige Verbindungsmaterial in der Öffnung Kupfer ist, das durch Galvanisieren gebildet wird, und ferner vor dem Bilden des Kupfers das Bilden einer Sperrschicht oder Saatschicht in der Öffnung umfassend.
  15. Verfahren zum Bilden eines Luftspaltes (122) für Verbindungsstrukturen, wobei das Verfahren Folgendes umfasst: Bilden einer Ätzstoppschicht über einem Halbleitersubstrat; Bilden einer Aluminiumschicht über der Ätzstoppschicht; Entfernen eines ausgewählten Abschnitts der Aluminiumschicht, um eine Öffnung für eine Verbindungsstruktur zu bilden; Anodisieren der Aluminiumschicht, um eine Aluminiumoxid-Dielektrikumschicht (112) mit mehreren Poren zu erzielen, die senkrecht zu einer Oberfläche des Halbleitersubstrats liegen; Entfernen eines Teils der Ätzstoppschicht, der unter einer Unterseite der Öffnungen liegt; Füllen der Öffnungen mit einem leitfähigen Verbindungsmaterial; und Erweitern der Poren, um Luftspalte (122) zu bilden.
  16. Verfahren nach Anspruch 15, ferner das Bilden einer Sperrschicht vor dem Füllen der Öffnung mit dem leitfähigen Verbindungsmaterial umfassend, wobei die Sperrschicht über einer Oberfläche der Aluminiumoxid-Dielektrikumschicht (112) verbleibt, ohne die Poren zu füllen.
  17. Verfahren nach Anspruch 15, wobei die Aluminiumschicht durch Anwenden eines elektrischen Feldes senkrecht zu einer Oberfläche des Halbleitersubstrats und einer Schwefelsäurelösung (H2SO4-Lösung) anodisiert wird.
  18. Verfahren nach Anspruch 15, wobei die mehreren Poren durch Anwenden einer Phosphorsäurelösung (H3PO4-Lösung) erweitert werden.
  19. Verfahren nach Anspruch 15, wobei die Öffnung durch einen Graben-Zuerst-, Via-Zuerst- oder selbstjustierenden Zweifach-Damaszener-Prozess gebildet wird.
DE102014119211.7A 2014-01-09 2014-12-19 Auf anodischem aluminiumoxid basierende, luftspaltbildende techniken für verbindungsstrukturen und verfahren hierzu Active DE102014119211B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/151,158 2014-01-09
US14/151,158 US9076790B1 (en) 2014-01-09 2014-01-09 Air gap forming techniques based on anodic alumina for interconnect structures

Publications (2)

Publication Number Publication Date
DE102014119211A1 DE102014119211A1 (de) 2015-07-09
DE102014119211B4 true DE102014119211B4 (de) 2016-05-25

Family

ID=53443237

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014119211.7A Active DE102014119211B4 (de) 2014-01-09 2014-12-19 Auf anodischem aluminiumoxid basierende, luftspaltbildende techniken für verbindungsstrukturen und verfahren hierzu

Country Status (3)

Country Link
US (3) US9076790B1 (de)
DE (1) DE102014119211B4 (de)
TW (1) TWI546845B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478491B1 (en) * 2014-01-31 2016-10-25 Altera Corporation Integrated circuit package substrate with openings surrounding a conductive via
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner
US9837485B2 (en) * 2016-04-05 2017-12-05 International Business Machines Corporation High-density MIM capacitors
EP3428955A1 (de) * 2017-07-10 2019-01-16 Murata Manufacturing Co., Ltd. Substrate mit oberflächenbereichsamplifikation zur verwendung bei der herstellung kapazitiver elemente und anderer vorrichtungen
WO2019065095A1 (ja) * 2017-09-26 2019-04-04 富士フイルム株式会社 金属充填微細構造体の製造方法および絶縁性基材
US10505111B1 (en) * 2018-07-20 2019-12-10 International Business Machines Corporation Confined phase change memory with double air gap
US10796949B2 (en) 2018-10-19 2020-10-06 International Business Machines Corporation Airgap vias in electrical interconnects
US11315903B2 (en) * 2020-03-05 2022-04-26 Nanya Technology Corporation Semiconductor device with connecting structure and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US6506678B1 (en) * 2000-05-19 2003-01-14 Lsi Logic Corporation Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69318879T2 (de) * 1992-04-03 1998-10-08 Matsushita Electric Ind Co Ltd Keramisches Mehrschicht-Substrat für hohe Frequenzen
WO1998009005A1 (en) 1996-08-26 1998-03-05 Nippon Telegraph And Telephone Corporation Method of manufacturing porous anodized alumina film
ITTO20020670A1 (it) 2002-07-26 2004-01-26 Fiat Ricerche Dispositivo emettitore di luce comprendente allumina porosa e relativo procedimento di realizzazione
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US20070118939A1 (en) 2005-11-10 2007-05-24 C.R.F. Societa Consortile Per Azioni Anti-reflection nano-metric structure based on porous alumina and method for production thereof
US8385046B2 (en) 2006-11-01 2013-02-26 The Arizona Board Regents Nano scale digitated capacitor
CN103732390B (zh) * 2011-08-16 2015-07-01 三菱丽阳株式会社 带保护膜的微细凹凸结构体及其制造方法
US9312220B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a low-K dielectric with pillar-type air-gaps

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US6506678B1 (en) * 2000-05-19 2003-01-14 Lsi Logic Corporation Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same

Also Published As

Publication number Publication date
US20150279724A1 (en) 2015-10-01
US9583383B2 (en) 2017-02-28
US20160343606A1 (en) 2016-11-24
US9076790B1 (en) 2015-07-07
TWI546845B (zh) 2016-08-21
TW201539526A (zh) 2015-10-16
US9412652B2 (en) 2016-08-09
US20150194383A1 (en) 2015-07-09
DE102014119211A1 (de) 2015-07-09

Similar Documents

Publication Publication Date Title
DE102014119211B4 (de) Auf anodischem aluminiumoxid basierende, luftspaltbildende techniken für verbindungsstrukturen und verfahren hierzu
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE10245179B4 (de) Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand und Verfahren zur Herstellung
DE102015107271A1 (de) Ätzstoppschicht in integrierten Schaltungen
DE102014110645A1 (de) Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102010028137A1 (de) Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung
DE102014100564A1 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102017113930B4 (de) Verfahren zum Herstellen einer Substratdurchkontaktierung in einem Halbleitersubstrat
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE102016100273A1 (de) Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE112021000239T5 (de) Verbindungsstrukturen mit rutheniumauskleidung mit kobaltinfusion und einer kobaltabdeckung
DE102020101253B4 (de) Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators
DE10341059B4 (de) Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE112011103400T5 (de) Integrierte Schaltung und Verbindung und Verfahren zur Herstellung derselben
DE102017130683B4 (de) Kontaktloch und Verfahren zum Herstellen des Kontaktlochs
DE102020124728B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102015114405A1 (de) Halbleitervorrichtung mit sich durch eine zwischenschicht erstreckenden kontaktstrukturen und herstellungsverfahren
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE69837251T2 (de) Elektrochemische Abscheidung von Metallen in Halbleiteranordnungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0023532000

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final