DE112011103400T5 - Integrierte Schaltung und Verbindung und Verfahren zur Herstellung derselben - Google Patents

Integrierte Schaltung und Verbindung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE112011103400T5
DE112011103400T5 DE112011103400T DE112011103400T DE112011103400T5 DE 112011103400 T5 DE112011103400 T5 DE 112011103400T5 DE 112011103400 T DE112011103400 T DE 112011103400T DE 112011103400 T DE112011103400 T DE 112011103400T DE 112011103400 T5 DE112011103400 T5 DE 112011103400T5
Authority
DE
Germany
Prior art keywords
trench
lining
hard mask
seed layer
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112011103400T
Other languages
English (en)
Inventor
Daniel R. Miga
Matthew D. Moon
Zhong-Xiang He
Daniel S. Vanslette
Eric J. White
David A. DeMuynck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112011103400T5 publication Critical patent/DE112011103400T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Offenbarung betrifft allgemein integrierte Schaltungen (ICs), IC-Verbindungen und Verfahren zur Herstellung derselben und insbesondere Hochleistungsinduktoren. Die IC (10) weist mindestens einen Graben (20) innerhalb einer Dielektrikumsschicht (25) auf, die auf einem Substrat (30) angeordnet ist. Der Graben wird formangepasst mit einer Auskleidungs- und Keimschicht (35) beschichtet und weist eine Verbindung (40) darin auf. Die Verbindung weist eine Hartmaske (45) auf den Seitenwänden der Verbindung auf.

Description

  • TECHNISCHES GEBIET
  • Die Offenbarung betrifft allgemein integrierte Schaltungen und Verfahren zur Herstellung derselben und insbesondere integrierte Schaltungen, welche Verbindungen aufweisen, z. B. Hochleistungsinduktoren.
  • HINTERGRUND
  • Verbindungen in integrierten Schaltungen und insbesondere Hochleistungsinduktoren werden für die meisten Typen von Funkfrequenzschaltungen verwendet und werden typischerweise mit dicken Metallleitungen wie z. B. Kupfer oder Aluminium hergestellt. Herkömmlicherweise werden die Metallleitungen unter Anwendung elektrolytischer Plattierungsverfahren in Verbindung mit Photoresist-Maskierung und -Ablösen und späterem Entfernen einer Keimschicht gebildet.
  • KURZDARSTELLUNG
  • Eine Erscheinungsform der vorliegenden Erfindung betrifft eine integrierte Schaltung, aufweisend: mindestens einen Graben innerhalb einer Dielektrikumsschicht, welche auf einem Substrat angeordnet ist, wobei der Graben formangepasst mit einer Auskleidungs- und Keimschicht beschichtet ist; und eine Verbindung innerhalb des Grabens, wobei die Verbindung eine Hartmaske auf Seitenwänden der Verbindung aufweist.
  • Eine zweite Erscheinungsform der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung einer Verbindung in einer integrierten Schaltung, das Verfahren aufweisend: formangepasstes Beschichten eines Grabens mit einer Auskleidungs- und Keimschicht, wobei sich der Graben innerhalb einer Dielektrikumsschicht befindet, die auf einem Substrat angeordnet ist; Abscheiden einer Hartmaske auf der Auskleidungs- und Keimschicht; Maskieren und Strukturieren des Grabens, um die Hartmaske frei zu legen; Entfernen frei gelegter Bereiche der Hartmaske, um Bereiche der Auskleidungs- und Keimschicht frei zu legen; elektrolytisches Metallplattieren der frei gelegten Bereiche der Auskleidungs- und Keimschicht, um eine Verbindung zu bilden; und Planarisieren der Verbindung mit einer oberen Fläche des Grabens.
  • Eine dritte Erscheinungsform der vorliegenden Erfindung betrifft einen Induktor, aufweisend: einen Kernleiter, welcher eine obere Fläche, eine untere Fläche und Seitenwände aufweist, innerhalb eines Grabens, wobei sich der Graben innerhalb einer Dielektrikumsschicht auf einem Substrat befindet und eine Auskleidungs- und Keimschicht auf einem Boden und Seitenwänden des Grabens aufweist; und eine Hartmaske auf den Seitenwänden des Kernleiters.
  • Eine vierte Erscheinungsform der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung eines Induktors, das Verfahren aufweisend: formangepasstes Beschichten eines Grabens mit einer Auskleidungs- und Keimschicht, wobei sich der Graben innerhalb einer Dielektrikumsschicht auf einem Substrat befindet; Abscheiden einer Hartmaske auf der Auskleidungs- und Keimschicht; Maskieren und Strukturieren des Grabens, um die Hartmaske frei zu legen; Entfernen frei gelegter Bereiche der Hartmaske, um Bereiche der Auskleidungs- und Keimschicht frei zu legen; elektrolytisches Metallplattieren der frei gelegten Bereiche der Auskleidungs- und Keimschicht, um einen Kernleiter zu bilden; und Planarisieren des Kernleiters, der Hartmaske, der Auskleidungs- und Keimschicht mit einer oberen Fläche des Grabens.
  • Die veranschaulichenden Erscheinungsformen der vorliegenden Erfindung sind so gestaltet, dass sie die hierin beschriebenen Probleme und/oder andere nicht erörterte Probleme lösen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Diese und andere Merkmale der vorliegenden Erfindung sind einfacher aus der folgenden detaillierten Beschreibung der verschiedenen Erscheinungsformen der Erfindung in Verbindung mit den begleitenden Zeichnungen zu verstehen, welche verschiedene Ausführungsformen der Erfindung zeigen, in welchen:
  • 1 eine Ausführungsform einer integrierten Schaltung gemäß der vorliegenden Erfindung zeigt, welche mindestens eine Verbindung aufweist;
  • 2A bis 2H Schritte einer Ausführungsform eines Verfahrens zur Herstellung einer Verbindung in einer integrierten Schaltung gemäß der vorliegenden Erfindung zeigen;
  • 3 eine Ausführungsform eines Induktors gemäß der vorliegenden Erfindung zeigt und
  • 4A bis 4H Schritte einer Ausführungsform eines Verfahrens zur Herstellung eines Induktors gemäß der vorliegenden Erfindung zeigen.
  • Es sei angemerkt, dass die Zeichnungen der Erfindung nicht maßstabsgetreu sind. Die Zeichnungen sollen nur typische Erscheinungsformen der Erfindung zeigen und sollten deswegen nicht als den Umfang der Erfindung beschränkend angesehen werden. In den Zeichnungen bedeutet eine gleiche Nummerierung gleiche Elemente zwischen den Zeichnungen.
  • DETAILLIERTE BESCHREIBUNG
  • Um integrierte Schaltungen (Integrated Circuits, IC) hoher Leistungsfähigkeit (hohen Qualitätsfaktors) und IC-Verbindungen zu erhalten, bei denen dicke Kupferleitungen und insbesondere Kupferinduktoren verwendet werden, werden üblicherweise Herstellungstechniken wie z. B. die Durchplattierung angewendet. Es ist entdeckt worden, dass die Bildgrößentoleranz und die Überlagerung, die mit Durchplattierungstechniken verbunden sind, für die Herstellung von Hochleistungsverbindungen wie z. B. Induktoren nicht geeignet sind. Alternativ sind Herstellungstechniken mit selektiver Plattierung angewendet worden, um Verbindungen zu bilden. Es kann jedoch eine Korrosion der Kupferkeimschicht während des chemisch-mechanischen Polierens der Schicht auftreten, und die Einheitlichkeit der Plattierung über den Wafer bleibt ein Problem in Verbindung mit der Herstellung durch selektive Plattierung, wenn Herstellungstechniken mit selektiver Plattierung angewendet werden.
  • Eine Ausführungsform einer integrierten Schaltung (IC) gemäß der vorliegenden Erfindung, welche mindestens eine Verbindung aufweist, ist in 1 dargestellt. Bezug nehmend auf 1, ist eine IC 10 dargestellt. Die IC 10 steht für eine miniaturisierte elektronische Schaltung, welche aus einzelnen Halbleitereinheiten sowie passiven Komponenten usw. hergestellt ist, die mit einem Substrat oder einer Leiterplatte verbunden sind. Die IC 10 kann für eine beliebige herkömmliche IC stehen, die auf dem Fachgebiet bekannt ist, und kann beliebige herkömmliche IC-Komponenten aufweisen, die auf dem Fachgebiet bekannt sind. Eine Vergrößerung 15 stellt eine vergrößerte Querschnittsansicht eines ausgewählten Bereichs 17 der IC 10 dar, so dass der ausgewählte Bereich 17 klarer zu sehen ist und beschrieben werden kann. Die Vergrößerung 15 zeigt einen Graben 20, eine Dielektrikumsschicht 25, ein Substrat 30, eine Auskleidungs- und Keimschicht 35, eine Verbindung 40 und eine Hartmaske 45 der IC 10. Der Graben 20 befindet sich innerhalb der Dielektrikumsschicht 25, wobei die Dielektrikumsschicht 25 auf dem Substrat 30 angeordnet ist. Der Graben 20 kann ungefähr 5 Mikrometer (μm) bis ungefähr 150 μm breit und ungefähr 5 μm bis ungefähr 20 μm tief sein.
  • Das Substrat 30 ist ein Halbleitersubstrat, welches, ohne darauf beschränkt zu sein, Silicium, Germanium, Siliciumgermanium, Siliciumcarbid und solches aufweisen kann, welches im Wesentlichen aus einem oder mehreren Gruppe-III–V-Verbindungs-Halbleitern besteht, welche eine Zusammensetzung aufweisen, die durch die Formel AlX1GaX2InX3AsY1PY2NY3SbY4 definiert ist, wobei X1, X2, X3, Y1, Y2, Y3 und Y4 für relative Anteile stehen, die jeweils größer oder gleich Null sind, und X1 + X2 + X3 + Y1 + Y2 + Y3 + Y4 = 1 (wobei 1 die relative Gesamtmolzahl ist). Das Halbleitersubstrat 30 kann auch Gruppe-II–VI-Verbindungs-Halbleiter aufweisen, welche eine Zusammensetzung ZnAlCdA2SeB1TeB2 aufweisen, wobei A1, A2, B1 und B2 für relative Anteile stehen, die jeweils größer oder gleich Null sind, und A1 + A2 + B1 + B2 = 1 (wobei 1 eine Gesamtmolzahl ist).
  • Die Dielektrikumsschicht 25 kann ungefähr 5 μm bis ungefähr 20 μm dick sein. Bei der Dielektrikumsschicht 25 kann es sich, ohne darauf beschränkt zu sein, um ein Material wie z. B. Siliciumoxid (SiO2), Siliciumnitrid (Si3N4), Hafniumoxid (HfO2), Hafniumsiliciumoxid (HfSiO), Hafniumsiliciumoxynitrid (HfSiON), Zirconiumoxid (ZrO2), Zirconiumsiliciumoxid (ZrSiO), Zirconiumsiliciumoxynitrid (ZrSiON), Aluminumoxid (Al2O3), Titanoxid (Ti2O5), Tantaloxid (Ta2O5), Wasserstoffsilsesquioxan-Polymer (HSQ), Methylsilsesquioxan-Polymer (MSQ), SiLKTM (Polyphenylen-Oligomer), hergestellt von Dow Chemical, Midland, MI; Black DiamondTM [SiO(CH3)y] hergestellt von Applied Materials, Santa Clara, CA; fluoriertes Tetraethylorthosilicat (FTEOS) und fluoriertes Siliciumglas (FSG) handeln. In einer Ausführungsform kann die Dielektrikumsschicht 25 FSG oder ein organisches Material aufweisen, zum Beispiel ein Polyimid.
  • Die Dielektrikumsschicht 25 kann auch mehrere Dielektrikumsschichten aufweisen, zum Beispiel eine erste Low-k-Schicht (niedrige Dielektrizitätskonstante) und eine zweite Dielektrikumsschicht wie z. B. Si3N4 oder SiO2. Die zweite Dielektrikumsschicht kann einen höheren Wert der Dielektrizitätskonstante k aufweisen als die erste Low-k-Dielektrikumsschicht. Low-k-Dielektrikumsschichten weisen Materialien auf, welche einen Wert der Dielektrizitätskonstante von 4 oder weniger aufweisen, wofür HSQ, MSQ, SiLKTM, Black DiamondTM, FTEOS und FSG Beispiele sind, ohne auf diese beschränkt zu sein.
  • Der Graben 20 kann eine formangepasste Beschichtung einer Auskleidungs- und Keimschicht 35 aufweisen. Die Auskleidungs- und Keimschicht 35 kann ungefähr 500 Å bis ungefähr 3.000 Å dick sein. Die Auskleidungskomponente der Schicht 35 kann Tantal (Ta), Tantalnitrid (TaN), Tantalaluminumnitrid (TaAlN), Tantalsilicid (TaSi2), Titan (Ti), Titannitrid (TiN), Titansiliciumnitrid (TiSiN) oder Wolfram (W) aufweisen. Die Auskleidungskomponente kann eine Schicht sein, die ungefähr 100 Å bis ungefähr 500 Å dick ist. Die Keimkomponente der Schicht 35 kann zum Beispiel eine Kupferkeimschicht sein, die auf der Auskleidungsschicht angeordnet ist, und kann ungefähr 400 Å bis ungefähr 2.000 Å dick sein. In einer Ausführungsform steht die Auskleidungskomponente der Schicht 35 mit dem Graben 20 und Substrat 30 in Kontakt, und die Keimkomponente überlagert die Auskleidungskomponente.
  • Die Verbindung 40 ist innerhalb des Grabens 20 angeordnet und kann eine Hartmaske 45 auf Seitenwänden 42 der Verbindung 40 aufweisen. Die Verbindung 40 kann Kupfer, Silber und/oder Gold aufweisen und kann zum Beispiel als Induktor oder Übertragungsleitung verwendet werden. Die Verbindung 40 kann ungefähr 5 μm bis ungefähr 150 μm breit sein. Bei der Hartmaske 45 kann es sich um ein leitfähiges Anti-Keimmaterial oder ein Dielektrikumsmaterial handeln. Das leitfähige Anti-Keimmaterial kann aus der Gruppe ausgewählt sein, die aus TiN, Ta und TaN besteht. Das Dielektrikumsmaterial kann aus der Gruppe ausgewählt sein, die aus Siliciumnitrid (Si3N4), Siliciumcarbid (SiC) und Aluminumoxid (Al2O3) besteht.
  • Eine Ausführungsform von Schritten eines Verfahrens zur Herstellung einer Verbindung in einer integrierten Schaltung ist in 2A bis 2H dargestellt. Bezug nehmend auf 2A, wird ein Substrat 30 bereitgestellt, welches Silicium, Silicium-auf-Isolator, Siliciumgermanium oder Galliumarsenid aufweist. Das Substrat 30 kann einen beliebigen Aufbau aufweisen, welcher ein Halbleitermaterial aufweist, einschließlich, ohne darauf beschränkt zu sein, massiver halbleitender Materialien, z. B. eines Halbleiter-Wafers (entweder allein oder in Baugruppen, andere Materialien darauf aufweisend, zum Beispiel in einer integrierten Schaltung).
  • Das Substrat 30 kann bereits eine darauf angeordnete Dielektrikumsschicht 25 aufweisen. Die Dielektrikumsschicht 25 kann Siliciumoxid, FSG oder ein organisches Material, zum Beispiel Polyimid, umfassen. Alternativ kann die Dielektrikumsschicht 25 unter Anwendung einer beliebigen heute bekannten oder später entwickelten Technik, die für das abzuscheidende Material geeignet ist, einschließlich, ohne darauf beschränkt zu sein, zum Beispiel: chemischer Abscheidung aus der Gasphase (CVD), Niederdruck-CVD (Low-Pressure CVD, LPCVD), plasmaunterstützter CVD (Plasma-Enhanced CVD, PECVD), Semiatmosphären-CVD (SACVD) und CVD mit hochdichtem Plasma (HDPCVD), auf dem Substrat 30 abgeschieden werden.
  • In die Dielektrikumsschicht 25 wird ein Graben 20 geätzt. Dies kann durch Aufbringen einer Photoresistschicht auf die Dielektrikumsschicht 25, Durchführen eines photolithographischen Verfahrens und Durchführen eines Verfahrens des reaktiven Ionenätzens (RIE) erfolgen, um selektiv zum Beispiel Siliciumoxid zu ätzen, um den Graben 20 in der Dielektrikumsschicht 25 zu definieren.
  • Bezug nehmend auf 2B, wird der Graben 20 formangepasst mit einer Auskleidungs- und Keimschicht 35 beschichtet. Bei der Auskleidungskomponente der abgeschiedenen Schicht 35 kann es sich um Ta handeln, und sie kann ungefähr 100 Å bis ungefähr 1.000 Å dick sein. Bei der Keimkomponente der Schicht 35 kann es sich um Kupfer handeln, und sie kann ungefähr 400 Å bis ungefähr 2.000 Å dick sein. Das Vorstehende kann zum Beispiel durch PVD gebildet werden. Der Boden und die Seitenwände des Grabens 20 und eine obere Fläche der Dielektrikumsschicht 25 können formangepasst mit der Auskleidungs- und Keimschicht 35 beschichtet sein.
  • Bezug nehmend auf 2C, kann auf der Auskleidungs- und Keimschicht 35 über herkömmliche PVD- oder CVD-Verfahren, die auf dem Fachgebiet bekannt sind, eine Hartmaske 45 abgeschieden werden. Alternativ kann die Hartmaske 45 unter Anwendung beliebiger heute bekannter oder später entwickelter Techniken abgeschieden werden, die für das abzuscheidende Material geeignet sind, einschließlich, ohne darauf beschränkt zu sein, zum Beispiel: Niederdruck-CVD (LPCVD), plasmaunterstützter CVD (PECVD), Ultrahochvakuum-CVD (UHVCVD), CVD mit Verarbeitung mit begrenzter Reaktion (Limited Reaktion Processing CVD, LRPCVD), metallorganischer CVD (MOCVD), Sputter-Abscheidung, Ionenstrahlabscheidung, Elektronenstrahlabscheidung, laserunterstützter Abscheidung und Atomschichtabscheidung (Atomic Layer Deposition, ALD). Die Hartmaske 45 kann TiN aufweisen und kann überall in der gesamten Schicht ungefähr 300 Å bis ungefähr 1.000 Å dick sein. In einer Ausführungsform kann die Hartmaske 45 ungefähr 400 Å dick sein.
  • Bezug nehmend auf 2D, kann der Graben 20 mit einer Photoresistschicht 50 maskiert werden und kann so strukturiert werden, dass der Bereich der Hartmaske 45 frei gelegt wird, mit welchem der Boden des Grabens 20 beschichtet ist. Die Photoresistschicht 50 kann ungefähr 8 μm bis ungefähr 50 μm dick sein. In einer Ausführungsform kann die Photoresistschicht 50 ungefähr 10 μm betragen. Photoresistmaterialien, welche zum Maskieren und Strukturieren verwendet werden, und Verfahren zur Herstellung derselben sind auf dem Fachgebiet bekannt.
  • Bezug nehmend auf 2E, kann anschließend ein Verfahren des reaktiven Ionenätzens (RIE) durchgeführt werden, um den Bereich der Hartmaske 45, mit welchem der Boden des Grabens 20 beschichtet ist, teilweise zu ätzen. Die Dicke des teilweise geätzten Bereichs kann von ungefähr 400 Å auf ungefähr 100 Å verringert werden. Die Photoresistschicht 50 kann dann anschließend abgelöst werden.
  • Bezug nehmend auf 2F, kann ein überdeckendes RIE-Verfahren durchgeführt werden, wobei der verbleibende Bereich der Hartmaske 45, mit welchem der Boden des Grabens 20 beschichtet ist, und die Bereiche der Hartmaske 45 geätzt werden, mit welchen die Auskleidungs- und Keimschicht 35 auf der Dielektrikumsschicht 25 beschichtet sind. Der verbleibende Bereich der Hartmaske 45 kann weggeätzt werden, wobei die Kupferkeimkomponente der Schicht 35 frei gelegt wird, und die Bereiche, mit welchen die Auskleidungs- und Keimschicht 35 beschichtet ist, können auf ungefähr 300 Å geätzt werden.
  • Bezug nehmend auf 2G, kann eine Verbindung 40 von der Auskleidungs- und Keimschicht 35 gebildet werden, indem ein elektrolytisches Metallplattierungsverfahren durchgeführt wird, um den Graben 20 zu füllen. Das Verfahren kann mit einer Stromdichte von ungefähr 1 A/cm2 bis ungefähr 20 A/cm2 durchgeführt werden, wobei eine Plattierungslösung verwendet wird, welche eine Kupfersulfatlösung, eine Schwefelsäurelösung und eine Lösung aufweist, die Chlorionen aufweist. Die Verbindung 40 lässt man vertikal von den frei liegenden Bereichen der Kupferkeimkomponente der Schicht 35 in Richtung des oberen Endes des Grabens 20 und darüber hinaus anwachsen.
  • Bezug nehmend auf 2H, können die Verbindung 40, die Hartmaske 45 und die Auskleidungs- und Keimschicht 35 derart planarisiert werden, dass sie mit einer oberen Fläche der Dielektrikumsschicht 25 coplanar sind. In einer Ausführungsform kann der Planarisierungsschritt durch chemisch-mechanisches Polieren durchgeführt werden, was dazu führt, dass die Verbindung 40 eine Dicke von ungefähr 5 μm bis ungefähr 20 μm und eine Breite von ungefähr 5 μm bis ungefähr 150 μm aufweist. Ein Beispiel für eine Verbindung 40 ist ein Kupferinduktor oder eine Übertragungsleitung.
  • Es wird nun eine Ausführungsform eines Induktors gemäß der vorliegenden Erfindung dargestellt. Bezug nehmend auf 3, wird ein Induktor 100 bereitgestellt, welcher einen Kernleiter 110, einen Graben 115, eine Dielektrikumsschicht 120, ein Substrat 125, eine Auskleidungs- und Keimschicht 130 und eine Hartmaske 135 aufweist.
  • Der Kernleiter 110 weist eine obere Fläche 140, eine untere Fläche 145 und Seitenwände 150 innerhalb des Grabens 115 auf. Der Kernleiter 110 kann Kupfer, Silber und Gold aufweisen und kann ungefähr 5 Mikrometer (μm) bis ungefähr 150 μm breit und ungefähr 5 μm bis ungefähr 20 μm tief sein. Der Graben 115 befindet sich innerhalb der Dielektrikumsschicht 120, welche sich auf dem Substrat 125 befindet. Das Substrat 125 kann ein Halbleitersubstrat sein, welches Materialien aufweist und Ausführungsformen umfasst, die hierin bereits für das Substrat 30 beschrieben worden sind.
  • Bei der Dielektrikumsschicht 120 kann es sich um Siliciumdioxid (SiO2) handeln, welches ungefähr 5 μm bis ungefähr 20 μm dick ist. In einem anderen Beispiel kann es sich bei der Dielektrikumsschicht 120 um fluoriertes Siliciumdioxid (FSG) oder ein organisches Material, zum Beispiel Polyimid, handeln. Beispiele für Materialien zur Verwendung als Dielektrikumsschicht 120 sind auf dem Fachgebiet bekannt.
  • Außerdem kann die Dielektrikumsschicht 120 eine Doppelschicht oder ein Stapel aus drei Dielektrikumsschichten sein, wobei benachbarte Schichten unterschiedliche Dielektrikumsmaterialien aufweisen.
  • Der Graben 115 kann ungefähr 5 μm bis ungefähr 150 μm breit und ungefähr 5 μm bis ungefähr 20 μm tief sein. Der Graben 115 kann formangepasst mit der Auskleidungs- und Keimschicht 130 beschichtet sein. Ausführungsformen der Auskleidungs- und Keimschicht 130 sind dieselben wie für die Auskleidungs- und Keimschicht 35, die hierin für die 2B beschrieben worden ist.
  • Der Kernleiter 110 weist eine Hartmaske 135 auf Seitenwänden 150 auf. Bei der Hartmaske 135 kann es sich um ein Anti-Keimmaterial oder ein Dielektrikumsmaterial handeln. Das leitfähige Anti-Keimmaterial kann aus der Gruppe ausgewählt sein, die aus TiN, W, Ta und TaN besteht. Das Dielektrikumsmaterial kann aus der Gruppe ausgewählt sein, die aus Siliciumnitrid (Si3N4) und Siliciumcarbid (SiC) besteht.
  • Eine Ausführungsform der Schritte eines Verfahrens zur Herstellung eines Induktors ist in 4A bis 4H dargestellt. Bezug nehmend auf 4A, wird ein Substrat 125 bereitgestellt, welches Silicium, Silicium-auf-Isolator, Siliciumgermanium oder Galliumarsenid aufweist. Das Substrat 125 kann einen beliebigen Aufbau aufweisen, welcher ein Halbleitermaterial aufweist, einschließlich, ohne darauf beschränkt zu sein, massiver halbleitender Materialien, z. B. eines Halbleiter-Wafers (entweder allein oder in Baugruppen, andere Materialien darauf aufweisend). Das Substrat 125 kann auch ein Halbleitersubstrat sein, welches Materialien aufweist und Ausführungen umfasst, die hierin bereits für das Substrat 30 beschrieben worden sind.
  • Das Substrat 125 kann bereits die darauf angeordnete Dielektrikumsschicht 120 aufweisen. In einer Ausführungsform kann es sich bei der Dielektrikumsschicht um Siliciumdioxid handeln. Alternativ kann die Dielektrikumsschicht 120 unter Anwendung einer beliebigen heute bekannten oder später entwickelten Technik, die für das abzuscheidende Material geeignet ist, auf dem Substrat 125 abgeschieden werden. Beispiele für solche Techniken sind hierin in der Beschreibung für die 2A beschrieben worden.
  • Der Graben 115 wird in die Dielektrikumsschicht 120 geätzt. Dies kann durch Aufbringen einer Photoresistschicht auf die Dielektrikumsschicht 120, Durchführen eines photolithographischen Verfahrens und Durchführen eines Verfahrens des reaktiven Ionenätzens (RIE) erreicht werden, um selektiv zum Beispiel Siliciumoxid zu ätzen, um den Graben 115 in der Dielektrikumsschicht 120 zu definieren.
  • Bezug nehmend auf 4B, kann der Graben 115 formangepasst mit einer Auskleidungs- und Keimschicht 130 beschichtet werden. Bei der Auskleidungskomponente der Schicht 130 kann es sich um ungefähr 100 Å bis ungefähr 1.000 Å dickes Ta handeln. Bei der Keimkomponente der Schicht 130 kann es sich um ungefähr 400 Å bis ungefähr 2.000 Å dickes Kupfermetall handeln. In einer Ausführungsform kann die Auskleidungskomponente mit der Dielektrikumsschicht 120 und dem Substrat 125 in Kontakt stehen, wobei die Keimkomponente die Auskleidungskomponente überlagert. Das Vorstehende kann durch PVD gebildet werden. Der Boden und die Seitenwände des Grabens 115 und eine obere Fläche der Dielektrikumsschicht 120 können formangepasst mit der Auskleidungs- und Keimschicht 130 beschichtet sein.
  • Bezug nehmend auf 4C, kann die Hartmaske 135 über herkömmliche CVD- oder PVD-Verfahren, die auf dem Fachgebiet bekannt sind, auf der Auskleidungs- und Keimschicht 130 abgeschieden werden. Alternativ kann die Hartmaske 135 unter Anwendung der Techniken abgeschieden werden, die hierin für die 3C beschrieben worden sind. Die Hartmaske 135 kann TiN aufweisen und kann überall in der gesamten Schicht ungefähr 300 Å bis ungefähr 1.000 Å dick sein. In einer Ausführungsform kann die Hartmaske 135 ungefähr 400 Å dick sein.
  • Bezug nehmend auf 4D, kann der Graben 115 mit einer Photoresistschicht 155 maskiert werden und strukturiert werden, um den Bereich der Hartmaske 135 frei zu legen, mit welchem der Boden des Grabens 115 beschichtet ist. Die Photoresistschicht 155 kann ungefähr 5 μm bis ungefähr 50 μm dick sein. In einer Ausführungsform kann die Photoresistschicht 155 ungefähr 10 μm dick sein. Photoresistmaterialien, die zum Maskieren und Strukturieren verwendet werden, und die Verfahren zur Herstellung derselben sind auf dem Fachgebiet bekannt.
  • Bezug nehmend auf 4E, kann anschließend ein Verfahren des reaktiven Ionenätzens (RIE) durchgeführt werden, wobei der Bereich der Hartmaske 135, mit welchem der Boden des Grabens 115 beschichtet ist, teilweise geätzt wird. Die Dicke des teilweise geätzten Bereichs kann ferner auf ungefähr 100 Å geätzt werden. Die Photoresistschicht 155 kann anschließend abgelöst werden.
  • Bezug nehmend auf 4F, kann ein überdeckendes RIE-Verfahren durchgeführt werden, wobei der verbleibende Bereich der Hartmaske 135, mit welchem der Boden des Grabens 115 beschichtet ist, und die Bereiche der Hartmaske 135 geätzt werden, mit welchen die Auskleidungs- und Keimschicht 130 auf der Dielektrikumsschicht 120 beschichtet sind. Der verbleibende Bereich der Hartmaske 135 kann weggeätzt werden, wobei die Kupferkeimkomponente der Schicht 130 frei gelegt wird, und die Bereiche, mit welchen die Auskleidungs- und Keimschicht 130 beschichtet ist, können auf ungefähr 300 Å geätzt werden.
  • Bezug nehmend auf 4G, kann ein Kernleiter 110 von der Auskleidungs- und Keimschicht 130 gebildet werden, indem ein elektrolytisches Metallplattierungsverfahren durchgeführt wird, um den Graben 115 zu füllen. Das Verfahren kann mit einer Stromdichte von ungefähr 1 A/cm2 bis ungefähr 15 A/cm2 durchgeführt werden, wobei eine Plattierungslösung verwendet wird, welche eine Kupfersulfatlösung, eine Schwefelsäurelösung und eine Lösung aufweist, die Chlorionen aufweist. Den Kernleiter 110 lässt man vertikal von den frei liegenden Bereichen der Kupferkeimkomponente der Schicht 130 in Richtung des oberen Endes des Grabens 115 und darüber hinaus anwachsen.
  • Bezug nehmend auf 4H, können der Kernleiter 110, die Hartmaske 135 und die Auskleidungs- und Keimschicht 130 derart planarisiert werden, dass sie mit einer oberen Fläche der Dielektrikumsschicht 120 coplanar sind, um den Induktor 100 zu bilden. In einer Ausführungsform kann der Planarisierungsschritt durch chemisch-mechanisches Polieren durchgeführt werden, was dazu führt, dass der Kernleiter 110 eine Dicke von ungefähr 5 μm bis ungefähr 20 μm und eine Breite von ungefähr 5 μm bis ungefähr 150 μm aufweist.
  • Mit den Begriffen „erste”, „zweite” und ähnlichen ist hierin keine Reihenfolge, Menge oder Wichtigkeit bezeichnet, sondern sie werden verwendet, um ein Element von einem anderen zu unterscheiden, und mit den Begriffen „ein” und „eine” ist hierin keine Mengenbegrenzung bezeichnet, sondern das Vorliegen mindestens eines der Elemente, auf die Bezug genommen wird. Der modifizierende Zusatz „ungefähr”, der in Verbindung mit einer Größe verwendet wird, schließt den angegebenen Wert ein und hat die durch den Kontext bestimmte Bedeutung (umfasst z. B. den zu der Messung der speziellen Größe gehörigen Fehlerbereich). Der nachgestellte Zusatz „(s)” oder „(e)”, wie er hierin verwendet wird, soll sowohl den Singular als auch den Plural des Begriffs umfassen, den er modifiziert, und umfasst dadurch eines oder mehreres dieses Begriffs („Metall(e)” umfasst z. B. ein Metall oder mehrere Metalle). Die hierin offenbarten Bereiche sind einschließlich und unabhängig kombinierbar (z. B. schließen Bereiche von „bis zu ungefähr 25 Gew.-%” oder, spezieller, „ungefähr 5 Gew.-% bis ungefähr 20 Gew.-%” die Endpunkte und alle Zwischenwerte der Bereiche von „ungefähr 5 Gew.-% bis ungefähr 25 Gew.-%” usw. ein).
  • Die vorstehende Beschreibung verschiedener Erscheinungsformen der Offenbarung dient den Zwecken der Veranschaulichung und Beschreibung. Sie soll nicht erschöpfend sein oder die Offenbarung auf die genaue offenbarte Form beschränken, und natürlich sind viele Modifikationen und Variationen möglich. Solche Modifikationen und Variationen, die dem Fachmann ersichtlich sein können, sollen im Umfang der Offenbarung enthalten sein, wie er durch die folgenden Patentansprüche definiert ist.

Claims (25)

  1. Integrierte Schaltung, aufweisend: mindestens einen Graben innerhalb einer Dielektrikumsschicht, die auf einem Substrat angeordnet ist, wobei der Graben formangepasst mit einer Auskleidungs- und Keimschicht beschichtet ist; und eine Verbindung innerhalb des Grabens, wobei die Verbindung eine Hartmaske auf Seitenwänden der Verbindung aufweist.
  2. Integrierte Schaltung nach Anspruch 1, wobei die Hartmaske ein leitfähiges Anti-Keimmaterial aufweist, welches aus Titannitrid (TiN), Wolfram (W), Tantal (Ta) und Tantalnitrid (TaN) ausgewählt ist.
  3. Integrierte Schaltung nach Anspruch 1, wobei die Hartmaske ein Dielektrikumsmaterial aufweist, welches aus Siliciumnitrid (Si3N4), Siliciumcarbid (SiC) und Aluminiumoxid (Al2O3) ausgewählt ist.
  4. Integrierte Schaltung nach Anspruch 1, wobei die Verbindung ein Material aufweist, welches aus Kupfer, Silber und Gold ausgewählt ist.
  5. Integrierte Schaltung nach Anspruch 1, wobei die Verbindung ungefähr 5 Mikrometer (μm) bis ungefähr 150 μm breit ist.
  6. Integrierte Schaltung nach Anspruch 1, wobei die Verbindung ein Induktor oder eine Übertragungsleitung ist.
  7. Verfahren zur Herstellung einer Verbindung in einer integrierten Schaltung, das Verfahren aufweisend: formangepasstes Beschichten eines Grabens mit einer Auskleidungs- und Keimschicht, wobei sich der Graben innerhalb einer Dielektrikumsschicht befindet, die auf einem Substrat angeordnet ist; Abscheiden einer Hartmaske auf der Auskleidungs- und Keimschicht; Maskieren und Strukturieren des Grabens, um die Hartmaske frei zu legen; Entfernen frei gelegter Bereiche der Hartmaske, um Bereiche der Auskleidungs- und Keimschicht frei zu legen; elektrolytisches Metallplattieren der frei gelegten Bereiche der Auskleidungs- und Keimschicht, um eine Verbindung zu bilden; und Planarisieren der Verbindung mit einer oberen Fläche des Grabens.
  8. Verfahren zur Herstellung einer Verbindung nach Anspruch 7, wobei die Hartmaske ein Material aufweist, das aus Titannitrid (TiN), Wolfram (W), Tantal (Ta), Tantalnitrid (TaN), Siliciumnitrid (Si3N4), Siliciumcarbid (SiC) und Aluminiumoxid (Al2O3) ausgewählt ist.
  9. Verfahren zur Herstellung einer Verbindung nach Anspruch 7, wobei die Verbindung ein Material aufweist, das aus Kupfer, Silber und Gold ausgewählt ist.
  10. Verfahren zur Herstellung einer Verbindung nach Anspruch 7, wobei die Verbindung ungefähr 5 Mikrometer (μm) bis ungefähr 150 μm breit ist.
  11. Verfahren zur Herstellung einer Verbindung nach Anspruch 7, wobei der Planarisierungsschritt das chemisch-mechanische Polieren der Verbindung umfasst.
  12. Verfahren zur Herstellung einer Verbindung nach Anspruch 7, wobei der Entfernungsschritt das ein- oder mehrmalige Plasmaätzen der frei liegenden Bereiche der Auskleidungs- und Keimschicht umfasst.
  13. Verfahren zur Herstellung einer Verbindung nach Anspruch 7, wobei der Schritt des elektrolytischen Metallplattierens das Plattieren der frei liegenden Bereiche der Auskleidungs- und Keimschicht mit einer Stromdichte von ungefähr 1 A/cm2 bis ungefähr 15 A/cm2 umfasst, wobei eine Plattierungslösung verwendet wird, welche eine Kupfersulfatlösung, eine Schwefelsäurelösung und eine Lösung aufweist, die Chlorionen aufweist.
  14. Induktor, aufweisend: einen Kernleiter, welcher eine obere Fläche, eine untere Fläche und Seitenwände innerhalb eines Grabens aufweist, wobei sich der Graben innerhalb einer Dielektrikumsschicht auf einem Substrat befindet und der Graben eine Auskleidungs- und Keimschicht auf einem Boden und Seitenwänden des Grabens aufweist; und eine Hartmaske auf den Seitenwänden des Kernleiters.
  15. Induktor nach Anspruch 14, wobei der Kernleiter ein Material aufweist, das aus Kupfer, Silber und Gold ausgewählt ist.
  16. Induktor nach Anspruch 14, wobei der Kernleiter ungefähr 15 Mikrometer (μm) bis ungefähr 150 μm breit ist.
  17. Induktor nach Anspruch 14, wobei die Hartmaske ein leitfähiges Anti-Keimmaterial aufweist, welches aus Titannitrid (TiN), Wolfram (W), Tantal (Ta) und Tantalnitrid (TaN) ausgewählt ist.
  18. Induktor nach Anspruch 14, wobei die Hartmaske ein Dielektrikumsmaterial aufweist, welches aus Siliciumnitrid (Si3N4), Siliciumcarbid (SiC) und Aluminiumoxid (Al2O3) ausgewählt ist.
  19. Verfahren zur Herstellung eines Induktors, das Verfahren aufweisend: formangepasstes Beschichten eines Grabens mit einer Auskleidungs- und Keimschicht, wobei sich der Graben innerhalb einer Dielektrikumsschicht auf einem Substrat befindet; Abscheiden einer Hartmaske auf der Auskleidungs- und Keimschicht; Maskieren und Strukturieren des Grabens, um die Hartmaske frei zu legen; Entfernen frei gelegter Bereiche der Hartmaske, um Bereiche der Auskleidungs- und Keimschicht frei zu legen; elektrolytisches Metallplattieren der frei gelegten Bereiche der Auskleidungs- und Keimschicht, um einen Kernleiter zu bilden; und Planarisieren des Kernleiters, der Hartmaske und der Auskleidungs- und Keimschicht mit einer oberen Fläche des Grabens.
  20. Verfahren zur Herstellung eines Induktors nach Anspruch 19, wobei die Hartmaske ein Material aufweist, das aus Titannitrid (TiN), Wolfram (W), Tantal (Ta), Tantalnitrid (TaN), Siliciumnitrid (Si3N4), Siliciumcarbid (SiC) und Aluminiumoxid (Al2O3) ausgewählt ist.
  21. Verfahren zur Herstellung eines Induktors nach Anspruch 19, wobei der Kernleiter ein Material aufweist, das aus Kupfer, Silber und Gold ausgewählt ist.
  22. Verfahren zur Herstellung eines Induktors nach Anspruch 19, wobei die Verbindung ungefähr 5 Mikrometer (μm) bis ungefähr 150 μm breit ist.
  23. Verfahren zur Herstellung eines Induktors nach Anspruch 19, wobei der Planarisierungsschritt das chemisch-mechanische Polieren des Kernleiters, der Hartmaske und der Auskleidungs- und Keimschicht mit einer oberen Fläche des Grabens umfasst.
  24. Verfahren zur Herstellung eines Induktors nach Anspruch 19, wobei der Entfernungsschritt das ein- oder mehrmalige Plasmaätzen der frei liegenden Bereiche der Hartmaske umfasst.
  25. Verfahren zur Herstellung eines Induktors nach Anspruch 19, wobei der Schritt des elektrolytischen Metallplattierens das Plattieren der frei liegenden Bereiche der Auskleidungs- und Keimschicht mit einer Stromdichte von ungefähr 1 A/cm2 bis ungefähr 15 A/cm2 umfasst, wobei eine Plattierungslösung verwendet wird, welche eine Kupfersulfatlösung, eine Schwefelsäurelösung und eine Lösung aufweist, die Chlorionen aufweist.
DE112011103400T 2010-10-06 2011-09-13 Integrierte Schaltung und Verbindung und Verfahren zur Herstellung derselben Pending DE112011103400T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/898,885 US20120086101A1 (en) 2010-10-06 2010-10-06 Integrated circuit and interconnect, and method of fabricating same
USUS-12/898,885 2010-10-06
PCT/US2011/051348 WO2012047458A2 (en) 2010-10-06 2011-09-13 Integrated circuit and interconnect, and method of fabricating same

Publications (1)

Publication Number Publication Date
DE112011103400T5 true DE112011103400T5 (de) 2013-08-22

Family

ID=45924484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103400T Pending DE112011103400T5 (de) 2010-10-06 2011-09-13 Integrierte Schaltung und Verbindung und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (2) US20120086101A1 (de)
CN (1) CN103155107A (de)
DE (1) DE112011103400T5 (de)
GB (1) GB2498154B (de)
WO (1) WO2012047458A2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273261A1 (en) * 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
CN105575888A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
WO2018125175A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Self-aligned hard masks with converted liners
US10049980B1 (en) * 2017-02-10 2018-08-14 International Business Machines Corporation Low resistance seed enhancement spacers for voidless interconnect structures
US10790362B2 (en) * 2017-11-30 2020-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
GB2574651A (en) * 2018-06-14 2019-12-18 Univ Exeter HfO2 devices

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5370766A (en) 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
TW312079B (de) 1994-06-06 1997-08-01 Ibm
US5541135A (en) 1995-05-30 1996-07-30 Motorola, Inc. Method of fabricating a flip chip semiconductor device having an inductor
BR9709100A (pt) * 1996-05-17 2000-01-11 Xyrofin Oy Processos para a isomerização de sacarose em isomaltulose e para a produção de isomalte a partir de sacarose, e, veìculo adaptado para uso em um processo microbiano para a isomerização de sacarose em isomaltulose.
DE69829018T2 (de) * 1997-06-10 2006-03-23 Canon K.K. Substrat und Verfahren zu dessen Herstellung
JP3120783B2 (ja) 1998-06-10 2000-12-25 日本電気株式会社 Ｌｉｇａプロセス用マスクの作製方法
KR20000056387A (ko) * 1999-02-19 2000-09-15 이장헌 인명 보호용 전원 제어 장치 및 그 방법
US6413858B1 (en) * 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
US6368484B1 (en) 2000-05-09 2002-04-09 International Business Machines Corporation Selective plating process
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
US6511912B1 (en) 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
US6429118B1 (en) * 2000-09-18 2002-08-06 Taiwan Semiconductor Manufacturing Company Elimination of electrochemical deposition copper line damage for damascene processing
US6890829B2 (en) 2000-10-24 2005-05-10 Intel Corporation Fabrication of on-package and on-chip structure using build-up layer process
US6699396B1 (en) * 2001-06-29 2004-03-02 Novellus Systems, Inc. Methods for electroplating large copper interconnects
WO2003049514A2 (en) 2001-12-03 2003-06-12 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US6992344B2 (en) * 2002-12-13 2006-01-31 International Business Machines Corporation Damascene integration scheme for developing metal-insulator-metal capacitors
KR100449026B1 (ko) * 2002-12-20 2004-09-18 삼성전자주식회사 트렌치를 이용한 금속구조물 제조방법
KR100998963B1 (ko) * 2003-07-21 2010-12-09 매그나칩 반도체 유한회사 반도체 소자의 ｒｆ 인덕터 제조 방법
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
KR100558002B1 (ko) * 2003-09-26 2006-03-06 삼성전자주식회사 선택적 전기도금 공정을 이용한 금속패턴 형성방법
US6841466B1 (en) 2003-09-26 2005-01-11 Taiwan Semiconductor Manufacturing Company Method of selectively making copper using plating technology
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
KR100689665B1 (ko) 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
KR20050056387A (ko) * 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US7068138B2 (en) 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
US7449409B2 (en) * 2005-03-14 2008-11-11 Infineon Technologies Ag Barrier layer for conductive features
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
US7381635B2 (en) * 2005-07-18 2008-06-03 International Business Machines Corporation Method and structure for reduction of soft error rates in integrated circuits
US7387962B2 (en) * 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
US7534675B2 (en) * 2007-09-05 2009-05-19 International Business Machiens Corporation Techniques for fabricating nanowire field-effect transistors
US7456030B1 (en) 2007-10-11 2008-11-25 National Semiconductor Corporation Electroforming technique for the formation of high frequency performance ferromagnetic films
US20090166867A1 (en) * 2007-12-31 2009-07-02 Harsono Simka Metal interconnect structures for semiconductor devices
US8704375B2 (en) * 2009-02-04 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures and methods for through substrate vias
US8361900B2 (en) * 2010-04-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8791005B2 (en) * 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects

Also Published As

Publication number Publication date
GB201307079D0 (en) 2013-05-29
WO2012047458A2 (en) 2012-04-12
US9390969B2 (en) 2016-07-12
CN103155107A (zh) 2013-06-12
US20150140809A1 (en) 2015-05-21
US20120086101A1 (en) 2012-04-12
WO2012047458A3 (en) 2012-05-31
GB2498154B (en) 2014-05-07
GB2498154A (en) 2013-07-03

Similar Documents

Publication Publication Date Title
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102013200048B4 (de) Verfahren zum Herstellen integrierter Schaltungen mit Ruthenium beschichtetem Kupfer
DE102012219171B4 (de) Verfahren zum Bilden einer dreidimensionalen (3D) integrierten Schaltung und entsprechend gebildete dreidimensionale (3D) integrierte Schaltung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE112011103400T5 (de) Integrierte Schaltung und Verbindung und Verfahren zur Herstellung derselben
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102010037339A1 (de) Durchsubstratmerkmale in Halbleitersubstraten
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102010028137B4 (de) Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung
DE102008049775A1 (de) Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102005020060A1 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102007004860A1 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102017124072A1 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE112021000239T5 (de) Verbindungsstrukturen mit rutheniumauskleidung mit kobaltinfusion und einer kobaltabdeckung
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE