DE102020101253B4 - Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators - Google Patents

Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators Download PDF

Info

Publication number
DE102020101253B4
DE102020101253B4 DE102020101253.5A DE102020101253A DE102020101253B4 DE 102020101253 B4 DE102020101253 B4 DE 102020101253B4 DE 102020101253 A DE102020101253 A DE 102020101253A DE 102020101253 B4 DE102020101253 B4 DE 102020101253B4
Authority
DE
Germany
Prior art keywords
trench
substrate
capacitor
point
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020101253.5A
Other languages
English (en)
Other versions
DE102020101253A1 (de
Inventor
Hsin-Li Cheng
Jyun-Ying LIN
Alexander Kalnitsky
Shih-Fen Huang
Shu-Hui SU
Ting-Chen Hsu
Tuo-Hsin Chien
Felix Ying-Kit Tsui
Shi-Min Wu
Yu-Chi Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020101253A1 publication Critical patent/DE102020101253A1/de
Application granted granted Critical
Publication of DE102020101253B4 publication Critical patent/DE102020101253B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

IC (200), aufweisend:ein Substrat (102), das Seitenwände aufweist, die einen Graben (102t) definieren, wobei sich der Graben (102t) in eine Vorderseitenfläche (102f) des Substrats (102) erstreckt,einen Grabenkondensator (106), der mehrere Kondensatorelektrodenschichten (110a-110d) und mehrere Kondensatordielektrikumsschichten (112a-112d), die jeweils den Graben (102t) auskleiden und einen Hohlraum (103) innerhalb des Substrats (102) definieren, aufweist, undeine Säulenstruktur (101), die innerhalb des Substrats (102) angeordnet ist und an den Graben (102t) angrenzt, wobei die Säulenstruktur (101) eine erste Breite (w1) und eine zweite Breite (w2), die kleiner ist als die erste Breite, aufweist, wobei die erste Breite (w1) auf die Vorderseitenfläche (102f) des Substrats (102) ausgerichtet ist und die zweite Breite (w2) auf einen ersten Punkt (202), der unterhalb der Vorderseitenfläche (102f) angeordnet ist, ausgerichtet ist,wobei die Breite der Säulenstruktur (101) vom ersten Punkt (202) zu einem zweiten Punkt (204) linear steigt, wobei der zweite Punkt (204) unterhalb des ersten Punkts (202) angeordnet ist.

Description

  • STAND DER TECHNIK
  • Ein Grabenkondensator weist im Vergleich mit manchen anderen Kondensatortypen eine hohe Leistungsdichte innerhalb einer integrierten Halbleiterschaltung (IC) auf. Von daher werden Grabenkondensatoren in Anwendungen, wie z.B. unter anderem in DRAM-Speicherzellen (dynamischer Direktzugriffsspeicher), verwendet. Einige Beispiele für Grabenkondensatoren umfassen Tiefgrabenkondensatoren (deep trench capacitors, DTCs) mit hoher Dichte, die in fortschrittlichen Technologieknotenprozessen verwendet werden. Ein Grabenkondensator ist beispielsweise bekannt aus der Druckschrift US 2007 / 0 232 011 A1 Ähnliche Grabenkondensatoren sind außerdem bekannt aus den Druckschriften EP 0 981164 A2 , DE 10 2013 100 025 A1 und US 2019 / 0 296 147 A1 .
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein
    • 1 zeigt eine Querschnittsansicht einiger Ausführungsformen einer integrierten Schaltung (IC), die einen Grabenkondensator aufweist, der innerhalb eines Grabens angeordnet ist und seitlich an einen Hohlraum innerhalb des Grabens angrenzt.
    • 2 bis 4 zeigen Querschnittsansichten einiger alternativer Ausführungsformen der IC von 1.
    • 5, 6A und 6B zeigen Querschnittsansichten einiger Ausführungsformen einer IC, die mehrere Säulenstrukturen, die innerhalb eines Substrats angeordnet sind, und einen Grabenkondensator, der an jede Säulenstruktur angrenzt, aufweist.
    • 7 bis 14 zeigen Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Ausbilden eines integrierten Chips (IC), der einen Grabenkondensator aufweist, der innerhalb eines Grabens angeordnet ist und seitlich an einen Hohlraum innerhalb des Grabens angrenzt.
    • 15 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zum Ausbilden einer IC, die einen Grabenkondensator aufweist, der innerhalb eines Grabens angeordnet ist und seitlich an einen Hohlraum innerhalb des Grabens angrenzt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale dieser Offenbarung bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Integrierte Schaltungen können mehrere Halbleitervorrichtungen aufweisen, wie z.B. einen Grabenkondensator, der innerhalb eines Halbleitersubstrats und/oder über ihm angeordnet ist. Zum Beispiel kann das Substrat Seitenwände aufweisen, die mehrere Gräben definieren. Das Halbleitersubstrat weist ferner mehrere Substratsäulen auf, so dass eine Substratsäule benachbarte Gräben voneinander seitlich trennt. Der Grabenkondensator weist mehrere Elektroden und eine oder mehrere dielektrische Schichten auf, wobei die mehreren Elektroden und die dielektrische(n) Schicht(en) abwechselnd in den mehreren Gräben gestapelt sind. Jede Elektrode erstreckt sich durchgehend quer über jedem Graben in den mehreren Gräben und erstreckt sich durchgehend entlang von Seitenwänden der Substratsäulen. Eine Kapazitätsdichte des Grabenkondensators kann erhöht werden, indem die Anzahl von Gräben, die innerhalb des Substrats angeordnet sind, erhöht wird. Dies liegt daran, dass ein Flächenbereich zwischen benachbarten Elektroden mit steigender Anzahl von Gräben erhöht wird.
  • Eine Herausforderung beim Grabenkondensator stellt eine physische Verspannung im Halbleitersubstrat bei steigender Anzahl von Gräben dar. Zum Beispiel wird während der Herstellung des Grabenkondensators ein Ätzprozess am Halbleitersubstrat durchgeführt, um die mehreren Substratsäulen und die mehreren Gräben zu definieren. Der Ätzprozess wird derart ausgelegt, dass die Substratsäulen jeweils im Wesentlichen gerade gegenüberliegende Wände aufweisen. Abscheidungsprozesse werden durchgeführt, um die mehreren Elektroden und dielektrischen Schichten innerhalb der Gräben zu definieren, so dass die Elektroden und die dielektrischen Schichten jeden Graben vollständig füllen. Das liegt teilweise daran, dass die Elektroden und die dielektrischen Schichten mit den im Wesentlichen geraden gegenüberliegenden Seitenwänden der Substratsäulen übereinstimmen. Während des Herstellungsprozesses und/oder während des Betriebs des Grabenkondensators werden jedoch die Elektroden und die dielektrischen Schichten Wärme ausgesetzt (z.B. aufgrund eines Backprozesses (Backprozesse) und/oder Wärme, die durch hohe Spannungen und/oder Ströme erzeugt wird). Die Wärme veranlasst, dass die dielektrischen Schichten und/oder die Elektroden einer Wärmeausdehnung unterliegen. Da die Gräben vollständig gefüllt sind, übt die Ausdehnung der vorstehend erwähnten Schichten eine Kraft auf Flächen des Substrats, die die Gräben definieren, aus. Dies kann eine Wölbung, Brüche und/oder Risse des Halbleitersubstrats zur Folge haben, was zu einem Vorrichtungsausfall führt. Mit größer werdenden Grabendichten (z.B. aufgrund kleinerer Prozessknoten) wird erwartet, dass die vorstehenden Probleme bedeutender werden.
  • Dementsprechend richten sich verschiedene Ausführungsformen der vorliegenden Offenbarung auf einen Grabenkondensator mit einer hohen Kapazitätsdichte und einer geringer Substratwölbung und ein zugehöriges Verfahren zum Ausbilden des Grabenkondensators. Zum Beispiel umfasst ein Verfahren zum Ausbilden des Grabenkondensators ein Durchführen eines Ätzprozesses an einer Vorderseitenfläche eines Halbleitersubstrats, um mehrere Substratsäulen und mehrere Gräben zu definieren. Der Ätzprozess wird derart ausgelegt, dass eine Breite jeder Substratsäule von der Vorderseitenfläche des Halbleitersubstrats zu einem ersten Punkt unterhalb der Vorderseitenfläche kontinuierlich abnimmt. Außerdem kann die Breite der Substratsäule vom ersten Punkt zu einem zweiten Punkt, der sich vertikal unterhalb des ersten Punkts befindet, kontinuierlich steigen. Anschließend werden mehrere Abscheidungsprozesse (z.B. Atomlagenabscheidungsprozesse (ALD-Prozesse)) durchgeführt, um mehrere Elektroden und dielektrische Schichten entlang von Seitenwänden der Substratsäulenstrukturen und innerhalb der mehreren Gräben zu definieren. Aufgrund des Profils der Substratsäulen kann ein Hohlraum innerhalb jedes Grabens nach dem Durchführen der mehreren Abscheidungsprozesse vorhanden sein. Das liegt daran, dass die Elektroden und die dielektrischen Schichten mit den Seitenwänden der Substratsäulen übereinstimmen. Die Anwesenheit des Hohlraums innerhalb jedes Grabens stellt einen Raum bereit, in dem sich die Elektroden und die dielektrischen Schichten ausdehnen, wenn sie Wärme ausgesetzt werden. Dies verringert die auf das Halbleitersubstrat ausgeübte Kraft, wenn die vorstehend erwähnten Schichten eine Wärmeausdehnung erfahren, wodurch Wölbung, Brüche und/oder Risse des Halbleitersubstrats verringert werden.
  • 1 zeigt eine Querschnittsansicht einiger Ausführungsformen einer integrierten Schaltung (IC) 100, die einen Grabenkondensator 106 aufweist, der innerhalb eines Halbleitersubstrats 102 angeordnet ist.
  • In einigen Ausführungsformen weist die IC 100 eine Interconnect-Struktur 117 auf, die über dem Halbleitersubstrat 102 liegt. Das Halbleitersubstrat 102 weist ein dotiertes Gebiet 104 auf. In einigen Ausführungsformen kann das dotierte Gebiet 104 zum Beispiel ein erster Dotierungstyp (z.B. p-Typ) sein oder diesen aufweisen. Ein Grabenkondensator 106 liegt über dem Halbleitersubstrat 102 und weist Grabenabschnitte 106ts auf, die Gräben 102t füllen, welche durch Seitenwände des Halbleitersubstrats 102 definiert sind. Die Grabenabschnitte 106ts können innerhalb des dotierten Gebiets 104 abgeschieden werden, so dass das dotierte Gebiet 104 ausgelegt wird, um den Grabenkondensator 106 von anderen innerhalb und/oder auf dem Halbleitersubstrat 102 angeordneten Vorrichtungen elektrisch zu isolieren. Das Halbleitersubstrat 102 weist eine Säulenstruktur 101 auf, die seitlich zwischen den Grabenabschnitten 106ts und dem Grabenkondensator 106 definiert ist. Eine Isolationsschicht 108 erstreckt sich entlang einer Vorderseitenfläche 102f des Halbleitersubstrats 102 und entlang von Seitenwänden des Halbleitersubstrats 102, die die Gräben 102t und die Säulenstruktur 101 definieren.
  • In einigen Ausführungsformen weist die Interconnect-Struktur 117 mehrere leitfähige Durchkontaktierungen 118 und mehrere leitfähige Drähte 120 auf, die innerhalb einer dielektrischen Interconnect-Struktur 122 angeordnet sind. Die leitfähigen Durchkontaktierungen 118 und die leitfähigen Drähte 120 werden ausgelegt, um Halbleitervorrichtungen, die innerhalb der IC 100 angeordnet sind, elektrisch miteinander zu koppeln. Außerdem wird eine Ätzstoppschicht 116 entlang einer oberen Fläche des Grabenkondensators 106 angeordnet. Eine dielektrische Abdeckschicht 114 wird zwischen dem Grabenkondensator 106 und der Ätzstoppschicht 116 angeordnet.
  • In einigen Ausführungsformen weist der Grabenkondensator 106 mehrere Kondensatorelektrodenschichten 110a-d und mehrere Kondensatordielektrikumsschichten 112a-d, die abwechselnd zwischen den Kondensatorelektrodenschichten 110a-d angeordnet sind. In einigen Ausführungsformen werden die Kondensatorelektrodenschichten 110a, 110c durch einen darüberliegenden leitfähigen Draht 120 und leitfähige Durchkontaktierungen 118 elektrisch direkt miteinander gekoppelt, wodurch eine erste Kondensatorelektrode definiert wird. In weiteren Ausführungsformen werden die Kondensatorelektrodenschichten 110b, 110d durch einen darüberliegenden leitfähigen Draht 120 und leitfähige Durchkontaktierungen 118 elektrisch direkt miteinander gekoppelt, wodurch eine zweite Kondensatorelektrode definiert wird. Aufgrund dessen, dass die erste und die zweite Elektrode jeweils mehr als eine Kondensatorelektrodenschicht aufweisen, kann eine Kapazitätsdichte des Grabenkondensators 106 erhöht werden. Zum Beispiel wird die Kapazität (C) (in Farad) des Grabenkondensators 106 als: C = ε i ε 0 A d
    Figure DE102020101253B4_0001
    definiert, wobei A der Bereich einer Überlappung zwischen der ersten und der zweiten Elektrode ist, εi die relative statische Permittivität der Kondensatordielektrikumsschichten 112a-d zwischen der ersten und der zweiten Elektrode ist; ε0 die elektrische Feldkonstante (ε0 ≈ 8.854×10-12 F m-1) darstellt; und d den Abstand darstellt, der die erste und die zweite Elektrode trennt. Daher kann in einigen Ausführungsformen durch Vergrößern des Bereichs (A) der Überlappung zwischen der ersten und der zweiten Elektrode die Kapazität (C) des Grabenkondensators 106 erhöht werden. In weiteren Ausführungsformen kann eine Anzahl von Grabenabschnitten 106t erhöht werden, um den Bereich (A) der Überlappung zwischen der ersten und der zweiten Elektrode zu vergrößern.
  • In einigen Ausführungsformen weist die Säulenstruktur 101 eine erste Breite w1 auf, die auf die Vorderseitenfläche 102f des Halbleitersubstrats 102 ausgerichtet ist, und weist ferner eine zweite Breite w2 auf, die vertikal an einem ersten Punkt unterhalb der Vorderseitenfläche 102f angeordnet ist. Die erste Breite w1 ist größer als die zweite Breite d2. In weiteren Ausführungsformen verringert sich eine Breite der Säulenstruktur 101 kontinuierlich von der Vorderseitenfläche 102f des Halbleitersubstrats 102 zum ersten Punkt. Dies gewährleistet teilweise, dass ein Hohlraum 103 in jedem der Gräben 102t vorhanden ist. Zum Beispiel werden während der Fertigung des Grabenkondensators 106 die Kondensatorelektrodenschichten 110a-d und die Kondensatordielektrikumsschichten 112a-d abgeschieden (z.B. mithilfe eines oder mehrerer ALD-Prozesse), so dass sie mit einer Form der Säulenstruktur 101 übereinstimmen. Da die erste Breite w1 der Säulenstruktur 101 größer ist als die zweite Breite w2 der Säulenstruktur 101, ist der Hohlraum 103 nach dem Abscheiden der Kondensatorelektrodenschichten 110a-d und der Kondensatordielektrikumsschichten 112a-d in jedem Graben 102t vorhanden.
  • In einigen Ausführungsformen werden während des Betriebs und/oder der Fertigung der IC 100 die Schichten des Grabenkondensators 106 hoher Wärme ausgesetzt. Die hohe Wärme führt zu Wärmeausdehnung der Kondensatorelektrodenschichten 110a-d und der Kondensatordielektrikumsschichten 112a-d, so dass sich die vorstehend erwähnten Schichten in den Hohlraum 103 ausdehnen können. Dies verringert teilweise die auf das Halbleitersubstrat 102 wirkende Kraft, wenn sich die Kondensatorelektrodenschichten 110a-d und die Kondensatordielektrikumsschichten 112a-d ausdehnen. Zum Beispiel füllen in verschiedenen Ausführungsformen die Kondensatorelektrodenschichten 110a-d und die Kondensatordielektrikumsschichten 112a-d vollständig jeden Graben 102t, so dass der Hohlraum 103 ausgelassen (nicht dargestellt) ist. In solchen Ausführungsformen übt die Ausdehnung der Schichten des Grabenkondensators 106 eine Kraft auf Flächen des Halbleitersubstrats 102 aus, die zu einer Wölbung und/oder Rissen des Halbleitersubstrats 102 führen kann. Daher können in einigen Ausführungsformen gemäß der vorliegenden Offenbarung aufgrund des Profils der Säulenstruktur 101 die Kondensatorelektrodenschichten 110a-d und die Kondensatordielektrikumsschichten 112a-d auf eine solche Weise ausgebildet werden, dass ein Hohlraum 103 in jedem Graben 102t vorhanden ist. Die Kondensatorelektrodenschichten 110a-d und die Kondensatordielektrikumsschichten 112a-d können sich in den Hohlraum 103 ausdehnen, während sie einer Wärmeausdehnung unterliegen, wodurch eine Wölbung, Risse und/oder Brüche des Halbleitersubstrats 102 gemildert werden. Dies erhöht teilweise eine Anzahl von Gräben 102t, die innerhalb des Halbleitersubstrats 102 ausgebildet werden können, wodurch eine Kondensatordichte des Grabenkondensators 106 erhöht wird, während eine Substratwölbung verringert wird.
  • In einigen Ausführungsformen liegt die erste Breite w1 der Säulenstruktur 101 innerhalb eines Bereichs von ungefähr 0,1 bis 0,2 Mikrometer. In weiteren Ausführungsformen ist dann, wenn die erste Breite w1 kleiner ist als ungefähr 0,1 Mikrometer, die Säulenstruktur 101 zu dünn, so dass sie aufgrund einer durch Schichten des Grabenkondensators 106 ausgeübten Kraft zusammenbrechen kann. In noch weiteren Ausführungsformen ist dann, wenn die erste Breite w1 größer ist als ungefähr 0,2 Mikrometer, eine Anzahl von Gräben 102t, die innerhalb des Halbleitersubstrats 102 ausgebildet werden können, reduziert und/oder eine Öffnung jedes Grabens 102t ist zu klein, um eine korrekte Abscheidung von Schichten des Grabenkondensators 106 innerhalb der Gräben 102t zu ermöglichen. In verschiedenen Ausführungsformen liegt die zweite Breite w2 der Säulenstruktur 101 innerhalb eines Bereichs von ungefähr 0,07 bis 0,17 Mikrometer In weiteren Ausführungsformen ist dann, wenn die zweite Breite w2 kleiner ist als ungefähr 0,07, die Säulenstruktur 101 zu dünn, so dass sie aufgrund einer durch Schichten des Grabenkondensators 106 ausgeübten Kraft zusammenbrechen kann. In noch weiteren Ausführungsformen kann dann, wenn die zweite Breite w2 größer ist als ungefähr 0,17, eine Größe des Hohlraums 103 reduziert werden. In solchen Ausführungsformen erhöht eine Reduzierung der Größe des Hohlraums 103 eine an das Halbleitersubstrat 102 bei der Ausdehnung der Kondensatorelektrodenschichten 110a-d und der Kondensatordielektrikumsschichten 112a-d ausgeübte Verspannung, was zu einer Wölbung und/oder Rissen des Halbleitersubstrats 102 führt. In verschiedenen Ausführungsformen ist die erste Breite w1 größer als die zweite Breite w2. In weiteren Ausführungsformen ist ein Unterschied zwischen der ersten Breite w1 und der zweiten Breite w2 (z.B. w1-w2) größer als ungefähr 30 Nanometer. In einigen Ausführungsformen kann dann, wenn der Unterschied zwischen der ersten Breite w1 und der zweiten Breite w2 kleiner ist als ungefähr 30 Nanometer, die Größe des Hohlraums 103 reduziert sein, was zu einer Wölbung und/oder Rissen des Halbleitersubstrats 102 führt.
  • 2 zeigt einige Ausführungsformen einer Querschnittsansicht einer integrierten Schaltung (IC) 200 gemäß einigen alternativen Ausführungsformen der IC 100 von 1.
  • Die IC 100 weist eine Interconnect-Struktur 117 auf, die über einer Vorderseitenfläche 102f eines Halbleitersubstrats 102 liegt. In einigen Ausführungsformen kann das Halbleitersubstrat 102 zum Beispiel ein Bulk-Substrat (z.B. Bulk-Silizium), ein SOI-Substrat (Silizium auf einem Isolator) oder ein anderes geeignetes Substrat sein oder es aufweisen und/oder kann einen ersten Dotierungstyp (z.B. p-Typ) aufweisen. Ein dotiertes Gebiet 104 wird innerhalb des Halbleitersubstrats 102 angeordnet und kann den ersten Dotierungstyp mit einer höheren Dotierungskonzentration als das Halbleitersubstrat 102 aufweisen. Die Interconnect-Struktur 117 weist eine dielektrische Interconnect-Struktur 122, mehrere leitfähige Durchkontaktierungen 118 und mehrere leitfähige Drähte 120 auf. Die dielektrische Interconnect-Struktur 122 kann zum Beispiel eine oder mehrere dielektrische Zwischenschichten (ILD-Schichten) aufweisen. Die eine oder die mehreren ILD-Schichten können zum Beispiel jeweils ein Oxid, wie z.B. Siliziumdioxid, ein Low-k-Dielektrikumsmaterial, eine Extreme-Low-k-Dielektrikumsmaterial, eine beliebige Kombination der Vorstehenden oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. Die mehreren leitfähigen Durchkontaktierungen und Drähte 118, 120 werden ausgelegt, um Halbleitervorrichtungen, die über und/oder innerhalb des Halbleitersubstrats 102 angeordnet sind, miteinander elektrisch zu koppeln. In weiteren Ausführungsformen können die leitfähigen Durchkontaktierungen und Drähte 118, 120 zum Beispiel jeweils Wolfram, Kupfer, Aluminium, Titannitrid, Tantalnitrid, eine beliebige Kombination der Vorstehenden oder dergleichen sein oder aufweisen.
  • Das Halbleitersubstrat 102 weist Seitenwände auf, die einen oder mehrere Gräben 102t definieren. Die Gräben 102t erstrecken sich kontinuierlich von einer Vorderseitenfläche 102f des Halbleitersubstrats 102 zu einem Punkt unterhalb der Vorderseitenfläche 102f. In weiteren Ausführungsformen wird ein Grabenkondensator 106 über der Vorderseitenfläche 102f angeordnet und füllt zumindest teilweise die Gräben 102t. In einigen Ausführungsformen weist der Grabenkondensator 106 mehrere Kondensatorelektrodenschichten 110a-d und mehrere Kondensatordielektrikumsschichten 112a-d auf. Eine Isolationsschicht 108 wird zwischen dem Halbleitersubstrat 102 und einer ersten Kondensatorelektrodenschicht 110a angeordnet, so dass die Isolationsschicht 108 den Grabenkondensator vom Halbleitersubstrat 102 und/oder Vorrichtungen, die innerhalb/über dem Halbleitersubstrat 102 angeordnet sind, elektrisch isolieren kann. In einigen Ausführungsformen kann die Isolationsschicht 108 zum Beispiel ein Oxid, wie z.B. Siliziumdioxid, oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. In einigen Ausführungsformen werden die Kondensatordielektrikumsschichten 112a-d abwechselnd zwischen den Kondensatorelektrodenschichten 110a-d gestapelt, so dass benachbarte Kondensatorelektrodenschichten 110a-d voneinander durch eine der Kondensatordielektrikumsschichten 112a-d getrennt werden. In weiteren Ausführungsformen ist eine Dicke jeder der Kondensatordielektrikumsschichten 112a-d größer als eine Dicke jeder der Kondensatorelektrodenschichten 110a-d. In einigen Ausführungsformen können die Kondensatorelektrodenschichten 110a-d zum Beispiel jeweils Titannitrid, Tantalnitrid oder dergleichen sein oder aufweisen. In weiteren Ausführungsformen können die Kondensatordielektrikumsschichten 112a-d zum Beispiel jeweils ein High-k-Dielektrikumsmaterial oder ein anderes geeignetes dielektrisches Material(ien) sein oder aufweisen. Das High-k-Dielektrikumsmaterial kann zum Beispiel Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, Tantaloxid, Titanoxid oder ein anderes geeignetes High-k-Dielektrikumsmaterial(ien) oder eine beliebige Kombination der Vorstehenden sein oder aufweisen. In noch weiteren Ausführungsformen können sich die Kondensatorelektrodenschichten 110a-d und/oder die Kondensatordielektrikumsschichten 112a-d jeweils entlang der Vorderseitenfläche 102f in die Gräben 102t erstrecken, so dass die vorstehend erwähnten Schichten jeden Graben 102t auskleiden.
  • Der Grabenkondensator 106 weist Grabenabschnitte 106ts auf, die einen entsprechenden Graben 102t füllen. Die Grabenabschnitte 106ts des Grabenkondensators 106 stimmen mit Seitenwänden des Halbleitersubstrats 102 überein, die die Säulenstruktur 101 definieren. In weiteren Ausführungsformen erstreckt sich eine dielektrische Abdeckschicht 114 kontinuierlich entlang einer oberen Fläche einer obersten Kondensatordielektrikumsschicht 112d. Die dielektrische Abdeckschicht 114 kann zum Beispiel derart ausgelegt sein, dass sie jeden Hohlraum 103 innerhalb eines entsprechenden Grabens 102t bis zu einem ersten Gasdruck versiegelt, so dass der Hohlraum 103 zwischen Innenseitenwänden der dielektrischen Abdeckschicht 114 definiert ist. In einigen Ausführungsformen kann die dielektrische Abdeckschicht 114 zum Beispiel ein Oxid, wie z.B. Siliziumdioxid, Siliziumoxidnitrid, Siliziumoxikarbid oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. In weiteren Ausführungsformen wird eine Ätzstoppschicht 116 entlang einer oberen Fläche des Grabenkondensators 106 angeordnet. In einigen Ausführungsformen kann die Ätzstoppschicht 116 zum Beispiel Siliziumnitrid, Siliziumkarbid, Siliziumoxinitrid, Siliziumoxikarbid, eine beliebige Kombination der Vorstehenden oder ein anderes geeignetes dielektrisches Material sein oder aufweisen.
  • Die Säulenstruktur 101 weist eine erste Breite w1 auf, die vertikal auf die Vorderseitenfläche 102f des Halbleitersubstrats 102 ausgerichtet ist, und weist ferner eine zweite Breite w2 auf, die an einem ersten Punkt 202, der vertikal von der Vorderseitenfläche 102f versetzt ist, angeordnet ist. In einigen Ausführungsformen ist die erste Breite s1 größer als die zweite Breite w2. Außerdem kann sich die Breite der Säulenstruktur 101 von der Vorderseitenfläche 102f des Halbleitersubstrats 102 zum ersten Punkt 202 kontinuierlich verringern. In weiteren Ausführungsformen ist eine erste Höhe h1 der Säulenstruktur 101 von der Vorderseitenfläche 102f des Halbleitersubstrats 102 zum ersten Punkt 202 definiert. In noch weiteren Ausführungsformen ist die erste Höhe h1 zum Beispiel größer als 0,05 Mikrometer oder liegt innerhalb eines Bereichs von ungefähr 0,05 bis 4 Mikrometer. In weiteren Ausführungsformen kann dann, wenn zum Beispiel die erste Höhe h1 kleiner ist als 0,05 Mikrometer, eine Größe des Hohlraums 103 reduziert sein, was einen Betrag von Verspannung, die auf das Halbleitersubstrat 102 ausgeübt wird, erhöhen kann. In noch weiteren Ausführungsformen verringert sich die Breite der Säulenstruktur 101 kontinuierlich quer über der ersten Höhe h1 in einer Richtung weg von der Vorderseitenfläche 102f des Halbleitersubstrats 102. In einigen Ausführungsformen liegt die erste Breite w1 der Säulenstruktur 101 innerhalb eines Bereichs von ungefähr 0,1 bis 0,2 Mikrometer. In verschiedenen Ausführungsformen liegt die zweite Breite w2 der Säulenstruktur 101 innerhalb eines Bereichs von ungefähr 0,07 bis 0,17 Mikrometer. In einigen Ausführungsformen liegt eine erste Länge L1 des Grabens 102t innerhalb eines Bereichs von ungefähr 0,3 bis 0,4 Mikrometer. Die erste Länge L1 ist auf die Vorderseitenfläche 102f des Halbleitersubstrats 102 ausgerichtet und kann eine Öffnung des Grabens 102t definieren. In einigen Ausführungsformen ist dann, wenn die erste Länge L1 kleiner ist als ungefähr 0,3 Mikrometer, eine Öffnung des Grabens 102t zu klein, so dass Schichten des Grabenkondensators 106 möglicherweise nicht korrekt innerhalb des Grabens 102t abgeschieden werden können. In weiteren Ausführungsformen ist dann, wenn die erste Länge L1 größer ist als ungefähr 0,4 Mikrometer, eine Anzahl von Gräben 102t, die innerhalb des Halbleitersubstrats 102 ausgebildet werden können, reduziert und/oder die erste Breite w1 ist reduziert, so dass die Säulenstruktur 101 zu dünn wird und aufgrund einer durch Schichten des Grabenkondensators 106 ausgeübten Kraft zusammenbrechen kann. In einigen Ausführungsformen ist ein Graben-Pitch des Grabens 102t gleich der Summe der ersten Breite w1 der Säulenstruktur 101 und der ersten Länge L1 des Grabens 102t (z.B. w1+L1). In einigen Ausführungsformen liegt der Graben-Pitch innerhalb eines Bereichs von ungefähr 0,4 bis 0,6 Mikrometer. In weiteren Ausführungsformen kann dann, wenn der Graben-Pitch kleiner ist als ungefähr 0,4 Mikrometer, die Öffnung des Grabens 102t zu klein sein, so dass die Schichten des Grabenkondensators den Graben 102t möglicherweise nicht richtig füllen. In noch weiteren Ausführungsformen kann dann, wenn der Graben-Pitch größer ist als ungefähr 0,6 Mikrometer, eine Kapazitätsdichte des Grabenkondensators 106 reduziert sein.
  • Eine zweite Höhe h2 der Säulenstruktur 101 wird von der Vorderseitenfläche 102f des Halbleitersubstrats 102 zu einem zweiten Punkt 204 definiert. Der zweite Punkt 204 ist vertikal unterhalb des ersten Punkts 202 in einer Richtung weg von der Vorderseitenfläche 102f angeordnet. In einigen Ausführungsformen beträgt die zweite Höhe h2 zum Beispiel ungefähr 6 Mikrometer oder liegt innerhalb eines Bereichs von ungefähr 0,595 bis 7,65 Mikrometer. In einigen Ausführungsformen steigt eine Breite der Säulenstruktur 101 kontinuierlich vom ersten Punkt 202 zum zweiten Punkt 204. Eine dritte Höhe h3 der Säulenstruktur 101 wird von der Vorderseitenfläche 102f des Halbleitersubstrats 102 zu einem dritten Punkt 206 definiert. Der dritte Punkt 206 kann auf eine untere Fläche 102ls des Halbleitersubstrats 102 ausgerichtet sein. In einigen Ausführungsformen definiert die untere Fläche 102ls des Halbleitersubstrats 102 eine untere Fläche des Grabens 102t und/oder ist auf eine untere Fläche der Grabenabschnitte 106ts ausgerichtet. In einigen Ausführungsformen kann die dritte Höhe h3 ungefähr 7 Mikrometer, ungefähr 8,5 Mikrometer betragen oder innerhalb eines Bereichs von ungefähr 6,5 bis 8,5 Mikrometer liegen. Eine zweite Länge L2 des Grabens 102t ist auf den zweiten Punkt 204 ausgerichtet. In einigen Ausführungsformen liegt die zweite Länge L2 innerhalb eines Bereichs von ungefähr 0,21 bis 0,36 Mikrometer. In weiteren Ausführungsformen liegt die zweite Länge L2 innerhalb eines Bereichs von ungefähr 70 bis 90 Prozent der ersten Länge L1 (z.B. innerhalb eines Bereichs von ungefähr 0,7*L1 bis 0,9*L1). Eine dritte Länge L2 des Grabens 102 ist auf den dritten Punkt 206 ausgerichtet und/oder ist auf die untere Fläche 102ls des Halbleitersubstrats 102 ausgerichtet. In einigen Ausführungsformen liegt die dritte Länge L3 innerhalb eines Bereichs von ungefähr 0,3 bis 0,4 Mikrometer oder innerhalb eines Bereichs von ungefähr 0,24 bis 0,4 Mikrometer. In weiteren Ausführungsformen liegt die dritte Länge L3 innerhalb eines Bereichs von ungefähr 80 bis 100 Prozent der ersten Länge L1 (z.B. innerhalb eines Bereichs von ungefähr 0,8*L1 bis L1). Daher ist in einigen Ausführungsformen die dritte Länge L3 im Wesentlichen gleich der ersten Länge L1. In einigen Ausführungsformen ist dann, wenn die dritte Länge L3 kleiner ist als ungefähr 0,8*L1, eine Größe des Hohlraums 103 reduziert, was einen Betrag einer Verspannung, die auf das Halbleitersubstrat 102 ausgeübt wird, erhöhen kann. In weiteren Ausführungsformen werden dann, wenn die dritte Länge L3 größer ist als die Länge L1, die Schichten des Grabenkondensators 106 entlang einer Ecke des Grabens 102t möglicherweise nicht richtig angeordnet. Dies kann teilweise zu einer Delamination zwischen den Kondensatordielektrikumsschichten 112a-d und/oder den Kondensatorelektrodenschichten 110a-d führen.
  • 3 zeigt eine Querschnittsansicht einiger Ausführungsformen einer IC 300, die einen Grabenkondensator 106 aufweist, der innerhalb eines Halbleitersubstrats 102 angeordnet ist.
  • Die IC 300 weist eine Interconnect-Struktur 117 auf, die über einer Vorderseitenfläche 102f des Halbleitersubstrats 102 liegt. Das Halbleitersubstrat 102 weist Seitenwände auf, die Gräben 102t definieren. Außerdem weist das Halbleitersubstrat 102 Säulenstrukturen 101 auf, die zwischen den Gräben 102t angeordnet sind. Die Säulenstruktur 101 weist eine erste Breite w1, die auf eine Vorderseitenfläche 102f des Halbleitersubstrats 102 ausgerichtet ist, und eine zweite Breite w2, die an einem ersten Punkt 202 angeordnet ist, auf. Der erste Punkt 202 ist von der Vorderseitenfläche 102f um einen von null verschiedenen Abstand in einer Richtung weg von der Vorderseitenfläche 102f vertikal versetzt. In einigen Ausführungsformen weist die Säulenstruktur 101 einen gekrümmten Seitenwandabschnitt auf, der sich von der Vorderseitenfläche 102f zum ersten Punkt 202 kontinuierlich erstreckt. In weiteren Ausführungsformen verringert sich eine Breite der Säulenstruktur 101 kontinuierlich von der Vorderseitenfläche 102f zum ersten Punkt 202. In einigen Ausführungsformen stimmen die Kondensatordielektrikumsschichten 112a-b und die Kondensatorelektrodenschichten 110a-b mit dem gekrümmten Seitenwandabschnitt der Säulenstruktur 101 überein. In noch weiteren Ausführungsformen ist eine untere Fläche 102ls des Halbleitersubstrats 102, die die untere Fläche des Grabens 102t definiert, gekrümmt.
  • 4 zeigt eine Querschnittsansicht einiger Ausführungsformen einer IC 400 gemäß einigen alternativen Ausführungsformen der IC 200 von 2.
  • Eine erste dielektrische Schicht 402 erstreckt sich über einer oberen Fläche des Grabenkondensators 106 und der Ätzstoppschicht 116. Eine zweite dielektrische Schicht 404 liegt über der ersten dielektrischen Schicht 402. In einigen Ausführungsformen kann die erste dielektrische Schicht 402 und/oder die zweite dielektrische Schicht 404 zum Beispiel jeweils ein Oxid, wie z.B. Siliziumdioxid, undotiertes Siliziumglas, eine beliebige Kombination der Vorstehenden oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. In einigen Ausführungsformen weist die dielektrische Interconnect-Struktur 122 mehrere dielektrische Zwischenschichten (ILD-Schichten) 406 und mehrere Dielektrikumsschutzschichten 408 auf. Die Dielektrikumsschutzschichten 408 werden abwechselnd zwischen benachbarten Schichten der ILD-Schichten 406 gestapelt. In weiteren Ausführungsformen können die ILD-Schichten 406 zum Beispiel jeweils Siliziumdioxid, ein Low-k-Dielektrikumsmaterial, ein Extreme-Low-k-Dielektrikumsmaterial, eine beliebige Kombination der Vorstehenden oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. In noch weiteren Ausführungsformen können die Dielektrikumsschutzschichten 408 zum Beispiel jeweils Siliziumnitrid, Siliziumkarbid, Siliziumoxinitrid oder ein anderes geeignetes dielektrisches Material sein oder aufweisen und/oder können als eine Ätzstoppschicht beim Ausbilden der Interconnect-Struktur 117 ausgelegt werden.
  • 5 zeigt eine Querschnittsansicht einiger Ausführungsformen einer IC 500, die einigen alternativen Ausführungsformen der IC 200 von 2 entsprechen.
  • Wie in 5 dargestellt, weist das Halbleitersubstrat 102 eine Vielzahl von fünf Gräben 102t auf, in denen der Grabenkondensator 106 eine Vielzahl von fünf Grabenabschnitten 106ts aufweist, die einen entsprechenden Graben 102t füllen. Es versteht sich, dass 5 lediglich ein Beispiel ist, so dass das Halbleitersubstrat 102 eine beliebige Anzahl von Gräben 102t aufweisen kann. Durch Erhöhen einer Anzahl von Gräben 102t, die innerhalb des Halbleitersubstrats 102 angeordnet sind, wird die Kondensatordichte des Grabenkondensators 106 erhöht.
  • 6A zeigt eine Querschnittsansicht einiger Ausführungsformen einer IC 600a, die einigen alternativen Ausführungsformen der IC 200 von 2 entspricht.
  • Wie in 6A dargestellt, erstreckt sich die Isolationsschicht 108 entlang der Vorderseitenfläche 102f des Halbleitersubstrats 102 und entlang von Seitenwänden des Halbleitersubstrats 102, die die Gräben 102t definieren. Daher wird die Isolationsschicht 108 zwischen dem Grabenkondensator 106 und dem Halbleitersubstrat 102 angeordnet und kann ausgelegt werden, um den Grabenkondensator 106 von anderen innerhalb und/oder über dem Halbleitersubstrat 102 angeordneten Vorrichtungen elektrisch zu isolieren. Außerdem erstreckt sich die Isolationsschicht 108 kontinuierlich entlang von Seitenwänden und einer oberen Fläche jeder Säulenstruktur 101. Eine erste Breite w1 der Säulenstruktur 101 ist auf die Vorderseitenfläche 102f des Halbleitersubstrats 102 ausgerichtet und ist größer als eine zweite Breite w2 der Säulenstruktur 101. Die zweite Breite w2 ist auf einen ersten Punkt 202 ausgerichtet, der vertikal unterhalb der Vorderseitenfläche 102f angeordnet ist In einigen Ausführungsformen verringert sich die Breite der Säulenstruktur 101 kontinuierlich von der Vorderseitenfläche 102f zum ersten Punkt 202. Außerdem ist aufgrund des Profils der Säulenstruktur 101 eine erste Dicke t1 der Isolationsschicht 108 kleiner als eine zweite dicke t2 der Isolationsschicht 108. In weiteren Ausführungsformen kann die erste Dicke t1 zum Beispiel ungefähr 25 nm betragen oder innerhalb eines Bereichs von ungefähr 25 bis 50 nm liegen. In einigen Ausführungsformen ist die zweite Dicke t2 unterhalb des ersten Punkts 202 angeordnet und kann zum Beispiel ungefähr 45 nm betragen oder innerhalb eines Bereichs von ungefähr 45 bis 90 nm liegen. In weiteren Ausführungsformen kann die Dicke der Isolationsschicht 108 von der Vorderseitenfläche 102f des Halbleitersubstrats 102 zum ersten Punkt 202 kontinuierlich steigen. Dies ermöglicht teilweise ein Ausbilden des Hohlraums 103 innerhalb jedes Grabens 102t, so dass der Hohlraum 103 an Schichten des Grabenkondensators 106 angrenzt. In einigen Ausführungsformen ist eine obere Fläche 101us der Säulenstruktur 101 gekrümmt. In weiteren Ausführungsformen ist eine dritte Dicke t3 der Isolationsschicht 108 entlang der oberen Fläche 101us der Säulenstruktur 101 angeordnet. In einigen Ausführungsformen ist die dritte Dicke t3 kleiner als die zweite Dicke t2.
  • 6B zeigt eine Querschnittsansicht einiger Ausführungsformen einer IC 600b, die einigen alternativen Ausführungsformen der IC 600a von 6A entsprechen.
  • Wie in 6B dargestellt, erstreckt sich die dielektrische Abdeckschicht 114 kontinuierlich entlang einer oberen Fläche einer obersten Kondensatordielektrikumsschicht 112d. Daher kann in einigen Ausführungsformen die dielektrische Abdeckschicht 114 jeden Hohlraum 103 innerhalb eines entsprechenden Grabens 102t bis zu einem ersten Gasdruck versiegeln, so dass der Hohlraum 103 zwischen Innenseitenwänden der dielektrischen Abdeckschicht 114 definiert ist.
  • 7 bis 14 zeigen Querschnittsansichten 700 bis 1400 einiger Ausführungsformen eines Verfahrens zum Ausbilden einer integrierten Schaltung (IC) gemäß der vorliegenden Offenbarung, wobei ein Grabenkondensator in einem Graben angeordnet wird und Seitenwände aufweist, die einen Hohlraum definieren. Obwohl die in 7 bis 14 dargestellten Querschnittsansichten 700 bis 1400 unter Bezugnahme auf ein Verfahren beschrieben werden, versteht es sich, dass die in 7 bis 14 dargestellten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr getrennt von dem Verfahren eigenständig sein können. Obwohl 7 bis 14 als eine Reihe von Vorgängen beschrieben werden, versteht es sich, dass diese Vorgänge nicht diesbezüglich beschränkt sind, so dass die Reihenfolge der Vorgänge in anderen Ausführungsformen geändert werden kann, und die offenbarten Verfahren auch auf andere Strukturen anwendbar sind. In anderen Ausführungsformen können einige Vorgänge, die veranschaulicht und/oder beschrieben werden, gänzlich oder teilweise ausgelassen werden.
  • Wie in der Querschnittsansicht 700 von 7 dargestellt, wird ein Halbleitersubstrat 102 bereitgestellt und anschließend strukturiert, um zumindest einen Abschnitt von Gräben 102t und eine Säulenstruktur 101 innerhalb des Halbleitersubstrats 102 zu definieren. In einigen Ausführungsformen kann das Halbleitersubstrat 102 zum Beispiel ein Bulk-Substrat (z.B. ein Bulk-Siliziumsubstrat), ein SOI-Substrat (Silizium auf einem Isolator) oder ein anderes geeignetes Substratmaterial sein oder aufweisen. Vor dem Durchführen des Strukturierungsprozesses wird ein Maskierungsschichtstapel 702 über der Vorderseitenfläche 102f des Halbleitersubstrats 102 ausgebildet. In einigen Ausführungsformen weist der Maskierungsschichtstapel 702 eine erste Hartmaskenschicht 704, eine zweite Hartmaskenschicht 706, eine obere dielektrische Schicht 708, eine Antireflexionsbeschichtungsschicht (ARC-Schicht) 710 und einen Fotolack 712 auf. In einigen Ausführungsformen kann die erste Hartmaskenschicht 704 (z.B. mithilfe einer chemischen Gasphasenabscheidung (CVD), einer physikalischen Gasphasenabscheidung (PVD), einer Atomlagenabscheidung (ALD) usw.) entlang der Vorderseitenfläche 102f des Halbleitersubstrats 102 abgeschieden werden. Anschließend kann nach dem Abscheiden der ersten Hartmaskenschicht 704 ein Ionenimplantationsprozess am Halbleitersubstrat 102 durch die erste Hartmaskenschicht 704 durchgeführt werden, so dass das Halbleitersubstrat 102 einen ersten Dotierungstyp (z.B. p-Typ) aufweist. In noch weiteren Ausführungsformen kann ein anderer Ionenimplantationsprozess durchgeführt werden, um andere dotierte Gebiete (nicht dargestellt) (z.B. das dotierte Gebiet 104 von 1) innerhalb des Halbleitersubstrats 102 zu definieren. Nach dem Durchführen des Ionenimplantationsprozesses werden die zweite Hartmaskenschicht 706, die obere dielektrische Schicht 708, die ARC-Schicht 710 und der Fotolack 712 (z.B. jeweils mithilfe von CVD, PVD, ALD usw.) über der ersten Hartmaskenschicht 704 abgeschieden. In einigen Ausführungsformen kann die Säulenstruktur 101 zum Beispiel Silizium, intrinsisches Silizium, dotiertes Silizium oder ein anderes geeignetes Material sein oder aufweisen.
  • Außerdem wird, wie in 7 dargestellt, der Maskierungsschichtstapel 702 strukturiert, um Öffnungen innerhalb des Maskierungsschichtstapels 702 zu definieren und die Vorderseitenfläche 102f des Halbleitersubstrats 102 freizulegen. Anschließend wird das Halbleitersubstrat 102 gemäß dem Maskierungsschichtstapel 702 strukturiert, um mindestens einen Abschnitt von Gräben 102t innerhalb des Halbleitersubstrats 102 zu definieren. In einigen Ausführungsformen umfasst der Strukturierungsprozess ein Durchführen eines oder mehrerer Trockenätzprozesse. Außerdem werden eine Leistung, Zeit, ein Druck und ein Winkel des einen oder der mehreren Trockenätzprozesse ausgelegt, um eine erste Breite w1, eine zweite Breite w2, eine erste Höhe h1 und eine zweite Höhe h2 der Säulenstruktur 101 zu definieren. In einigen Ausführungsformen liegt die erste Breite w1 der Säulenstruktur 101 innerhalb eines Bereichs von ungefähr 0,1 bis 0,2 Mikrometer. In verschiedenen Ausführungsformen liegt die zweite Breite w2 der Säulenstruktur 101 innerhalb eines Bereichs von ungefähr 0,07 bis 0,17 Mikrometer. In noch weiteren Ausführungsformen ist die erste Höhe h1 zum Beispiel größer als 0,05 Mikrometer oder liegt innerhalb eines Bereichs von ungefähr 0,05 bis 4 Mikrometer. In einigen Ausführungsformen beträgt die zweite Höhe h2 zum Beispiel ungefähr 6 Mikrometer oder liegt innerhalb eines Bereichs von ungefähr 0,595 bis 7,65 Mikrometer. In noch weiteren Ausführungsformen werden der eine oder die mehreren Trockenätzprozesse durchgeführt, so dass eine erste Länge L1 und eine zweite Länge L2 jedes Grabens 102t definiert werden. In einigen Ausführungsformen liegt die erste Länge L1 des Grabens 102t innerhalb eines Bereichs von ungefähr 0,3 bis 0,4 Mikrometer. In einigen Ausführungsformen liegt die zweite Länge L2 innerhalb eines Bereichs von ungefähr 0,21 bis 0,36 Mikrometer. In weiteren Ausführungsformen liegt die zweite Länge L2 innerhalb eines Bereichs von ungefähr 70 bis 90 Prozent der ersten Länge L1 (z.B. innerhalb eines Bereichs von ungefähr 0,7*L1 bis 0,9*L1).
  • Ein erster Winkel 716 wird von einer horizontalen Linie definiert, die auf die Vorderseitenfläche 102f des Halbleitersubstrats 102 und eine erste Seite der Säulenstruktur 101 ausgerichtet ist. In verschiedenen Ausführungsformen liegt der erste Winkel 716 innerhalb eines Bereichs von ungefähr 92 bis 96 Grad oder weist einen anderen geeigneten Wert auf. Ein zweiter Winkel 718 wird von einer horizontalen Linie 715 definiert, die auf einen ersten Punkt 202 und eine zweite Seitenwand der Säulenstruktur 101 ausgerichtet ist. In einigen Ausführungsformen liegt der zweite Winkel 718 innerhalb eines Bereichs von ungefähr 88 bis 90 Grad oder weist einen anderen geeigneten Wert auf. Der erste Punkt 202 ist unterhalb der Vorderseitenfläche 102f des Halbleitersubstrats 102 angeordnet. In einigen Ausführungsformen entsprechen die erste Höhe h1 und die zweite Höhe h2 Höhen des Grabens 102t.
  • In einigen Ausführungsformen kann die erste Hartmaskenschicht 704 zum Beispiel ein Oxid, wie z.B. Siliziumdioxid, oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. Die zweite Hartmaskenschicht 706 kann zum Beispiel amorpher Kohlenstoff oder ein anderes geeignetes dielektrisches Material sein oder es umfassen. Die obere dielektrische Schicht 708 kann zum Beispiel Siliziumoxinitrid, Siliziumoxikarbid oder dergleichen sein oder aufweisen.
  • Wie in der Querschnittsansicht 800 von 8 dargestellt, wird eine Seitenwandschutzschicht 802 entlang der Seitenwände des Halbleitersubstrats 102, die Gräben 102t definieren, ausgebildet. In einigen Ausführungsformen kann die Seitenwandschutzschicht 802 zum Beispiel mithilfe einer thermischen Oxidation, CVD, PVD, eines anderen geeigneten Abscheidungs- oder Aufwachsprozesses abgeschieden oder aufgewachsen werden. In weiteren Ausführungsformen kann die Seitenwandschutzschicht 802 zum Beispiel ein Oxid, wie z.B. Siliziumdioxid, oder ein anderes geeignetes dielektrisches Material sein oder aufweisen.
  • Wie in der Querschnittsansicht 900 von 9 dargestellt, wird das Halbleitersubstrat 102 strukturiert, um die Gräben 102t zu vergrößern und die Säulenstruktur 101 weiter zu definieren. In einigen Ausführungsformen kann der Strukturierungsprozess ein Aussetzen des Halbleitersubstrats 102 einem oder mehreren Ätzmitteln gemäß dem Maskierungsschichtstapel (702 von 8) umfassen. In weiteren Ausführungsformen kann der Strukturierungsprozess von 9 ein Durchführen einer oder mehrerer Trockenätzungen bei einem niedrigeren Druck als die eine oder die mehreren Trockenätzungen von 7 umfassen. Außerdem wird nach dem Durchführen des Strukturierungsprozesses von 9 ein Entfernungsprozess durchgeführt, um den Maskierungsschichtstapel (702 von 8) zu entfernen. Außerdem werden eine Leistung, Zeit, ein Druck und ein Winkel des einen oder der mehreren Trockenätzprozesse von 9 ausgelegt, um eine dritte Länge L3 des Grabens 102t und eine dritte Höhe h3 der Säulenstruktur 101 und/oder des Grabens 102t zu definieren. In einigen Ausführungsformen liegt die dritte Länge L3 innerhalb eines Bereichs von ungefähr 0,3 bis 0,4 Mikrometer oder innerhalb eines Bereichs von ungefähr 0,24 bis 0,4 Mikrometer. In weiteren Ausführungsformen liegt die dritte Länge L3 innerhalb eines Bereichs von ungefähr 80 bis 100 Prozent der ersten Länge L1 (z.B. innerhalb eines Bereichs von ungefähr 0,8*L1 bis L1). Daher ist in einigen Ausführungsformen die dritte Länge L2 im Wesentlichen der ersten Länge L1 gleich. In weiteren Ausführungsformen wird die dritte Länge L3 auf eine untere Fläche 102ls des Halbleitersubstrats 102 ausgerichtet. In einigen Ausführungsformen verringert sich die Breite des Grabens 102t kontinuierlich vom zweiten Punkt 204 zum dritten Punkt 206.
  • Ein dritter Winkel 902 ist zwischen einer Seitenwand der Säulenstruktur 101 und einer im Wesentlichen horizontalen Linie 904 definiert. In einigen Ausführungsformen ist die im Wesentlichen horizontale Linie 904 vertikal auf den zweiten Punkt 204 ausgerichtet und ist zur Vorderseitenfläche 102f des Halbleitersubstrats 102 parallel. In einigen Ausführungsformen liegt der dritte Winkel 902 innerhalb eines Bereichs von ungefähr 90 bis 93 Grad. Die dritte Höhe h3 der Säulenstruktur 101 wird von der Vorderseitenfläche 102f des Halbleitersubstrats 102 zum dritten Punkt 206 definiert. Der dritten Punkt 206 kann auf die untere Fläche 102ls des Halbleitersubstrats 102 ausgerichtet sein. In einigen Ausführungsformen kann die dritte Höhe h3 ungefähr 7 Mikrometer, ungefähr 8,5 Mikrometer betragen oder innerhalb eines Bereichs von ungefähr 6,5 bis 8,5 Mikrometer liegen. In noch weiteren Ausführungsformen kann nach dem Durchführen der einen oder der mehreren Trockenätzungen von 9 ein Entfernungsprozess (z.B. ein Nassätzen) durchgeführt werden, um die Seitenwandschutzschicht 802 zu entfernen. In weiteren Ausführungsformen kann die Seitenwandschutzschicht 802 während des Strukturierungsprozesses von 9 an ihrer Position verbleiben, so dass die Seitenwandschutzschicht 802 Schäden an Seitenwänden des Halbleitersubstrats 102 verhindern kann, die einen oberen Abschnitt des Grabens 102t und/oder die Säulenstruktur 101 definieren (z.B. das Gebiet zwischen der Vorderseitenfläche 102f und dem zweiten Punkt 204). Dies kann wiederum gewährleisten, dass die Abmessungen (z.B. w1, w2, L1, h1, h2 und/oder L2), die durch den Strukturierungsprozess von 7 definiert werden, während des Strukturierungsprozesses von 9 nicht wesentlich geändert werden. In weiteren Ausführungsformen werden die Strukturierungsprozesse von 7 und 9 durchgeführt, so dass die Gräben 102t jeweils ein hohes Aspektverhältnis (z.B. ein Aspektverhältnis, das größer ist als ungefähr 20:1) aufweisen.
  • Wie in der Querschnittsansicht 1000 von 10 dargestellt, wird eine Isolationsschicht 108 entlang der Vorderseitenfläche 102f des Halbleitersubstrats 102 und der Seitenwänden des Halbleitersubstrats 102, die die Gräben 102t definieren, ausgebildet. In einigen Ausführungsformen kann die Isolationsschicht 108 zum Beispiel ein Oxid, wie z.B. Siliziumdioxid, oder ein anderes geeignetes dielektrisches Material sein oder aufweisen und/oder kann bis zu einer Dicke ausgebildet werden, die größer ist als 25 nm oder innerhalb eines Bereichs von ungefähr 25 bis 90 nm liegt oder einen anderen geeigneten Wert aufweist. In weiteren Ausführungsformen kann die Isolationsschicht 108 zum Beispiel mithilfe von Sputtern, einer CVD, einer PVD, einer thermischen Oxidation oder eines anderen geeigneten Aufwachs- oder Abscheidungsprozesses abgeschieden werden. In einigen Ausführungsformen kann die Isolationsschicht 108 ausschließlich durch thermische Oxidation ausgebildet werden. Anschließend werden mehrere Kondensatorelektrodenschichten noa-d und mehrere Kondensatordielektrikumsschichten 112a-d innerhalb der Gräben 102t des Halbleitersubstrats 103 ausgebildet. Die vorstehend erwähnten Schichten werden derart ausgebildet, dass sie mit Seitenwänden der Säulenstruktur 101 und Seitenwänden des Halbleitersubstrats 102, die die Gräben 102t definieren, übereinstimmen, wodurch ein Hohlraum 103 innerhalb jedes Grabens 102t definiert wird. Der Hohlraum 103 wird zwischen Seitenwänden einer obersten Kondensatordielektrikumsschicht 112d definiert. Außerdem wird eine dielektrische Abdeckschicht 114 über der obersten Kondensatordielektrikumsschicht 112d ausgebildet. In einigen Ausführungsformen können die Kondensatorelektrodenschichten noa-d und die Kondensatordielektrikumsschichten 112a-d zum Beispiel jeweils mithilfe einer ALD, einer CVD, einer PVD, oder eines anderen geeigneten Abscheidungs- oder Aufwachsprozesses ausgebildet werden. In weiteren Ausführungsformen können die vorstehend erwähnten Schichten ausschließlich mithilfe einer ALD abgeschieden werden, so dass ein ALD-Prozess zum Abscheiden jeder Schicht durchgeführt werden kann. In weiteren Ausführungsformen kann die dielektrische Abdeckschicht 114 zum Beispiel mithilfe einer ALD, einer CVD oder eines anderen geeigneten Abscheidungs- oder Aufwachsprozesses ausgebildet werden.
  • Während anschließender Verarbeitungsschritte können die Kondensatorelektrodenschichten noa-d und/oder Kondensatordielektrikumsschichten 112a-d hoher Wärme (z.B. durch einen thermischen Temperierungsprozess(e)) ausgesetzt werden. Die hohe Wärme kann zu einer Wärmeausdehnung der Kondensatorelektrodenschichten noa-d und der Kondensatordielektrikumsschichten 112a-d führen, so dass sich die vorstehend erwähnten Schichten in den Hohlraum 103 ausdehnen können. Dies verringert teilweise die auf das Halbleitersubstrat 102 und/oder die Säulenstruktur 101 wirkende Kraft, wenn sich die Kondensatorelektrodenschichten noa-d und die Kondensatordielektrikumsschichten 112a-d ausdehnen. Daher können Risse, Wölbung und/oder Brüche des Halbleitersubstrats 102 und/oder der Säulenstruktur 101 reduziert werden.
  • In weiteren Ausführungsformen wird die dielektrische Abdeckschicht 114 derart ausgebildet, dass sie sich innerhalb jedes Grabens 102t erstreckt, wodurch die Hohlräume 103 jeweils mit einem ersten Gasdruck versiegelt werden, siehe zum Beispiel 2 und 6B. Daher kann sich die dielektrische Abdeckschicht 104 kontinuierlich entlang einer oberen Fläche einer obersten Kondensatordielektrikumsschicht 112d erstrecken. In solchen Ausführungsformen wird jeder Hohlraum 103 zwischen Innenwänden der dielektrischen Abdeckschicht 114 definiert.
  • Wie in der Querschnittsansicht 1100 von 11 dargestellt, werden die Kondensatorelektrodenschichten noa-d und/oder die Kondensatordielektrikumsschichten 112a-d strukturiert, wodurch ein Grabenkondensator 106 definiert wird. In einigen Ausführungsformen umfasst ein Prozess zum Strukturieren jeder Kondensatorelektrodenschicht noa-d und/oder Kondensatordielektrikumsschicht 112a-d Folgendes: Ausbilden einer Maskierungsschicht (nicht dargestellt) über der Ziel-Kondensatordielektrikumsschicht und/oder Kondensatordielektrikumsschicht; Aussetzen nicht maskierter Gebiete der Ziel-Kondensatordielektrikumsschicht und/oder der Kondensatordielektrikumsschicht einem oder mehreren Ätzmitteln, wodurch eine Breite der Zielschicht(en) reduziert wird; und Durchführen eines Entfernungsprozesses (z.B. eines Nassätzprozesses), um die Maskierungsschicht zu entfernen. Zum Beispiel kann ein erster Strukturierungsprozess gemäß einer ersten Maskierungsschicht (nicht dargestellt) an einer ersten Kondensatorelektrodenschicht 110a durchgeführt werden, ein zweiter Strukturierungsprozess gemäß einer zweiten Maskierungsschicht (nicht dargestellt) kann an einer zweiten Kondensatorelektrodenschicht 110b und einer ersten Kondensatordielektrikumsschicht 112a durchgeführt werden, und zusätzliche Strukturierungsprozesse können für die verbleibenden Kondensatordielektrikumsschichten durchgeführt werden. Außerdem wird eine Ätzstoppschicht 116 über einer oberen Fläche des Grabenkondensators 106 ausgebildet. In einigen Ausführungsformen kann die Ätzstoppschicht 116 mithilfe einer CVD, einer PVD, einer ALD oder eines anderen geeigneten Aufwachs- oder Abscheidungsprozesses abgeschieden werden. In einigen Ausführungsformen kann die Ätzstoppschicht 116 zum Beispiel Siliziumnitrid, Siliziumkarbid oder ein anderes geeignetes dielektrisches Material sein oder aufweisen.
  • Wie in der Querschnittsansicht 1200 von 12 dargestellt, wird eine erste dielektrische Schicht 402 über dem Halbleitersubstrat 102 ausgebildet und eine zweite dielektrische Schicht 404 wird über der ersten dielektrischen Schicht 402 ausgebildet. In einigen Ausführungsformen kann die erste dielektrische Schicht 402 und/oder die zweite dielektrische Schicht 404 zum Beispiel jeweils ein Oxid, wie z.B. Siliziumdioxid, undotiertes Siliziumglas, eine beliebige Kombination der Vorstehenden oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. Außerdem wird eine dielektrische Zwischenschicht (ILD-Schicht) 406 über der zweiten dielektrischen Schicht 404 ausgebildet. In einigen Ausführungsformen können die ILD-Schicht 406, die erste dielektrische Schicht 402 und die zweite dielektrische Schicht 404 zum Beispiel jeweils mithilfe einer CVD, einer PVD, einer thermischen Oxidation oder eines anderen geeigneten Abscheidungs- oder Aufwachsprozesses ausgebildet werden. In einigen Ausführungsformen kann die ILD-Schicht 406 zum Beispiel Siliziumdioxid, ein Low-k-Dielektrikumsmaterial, ein Extreme-Low-k-Dielektrikumsmaterial oder ein anderes geeignetes dielektrisches Material sein oder aufweisen. Außerdem werden die ILD-Schicht 406, die erste dielektrische Schicht 402 und die zweite dielektrische Schicht 404 strukturiert um mehrere Kontaktöffnungen 1202 über dem Grabenkondensator 106 auszubilden und eine obere Fläche jeder der Kondensatorelektrodenschichten noa-d freizulegen.
  • Wie in der Querschnittsansicht 1300 von 13 dargestellt, werden leitfähige Durchkontaktierungen 118 über den Kondensatorelektrodenschichten noa-d ausgebildet. In einigen Ausführungsformen kann ein Prozess zum Ausbilden der leitfähigen Durchkontaktierungen 118 Folgendes umfassen: Abscheiden (z.B. durch CVD, PVD, Sputtern, Elektroplattieren, stromloses Plattieren usw.) eines leitfähigen Materials (z.B. Kupfer, Aluminium, Wolfram, Titannitrid, Tantalnitrid usw.) über dem Halbleitersubstrat 102, wodurch die Kontaktöffnungen (1202 von 12) gefüllt werden; und Durchführen eines Planarisierungsprozesses (z.B. eines chemisch-mechanischen Planarisierungsprozesses (CMP-Prozesses)) am leitfähigen Material, bis eine obere Fläche der ILD-Schicht 406 erreicht wird, wodurch die leitfähigen Durchkontaktierungen 118 definiert werden.
  • Wie durch die Querschnittsansicht 1400 von 14 dargestellt, werden verbleibende Schichten einer Interconnect-Struktur 117 über dem Grabenkondensator 106 ausgebildet. Die Interconnect-Struktur 117 weist eine dielektrische Interconnect-Struktur 122, mehrere leitfähige Drähte 120 und die mehreren leitfähigen Durchkontaktierungen 118 auf. In einigen Ausführungsformen weist die Interconnect-Struktur 117 mehrere ILD-Schichten 406 und mehrere Dielektrikumsschutzschichten 408 auf. In einigen Ausführungsformen können die ILD-Schichten 406 und/oder die Dielektrikumsschutzschichten 408 zum Beispiel jeweils mithilfe einer CVD, einer PVD, einer thermischen Oxidation oder eines anderen geeigneten Abscheidungs- oder Aufwachsprozesses abgeschieden werden. Außerdem können die leitfähigen Drähte 120 und/oder die leitfähigen Durchkontaktierungen 118 durch einen Single-Damascene-Prozess oder einen Dual-Damascene-Prozess ausgebildet werden. In weiteren Ausführungsformen können die leitfähigen Drähte 120 zum Beispiel Wolfram, Kupfer, Aluminium, Titannitrid, Tantalnitrid oder ein anderes geeignetes leitfähiges Material sein oder aufweisen.
  • 15 zeigt ein Verfahren 1500 zum Ausbilden einer integrierten Schaltung (IC), die einen Grabenkondensator aufweist, der innerhalb eines Grabens angeordnet ist und seitlich an einen Hohlraum innerhalb des Grabens angrenzt, gemäß der vorliegenden Offenbarung. Obwohl das Verfahren 1500 als eine Reihe von Vorgängen oder Ereignissen dargestellt und/oder beschrieben ist, versteht es sich, dass das Verfahren nicht auf die dargestellte Reihenfolge oder die dargestellten Vorgänge beschränkt ist. Daher können in einigen Ausführungsformen die Vorgänge in anderen Reihenfolgen als dargestellt ausgeführt werden, und/oder sie können gleichzeitig ausgeführt werden. Außerdem können in einigen Ausführungsformen die dargestellten Vorgänge oder Ereignisse in mehrere Vorgänge oder Ereignisse unterteilt werden, die zu verschiedenen Zeitpunkten oder gleichzeitig mit anderen Vorgängen oder Teilvorgängen ausgeführt werden können. In einigen Ausführungsformen können einige dargestellte Vorgänge oder Ereignisse ausgelassen werden und andere nicht dargestellte Vorgänge oder Ereignisse können aufgenommen werden.
  • Beim Vorgang 1502 wird ein Maskierungsschichtstapel über der Vorderseitenfläche eines Halbleitersubstrats ausgebildet. 7 zeigt eine Querschnittsansicht 700 einiger Ausführungsformen, die dem Vorgang 1502 entspricht.
  • Beim Vorgang 1504 wird ein erster Strukturierungsprozess am Halbleitersubstrat gemäß dem Maskierungsschichtstapel durchgeführt, wodurch ein oberer Abschnitt einer Säulenstruktur und obere Abschnitte benachbarter Gräben definiert werden. Die Säulenstruktur wird seitlich zwischen den Gräben angeordnet. Außerdem verringert sich eine Breite der Säulenstruktur kontinuierlich von der Vorderseitenfläche des Halbleitersubstrats zu einem ersten Punkt, der unterhalb der Vorderseitenfläche angeordnet ist. 7 zeigt eine Querschnittsansicht 700 einiger Ausführungsformen, die dem Vorgang 1504 entspricht.
  • Beim Vorgang 1506 wird eine Seitenwandschutzschicht entlang von Seitenwänden des Halbleitersubstrats ausgebildet, die die Säulenstruktur und die Gräben definieren. 8 zeigt eine Querschnittsansicht 800 einiger Ausführungsformen, die dem Vorgang 1506 entspricht.
  • Beim Vorgang 1508 wird ein zweiter Strukturierungsprozess am Halbleitersubstrat gemäß dem Maskierungsschichtstapel durchgeführt, wodurch die Gräben ausgeweitet werden und eine Höhe der Säulenstruktur erhöht wird. 9 zeigt eine Querschnittsansicht 900 einiger Ausführungsformen, die dem Vorgang 1508 entspricht.
  • Beim Vorgang 1510 werden eine Isolationsschicht, mehrere Kondensatorelektrodenschichten und mehrere Kondensatordielektrikumsschichten über der Vorderseitenfläche des Halbleitersubstrats und innerhalb der Gräben ausgebildet. Daher stimmen die vorstehend erwähnten Schichten mit Seitenwänden der Säulenstruktur überein, wodurch ein Hohlraum in jedem Graben definiert wird. 10 zeigt eine Querschnittsansicht 1000 einiger Ausführungsformen, die dem Vorgang 1510 entspricht.
  • Beim Vorgang 1512 werden Strukturierungsprozesse an den Kondensatorelektrodenschichten und den Kondensatordielektrikumsschichten durchgeführt, wodurch ein Grabenkondensator definiert wird. 11 zeigt eine Querschnittsansicht 1100 einiger Ausführungsformen, die dem Vorgang 1512 entspricht.
  • Beim Vorgang 1514 wird eine Interconnect-Struktur über dem Grabenkondensator und der Vorderseitenfläche des Halbleitersubstrats ausgebildet. 12 bis 14 zeigen Querschnittsansichten 1200 bis 1400 einiger Ausführungsformen, die dem Vorgang 1514 entsprechen.
  • Dementsprechend betrifft in einigen Ausführungsformen die vorliegende Offenbarung eine integrierte Schaltung (IC), die eine Säulenstruktur aufweist, die innerhalb eines Substrats angeordnet ist und eine Breite aufweist, die sich kontinuierlich von einer Vorderseitenfläche des Substrats zu einem Punkt unterhalb der Vorderseitenfläche verringert. Ein Grabenkondensator weist einen ersten und einen zweiten Grabenabschnitt auf, die im Substrat ausgespart sind und einen ersten Hohlraum und einen zweiten Hohlraum definieren, die auf gegenüberliegenden Seiten der Säulenstruktur angeordnet sind.
  • Die Erfindung betrifft eine integrierte Schaltung (IC), aufweisend: ein Substrat, das Seitenwände aufweist, die einen Graben definieren, wobei sich der Graben in eine Vorderseitenfläche des Substrats erstreckt; einen Grabenkondensator, der mehrere Kondensatorelektrodenschichten und mehrere Kondensatordielektrikumsschichten aufweist, die jeweils den Graben auskleiden und einen Hohlraum innerhalb des Substrats definieren; und eine Säulenstruktur, die innerhalb des Substrats angeordnet ist und an den Graben angrenzt, wobei die Säulenstruktur eine erste Breite und eine zweite Breite, die kleiner ist als die erste Breite, aufweist, wobei die erste Breite auf die Vorderseitenfläche des Substrats ausgerichtet ist und die zweite Breite auf einen ersten Punkt ausgerichtet ist, der unterhalb der Vorderseitenfläche angeordnet ist, wobei die Breite der Säulenstruktur vom ersten Punkt zu einem zweiten Punkt linear steigt, wobei der zweite Punkt unterhalb des ersten Punkts angeordnet ist.
  • Die Erfindung betrifft ferner eine Halbleiterstruktur, aufweisend: ein Substrat; einen Grabenkondensator, der mehrere Kondensatorelektrodenschichten und mehrere Kondensatordielektrikumsschichten, die über einer Vorderseitenfläche des Substrats liegen, aufweist, wobei die Kondensatorelektrodenschichten und die Kondensatordielektrikumsschichten einen ersten Grabenabschnitt und einen zweiten Grabenabschnitt definieren, die in das Substrat hervorstehen, und ferner einen ersten Hohlraum und einen zweiten Hohlraum definieren, die im Substrat jeweils am ersten und zweiten Grabschnitt ausgespart sind; und eine Säulenstruktur, die seitlich zwischen dem ersten Grabenabschnitt und dem zweiten Grabenabschnitt angeordnet ist, wobei sich eine Breite der Säulenstruktur kontinuierlich in einer ersten Richtung von der Vorderseitenfläche zu einer unteren Fläche des ersten und des zweiten Grabenabschnitts verringert, wobei die Säulenstruktur einen ersten geneigten Seitenwandabschnitt, einen zweiten geneigten Seitenwandabschnitt und einen dritten geneigten Seitenwandabschnitt aufweist, wobei der zweite geneigte Seitenwandabschnitt vertikal zwischen dem ersten und dem dritten geneigten Seitenwandabschnitt angeordnet ist, wobei der erste und der dritte geneigte Seitenwandabschnitt in einer gleichen Richtung, die einer Richtung eines Winkels des zweiten geneigten Seitenwandabschnitts entgegengesetzt ist, abgewinkelt sind.
  • Die Erfindung betrifft ferner ein Verfahren zum Ausbilden eines Grabenkondensators, wobei das Verfahren umfasst: Durchführen eines ersten Strukturierungsprozesses an einer Vorderseitenfläche eines Substrats, um einen oberen Abschnitt eines Grabens und einen oberen Abschnitt einer Säulenstruktur zu definieren, wobei der erste Strukturierungsprozess derart durchgeführt wird, dass sich eine Breite der Säulenstruktur von der Vorderseitenfläche zu einem ersten Punkt unterhalb der Vorderseitenfläche verringert: Durchführen eines zweiten Strukturierungsprozess am Substrat, um den Graben auszuweiten und eine Höhe der Säulenstruktur zu erhöhen; und Ausbilden mehrerer Kondensatordielektrikumsschichten und mehrerer Kondensatorelektrodenschichten innerhalb des Grabens, so dass ein Hohlraum zwischen Seitenwänden einer obersten Kondensatordielektrikumsschicht definiert wird, wobei der Hohlraum innerhalb des Grabens angeordnet wird, und wobei die oberste Kondensatordielektrikumsschicht den Hohlraum versiegelt.

Claims (20)

  1. IC (200), aufweisend: ein Substrat (102), das Seitenwände aufweist, die einen Graben (102t) definieren, wobei sich der Graben (102t) in eine Vorderseitenfläche (102f) des Substrats (102) erstreckt, einen Grabenkondensator (106), der mehrere Kondensatorelektrodenschichten (110a-110d) und mehrere Kondensatordielektrikumsschichten (112a-112d), die jeweils den Graben (102t) auskleiden und einen Hohlraum (103) innerhalb des Substrats (102) definieren, aufweist, und eine Säulenstruktur (101), die innerhalb des Substrats (102) angeordnet ist und an den Graben (102t) angrenzt, wobei die Säulenstruktur (101) eine erste Breite (w1) und eine zweite Breite (w2), die kleiner ist als die erste Breite, aufweist, wobei die erste Breite (w1) auf die Vorderseitenfläche (102f) des Substrats (102) ausgerichtet ist und die zweite Breite (w2) auf einen ersten Punkt (202), der unterhalb der Vorderseitenfläche (102f) angeordnet ist, ausgerichtet ist, wobei die Breite der Säulenstruktur (101) vom ersten Punkt (202) zu einem zweiten Punkt (204) linear steigt, wobei der zweite Punkt (204) unterhalb des ersten Punkts (202) angeordnet ist.
  2. IC (200) nach Anspruch 1, wobei sich die Breite der Säulenstruktur (101) vom zweiten Punkt (204) zu einem dritten Punkt (206) kontinuierlich verringert, wobei der dritte Punkt (206) unterhalb des zweiten Punkts (204) angeordnet ist, und wobei der dritte Punkt (206) auf eine untere Fläche (1021s) des Substrats (102), die eine Unterseite des Grabens (102t) definiert, ausgerichtet ist.
  3. IC (200) nach Anspruch 1, wobei ein Winkel (902) zwischen dem zwischen dem ersten Punkt (202) und dem zweiten Punkt (204) liegenden Seitenwandabschnitt der Säulenstruktur (101) und einer im Wesentlichen horizontalen Linie (904) innerhalb eines Bereichs von größer als 90 Grad bis 93 Grad liegt.
  4. IC (200) nach Anspruch 1, wobei eine Höhe (h3) der Säulenstruktur (101) von der Vorderseitenfläche (102f) des Substrats (102) zum dritten Punkt (206) zwischen 6,5 bis 8,5 Mikrometer, bevorzugt 7 Mikrometer beträgt.
  5. IC (200) nach einem der vorhergehenden Ansprüche, wobei die mehreren Kondensatordielektrikumsschichten (112a-112d) eine oberste Kondensatordielektrikumsschicht (112d) aufweisen, die den Graben (102t) kontinuierlich auskleidet und den Hohlraum (103) innerhalb des Grabens (102t) versiegelt.
  6. IC (200) nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine Isolationsschicht (108), die sich kontinuierlich von der Vorderseitenfläche (102f) des Substrats (102) zu den Seitenwänden des Substrats (102), die den Graben (102t) definieren, erstreckt, wobei die Isolationsschicht (108) zwischen dem Grabenkondensator (106) und dem Substrat (102) angeordnet ist, wobei eine Dicke (t1) der Isolationsschicht (108) jeweils größer ist als eine Dicke der Kondensatorelektrodenschichten (110a-110d) und der Kondensatordielektrikumsschichten (112a-112d).
  7. IC (200) nach Anspruch 6, wobei sich die Isolationsschicht kontinuierlich entlang von Seitenwänden und einer oberen Fläche der Säulenstruktur erstreckt.
  8. IC (200) nach Anspruch 6 oder 7, wobei die Isolationsschicht (108) ein erstes dielektrisches Material aufweist und die Kondensatordielektrikumsschichten (112a-112d) ein zweites dielektrisches Material, das vom ersten dielektrischen Material verschieden ist, aufweisen.
  9. Halbleiterstruktur (200), aufweisend: ein Substrat (102), einen Grabenkondensator (106), der mehrere Kondensatorelektrodenschichten (110a-110d) und mehrere Kondensatordielektrikumsschichten (112a-112d), die über einer Vorderseitenfläche (102f) des Substrats (102) liegen, aufweist, wobei die Kondensatorelektrodenschichten (110a-110d) und die Kondensatordielektrikumsschichten (112a-112d) einen ersten Grabenabschnitt (106ts) und einen zweiten Grabenabschnitt (106ts), die in das Substrat (102) hervorstehen, definieren und ferner einen ersten Hohlraum (103) und einen zweiten Hohlraum (103), die im Substrat (102) jeweils am ersten und am zweiten Grabenabschnitt (106ts) ausgespart sind, definieren, und eine Säulenstruktur (101), die seitlich zwischen dem ersten Grabenabschnitt (106ts) und dem zweiten Grabenabschnitt (106ts) angeordnet ist, wobei sich eine Breite der Säulenstruktur (101) in einer ersten Richtung von der Vorderseitenfläche (102f) zu einer unteren Fläche (1021s) des ersten und des zweiten Grabenabschnitts (106ts) abschnittsweise kontinuierlich verringert, wobei die Säulenstruktur (101) einen ersten geneigten Seitenwandabschnitt, einen zweiten geneigten Seitenwandabschnitt und einen dritten geneigten Seitenwandabschnitt aufweist, wobei der zweite geneigte Seitenwandabschnitt vertikal zwischen dem ersten und dem dritten geneigten Seitenwandabschnitt angeordnet ist, wobei der erste und der dritte geneigte Seitenwandabschnitt in einer gleichen Richtung, die einer Richtung eines Winkels des zweiten geneigten Seitenwandabschnitts entgegengesetzt ist, abgewinkelt sind.
  10. Halbleiterstruktur (200) nach Anspruch 9, wobei Breiten des ersten und des zweiten Hohlraums (103) in der ersten Richtung abschnittsweise kontinuierlich steigen.
  11. Halbleiterstruktur (200) nach einem der vorhergehenden Ansprüche 9 bis 10, wobei sich die Breite der Säulenstruktur (101) in der ersten Richtung entlang einer ersten vertikalen Distanz (h1) kontinuierlich verringert, wobei eine erste Breite (w1) der Säulenstruktur (101) größer ist als die erste vertikale Distanz (h1), und wobei die erste Breite (w1) auf die Vorderseitenfläche (102f) des Substrats (102) ausgerichtet ist.
  12. Halbleiterstruktur (200) nach einem der vorhergehenden Ansprüche 9 bis 11, ferner aufweisend: eine Isolationsschicht (108), die zwischen dem Substrat (102) und dem ersten und dem zweiten Grabenabschnitt (106ts) angeordnet ist, wobei sich die Isolationsschicht (108) entlang von Seitenwänden und einer oberen Fläche der Säulenstruktur (101) kontinuierlich erstreckt, wobei eine Dicke (t1) der Isolationsschicht (108) in der ersten Richtung abschnittsweise kontinuierlich steigt.
  13. Halbleiterstruktur (200) nach Anspruch 12, wobei die Isolationsschicht (108) Siliziumdioxid aufweist, und die Kondensatordielektrikumsschichten (112a-112d) jeweils ein High-k-Dielektrikumsmaterial aufweisen.
  14. Halbleiterstruktur (200) nach Anspruch 12 oder 13, wobei eine erste Dicke (t1) der Isolationsschicht (108), die entlang einer oberen Fläche der Säulenstruktur (101) angeordnet ist, kleiner ist als eine zweite Dicke (t2) der Isolationsschicht (108), die entlang einer Seitenwand der Säulenstruktur (101) angeordnet ist.
  15. Halbleiterstruktur (200) nach einem der vorhergehenden Ansprüche 9 bis 14, wobei die Säulenstruktur (101) eine gekrümmte obere Fläche (101us) aufweist.
  16. Verfahren zum Ausbilden eines Grabenkondensators (106), wobei das Verfahren umfasst: Durchführen eines ersten Strukturierungsprozesses an einer Vorderseitenfläche (102f) eines Substrats (102), um einen oberen Abschnitt eines Grabens (102t) und einen oberen Abschnitt einer Säulenstruktur (101) zu definieren, wobei der erste Strukturierungsprozess derart durchgeführt wird, dass sich eine Breite der Säulenstruktur von der Vorderseitenfläche (102f) zu einem ersten Punkt (202) unterhalb der Vorderseitenfläche (102f) verringert, Durchführen eines zweiten Strukturierungsprozesses am Substrat (102), um den Graben (102t) auszuweiten und eine Höhe der Säulenstruktur (101) zu erhöhen, und Ausbilden mehrerer Kondensatordielektrikumsschichten (112a-112d) und mehrerer Kondensatorelektrodenschichten (110a-110d) innerhalb des Grabens (102t), so dass ein Hohlraum (103) zwischen Seitenwänden einer obersten Kondensatordielektrikumsschicht (112d) definiert wird, wobei der Hohlraum (103) innerhalb des Grabens (102t) angeordnet wird, und wobei die oberste Kondensatordielektrikumsschicht (112d) den Hohlraum (103) versiegelt.
  17. Verfahren nach Anspruch 16, ferner umfassend: Ausbilden einer Seitenwandschutzschicht (802) entlang von Seitenwänden des Substrats (102), die den Graben (102t) definieren, wobei die Seitenwandschutzschicht (802) nach dem ersten Strukturierungsprozess und vor dem zweiten Strukturierungsprozess ausgebildet wird.
  18. Verfahren nach Anspruch 16 oder 17, wobei der zweite Strukturierungsprozess derart durchgeführt wird, dass sich die Breite der Säulenstruktur von einem zweiten Punkt (204) zu einer unteren Fläche (1021s) des Substrats (102) kontinuierlich verringert, wobei der zweite Punkt (204) vertikal unterhalb des ersten Punkts (202) angeordnet ist und die untere Fläche (1021s) des Substrats (102) eine untere Fläche des Grabens (102t) definiert.
  19. Verfahren nach Anspruch 18, wobei eine Höhe (h3) der Säulenstruktur (101) von der Vorderseitenfläche (102f) des Substrats (102) zur unteren Fläche (1021s) des Substrats zwischen 6,5 bis 8,5 Mikrometer, bevorzugt 7 Mikrometer beträgt.
  20. Verfahren nach einem der Ansprüche 18 oder 19, wobei die Länge (L3) der unteren Fläche (1021s) des Substrats (102) innerhalb eines Bereichs von 0,3 bis 0,4 Mikrometer, oder innerhalb eines Bereichs von 0,24 bis 0,4 Mikrometer liegt.
DE102020101253.5A 2019-12-27 2020-01-21 Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators Active DE102020101253B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/728,452 2019-12-27
US16/728,452 US11063157B1 (en) 2019-12-27 2019-12-27 Trench capacitor profile to decrease substrate warpage

Publications (2)

Publication Number Publication Date
DE102020101253A1 DE102020101253A1 (de) 2021-07-01
DE102020101253B4 true DE102020101253B4 (de) 2023-06-29

Family

ID=76310380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020101253.5A Active DE102020101253B4 (de) 2019-12-27 2020-01-21 Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators

Country Status (5)

Country Link
US (3) US11063157B1 (de)
KR (1) KR102302524B1 (de)
CN (1) CN113053877A (de)
DE (1) DE102020101253B4 (de)
TW (1) TWI751851B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230009025A (ko) * 2021-07-08 2023-01-17 주식회사 키파운드리 스캘롭 프로파일을 갖는 깊은 트렌치 식각 방법
KR20230009576A (ko) * 2021-07-09 2023-01-17 주식회사 키파운드리 웨이퍼 휨 현상이 개선된 트렌치 커패시터 제조방법
US11916100B2 (en) * 2021-08-02 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer trench capacitor structure
US20230092429A1 (en) * 2021-09-23 2023-03-23 Qualcomm Incorporated High density silicon based capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981164A2 (de) 1998-08-18 2000-02-23 International Business Machines Corporation Füllung mit niedrigem Widerstand für Kondensator in tiefem Graben
US20070232011A1 (en) 2006-03-31 2007-10-04 Freescale Semiconductor, Inc. Method of forming an active semiconductor device over a passive device and semiconductor component thereof
DE102013100025A1 (de) 2012-01-06 2013-07-18 Maxim Integrated Products, Inc. Halbleiterbauelement mit darin integriertem Kondensator
US20190296147A1 (en) 2018-03-22 2019-09-26 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895255A (en) * 1994-11-30 1999-04-20 Kabushiki Kaisha Toshiba Shallow trench isolation formation with deep trench cap
US5937296A (en) * 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US6103585A (en) * 1998-06-09 2000-08-15 Siemens Aktiengesellschaft Method of forming deep trench capacitors
US6297527B1 (en) * 1999-05-12 2001-10-02 Micron Technology, Inc. Multilayer electrode for ferroelectric and high dielectric constant capacitors
US6188096B1 (en) * 1999-06-09 2001-02-13 International Business Machines Corporation DRAM cell capacitor having increased trench capacitance
DE19956078B4 (de) * 1999-11-22 2006-12-28 Infineon Technologies Ag Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators
US6437385B1 (en) * 2000-06-29 2002-08-20 International Business Machines Corporation Integrated circuit capacitor
DE10109564A1 (de) 2001-02-28 2002-09-12 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
DE10128326C1 (de) * 2001-06-12 2003-02-13 Infineon Technologies Ag Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators
DE10130934A1 (de) * 2001-06-27 2003-01-16 Infineon Technologies Ag Grabenkondensator und entsprechendes Herstellungsverfahren
US6960365B2 (en) * 2002-01-25 2005-11-01 Infineon Technologies Ag Vertical MIMCap manufacturing method
US6897508B2 (en) * 2002-05-01 2005-05-24 Sundew Technologies, Llc Integrated capacitor with enhanced capacitance density and method of fabricating same
DE10337858B4 (de) * 2003-08-18 2007-04-05 Infineon Technologies Ag Grabenkondensator und Verfahren zur Herstellung eines Grabenkondensators
US8049264B2 (en) * 2005-01-28 2011-11-01 Qimonda Ag Method for producing a dielectric material on a semiconductor device and semiconductor device
JP2008159988A (ja) * 2006-12-26 2008-07-10 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US20090096001A1 (en) * 2007-10-15 2009-04-16 Qimonda Ag Integrated Circuit and Method of Manufacturing the Same
US7671394B2 (en) * 2007-10-17 2010-03-02 International Business Machines Corporation Embedded trench capacitor having a high-k node dielectric and a metallic inner electrode
US7910451B2 (en) * 2008-04-04 2011-03-22 International Business Machines Corporation Simultaneous buried strap and buried contact via formation for SOI deep trench capacitor
US8101497B2 (en) * 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US7943474B2 (en) * 2009-02-24 2011-05-17 International Business Machines Corporation EDRAM including metal plates
US8492818B2 (en) * 2010-09-14 2013-07-23 International Business Machines Corporation High capacitance trench capacitor
US8647945B2 (en) * 2010-12-03 2014-02-11 International Business Machines Corporation Method of forming substrate contact for semiconductor on insulator (SOI) substrate
US8492874B2 (en) 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
JP5689392B2 (ja) * 2011-09-02 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8916435B2 (en) * 2011-09-09 2014-12-23 International Business Machines Corporation Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory
US8901706B2 (en) * 2012-01-06 2014-12-02 International Business Machines Corporation Thermally stable high-K tetragonal HFO2 layer within high aspect ratio deep trenches
US9978829B2 (en) * 2012-11-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
TWI538226B (zh) * 2013-12-13 2016-06-11 華亞科技股份有限公司 具有高結構強度之堆疊型電容器之製造方法
US20180047807A1 (en) * 2016-08-10 2018-02-15 Globalfoundries Inc. Deep trench capacitors with a diffusion pad
JP6891502B2 (ja) * 2017-01-16 2021-06-18 セイコーエプソン株式会社 電気光学装置、電子機器
KR101952869B1 (ko) * 2017-05-29 2019-02-27 삼성전기주식회사 커패시터
US10276651B2 (en) * 2017-09-01 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor
JP7178187B2 (ja) * 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
US10693019B2 (en) * 2018-08-27 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for a high density trench capacitor
US11088239B2 (en) * 2018-11-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Cap structure for trench capacitors
US11018169B2 (en) * 2019-08-19 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure to increase capacitance density

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0981164A2 (de) 1998-08-18 2000-02-23 International Business Machines Corporation Füllung mit niedrigem Widerstand für Kondensator in tiefem Graben
US20070232011A1 (en) 2006-03-31 2007-10-04 Freescale Semiconductor, Inc. Method of forming an active semiconductor device over a passive device and semiconductor component thereof
DE102013100025A1 (de) 2012-01-06 2013-07-18 Maxim Integrated Products, Inc. Halbleiterbauelement mit darin integriertem Kondensator
US20190296147A1 (en) 2018-03-22 2019-09-26 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
TWI751851B (zh) 2022-01-01
US11769792B2 (en) 2023-09-26
KR20210086395A (ko) 2021-07-08
US11063157B1 (en) 2021-07-13
US20210343881A1 (en) 2021-11-04
US20210202761A1 (en) 2021-07-01
DE102020101253A1 (de) 2021-07-01
TW202125701A (zh) 2021-07-01
US20230378251A1 (en) 2023-11-23
CN113053877A (zh) 2021-06-29
KR102302524B1 (ko) 2021-09-17

Similar Documents

Publication Publication Date Title
DE102020101253B4 (de) Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators
DE102008059871B4 (de) Feuchtigkeitsbarrierenkondensatoren in Halbleiterkomponenten
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102010017109B4 (de) Halbleiterchip und Verfahren zur Herstellung einer Halbleiterstruktur
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE102008054320B4 (de) Verfahren zum Herstellen eines Kondensators
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102012003118A1 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
DE102018107387B4 (de) Metall-isolator-metall-kondensatorstruktur mit hoher kapazität und verfahren zu deren herstellung
DE102019108665B4 (de) Mim-kondensatorstruktur mit hoher dichte und verfahren zu derem ausbilden
DE102019118369B4 (de) Kappenstruktur für grabenkondensatoren und verfahren zum ausbilden derselben
DE102019129279A1 (de) Integrationsverfahren für Speicherzelle
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102005038219A1 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
DE102019128295A1 (de) Vertiefter verbundkondensator
DE102020119491A1 (de) Halbleitervorrichtungen
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE102015114405A1 (de) Halbleitervorrichtung mit sich durch eine zwischenschicht erstreckenden kontaktstrukturen und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final