DE102012003118A1 - Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen - Google Patents

Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen Download PDF

Info

Publication number
DE102012003118A1
DE102012003118A1 DE102012003118A DE102012003118A DE102012003118A1 DE 102012003118 A1 DE102012003118 A1 DE 102012003118A1 DE 102012003118 A DE102012003118 A DE 102012003118A DE 102012003118 A DE102012003118 A DE 102012003118A DE 102012003118 A1 DE102012003118 A1 DE 102012003118A1
Authority
DE
Germany
Prior art keywords
layer
mim capacitor
mim
conductive
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012003118A
Other languages
English (en)
Other versions
DE102012003118B4 (de
Inventor
Lei Tian
Xuejun Ying
Scott Wilson Barry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE102012003118A1 publication Critical patent/DE102012003118A1/de
Application granted granted Critical
Publication of DE102012003118B4 publication Critical patent/DE102012003118B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945Trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Abstract

Es wird eine hochdichte Tiefgraben-MIM-Kondensator-Struktur bereitgestellt, in der leitende, kompressive, konform aufgetragene Schichten eines Halbleitermaterials, wie etwa Poly-SixGe1-x, innerhalb von MIM-Kondensator-Schichten eingeschoben werden, um die Zugspannungen auszugleichen, die durch solche MIM-Kondensator-Schichten verursacht werden. Das Einschieben von Schichten aus leitendem, kompressivem, konform aufgetragenem Material ist dafür geeignet, eine konvexe (nach oben gerichtete) Krümmung von Silizium-Wafern während des Herstellungsprozesses von hochdichten Tiefgraben-MIM-Kondensator-Siliziumvorrichtungen auszugleichen, um dadurch dabei zu helfen, die Produktionsausbeuten solcher Vorrichtungen bzw. Bauelemente pro Wafer zu maximieren.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung bezieht sich auf Halbleiterbauelemente und insbesondere auf eng gepackte Anordnungen bzw. Arrays von Tiefgrabenkondensatoren, die auch Deep-Trench- bzw. DT-Kondensatoren genannt werden, für hochdichte, auf Silizium basierende Einfach-, Zweifach- oder Dreifach-MIM/(Metall-Isolator-Metall)-Kondensatorvorrichtungen.
  • HINTERGRUND
  • Mit dem Aufkommen von Integrationstechnologien wie etwa der Silizium-Durchkontaktierung (TSV; Through-Silicon-Via) zum Kombinieren von passiven Bauteilen mit den Schaltungen von aktiven Bauteilen wurde damit begonnen, diskrete Speicherkondensatoren durch hochdichte Grabenkondensatoren (oder „Loch”-Kondensatoren) zu ersetzen, um den sich verändernden Forderungen nach kleineren, tragbaren Schaltungsdesigns nachzukommen.
  • Ein Basis-Grabenkondensator ist eine kleine, dreidimensionale Vorrichtung, die durch Ätzen eines Grabens in ein Halbleitersubstrat gebildet wird. Nach dem Ätzen des Grabens kann ein dotierter Bereich in dem unteren Abschnitt um den Graben herum und unterhalb des Grabens gebildet werden, der als eine äußere Elektrode oder als eine Elektrode mit vergrabener Platte (Buried-Plate-Elektrode) eines Grabenkondensators dient. Eine dielektrische Schicht kann über der äußeren Elektrode oder der Elektrode mit vergrabener Platte in dem Graben gebildet werden. Die dielektrische Schicht dient als eine Isolierschicht zwischen den Elektroden des Grabenkondensators. Daraufhin folgt das Füllen des Grabens, zum Beispiel mit leitendem polykristallinem Silizium (im Folgenden Poly-Si genannt), das als eine innere oder obere Elektrode des Grabenkondensators dient. Immer häufiger werden Siliziumbauelemente geschaffen, die dicht bzw. eng gepackte Anordnungen bzw. Arrays von Tiefgrabenkondensatoren aufweisen. Die tiefen Gräben können extrem hohe Aspektverhältnisse aufweisen (die von etwa 20:1 bis etwa 120:1 reichen). Die extrem hohen Aspektverhältnisse der Gräben werden verwendet, um bei der Steigerung der Kapazitätsdichte von zum Beispiel Zweifach-MIM-Kondensatoren zu helfen. Die Schaffung von dicht gepackten Anordnungen von tiefen Gräben vergrößert den Oberflächenbereich der Oberseite eines Silizium-Wafers bzw. einer Siliziumscheibe derart, dass er äquivalent zu der Fläche von Oberseitenflächen von bis zu etwa 50 Wafern ist. Darüber hinaus benötigt ein Zweifach-MIM-Kondensator mindestens sechs Schichten, nämlich drei Schichten für den ersten MIM-Kondensator (z. B. TIN/Hi-k/TiN) und drei zusätzliche, im Wesentlichen ähnliche Schichten für den zweiten MIM-Kondensator. Alle Schichten eines MIM-Kondensators (der nachfolgend auch manchmal nur kurz als ,MIM' bezeichnet wird) induzieren eine Zugspannung auf der Oberseite oder der oberen Fläche des Silizium-Wafers, was bei hohen Grabendichten bewirkt, dass sich ein Silizium-Wafer nach oben wölbt oder krümmt bzw. biegt.
  • 1 ist dazu bestimmt, eine Querschnittansicht eines Silizium-Wafers bzw. einer Siliziumscheibe darzustellen, der bzw. die dicht gepackte Anordnungen von tiefen Gräben, die alle hohe Aspektverhältnisse haben, auf der oberen Fläche des Wafers bzw. der Scheibe aufweist. Die Kombination aus den Schichten des Zweifach-MIM-Kondensators und dem vergrößerten Oberflächenbereich auf der Oberseite des Wafers bewirkt, dass sich ein Wafer auf eine konvexe Art und Weise nach oben krümmt. Die Waferkrümmung kann bis zu etwa zweihundert (200) Mikrometer (μm) betragen. Die Krümmung des Wafers hat Auswirkungen auf den nachfolgenden Wafer-Herstellungsprozess, da sie Photoorientierungsprozesse bzw. Photo-Alignment-Prozesse beeinträchtigt und die Wafer in verschiedenen Stufen der Wafer-Fabrikationsverarbeitung und -Montage einer Bruchziffer aussetzt, die höher als normal ist. Des Weiteren hat man herausgefunden, dass eine hohe konvexe Waferkrümmung sogar noch vergrößert werden kann (zum Beispiel um zusätzliche 150 Mikrometer an Krümmung), wenn ein in-situ dotierter (ISD) Poly-Si-Film bzw. eine in-situ dotierte (ISD) Poly-Si-Schicht in einem Herstellungsprozess verwendet wird, um die Gräben zu füllen und die Zweifach-MIM-Kondensatoren miteinander zu verbinden, die in den tiefen Gräben geschaffen worden sind. Es ist allgemein bekannt, dass ein ISD-Poly-Si-Film gebildet werden kann, indem ein amorphes Silizium (a-Si) abgeschieden wird, um genügend Dotierstoffe zu integrieren, und indem das a-Si in das Poly-Si hineingetempert wird, um den Dotierstoff zu aktivieren. Und es ist der Temperprozess bzw. dieser Annealing-Vorgang, der der Oberseite eines Silizium-Wafers eine zusätzliche Zugspannung hinzufügt, wenn er auf diese angewendet wird.
  • Die hohe konvexe Waferkrümmung oder Waferwölbung verursacht Probleme während den verschiedenen Herstellungs- und Montageschritten eines Wafers. So neigt ein gewölbter Wafer während eines chemisch-mechanischen Polier-Prozesses (CMP-Prozesses) bei dem Wafer oder eines Schleifprozesses eher dazu, zu brechen. Und wenn ein Wafer gewölbt ist oder nicht flach ist, dann werden auch Tiefenmessungen für Ausrichtungen und Platzierungen von Kontaktanschlussflächen und deren zugehörigen Kontakten beeinträchtigt. Schließlich bewirkt eine Wölbung, dass die Siliziumchipausbeuten auf Grund der oben diskutierten Fehler und Probleme, auf die man während des Herstellungsprozesses stößt, niedrig sind und manchmal so niedrig sind, dass sie nur 10 bis 15 Prozent betragen.
  • Daher wird eine Einfach-, Zweifach- oder Dreifach-MIM-Kondensator-Konstruktion benötigt, die in eng gepackten, hochdichten Anordnungen von tiefen Gräben auf einer oberen Fläche eines Silizium-Wafers erzeugt werden kann und die keine Wölbung verursacht oder die einer Wölbung entgegenwirkt, die durch die zugbeanspruchten Schichten von Material verursacht wird, das verwendet wird, um die ein- oder mehrschichtigen Tiefgrabenkondensatoren herzustellen.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Erfindung stellen eine Einrichtung und Konfigurationen von Einfach-, Zweifach- oder Dreifach-Tiefgraben-MIM-Kondensator-Strukturen bereit, die in eng gepackten, hochdichten Anordnungen auf der oberen Fläche oder Frontfläche eines Silizium-Wafers derart gebildet werden, dass der resultierende Silizium-Wafer sich nicht in einem Ausmaß krümmt oder wölbt, das sich beträchtlich negativ auf die Qualität, die Ausbeute oder das Brechen der Wafer oder letztendlich der hergestellten Siliziumbauelemente auswirkt. Ausführungsformen der Erfindung schieben eine leitende, kompressive und konform aufgebrachte Halbleiterschicht unterhalb, zwischen und/oder oben auf MIM-Kondensator-Struktur-Schichten ein, die in tiefen Gräben und um tiefe Gräben herum in der Silizium-Wafer-Substratoberfläche gebildet sind. Die eingeschobene leitende, kompressive und konform aufgebrachte Halbleiterschicht gleicht Zugspannungen aus, die durch die MIM-Kondensator-Struktur-Schichten erzeugt werden. Des Weiteren funktioniert bzw. funktionieren die eingeschobene(n) leitende(n), kompressive(n) und konform aufgebrachte(n) Halbleiterschicht(en) auch als ein operatives, leitendes Teil der resultierenden Tiefgraben-MIM-Kondensator-Struktur und -Vorrichtung. Poly-SiGe kann in verschiedenen Ausführungsformen der Erfindung als das eingeschobene, leitende, kompressive Material verwendet werden, das konform auf die Oberfläche und in die (und entlang der Seiten der) Tiefgrabenstrukturen aufgetragen werden kann.
  • Ausführungsformen der Erfindung umfassen einen Siliziumchip, der eine Vielzahl von mit Gräben versehenen MIM-Kondensatoren aufweist. Jeder der mit Gräben versehenen MIM-Kondensatoren kann eine Siliziumsubstratschicht aufweisen, die eine Unterseite und eine Oberseite hat, wobei ein Abschnitt der Oberseite eine Vielzahl von Gräben definiert. Der mit Gräben versehende MIM-Kondensator weist des Weiteren einen ersten MIM-Kondensator-Stapel, der den Abschnitt der Oberseite bedeckt, der die Vielzahl von Gräben definiert, und ein erstes leitendes, kompressives Material auf, das den ersten MIM-Stapel im Wesentlichen bedeckt. In einigen Ausführungsformen kann das erste leitende, kompressive Material auch die Vielzahl von Gräben füllen, um einen einzelnen MIM-Kondensator zu bilden. In anderen Ausführungsformen weist der mit Gräben versehene MIM-Kondensator des Weiteren einen zweiten MIM-Kondensator-Stapel, der wenigstens einen Abschnitt der ersten Schicht aus einem leitenden, kompressiven Material bedeckt, und eine zweite Schicht aus einem leitenden, kompressiven Material auf, die den zweiten MIM-Kondensator-Stapel im Wesentlichen bedeckt. Weitere Ausführungsformen weisen des Weiteren eine kompressive Passivierungsoxidschicht auf, die die obere Fläche des mit Gräben versehenen MIM-Kondensators und/oder benachbarte Anordnungen von mit Gräben versehenen MIM-Kondensatoren im Wesentlichen bedeckt. Weitere Ausführungsformen der Erfindung haben eine dritte Schicht aus einem leitenden, kompressiven Material zwischen der Oberseite der Siliziumsubstratschicht und der ersten MIM-Kondensator-Stapel-Schicht. Die leitende, kompressive Schicht kann aus Poly-SiGe, bestehen, wobei 0,20 ≤ x ≤ 0,85 ist.
  • Andere Ausführungsformen der Erfindung umfassen einen Silizium-Wafer, der ungeschnittene Siliziumchipabschnitte aufweist. Der Silizium-Wafer und/oder die ungeschnittenen Siliziumchipabschnitte weisen eine Anordnung von tiefen Gräben auf; die Anordnung von tiefen Gräben wird verwendet, um einen Tiefgraben-MIM-Kondensator zu definieren. Der Tiefgraben-MIM-Kondensator weist ein Siliziumsubstrat auf, das eine obere Fläche hat, die darin einen Graben definiert, eine erste MIM-Stapel-Schicht, die auf der obere Fläche aufgelegt ist, und eine erste Schicht aus einem leitenden, kompressiven Material, die auf der ersten MIM-Stapel-Schicht aufgelegt ist. Weitere Ausführungsformen weisen des Weiteren eine zweite MIM-Stapel-Schicht, die auf der ersten Schicht aus einem leitenden, kompressiven Material aufgelegt ist, und eine zweite Schicht aus einem leitenden, kompressiven Material auf, die auf der zweite MIM-Stapel-Schicht aufgelegt ist. Die zweite Schicht aus einem leitenden, kompressiven Material kann die Grabenstrukturen in einigen Ausführungsformen im Wesentlichen füllen. Die erste MIM-Stapel-Schicht weist eine erste TiN-Schicht und eine zweite TiN-Schicht mit einer High-k-Dielektrikumsschicht zwischen diesen auf.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Struktur, das Funktionieren und die Vorteile von Ausführungsformen der vorliegenden Erfindung werden unter Berücksichtigung der nachfolgenden Beschreibung, die in Verbindung mit den beigefügten Zeichnungen (Figuren) vorgenommen wird, noch weiter offensichtlich. Die Figuren sind Zur Veranschaulichung und nicht zur Beschränkung gedacht. Gewisse Elemente in einigen der Figuren können aus Gründen der veranschaulichenden Klarheit weggelassen sein oder sind deshalb nicht maßstabsgetreu dargestellt. Die Querschnittansichten können aus Gründen der veranschaulichenden Klarheit in der Form von „Scheiben” oder als „Nahsicht”-Querschnittansichten vorliegen, wobei bestimmte Hintergrundlinien weggelassen sind, die ansonsten in einer „wahrheitsgetreuen” Querschnittansicht sichtbar wären. Wenn Schattierungen oder Kreuzschraffierungen verwendet werden, so sind diese dafür gedacht, bei der Unterscheidung von einem Element von einem anderen Element von Nutzen zu sein (wie etwa von einem kreuzschraffierten Element von einem benachbarten, nicht schraffierten Element). Es sollte klar sein, dass die Figuren nicht dazu gedacht sind, die Offenbarung auf Grund von Schraffierungen oder Kreuzschraffierungen der Zeichnungsfiguren zu beschränken.
  • Es kann sein, dass in einigen der Figuren, insbesondere bei Querschnittansichten von Halbleiterbauelementen in verschiedenen Fabrikationsstufen, aus Gründen der veranschaulichenden Klarheit einige Elemente mit sehr geraden Kanten gezeichnet sind, die sich mit anderen Kanten in genauen Winkeln, „wie etwa 90 Grad-Winkeln”, schneiden. Einem Durchschnittsfachmann auf dem Gebiet wird es klar sein, dass in Folge der Natur des Prozesses, wie etwa eines Ätzvorgangs oder einer Materialabscheidung auf einer Oberfläche, der bzw. die benutzt wird, um die verschiedenen Elemente der Halbleiterbauelemente zu bilden, die Kanten eventuell nicht so gerade sein werden und die Schnittpunkte eventuell abgerundet sein können.
  • 1 ist eine Querschnittansicht eines Wafers, der eng bzw. dicht gepackte Anordnungen von Tiefgrabenkondensatoren auf der Oberseite eines Wafers aufweist;
  • 2 ist eine Querschnittansicht eines Abschnitts bzw. Teilstücks eines Wafers oder Siliziumchips mit einem Tiefgraben-Zweifach-MIM-Kondensator in Übereinstimmung mit einer veranschaulichenden Ausführungsform der Erfindung; und
  • 3 ist eine Querschnittansicht eines einzelnen Grabenabschnitts eines Tiefgraben-Dreifach-MIM-Kondensators in Übereinstimmung mit einer veranschaulichenden Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der nachfolgenden Beschreibung sind zahlreiche Einzelheiten dargelegt, um ein Verständnis der verschiedenen Ausführungsformen der vorliegenden Erfindung bereitzustellen. Es wird den Fachleuten auf dem Gebiet bewusst sein, dass die Variationen dieser spezifischen Einzelheiten möglich sind, obgleich immer noch die Ergebnisse der Ausführungsformen der Erfindung erzielt werden. Allgemein bekannte Prozessschritte und Materialien werden im Allgemeinen nicht im Einzelnen beschrieben, um eine unnötige Vernebelung der Beschreibung der Ausführungsformen der Erfindung zu vermeiden.
  • Die Materialien (z. B. Siliziumdioxid) können mit ihren offiziellen Namen sowie auch mit ihren chemischen Formeln erwähnt werden. Was die chemischen Formeln anbetrifft, so können die Zahlen auch in normaler Schrift anstatt als Indexe dargestellt sein. So kann Siliziumdioxid zum Beispiel einfach als „Oxid” oder als die chemische Formel „SiO2” erwähnt werden. Siliziumnitrid (stöchiometrisch Si3N4, oftmals abgekürzt als „SiN”) kann zum Beispiel einfach als „Nitrid” bezeichnet werden.
  • In der nachfolgenden Beschreibung können beispielhafte Abmessungen für eine veranschaulichende Ausführungsform der Erfindung dargestellt sein. Die Abmessungen sollen aber nicht notwendigerweise als Beschränkung interpretiert werden. Die Abmessungen sind hier enthalten, um ein Gefühl für Proportionen bereitzustellen. Allgemein gesprochen ist das, was wichtig ist, die Beziehung zwischen verschiedenen Elementen, wo sie sich befinden, ihre in Kontrast zueinander stehenden Zusammensetzungen und manchmal ihre relativen Größen.
  • GLOSSAR
  • Falls nicht anderweitig angemerkt oder falls dies nicht anders aus dem Kontext der Verwendung offensichtlich ist, soll allen Begriffen, Abkürzungen, Akronymen oder wissenschaftlichen Symbolen und Bezeichnungen, die hier verwendet werden, ihre gewöhnliche Bedeutung in einer technischen Disziplin, zu der die Erfindung am ehesten zugehört, zukommen. Die nachfolgenden Begriffe, Abkürzungen und Akronyme können in der ganzen Beschreibung, die hier präsentiert wird, verwendet werden und sollen im Allgemeinen die nachfolgende Bedeutung erhalten, außer dem wird widersprochen oder diese wird durch andere Beschreibungen, die hier dargelegt sind, näher ausgeführt. Einige der hier dargelegten Begriffe können eingetragene Marken sein.
  • ALD ist die Kurzform für den englischen Begriff ,Atomic Layer Deposition', was auf Deutsch ,Atomlagenabscheidung' heißt. ALD ist ein chemischer Gasphasenprozess, der verwendet wird, um extrem dünne Beschichtungen bzw. Überzüge oder Schichten zu erzeugen. Die Mehrzahl der ALD-Reaktionen verwendet zwei Chemikalien, die typischerweise „Präkursoren” bzw. „Vorläuferstoffe” genannt werden. Diese Präkursoren reagieren mit einer Oberfläche einer nach dem anderen in einer sequentiellen Art und Weise. Indem die Präkursoren wiederholt der Aufwuchsfläche ausgesetzt werden, wird ein dünner Film abgeschieden. ALD ist eine selbstbegrenzende, sequentielle Oberflächenchemie, die konform dünne Filme von Materialien auf Substraten variierender Zusammensetzungen abscheidet. ALD kann verwendet werden, um das Filmwachstum so zu steuern, dass es so fein wie etwa 0,1 Ångstrom (Å) pro Monoschicht ist. ALD kann verwendet werden, um Filme wachsen zu lassen oder zu erzeugen, die konform, porenfrei und chemisch an das Substrat gebunden sind. Mit ALD ist es möglich, Beschichtungen abzuscheiden, die beinahe perfekt gleichmäßig in Bezug auf die Dicke im Innern von tiefen Gräben, von porösen Medien und um Partikel herum sind. Der Filmdickenbereich liegt für Gewöhnlich bei zwischen etwa 1 bis 500 Nanometer (nm). ALD kann verwendet werden, um mehrere Arten von dünnen Filmen abzuscheiden, einschließlich Keramiken von Leitern bis zu Isolatoren.
  • Kondensator: Ein Kondensator ist im Allgemeinen eine zweipolige Vorrichtung bzw. eine mit zwei Anschlüssen versehene Vorrichtung (elektrisches oder elektronisches Bauteil), das Energie in dem elektrischen Feld zwischen einem Paar von leitenden Elektroden („Platten”) speichern kann. Der Prozess des Speichers von Energie in einem Kondensator ist als Laden bekannt, und es sind daran elektrische Ladungen von gleicher Größe, aber entgegengesetzter Polarität beteiligt, die sich an jeder Platte aufbauen.
  • CVD ist die Kurzform für den englischen Begriff ,Chemical Vapor Deposition', was auf Deutsch ,chemische Gasphasenabscheidung' heißt. CVD ist ein chemischer Prozess, der verwendet wird, um hochreine, hochfeste Feststoffe zu produzieren. Der Prozess wird oftmals in der Halbleiterindustrie verwendet, um dünne Filme zu erzeugen. In einem typischen CVD-Prozess wird das Wafer-„Substrat” einem oder mehreren flüchtigen Präkursoren ausgesetzt, die auf einer Substratoberfläche reagieren und/oder sich darauf zersetzen, um die gewünschte Ablagerung zu erzeugen. CVD wird verwendet, um Materialien in verschiedenen Formen abzuscheiden, die folgende Formen einschließen: monokristallin, polykristallin, amorph und epitaktisch. Diese Materialien umfassen Silizium, Oxid, Nitrid und Metalle, die allgemein in der Halbleiterfabrikation verwendet werden.
  • Abscheidung: Der Begriff Abscheidung bezieht sich im Allgemeinen auf den Prozess des Aufbringens eines neuen Materials über einem anderen Material (oder dem Substrat). Die chemische Gasphasenabscheidung (CVD) ist eine allgemein übliche Technik für das Abscheiden von Materialien. Andere Abscheidetechniken, wie etwa für das Aufbringen von Fotolack oder Glas, können die Rotationsbeschichtung bzw. die Spin-On-Technik umfassen, die im Allgemeinen das Zuführen eines Stroms von Material zu dem Substrat umfasst, während sich ein Substrat schnell dreht, was zu einer relativ dünnen, flachen, gleichmäßig verteilten Schicht des Materials auf dem darunterliegenden Substrat führt.
  • Dielektrikum: Ein Dielektrikum ist ein nichtleitendes Material oder eine nichtleitende Substanz. Ein Dielektrikum ist ein elektrischer Isolator. Einige Dielektrika, die allgemein üblich in der Halbleitertechnologie verwendet werden, sind SiO2 („Oxid”) und Si3N4 („Nitrid”). Die isolierende Qualität eines Dielektrikums kann durch „k”, die Dielektrizitätskonstante, charakterisiert werden. Im Allgemeinen heißt es, je höher k ist, desto besser ist die isolierende Qualität eines Dielektrikums. Das Oxid hat zum Beispiel ein k von etwa 3,9. Die Klasse von Materialien, die als „High-k”- bzw. „Hi-k”-Dielektrika bezeichnet werden, haben eine Dielektrizitätskonstante, die höher als die des Oxids ist (k > 3,9).
  • Dotierstoff: Ein Dotierstoff ist ein Element, das in einen Halbleiter eingeführt wird, um eine Leitfähigkeit entweder vom p-Typ (Akzeptoren) oder vom n-Typ (Donoren) herzustellen; übliche Dotierstoffe in Silizium sind: für den p-Typ Bor (B), Indium (In); für den n-Typ Phosphor (P), Arsen (As) und Antimon (Sb).
  • Dotierung: Die Dotierung ist der Prozess des Einführens von Störstellen bzw. Verunreinigungen (Dotierstoffen) in das Halbleitersubstrat oder in Elemente, die auf dem Halbleitersubstrat gebildet sind, und wird oftmals mit einer Maske (oder mit vorher an Ort und Stelle gebildeten Elementen) durchgeführt, so dass nur bestimmte Bereiche des Substrats dotiert werden.
  • N-Typ; Ein N-Typ-Halbleiter ist ein Halbleiter, in dem die Konzentration von Elektronen höher als die Konzentration von „Löchern” ist.
  • Oxid: Der Begriff Oxid wird hier allgemein verwendet, um sich auf Siliziumdioxid (SiO2) zu beziehen. Es ist auch als Silizium bekannt. SiO2 ist der am häufigsten verwendete Isolator in der Halbleiterbauelementetechnologie. Filme bzw. Schichten hoher Qualität werden durch eine thermische Oxidation von Silizium erhalten. Thermisches SiO2 bildet eine glatte, defektarme Berührungsfläche mit Si und kann auch durch CVD abgeschieden werden. Das Oxid kann auch verwendet werden, um Gräben zu füllen und um Abstandshalterstrukturen zu bilden, und es kann auch als ein sog. Inter-Level-Dielektrikum (Zwischen-Ebenen-Dielektrikum) verwendet werden.
  • Poly: Poly ist die Kurzform für polykristallines Silizium (Si).
  • P-Typ: Ein P-Typ-Halbleiter ist ein Halbleiter, in dem die Konzentration von „Löchern” höher als die Konzentration von Elektronen ist.
  • Substrat: Ein Substrat ist typischerweise ein Wafer bzw. eine Scheibe aus einem Halbleitermaterial wie etwa Silizium, Germanium, Siliziumgermanium, Siliziumkarbid und aus denjenigen Materialien, die im Wesentlichen aus III-V-Verbindungshalbleitern bestehen. Der Begriff „Substrat”, wie er hier verwendet wird, soll ein Halbleitersubstrat, eine Halbleiterepitaxieschicht, die auf einem Halbleitersubstrat abgeschieden oder anderweitig darauf gebildet ist, und/oder jede andere Art von Halbleiterkörper umfassen, und alle derartigen Halbleiter werden als voll innerhalb des Schutzumfangs der vorliegenden Erfindung liegend betrachtet. Das Halbleitersubstrat kann zum Beispiel einen Halbleiter-Wafer oder einen oder mehrere Rohchips (Dies) auf einem Wafer und alle Epitaxieschichten oder eine andere Art von Halbleiterschichten umfassen, die darüber gebildet sind oder damit assoziiert sind. Ein Abschnitt des Halbleitersubstrats oder das ganze Halbleitersubstrat kann amorph, polykristallin oder einkristallin sein. Das Halbleitersubstrat kann dotiert oder undotiert sein oder es kann dotierte Bereiche und undotierte Bereiche davon enthalten.
  • Austrittsarbeit: Die Austrittsarbeit ist ein Maß für die Leitfähigkeit. Eine Austrittsarbeit eines Materials ist die Mindestenergie (für Gewöhnlich gemessen in Elektronenvolt), die benötigt wird, um ein Elektron aus einem festen Körper zu einem Punkt unmittelbar außerhalb der Oberfläche des festen Körpers zu entfernen (wo Energie benötigt wird, um ein Elektron aus dem Fermi-Energieniveau in das Vakuum zu bewegen). Hier bedeutet „unmittelbar”, dass die endgültige Elektronenposition im Atommaßstab weit von der Oberfläche entfernt ist, aber im makroskopischen Maßstab immer noch nahe bei dem festen Körper ist. Die Austrittsarbeit ist eine wichtige Eigenschaft von Metallen. Die Größe der Austrittsarbeit beträgt für Gewöhnlich etwa eine Hälfte der Ionisierungsenergie eines freien Atoms in der Mitte.
  • Es wird verstanden werden, dass dann, wenn ein Element wie etwa eine Schicht, ein Bereich oder ein Substrat als „auf” einem anderen Element befindlich bezeichnet wird, sich dieses direkt auf dem anderen Element befinden kann oder auch dazwischen liegende Elemente vorhanden sein können. Im Gegensatz dazu sind dann, wenn ein Element als sich „direkt auf” einem anderen Element befindlich bezeichnet wird, keine dazwischen liegende Elemente vorhanden. Es wird auch verstanden werden, dass dann, wenn auf das Element als mit einem anderen Element „verbunden” oder „gekoppelt” Bezug genommen wird, dieses direkt mit den anderen Elementen verbunden oder gekoppelt sein kann oder dass dazwischen legende Elemente vorhanden sein können. Im Gegensatz dazu sind dann, wenn ein Element als „direkt” mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, keinerlei dazwischen liegende Elemente vorhanden.
  • Ausführungsformen der Erfindung weisen Anordnungen von Tiefgraben-MIM-Kondensatoren bzw. Deep-Trench/(DT)-MIM-Kondensatoren auf, die auf der oberen Fläche des Silizium-Wafers gebildet sind. Da die Dichten von Tiefgrabenkondensatoren immer höhere Kondensatordichten quer über eine Waferoberfläche erreichen, wird der Oberflächenbereich der Vorderseite oder der Oberseite des Wafers ziemlich groß im Vergleich zu dem Oberflächenbereich der Rückseite oder der Unterseite des Wafers. Man hat herausgefunden, dass eine ungleichmäßige Balance des Oberflächenbereichs der Oberseite zu dem Oberflächenbereich der Unterseite eines Wafers bewirkt, dass sich Silizium-Wafer in einer konvexen Art und Weise nach oben biegen bzw. krümmen oder wölben. Die Wölbung verursacht Herstellungsprobleme und Waferbruchprobleme während des Herstellungsprozesses. Das Wölbungsproblem bewirkt, dass die Ausbeuteprozentsätze von DT-MIM-Kondensator-Vorrichtungen für jeden Wafer sehr niedrig sind.
  • Es ist des Weiteren entdeckt worden, dass in hochdichten DT-MIM-Kondensator-Vorrichtungen die Metall-Isolator-Metall-(MIM)-Schichten der MIM-Kondensatoren, die auf der Oberseite des Silizium-Wafers abgeschieden sind, alles Materialien sind, die eine Zugspannung bewirken, was die Waferkrümmung oder die Waferwölbung, die durch die dichte Besetzung mit tiefen Gräben verursacht wird, noch weiter verschlimmert.
  • Nach der Durchführung verschiedener Experimente ist durch Experimentieren ermittelt worden, dass das Problem der Waferkrümmung dadurch gelöst werden könnte, dass eine leitende Schicht oder ein leitendes Material integriert wird, die bzw. das Druckspannungsattribute in die Schichtstruktur eines Tiefgraben-MIM-Kondensators einbringt. Man hat herausgefunden, dass die Druckspannungsattribute der neuen leitenden Schicht in der Lage sind, die Zugspannungskräfte der MIM-Kondensator-Schichten auszugleichen. Da die tiefen Gräben Aspektverhältnisse haben können, die von etwa 20:1 bis zu einer Größenordnung von 120 zu 1 reichen, war es wichtig, dass das verwendete Material notwendigerweise nicht nur leitend ist und kompressive Attribute aufweist, sondern auch, dass man dieses konform auf dem Wafer abscheiden oder darauf aufbringen kann, so dass es im Wesentlichen gleichmäßige Schichten an den Seiten der tiefen Gräben nach unten und entlang dem Boden der tiefen Gräben bilden kann, sowie auch dass es in der Lage ist, die tiefen Gräben zu füllen, falls notwendig, ohne dass Lücken, Öffnungen oder ungefüllte Bereiche zurückbleiben, die die Struktur des hochdichten Tiefgrabenkondensators schwächen könnten oder eventuell Defekte einbauen.
  • Nun wird Bezug auf 2 genommen, in der ein beispielhafter Tiefgraben-MIM-Kondensator gezeigt ist. Dieser beispielhafte MIM-Kondensator 100 ist eine beispielhafte Zweifach-MIM-Kondensator-Struktur, die auf einem Wafer gebildet ist. Der Zweifach-DT-MIM-Kondensator 100 ist zum Beispiel ein Abschnitt eines Silizium-Wafers oder eines Siliziumchips oder eines Rohchips, der aus einem beispielhaften Silizium-Wafer ausgeschnitten ist. Ein beispielhafter Zweifach-DT-MIM-Kondensator wird auf einem Siliziumsubstrat 102 hergestellt oder auf ein Siliziumsubstrat 102 Integriert. Wenn das Siliziumsubstrat 102 nicht bereits als N+ dotiert ist, kann eine dotierte Wanne 104 so dotiert werden, dass sie N+ wird. In einigen Ausführungsformen könnte der N+-Bereich oder die N+-Wanne 104 so dotiert werden, dass er bzw. sie P+ wird. Die N+-Wanne 104 kann als eine Anschlussfläche bzw. ein Landing Pad 106 für die Unterseite des Anschlusses 108 agieren. Der Anschluss 108 ist die elektrische Schnittstelle zwischen der unteren Elektrode des unteren MIM-Kondensators 120 und den Metallquerverbindungsleitungen (nicht speziell gezeigt) auf der oberen Fläche 110 des Siliziumbauelements.
  • Das N+-dotierte Siliziumsubstrat 104 agiert auch als eine Verbindung zwischen der unteren Elektrode 112 des ersten MIM-Kondensators und dem unteren Anschluss 108. Die untere Elektrode 112 des ersten MIM-Kondensators ist eine Schicht aus Titannitrid (TiN). Die untere Titannitridschicht 112 weist typischerweise eine Dicke von etwa 100 Ångström auf, kann aber auch einen Dickenbereich von etwa 50 Ångström bis etwa 200 Ångstrom haben. Die untere Schicht 112 des ersten MIM(-Kondensators) 120 ist eine Metallschicht oder eine leitende Schicht, die im Wesentlichen jede leitende Metallschicht mit einer geeigneten Austrittsarbeit sein kann. Anstelle von TiN kann die untere Elektrode 112 des ersten MIM auch zum Beispiel aus Tantalnitrid (TaN), Ruthenium (Ru) oder aus anderen Verbindungen auf Titan- oder Tantalbasis bestehen, die eine geeignete leitende Austrittsarbeit aufweisen. Zurzeit ist TiN die billigste Verbindung bzw. Mischung der zur Verfügung stehenden leitenden Metalle und wird deshalb in hohem Maße in solchen Strukturen verwendet, aber es können ebenso auch andere, im Wesentlichen äquivalente leitende Metallschichten verwendet werden.
  • Direkt oben auf der unteren Elektrode 112 des ersten MIM 120 ist die zentrale Isolierschicht 114 des ersten MIM abgeschieden. Die zentrale Isolierschicht 114 kann auch als Hi-k-Dielektriums- oder Hi-k-Isolierschicht 114 bezeichnet werden. Die typische Dicke der Hi-k-Dielektrikumsschicht 114 liegt bei etwa 250 Ångström, kann aber in Abhängigkeit von dem in dieser Schicht 114 verwendeten Hi-k-Material auch von etwa 50 Ångström bis etwa 500 Ångström reichen. Die Hi-k-Schicht 114 kann aus verschiedenen dielektrischen Materialien hergestellt werden, die geeignete Eigenschaften bereitstellen, die Leckströme minimieren und für eine hohe Durchbruchspannung sorgen. Je höher k ist oder je höher das k-Material ist, desto besser ist es. Beispielhafte Ausführungsformen können ein Hafniumaluminiumoxid (HfAlO) verwenden. Andere Ausführungsformen können Zirkoniumoxid (ZrO2), Aluminiumoxid, Titanoxid oder andere isolierende Hi-k-Dielektrikumsmaterialien verwenden.
  • Die nächste Schicht oben auf der dielektrischen Schicht 114 ist eine weitere metallische Schicht, die die obere Schicht oder die obere Elektrode 116 des ersten MIM-Kondensators 120 ist. Die obere Schicht oder Elektrode 116 des ersten MIM-Kondensators 120 ist im Wesentlichen identisch zu der unteren Schicht oder Elektrode 112 des ersten MIM-Kondensators. Somit ist die obere Schicht 116 aller Wahrscheinlichkeit nach aus dem gleichen leitenden Material, wie zum Beispiel TiN, hergestellt und hat eine ähnliche Dicke wie die untere Elektrode 112. Die untere Elektrode 112, die zentrale Isolierschicht 114 und die obere Elektrode 116 bilden den ersten MIM-Kondensator 120 und können hier als der erste MIM-Kondensator-Stapel 120 bezeichnet werden. Außerdem können alle Schichten des ersten MIM-Stapels mittels ALD-Techniken durch Abscheiden aufgebracht worden sein. Man hat herausgefunden, dass ALD das effektivste Verfahren ist, um eine nahezu gleichmäßige Schichtabscheidung im Innern und an den Wänden von tiefen Gräben zu erhalten, die hohe Aspektverhältnisse aufweisen.
  • Jede der Schichten des ersten MIM-Kondensator-Stapels 120 erzeugt eine Zugbelastung und vermehrt die Zugbelastung der oberen Flächen des gesamten Silizium-Wafers. Man hat herausgefunden, dass das Einbeziehen einer leitenden, konform abgeschiedenen, eine Druckbeanspruchung erzeugenden Schicht der Zugspannung der MIM-Kondensator-Stapel-Schichten entgegenwirken kann. Außerdem hat man herausgefunden, dass es sehr wenige leitende Materialien gibt, die als eine Schicht in tiefen Gräben konform abgeschieden werden können und eine Druckbeanspruchung in einem Halbleiter erzeugen. Man hat herausgefunden, dass Poly-Siliziumgermanium (Poly-SiGe) eines der wenigen Materialien ist, das gegenwärtig wirtschaftlich genutzt werden kann und das eine Leitfähigkeit, eine konforme Abscheidung und eine Druckbeanspruchung bereitstellt. Es kann durchaus sein, dass es andere solche Materialien gibt, aber gegenwärtig sind solche Materialien nicht wirtschaftlich oder in der Halbleiterherstellungsindustrie allgemein gebräuchlich. Von daher wird in Ausführungsformen eine Poly-SiGe-Schicht 122 konform auf dem ersten MIM-Kondensator-Stapel 120 als die in der Mitte befindliche Poly-SiGe-Schicht abgeschieden. Die Poly-SiGe-Schicht 122 kann konform direkt auf der oberen Schicht des ersten MIM-Kondensators 120 abgeschieden werden. Die in der Mitte befindliche Poly-SiGe-Schicht 122 sollte so dick wie möglich sein, um dabei helfen zu können, der Zugspannung von der Vielzahl von MIM-Stapel-Schichten entgegenzuwirken. Die in der Mitte befindliche Poly-SiGe-Schicht 122 darf aber auch nicht zu dick sein, denn sonst behindert sie die Abscheidung anderer Schichten, wie etwa derjenigen in einem zweiten oder dritten MIM-Stapel, die sie daran hindern würde, auf den seitlichen und unteren inneren Flächen des Grabens abgeschieden zu werden. Eine typische Dicke für die in der Mitte befindliche Poly-SiGe-Schicht 122 liegt bei etwa 500 Ångström. Verschiedene Ausführungsformen können in der Mitte befindliche Poly-SiGe-Schichten aufweisen, die eine Dicke haben, die zwischen etwa 200 Ångstrom bis etwa 1.000 Ångström liegt.
  • Die in der Mitte befindliche Poly-SiGe-Schicht 122 oder ein Abschnitt davon können auch dafür geeignet sein, als eine Kontaktanschlussfläche 124 für einen mittleren Anschluss 126 innerhalb der Zweifach-MIM-Kondensator-Struktur zu wirken. Des Weiteren agiert die in der Mitte befindliche Poly-SiGe-Schicht 122 als eine elektrische Querverbindung für die mittlere Elektrode der Zweifach-MIM-Struktur (d. h. die obere Elektrode des ersten MIM-Kondensators 120 und die untere Elektrode des zweiten MIM-Kondensators 128). Die in der Mitte befindliche Poly-SiGe-Schicht 122 kann auch je nach Notwendigkeit N-dotiert oder P-dotiert sein.
  • Da die in der Mitte befindliche Poly-SiGe-Schicht 122 mit den zugbeanspruchten Schichten der MIM-Kondensator-Stapel 120, 128 übereinstimmt und diesen in die Vielzahl von Gräben hinein und aus der Vielzahl von Gräben heraus folgt, helfen die Druckspannungscharakteristiken der Poly-SiGe-Schicht 122 effektiv dabei, den Zugspannungsattributen der MIM-Kondensator-Stapel 120, 128 entgegenzuwirken.
  • In der Halbleiterindustrie gibt es zurzeit kein anderes Material wie Poly-SiGe, das (alles drei von) leitend ist, kompressiv ist und konform in Gräben mit hohen Aspektverhältnissen aufgetragen werden kann, wie diese in einfach, zweifach und dreifach gestapelten DT-MIM-Kondensator-Konfigurationen zu finden sind. Außerdem hilft die in der Mitte befindliche Poly-SiGe-Schicht 122 nicht nur dabei, der Zugspannung entgegenzuwirken, sondern ist, indem sie das tut, auch ein funktioneller Teil der resultierenden DT-MIM-Kondensator-Struktur.
  • Eine beispielhafte Poly-SiGe-Schicht kann konform in Gräben mit hohen Aspektverhältnissen mittels eines chemischen Niederdruck-Gasphasenabscheidungs-(CVD)-Prozesses bei einer Temperatur von etwa 400°C bis etwa 600°C unter einem Druck von etwa 70 mTorr bis etwa 500 mTorr aufgebracht werden, wobei SiH4 und GeH4 die Präkursorgase sind und BCl3 als die Dotierungsquelle vom p-Typ dient. Somit ist Poly-SiGe ein Material, das die drei Anforderungen erfüllt, um in Ausführungsformen der vorliegenden Erfindung verwendet werden zu können. Die drei Anforderungen sind, dass das Material, das verwendet wird, leitend sein muss, eine Druckspannung bereitstellen muss und konform als eine Filmschicht in Gräben mit hohen Aspektverhältnissen abgeschieden werden kann.
  • Ein zweiter MIM-Kondensator-Stapel 128 ist oben auf der in der Mitte befindlichen Poly-SiGe-Schicht 122 abgeschieden. Der zweite MIM-Kondensator-Stapel 128 hat eine untere Elektrode 130, die ein leitendes Material ist, das identisch zu dem oder im Wesentlichen ähnlich zu dem der unteren Elektrode 112 und der oberen Elektrode 116 des ersten MIM-Kondensator-Stapels 120 ist. Die unterer und oberen Elektroden 130 und 134 des zweiten MIM-Stapels 128 können in einigen Ausführungsformen aus TiN hergestellt sein und können jeweils eine Dicke von etwa 50 bis etwa 200 Ångström haben. Die zentrale Isolierschicht 132 des zweiten MIM-Stapels 128 kann ebenfalls ähnlich zu oder im Wesentlichen identisch zu der zentralen Isolierschicht 114 des ersten MIM-Stapels 120 sein. Die zentrale Isolierschicht 132 des zweiten MIM-Stapels ist in einigen Ausführungsformen aus einem Hi-k-Dielektrikum oder einem Hi-k-Isolator hergestellt, das bzw. der eine Dicke aufweist, die typischerweise bei etwa 250 Ångström liegt. Ausführungsformen können eine zentrale Isolierschicht 132 aufweisen, die eine Dicke hat, die von etwa 50 Ångström bis etwa 500 Ångström reicht. Wiederum können alle MIM-Schichten durch einen Atomlagenabscheidungsprozess bzw. ALD-Prozess abgeschieden worden sein, der ein effektives Verfahren ist, um eine beinahe gleichmäßige Abscheidungsschicht im Innern und an den Wänden von tiefen Gräben zu erhalten, die große Aspektverhaltnisse haben (die von etwa 20:1 bis zu einer Größenordnung von 120:1 reichen).
  • Zuoberst auf oder direkt oben auf dem zweiten MIM-Kondensator-Stapel 128 und der oberen Elektrodenschicht 134 des zweiten MIM-Kondensator-Stapels befindet sich eine zweite Poly-SiGe-Schicht 136, die leitend ist. Die zweite Poly-SiGe-Schicht 136 kann auf den N-Typ oder den P-Typ dotiert sein. In 2 bedeckt die zweite Poly-SiGe-Schicht 136 konform die obere TiN-Elektrode 134 des zweiten MIM-Stapels, während sie auch die ungefüllte Grabenfläche oberhalb der vorhergehenden Abscheidungsschichten füllt. Der Zweck dieser zweiten Poly-SiGe-Schicht 136 liegt darin, als eine obere Kontaktanschlussfläche für eine obere Kontaktanschlussfläche 138 für den oberen Anschluss 140 zu agieren. Der andere Zweck der zweiten Poly-SiGe-Schicht 136 liegt darin, als eine elektrische Querverbindung zwischen dem oberen Anschluss 140 und der oberen Elektrode 134 des zweiten MIM-Stapels 128 zu wirken. Des Weiteren liegt eine weitere wichtige Funktion der zweiten Poly-SiGe-Schicht 136 darin, dass sie die Gräben füllt, um eine strukturelle Festigkeit zu verleihen und um eine Gegenkraft (ein kompressives Materialattribut) bereitzustellen, um der Zugspannung entgegenzuwirken, die von der Vielzahl von Schichten in den ersten und zweiten MIM-Stapeln 120, 128 verursacht wird. Die zweite Poly-SiGe-Schicht 136 füllt die Gräben auch auf, um das Einführen von Defekten in die Endprodukte zu minimieren. Diese zweite Schicht aus Poly-SiGe 136 dient zwar als ein Grabenfüllmaterial, ist aber dennoch ein funktioneller Teil der Zweifach-MIM-Kondensator-Struktur, während sie den Krümmungseffekten der Vielzahl von zugbeanspruchten Tiefgraben-MIM-Kondensator-Stapel-Schichten entgegenwirkt.
  • Obwohl in 2 drei Gräben 142, 144 und 146 gezeigt sind, die die beispielhafte Zweifach-MIM-Kondensator-Stapel-Konfiguration mit einer in der Mitte befindlichen Poly-SiGe-Schicht 122 und einer zweiten Poly-SiGe-Schicht 136 aufweisen, sollte es klar sein, dass ein einzelner Siliziumchip, der Ausführungsformen der vorliegenden Erfindung integriert, darin Millionen von Gräben besitzen kann. Ein einzelner Graben kann eine Breite von etwa 0,3 bis etwa 0,7 Mikrometer, eine Länge von etwa 5 bis etwa 20 Mikrometer und eine Tiefe von etwa 20 bis etwa 40 Mikrometer aufweisen. Jede N-Wanne oder jedes dotierte Siliziumsubstrat 104 kann ein paar hundert bis zu etwa einer Million Gräben haben, die beispielhafte Einfach-, Zweifach- oder Dreifach-DT-MIM-Kondensator-Strukturen aufweisen. Jede dotierte N-Wanne oder P-Wanne 104 ist typischerweise ein einzelner Einfach-, Zweifach- oder Dreifach-MIM-Kondensator. Obwohl in den exemplarischen Ausführungsformen Gräben verwendet werden, können andere Ausführungsformen Löcher oder irgendwelche tiefgeätzten Strukturen mit hohen Aspektverhältnissen verwenden, die die Kondensatordichte vergrößern.
  • Man hat herausgefunden, dass dann, wenn die Dichte von Gräben für MIM-Kondensator-Strukturen größer wird, auch die nach oben gerichtete oder konvexe Wölbung von Silizium-Wafern zunimmt. An einem bestimmten Punkt ist die Dichte groß genug, dass die Waferwölbung Herstellungsprobleme verursacht, so dass leitende Poly-SiGe-Schichten verwendet werden können, um der Wölbung, die durch die Zugspannung bewirkt wird, die von den verschiedenen MIM-Stapel-Kondensator-Schichten verursacht wird, effektiv entgegenzuwirken. Beispielhafte Ausführungsformen haben einen Dichtebereich bezüglich der Gräben, dass sie Kondensatoren erzeugen können, die eine Kapazität von etwa 0,20 Pikofarad pro Mikrometer im Quadrat (pE(μm2) bis zu etwa drei (pF/μm2) haben. Die kapazitive Dichte wird durch die Grabentiefe, die Grabendichte in einem N+- oder P+-Bereich 104 eines dotierten Siliziumsubstrats und dadurch gesteuert, ob die DT-MIM-Kondensatoren Einfach-, Zweifach- oder Dreifach-MIM-Kondensatoren sind.
  • Ein Silizium-Wafer kann in eine Vielzahl von individuellen Siliziumchips unterteilt werden, die jeweils eine, zwei, fünf oder mehr separate DT-MIM-Kondensator-Strukturen in Übereinstimmung mit Ausführungsformen der Erfindung aufweisen.
  • In einigen Ausführungsformen kann sich eine obere kompressive, dielektrische Schicht 150 auf oder oberhalb der zweiten Poly-SiGe-Schicht 136 sowie auch auf oder oberhalb der anderen Schichten einer beispielhaften MIM-Kondensator-Struktur befinden, die aus konform abgeschiedenen leitenden Schichten besteht, die eine Druckspannung haben. Der untere Anschluss 108, der mittlere Anschluss 126 und der obere Anschluss 140 können sich von ihren jeweiligen Anschlussflächen bzw. Landing Pads bis zu der oberen Fläche 110 der kompressiven dielektrischen Schicht 150 erstrecken. Die kompressive dielektrische Schicht 150 hilft weiter dabei, die Zugkräfte der ersten und zweiten MIM-Stapel-Schichten 120, 128 auszugleichen, so dass die Krümmung des Wafers minimiert wird.
  • In einigen Ausführungsformen wird eine rückseitige oder unterseitige Zugspannungsschicht 154 an Material auf der unteren Seite oder der Rückseite 153 des Silizium-Wafer-Substrats 102 abgeschieden oder aufgebracht. Die rückseitige Schicht 154 kann Siliziumnitrid (Si3N4) umfassen, das eine sehr hohe Zugspannung aufweist. Wenn Siliziumnitrid als eine rückseitige Schicht 154 aufgetragen wird, kann dies weiter dabei helfen, der konvexen oder nach oben gerichteten Wölbung eines Silizium-Wafers entgegenzuwirken, der Tiefgraben-MIM-Kondensator-Strukturen enthält. Es sollte klar sein, dass, obwohl eine rückseitige Schicht 154 aus Siliziumnitrid helfen kann, deren Hilfe begrenzt ist, da die Rückseite 153 des Wafers eine flache Oberfläche ist, die viel weniger Oberflächenbereich als die mit Gräben versehene Vorderseite des Wafers hat, der mit mehreren MIM-Stapel-Schichten bedeckt ist, die eine Zugbeanspruchung verursachen.
  • Somit ist es vorteilhaft, ein Material, das leitend ist, konform aufgetragen oder abgeschieden werden kann und eine Druckspannung erzeugt, als ein Zwischenverbindungsmaterial und Grabenfüllmaterial in beispielhaften Tiefgraben-MIM-Kondensator-Strukturen und -Vorrichtungen zu integrieren, da ein beispielhaftes Material, wie etwa Poly-SiGe, als Schicht auf den Oberflächenbereich der Silizium-Wafer-Oberseite (Oberfläche und Grabenoberflächen) aufgebracht wird und damit skaliert, also sich daran vom Umfang her anpasst. Mit anderen Worten, das beispielhafte Poly-SiGe skaliert mit der Oberflächenvergrößerung, die durch die Vielzahl von Gräben mit den darauf und darin abgeschiedenen Zugschichten bewirkt wird.
  • Es sollte angemerkt werden, dass die oberste kompressive dielektrische oder ILD-Oxid-Schicht 150, ähnlich wie die Unterseitenschicht 154 aus Siliziumnitrid, nicht mit der gesteigerten Oberflächenbereichvergrößerung der Oberseite des Wafers skaliert, die durch die Integration von Tausenden bis Millionen von Gräben pro Siliziumchipabschnitt verursacht wird.
  • Durch Experimentieren wurde herausgefunden, dass ein Wafer, der eine hohe Dichte an tiefen Gräben hat, die in diesen geätzt sind, so hergestellt werden konnte, dass er eine konkave Krümmung (nach unten gerichtete Krümmung) nach dem Abscheiden einer einzigen Poly-SiGe-Schicht von etwa 1.500 Ångström mit variierten Charakterisierungen aufwies. Man hat zum Beispiel herausgefunden, dass dann, wenn eine Poly-SiGe-Abscheidungsschicht aus 70% Ge bestand, eine nach unten gerichtete Krümmung von etwa 8 Mikrometer (μm) erzeugt wurde. Wenn der prozentuale Anteil von Ge in der Poly-SiGe-Abscheidungsschicht bei 60% lag, dann wurde eine konkave Krümmung von 21 μm geschaffen. Außerdem wurde, wenn eine Poly-SiGe-Schicht 30% Ge umfasste, eine konkave Krümmung von 49 μm erzeugt. Die Ergebnisse des experimentellen Tests zeigen, dass Poly-SiGe erfolgreich verwendet werden kann, um eine Druckspannung hinzuzufügen, die einer Zugspannung entgegenwirken kann, die von anderen Abscheidungsschichten auf einem Silizium-Wafer erzeugt werden. Außerdem trat ein unterwartetes Ergebnis dahingehend auf, dass in den vorgegebenen Testbereichen die konkave Krümmung oder der Betrag an Spannung, die bzw. der durch Ge erzeugt wurde, anstieg, wenn sich der prozentuale Anteil von Ge in dem Poly-SiGe-Material verringerte. Somit wurde experimentell ermittelt und extrapoliert, dass Ausführungsformen der Erfindung eine Poly-SixGex-Zusammensetzung verwenden können, wobei 0,2 ≤ x ≤ 0,85 ist. Mit anderen Worten, man hat herausgefunden, dass eine konforme Abscheidung einer leitenden kompressiven Schicht, wie etwa eines Films von in-situ dotiertem Poly-SixGe1-x(0,20 ≤ x ≤ 0,85) durch eine Niederdruck-CVD, als ein Grabenfüllmaterial in der Lage war, die konvexe Waferkrümmung zu reduzieren oder dieser entgegenzuwirken, die durch DT-MIM-Stapel-Zugschichten erzeugt wurde, die in hochdichten Tiefgrabenstrukturen abgeschieden worden waren. Die konforme Abscheidung von leitenden kompressiven Schichten ermöglicht den Ausgleich der Zugspannung im Innern der tiefen Gräben sowie auch an der oberen Fläche, wodurch die durch Spannung und/oder Waferkrümmung bedingten Beschränkungen, die in früheren Tiefgrabenprodukten mit hoher Dichte zu finden sind, die keine konforme Abscheidung einer leitenden kompressiven Schicht in Übereinstimmung mit Ausführungsformen der Erfindung beinhalten, beseitigt werden.
  • Obwohl dies in 2 nicht speziell gezeigt ist, können einige Ausführungsformen eine leitende Poly-SiGe-Schicht als eine erste Schicht auf dem dotierten Si-Substrat 104 vor dem Abscheiden der unteren Elektrode 112 des ersten MIM-Stapels 120 aufweisen. Eine solche zusätzliche Anfangs-Poly-SiGe-Schicht wird eine zusätzliche ausgleichende Druckspannung in Ausführungsformen der Erfindung hinzufügen.
  • Nun wird Bezug auf 3 genommen, in der ein kleiner, ausgeschnittener Abschnitt eines Tiefgraben-Dreifach-MIM-Kondensators 300 gezeigt ist. Der beispielhafte tiefe Graben 302 ist in einem dotierten Siliziumsubstrat 306 gebildet. Das dotierte Siliziumsubstrat 306 kann als ein N-Typ- oder P-Typ-Bereich dotiert sein. In diesem beispielhaften Dreifach-MIM-Kondensator 300 ist die erste, konform abgeschiedene, leitende, kompressive Schicht 308, wie etwa ein Film aus in-situ dotiertem Poly-SiGe, konform auf der oberen Fläche und den Grabenwandflächen des dotierten Si-Subtrats 306 aufgebracht. Ein erster MIM-Stapel 310, der eine untere leitende Schicht 312, eine dielektrische Schicht 314 und eine obere leitende Schicht 316 aufweist, befindet sich auf der ersten Poly-SiGe-Schicht 308. In einigen Ausführungsformen können die leitenden Schichten 312, 316 des ersten MIM-Stapels 310 Titannitrid (TiN) sein. Das zentrale Dielektrikum 314 ist ein Hi-k-Dielektriumsmaterial. Oben auf dem ersten MIM-Kondensator-Stapel 310 befindet sich ein zweiter, konform aufgebrachter Abscheidungsleiter, der aus einer Schicht 318 aus einem kompressiven Material, wie zum Beispiel Poly-SiGe, besteht. Als nächstes befindet sich ein zweiter MIM-Kondensator-Stapel 320, der aus einer ersten leitenden Schicht 322, einer mittleren Hi-k-Dielektrikumsschicht 324 und einer oberen leitenden Schicht 326 hergestellt ist, oben auf der leitenden, kompressiven, konform aufgebrachten Schicht 318. Eine dritte, leitende, kompressive, konform aufgebrachte Schicht 328, wie etwa Poly-SiGe, bedeckt im Wesentlichen die zweite MIM-Stapel-Schicht 320. Eine dritte MIM-Stapel-Kondensator-Schicht 330, die eine untere leitende Schicht 332, eine mittlere Hi-k-Dielektrikumsschicht 334 und eine weitere leitende Schicht 336 aufweist, bedeckt oder bedeckt im Wesentlichen die dritte, leitende, kompressive, konform aufgetragene Poly-SiGe-Schicht 328. Die Füllung des restlichen ungefüllten Abschnitts des tiefen Grabens 302 bildet eine obere, leitende, kompressive, konform aufgetragene Schicht 340, die aus Poly-SiGe bestehen kann. Diese obere Poly-SiGe-Schicht 340 füllt nicht nur den restlichen Abschnitt des tiefen Grabens 302, sondern bedeckt auch im Wesentlichen den beispielhaften Dreifach-MIM-Kondensator 300.
  • Die erste, die zweite, die dritte und die obere konforme Abscheidung von leitenden, kompressiven, konform aufgetragenen Schichten 308, 318, 328, 340 sind jeweils dafür ausgelegt, in Kombination oder synergistisch einen Teil der oder die gesamten Zugkräfte auszugleichen, die mit den ersten, zweiten und dritten MIM-Stapel-Schichten 310, 320, 330 assoziiert sind, und zwar über die Druckspannung, die von zum Beispiel dem Poly-SiGe-Material ausgeübt wird, das in den leitenden, kompressiven Schichten 308, 318, 328, 340 enthalten ist. Die Poly-SiGe-Schichten 308, 318, 328, 340 können jeweils die gleichen prozentualen Anteile oder unterschiedliche prozentuale Anteile von Germanium (Ge) aufweisen, das darin enthalten ist, um die Zugkräfte effektiv auszugleichen, die von den MIM-Stapel-Kondensator-Schichten erzeugt werden, und um effektiv jegliche resultierende konvexe (nach oben gerichtete) Krümmung des Wafers zu begrenzen oder zu minimieren, die durch die hochdichten Anordnungen von Dreifach-DT-MIM-Kondensatoren verursacht wird, die auf der Oberseite eines Silizium-Wafers gebildet sind. Außerdem können die Schichtdicken der ersten, zweiten und dritten leitenden, kompressiven, konform aufgetragenen Schichten 306, 318 und 328 in einigen Ausführungsformen jeweils im Wesentlichen die gleichen sein, aber in anderen Ausführungsformen können die Dicken variieren.
  • Die Erfindung ist zwar im Hinblick auf bestimmte Ausführungsformen gezeigt und beschrieben worden, aber gewisse aquivalente Änderungen und Modifikationen werden den anderen Fachleuten auf dem Gebiet beim Lesen und Verstehen der vorliegenden Patentspezifikation und der vorliegenden Zeichnungen einfallen. Außerdem kann, obwohl ein bestimmtes Merkmal der Erfindung eventuell in Bezug auf nur eine oder einige der exemplarischen Ausführungsformen offenbart worden ist, ein solches Merkmal mit einem oder mehreren Merkmalen anderer Ausführungsformen je nach Wunsch kombiniert werden und wird dadurch vorteilhaft für jede gegebene oder bestimmte Anwendung bzw. Anmeldung, deren Schutzumfang durch die nachfolgenden Ansprüche definiert ist.

Claims (19)

  1. Siliziumchip mit: einem mit Gräben versehenen MIM-Kondensator, der Folgendes aufweist: eine Siliziumsubstratschicht, die eine Unterseite und eine Oberseite aufweist, wobei ein Abschnitt der Oberseite eine Vielzahl von Gräben definiert; einen ersten MIM-Kondensator-Stapel, der den Abschnitt der Oberseite bedeckt; und eine erste Schicht aus einem leitenden, kompressiven Material, die im Wesentlichen den ersten MIM-Kondensator-Stapel bedeckt.
  2. Siliziumchip nach Anspruch 1, wobei die erste Schicht aus einem leitenden, kompressiven Material die Vielzahl von Gräben füllt.
  3. Siliziumchip nach Anspruch 1, wobei der mit Gräben versehene MIM-Kondensator des Weiteren Folgendes aufweist: einen zweiten MIM-Kondensator-Stapel, der wenigstens einen Abschnitt der ersten Schicht aus einem leitenden, kompressiven Material bedeckt; und eine zweite Schicht aus einem leitenden, kompressiven Material, die im Wesentlichen den zweiten MIM-Kondensator-Stapel bedeckt.
  4. Siliziumchip nach Anspruch 1, des Weiteren mit einer kompressiven Passivierungsoxidschicht, die im Wesentlichen eine obere Fläche der Vielzahl von mit Gräben versehenen MIM-Kondensatoren bedeckt.
  5. Siliziumchip nach Anspruch 1, des Weiteren mit einer Zugmaterialschicht auf der Unterseite.
  6. Siliziumchip nach Anspruch 1, wobei der Siliziumchip Teil eines Silizium-Wafers ist.
  7. Siliziumchip nach Anspruch 1, des Weiteren mit einer dritten Schicht aus einem leitenden, kompressiven Material zwischen der Oberseite und dem ersten MIM-Kondensator-Stapel.
  8. Siliziumchip nach Anspruch 1, wobei der erste MIM-Kondensator-Stapel eine erste Hi-k-Schicht zwischen einer ersten TIN-Schicht und einer zweiten TiN-Schicht aufweist.
  9. Siliziumchip nach Anspruch 1, wobei die erste Schicht aus einem leitenden, kompressiven Material Poly-SixGe1-x aufweist.
  10. Silizium-Wafer mit einem ungeschnittenen Siliziumchipabschnitt, wobei der ungeschnittene Siliziumchipabschnitt eine Anordnung von tiefen Gräben aufweist; wobei die Anordnung von tiefen Gräben einen Tiefgraben-MIM-Kondensator definiert, der Folgendes aufweist: ein Siliziumsubstrat, das eine obere Fläche aufweist, die einen Graben darin definiert; eine erste MIM-Stapel-Schicht, die auf der oberen Fläche aufgelegt ist; und eine erste Schicht aus einem leitenden, kompressiven Material, die auf der ersten MIM-Stapel-Schicht aufgelegt ist.
  11. Silizium-Wafer nach Anspruch 10, wobei der Tiefgraben-MIM-Kondensator des Weiteren Folgendes aufweist: eine zweite MIM-Stapel-Schicht, die auf der ersten Schicht aus einem leitenden, kompressiven Material aufgelegt ist; und eine zweite Schicht aus einem leitenden, kompressiven Material, die auf der zweiten MIM-Stapel-Schicht aufgelegt ist.
  12. Silizium-Wafer nach Anspruch 11, wobei die zweite Schicht aus einem leitenden, kompressiven Material den Graben im Wesentlichen füllt.
  13. Silizium-Wafer nach Anspruch 12, wobei eine Passivierungsoxidschicht über der zweiten leitenden, kompressiven Schicht aufgelegt ist.
  14. Silizium-Wafer nach Anspruch 10, des Weiteren mit einer dritten Schicht aus einem leitenden, kompressiven Material, die über der oberen Fläche zwischen der oberen Fläche und der ersten MIM-Stapel-Schicht aufgelegt ist.
  15. Silizium-Wafer nach Anspruch 10, wobei die erste MIM-Stapel-Schicht eine erste TiN-Schicht und eine zweite TiN-Schicht mit einer Hi-k-Schicht zwischen diesen aufweist.
  16. Silizium-Wafer nach Anspruch 10, wobei die erste leitende, kompressive Schicht Poly-SixGe1-x aufweist, wobei 0,2 ≤ x ≤ 0,85 ist.
  17. Siliziumchip mit: einem MIM-Kondensator mit tiefgeätzter Struktur, der Folgendes aufweist: eine Siliziumsubstratschicht, die eine Unterseite und eine Oberseite hat, wobei ein Abschnitt der Oberseite eine Vielzahl von tiefgeätzten Strukturen mit hohem Aspektverhältnis definiert, wobei das hohe Aspektverhältnis von etwa 20:1 bis etwa 120:1 reicht; einen ersten MIM-Kondensator-Stapel, der den Abschnitt der Oberseite bedeckt; und eine erste Schicht aus einem leitenden, kompressiven Material, die im Wesentlichen den ersten MIM-Kondensator-Stapel bedeckt.
  18. Siliziumchip nach Anspruch 17, wobei die erste Schicht aus einem leitenden, kompressiven Material die Vielzahl von tiefgeätzten Strukturen mit einem hohen Aspektverhältnis füllt.
  19. Siliziumchip nach Anspruch 17, wobei der MIM-Kondensator mit der tiefgeätzten Struktur des Weiteren Folgendes aufweist: einen zweiten MIM-Kondensator-Stapel, der wenigstens einen Abschnitt der ersten Schicht aus einem leitenden, kompressiven Material bedeckt; und eine zweite Schicht aus einem leitenden, kompressiven Material, die im Wesentlichen den zweiten MIM-Kondensator-Stapel bedeckt.
DE102012003118.1A 2011-02-17 2012-02-16 Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen Active DE102012003118B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/029,317 US8487405B2 (en) 2011-02-17 2011-02-17 Deep trench capacitor with conformally-deposited conductive layers having compressive stress
US13/029,317 2011-02-17

Publications (2)

Publication Number Publication Date
DE102012003118A1 true DE102012003118A1 (de) 2012-08-23
DE102012003118B4 DE102012003118B4 (de) 2022-06-15

Family

ID=46605118

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012003118.1A Active DE102012003118B4 (de) 2011-02-17 2012-02-16 Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen

Country Status (3)

Country Link
US (2) US8487405B2 (de)
CN (1) CN102709311B (de)
DE (1) DE102012003118B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4184537A1 (de) * 2021-11-18 2023-05-24 Murata Manufacturing Co., Ltd. Elektrische vorrichtung mit gestapelten kapazitiven strukturen mit von unten nach oben und von oben nach unten verbundenen elektroden

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9608130B2 (en) * 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
DE102013008858B4 (de) * 2012-05-24 2022-07-14 Infineon Technologies Ag Kapazitätsstruktur
US9337182B2 (en) * 2012-12-28 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method to integrate different function devices fabricated by different process technologies
US9882075B2 (en) 2013-03-15 2018-01-30 Maxim Integrated Products, Inc. Light sensor with vertical diode junctions
US9184041B2 (en) 2013-06-25 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate warp
US9209190B2 (en) * 2013-06-25 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor
US20150021773A1 (en) * 2013-07-22 2015-01-22 Conversant Intellectual Property Management Inc. Through Semiconductor via Structure with Reduced Stress Proximity Effect
DE102014200869B4 (de) 2013-11-22 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
US9502493B2 (en) * 2014-02-26 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step method of forming a metal film
US9299766B2 (en) * 2014-04-01 2016-03-29 International Business Machines Corporation DT capacitor with silicide outer electrode and/or compressive stress layer, and related methods
WO2015191641A1 (en) 2014-06-10 2015-12-17 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
CN105575801A (zh) * 2014-10-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 深沟槽电容器件的制作方法
DE102014223904A1 (de) 2014-11-24 2016-05-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kondensator und Verfahren zum Herstellen desselben
US10312026B2 (en) 2015-06-09 2019-06-04 Smart Hybird Systems Incorporated High energy density capacitor with high aspect micrometer structures and a giant colossal dielectric material
DE102015217202A1 (de) * 2015-09-09 2017-03-09 Robert Bosch Gmbh Grabenkondensator und Verfahren zur Herstellung eines Grabenkondensators
CN108028245A (zh) * 2015-09-23 2018-05-11 南洋理工大学 半导体器件及形成其的方法
CN105390475A (zh) * 2015-10-20 2016-03-09 北京大学 一种衬底内部的电容集成结构及其制造方法
EP3174094B1 (de) * 2015-11-25 2018-09-26 IMEC vzw Integrierte schaltung mit einen metall-isolator-metall kondensator und herstellungsverfahren dafür
TWI709248B (zh) 2015-12-10 2020-11-01 聯華電子股份有限公司 電容及其製作方法
US10084035B2 (en) * 2015-12-30 2018-09-25 Teledyne Scientific & Imaging, Llc Vertical capacitor contact arrangement
US10164005B2 (en) * 2016-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Deep trench capacitor with a filled trench and a doped region serving as a capacitor electrode
CN105957902A (zh) * 2016-07-20 2016-09-21 无锡宏纳科技有限公司 电容数值更大的深沟槽硅电容的制作方法
US10049890B2 (en) * 2016-09-09 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US9722015B1 (en) * 2016-10-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Capacitor structure and method for manufacturing the same
TWI766072B (zh) 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
CN109427579B (zh) * 2017-08-31 2021-02-26 长鑫存储技术有限公司 高深宽比结构的制备方法及结构
EP3680934A1 (de) * 2019-01-08 2020-07-15 Murata Manufacturing Co., Ltd. Rc-architekturen und verfahren zur herstellung davon
FR3093592B1 (fr) * 2019-03-04 2021-05-07 St Microelectronics Tours Sas Circuit intégré comportant un condensateur tridimensionnel
CN110071128A (zh) * 2019-03-08 2019-07-30 天津大学 一种高灵敏度大动态范围的像素结构
CN112136211A (zh) * 2019-04-24 2020-12-25 深圳市汇顶科技股份有限公司 电容器及其制备方法
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
CN112449725B (zh) * 2019-07-03 2023-01-20 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN110473861B (zh) * 2019-08-01 2021-04-09 福建省福联集成电路有限公司 一种环柱电容结构及制作方法
CN113809079B (zh) * 2020-06-12 2023-06-30 长鑫存储技术有限公司 半导体结构及其制备方法
US11721773B2 (en) * 2020-07-03 2023-08-08 Stmicroelectronics (Rousset) Sas Integrated circuit including a capacitive element and corresponding manufacturing method
US11488957B1 (en) * 2021-04-27 2022-11-01 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
WO2022266995A1 (en) * 2021-06-25 2022-12-29 Texas Instruments Incorporated Multi-layer polysilicon stack for semiconductor devices
US11621318B2 (en) 2021-06-25 2023-04-04 Nanya Technology Corporation Capacitor, semiconductor device, and method for preparing capacitor
TWI789938B (zh) * 2021-10-05 2023-01-11 力晶積成電子製造股份有限公司 電容器結構及其製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4428195C1 (de) 1994-08-09 1995-04-20 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
DE19701935C1 (de) 1997-01-21 1997-12-11 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators
US6960365B2 (en) 2002-01-25 2005-11-01 Infineon Technologies Ag Vertical MIMCap manufacturing method
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
CN1484295A (zh) * 2002-09-18 2004-03-24 上海宏力半导体制造有限公司 混合模拟组件的沟渠式电容器的制造方法
JP4975974B2 (ja) * 2005-03-18 2012-07-11 ラピスセミコンダクタ株式会社 Sosウェハおよびその製造方法
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法
FR2884649B1 (fr) * 2005-04-19 2007-07-20 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant un condensateur avec une electrode en cuivre
US7732274B2 (en) 2007-05-23 2010-06-08 Freescale Semiconductor, Inc. High voltage deep trench capacitor
DE102008001369B4 (de) 2008-04-24 2019-07-18 Robert Bosch Gmbh Verfahren zur Herstellung eines Bauelements und Bauelement
CN101819922A (zh) * 2009-02-27 2010-09-01 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4184537A1 (de) * 2021-11-18 2023-05-24 Murata Manufacturing Co., Ltd. Elektrische vorrichtung mit gestapelten kapazitiven strukturen mit von unten nach oben und von oben nach unten verbundenen elektroden

Also Published As

Publication number Publication date
CN102709311B (zh) 2016-11-02
US8487405B2 (en) 2013-07-16
CN102709311A (zh) 2012-10-03
DE102012003118B4 (de) 2022-06-15
US20120211865A1 (en) 2012-08-23
US8963287B1 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
DE102012003118B4 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE112018004626B4 (de) Verfahren zur herstellung von nanoblatttransistoren
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102015213529B4 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
DE102012220825B4 (de) Verbesserung des polysilicium/metall- kontaktwiderstands in einem tiefen graben
DE102017115340A1 (de) Halbleiter-bauelement und herstellungsverfahren dafür
DE112012001220T5 (de) Lokale, zu einer Gate-Struktur selbstjustierte Zwischenverbindungsstruktur
DE102018107387B4 (de) Metall-isolator-metall-kondensatorstruktur mit hoher kapazität und verfahren zu deren herstellung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102020101253B4 (de) Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators
DE102018110185A1 (de) Speichervorrichtung und Herstellung dergleichen
DE102019003223A1 (de) Elektrische Speichervorrichtung mit negativer Kapazität
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE112016003929B9 (de) Verfahren zum Herstellen eines ferroelektrischen Direktzugriffsspeichers auf vorstrukturierter Bodenelektrode und Oxidationsbarriere
DE102013101733B4 (de) Grabenkondensatoren und Verfahren zu deren Ausbildung
DE102019109980A1 (de) Verfahren und vorrichtung zum herstellen von metall-gate-elektroden für transistoren
DE102013100025B4 (de) Halbleiterbauelement mit darin integriertem Kondensator und Verfahren zu seiner Herstellung
DE102022102950A1 (de) Zugriffstransistoren mit u-förmigem kanal und verfahren zu deren herstellung
DE102021112077A1 (de) Floating-gate-vorrichtungen in hochspannungsanwendungen
DE102020127831A1 (de) Speicherarray-gatestrukturen
DE102021116207B4 (de) Hohlraum in Metallverschaltungsstruktur und Verfahren zum Herstellen einer solchen Struktur
DE112010004534T5 (de) Transistor mit body-kontakt und verringerter parasitärer kapazität
DE102023101180A1 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MAXIM INTEGRATED PRODUCTS, INC., US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, US

Effective date: 20120914

Owner name: MAXIM INTEGRATED PRODUCTS, INC., SAN JOSE, US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, CALIF., US

Effective date: 20120914

R082 Change of representative

Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE

Effective date: 20120914

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

Effective date: 20120914

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final