DE102013100025B4

DE102013100025B4 - Halbleiterbauelement mit darin integriertem Kondensator und Verfahren zu seiner Herstellung

Info

Publication number: DE102013100025B4
Application number: DE102013100025.8A
Authority: DE
Inventors: Khanh Tran; Joseph P. Ellul; Anuranjan Srivastava; Kiyoko Ikeuchi; Scott Wilson Barry
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2012-01-06
Filing date: 2013-01-03
Publication date: 2022-02-17
Anticipated expiration: 2033-01-04
Also published as: DE102013100025A1

Abstract

Halbleiterbauelement, umfassend:ein Substrat (102, 302) mit Dotierstoff eines ersten Leitfähigkeitstyps;eine Vielzahl von Gräben (104, 308), die in dem Substrat (102, 302) ausgebildet ist;einen nahegelegen zu der Vielzahl von Gräben (104, 308) angeordneten Diffusionsbereich (106, 312), wobei der Diffusionsbereich (106, 312) Dotierstoff eines zweiten Leitfähigkeitstyps aufweist;einen in jedem Graben (104, 308) aus der Vielzahl von Gräben (104, 308) ausgebildeten Metall-Isolator-Metall-(MIM-)Kondensator (108, 320) undwobei der Diffusionsbereich (106, 312) zu der Vielzahl von Gräben (104, 308) selbst-ausgerichtet ist.

Description

Hintergrund
Kondensatoren sind passive Speicherelemente, die in verschiedenen integrierten Schaltungen verwendet werden. Zum Beispiel können Kondensatoren zum Speichern von Ladung, zum Sperren von Gleichstrom, zum Sperren von Störungen, zur DC-DC-Wandlung, zur AC-AC-Wandlung, zum Filtern und so weiter benutzt werden.
Aus der WO 2008 / 139 392 A2 ist ein DC zu DC Konverter offenbart, der eine konfigurierbare Graben-Multikondensatoranordnung mit einer Vielzahl von Gräben in einem Halbleitersubstrat aufweist, nahe der Vielzahl von Gräben ist ein Diffusionsbereich angeordnet, wobei der Diffusionsbereich Dotierstoff eines zweiten Leitfähigkeitstyps aufweist. In jedem Graben aus der Vielzahl von Gräben ist ein Metall-Isolator-Metall-(MIM-)Kondensator ausgebildet.
Die US 7 388 244 B2 beschreibt ein Halbleiterbauelement mit einem Substrat mit Dotierstoff eines ersten Leitfähigkeitstyps, einer Vielzahl von Gräben, die in dem Substrat ausgebildet sind und einen nahegelegen zu den Transistoren der Vielzahl von Gräben angeordneten Diffusionsbereich, wobei der Diffusionsbereich Dotierstoff eines zweiten Leitfähigkeitstyps aufweist. Source/Drain eines FET sind mit einem Dotierstoff eines anderen Leitfähigkeitstyps dotiert als der Kanalbereich. In jedem Graben aus der Vielzahl von Gräben ist ein Metall-Isolator-Metall-(MIM-) Kondensator ausgebildet.
In US 2006 / 0 255 427 A1 ist ein Kondensator offenbart, in dem aufeinanderfolgend eine erste Elektrode in Form einer Schicht, eine dielektrische Schicht und eine zweite Elektrode in Form einer zweiten Schicht aufgebracht wird.
Aus der US 2010 / 0 181 645 A1 ist es bekannt, Grabenkondensatoren so auszuführen, dass die Gräben mit leitfähigem Material gefüllt und abgedichtet werden. Auf diese Weise schafft man eine geschlossene Oberfläche für den Kontakt mit einer Lotkugel.
Zusammenfassung
Es sind Halbleiterbauelemente beschrieben, die einen darin integrierten Kondensator enthalten. In einer Ausführungsform enthalten die Halbleiterbauelemente ein Substrat, das einen Dotierstoff eines ersten Leitfähigkeitstyps enthält. Gräben sind in dem Substrat ausgebildet, und ein Diffusionsbereich mit Dotierstoff eines zweiten Leitfähigkeitstyps ist nahegelegen zu den Gräben ausgebildet. Ein Metall-Isolator-Metall-(MIM-)Kondensator ist in den Gräben und zumindest teilweise über dem Substrat ausgebildet. Der Metall-Isolator-Metall-Kondensator enthält mindestens eine erste Elektrode, eine zweite Elektrode und ein zwischen der ersten und der zweiten Elektrode ausgebildetes dielektrisches Material.
Diese Zusammenfassung ist vorgesehen, um eine Auswahl von Konzepten in vereinfachter Form vorzustellen, die im Folgenden in der genauen Beschreibung näher beschrieben sind. Diese Zusammenfassung hat nicht die Absicht, entscheidende Eigenschaften oder wesentliche Besonderheiten des beanspruchten Gegenstandes der Erfindung festzulegen, noch ist beabsichtigt, dass sie als Hilfe zur Bestimmung des Umfangs des beanspruchten Gegenstandes verwendet wird.
Figurenliste
Die genaue Beschreibung erfolgt unter Bezugnahme auf die begleitenden Figuren. Die Verwendung derselben Bezugsnummern an verschiedenen Stellen in der Beschreibung und den Figuren kann auf ähnliche oder identische Elemente hinweisen.

1A ist eine schematische Teil-Schnittansicht, die eine Ausführungsform eines Halbleiterbauelements gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung darstellt, wobei der Halbleiterwafer einen darin integrierten Kondensator enthält.
1B ist eine schematische Teil-Schnittansicht, die eine weitere Ausführungsform eines Halbleiterbauelements gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Offenbarung darstellt, wobei der Kondensator in einer doppelten Kondensatorgestaltung ausgeführt ist.
2 ist ein Flussdiagramm, das ein Verfahren in einer beispielhaften Ausführungsform zum Herstellen von Halbleiterbauelementen mit einem darin integrierten Kondensator darstellt, wie etwa den in den 1A und 1B gezeigten Bauelementen.
Die 3A bis 3E sind schematische Teil-Schnittansichten, die die Herstellung eines Halbleiterbauelements, wie etwa des in der 1A gezeigten Bauelements, gemäß dem in 2 gezeigten Verfahren darstellen.

Genaue Beschreibung
Übersicht
Kondensatorwerte sind direkt proportional zur Fläche des Kondensators. Somit können Kondensatoren mit hohen Werten (z.B. Kondensatoren mit Werten im Nanofarad-[nF-] und Mikrofarad-[µF-]Bereich) ein bedeutendes Ausmaß an Platz auf dem Chip benötigen, wenn sie auf einem Chip integriert werden. Stattdessen können Kondensatoren auf Leiterplatten oder dergleichen integriert sein. Da die Bauelemente jedoch kompakter werden, wird Leiterplattenplatz beschränkt.
Daher sind Techniken beschrieben, um Halbleiterbauelemente mit einem darin integrierten Metall-Isolator-Metall-Kondensator auszubilden. In einer Ausführungsform enthalten die Halbleiterbauelemente ein Substrat, das einen Dotierstoff eines ersten Leitfähigkeitstyps enthält. Zum Beispiel kann das Substrat ein (P--)-Substrat sein. Eine Vielzahl von Gräben ist in dem Substrat ausgebildet. Die Gräben können ein Aspektverhältnis im Bereich von ungefähr fünfzig zu eins (50:1) bis ungefähr einhundertfünfzig zu eins (150:1) aufweisen. Die Halbleiterbauelemente enthalten auch einen nahegelegen zu den Gräben ausgebildeten Diffusionsbereich mit Dotierstoff eines zweiten Leitfähigkeitstyps. Zum Beispiel kann der Diffusionsbereich mit (N+)-Dotierstoffen dotiert sein. Ein Kondensator ist in den Gräben und zumindest teilweise über dem Substrat ausgebildet. Der Kondensator enthält mindestens eine erste Elektrode, eine zweite Elektrode und ein zwischen der ersten und der zweiten Elektrode ausgebildetes dielektrisches Material. In einer Ausführungsform kann der Kondensator als einfacher Metall-Isolator-Metall-(MIM-)Kondensator ausgeführt sein. In einer weiteren Ausführungsform kann der Kondensator als doppelter MIM-Kondensator ausgeführt sein. Das hier beschriebene Halbleiterbauelement kann die Integration auf dem Chip von Kondensatoren mit Kapazitätsdichten im Bereich von ungefähr dreihundert Femtofarad pro Quadratmikrometer (300 fF/µm²) bis ungefähr zweitausend Femtofarad pro Quadratmikrometer (2000 fF/µm²) ermöglichen.
In der folgenden Beschreibung ist als Erstes ein beispielhaftes Halbleiterbauelement beschrieben. Dann sind beispielhafte Verfahren beschrieben, die verwendet werden können, um das beispielhafte Halbleiterbauelement herzustellen.
Beispielhafte Ausführungsformen
Die 1A und 1B stellen ein beispielhaftes Halbleiterbauelement 100 gemäß beispielhaften Ausführungsformen der vorliegenden Offenbarung dar. Wie gezeigt, enthält das Halbleiterbauelement 100 ein Substrat 102. Das Substrat 102 umfasst ein Grundmaterial, das verwendet ist, eine oder mehrere integrierte Schaltungsbauelemente mit verschiedenen Halbleiterfertigungstechniken, wie etwa Photolithographie, Ionenimplantation, Abscheiden, Ätzen und so weiter auszubilden. In einer oder mehreren Ausführungsformen umfasst das Substrat 102 einen Teil eines Siliziumwafers, der in einer Vielzahl von Weisen eingerichtet sein kann. Zum Beispiel kann das Substrat 102 einen Teil eines n-Typ-Siliziumwafers oder einen Teil eines p-Typ-Siliziumwafers umfassen. In einer Ausführungsform kann das Substrat 102 Elemente der Gruppe V (z.B. Phosphor, Arsen, Antimon usw.) umfassen, die geeignet sind, n-Typ-Ladungsträgerelemente zu liefern. In einer weiteren Ausführungsform kann das Substrat 102 Elemente der Gruppe IIIA (z.B. Bor usw.) umfassen, die geeignet sind, p-Typ-Ladungsträgerelemente zu liefern. In einer besonderen Ausführungsform enthält das Substrat 102 einen (P--)-Bereich 103. Jedoch ist in Betracht gezogen, dass andere leitfähige Typen verwendet werden können (z.B. ein [P-]-Bereich usw.).
Das Substrat 102 enthält eine Vielzahl von darin ausgebildeten Gräben 104. In Ausführungsformen können die Gräben 104 längliche Gräben sein. Die Gräben 104 weisen eine Tiefe von ungefähr zwanzig Mikrometern (20 µm) oder mehr auf. Zum Beispiel kann die Tiefe der Gräben 104 ungefähr vierzig Mikrometer (40 µm) betragen. In einer besonderen Ausführungsform kann die Breite jedes Grabens 104 ungefähr fünfhundert Nanometer (500 nm) oder weniger betragen, und die Tiefe jedes Grabens 104 kann ungefähr dreißig Mikrometer (30 µm) betragen. Der Abstand der Gräben 104 kann ungefähr achthundert Nanometer (800 nm) betragen, oder weniger in einigen Anordnungen. Die Länge der Gräben kann zwei Mikrometer (2 µm) bis zwanzig Mikrometer (20 µm) betragen. In einer oder mehreren Ausführungsformen können die Gräben 104 ein Aspektverhältnis von ungefähr fünfzig zu eins (50:1) bis ungefähr einhundertfünfzig zu eins (150:1) aufweisen. In einer weiteren Ausführungsform kann das Aspektverhältnis im Bereich von ungefähr fünfundsiebzig zu eins (75:1) bis ungefähr einhundertfünfundzwanzig zu eins (125:1) liegen. In noch einer weiteren Ausführungsform kann das Aspektverhältnis im Bereich von ungefähr einhundertfünfundzwanzig zu eins (125:1) bis ungefähr einhundertfünfzig zu eins (150:1) liegen. Die Gräben 104 dienen dazu, zu ermöglichen, dass darin ein Kondensator mit einer Kapazitätsdichte von bis zu ungefähr zweitausend Femtofarad pro Quadratmikrometer (2000 fF/µm²) ausgebildet wird, wie hier beschrieben. In einer Ausführungsform ermöglichen die Gräben 104, dass ein anschließender (N+)-Diffusionsbereich 106 nahegelegen zu den Gräben 104 ausgebildet wird. Der (N+)-Diffusionsbereich 106 ist über dem (P-)-Bereich 103 des Substrats 102 angeordnet (siehe 1A und 1B).
Wie in den 1A und 1B gezeigt, enthält das Halbleiterbauelement 100 einen in den Gräben 104 ausgebildeten Kondensator 108. In Ausführungsformen ist der Kondensator 108 ein einfacher Metall-Isolator-Metall-(MIM-)Kondensator (1A) oder ein doppelter MIM-Kondensator (1B). Zum Beispiel enthält der einfache MIM-Kondensator (z.B. der in 1A gezeigte Kondensator 108) eine erste Elektrode 110, eine zweite Elektrode 112 und eine Dielektrikumsschicht 114, die zwischen der ersten und der zweiten Elektrode 110, 112 angeordnet ist. Die erste und die zweite Elektrode 110, 112 umfassen ein leitfähiges Material, wie etwa Titannitrid (TiN), dotiertes Polysilizium oder dergleichen. Die Dielektrikumsschicht 114 kann aus isolierenden Materialien bestehen, wie etwa Siliziumdioxid (SiO₂), Silizumnitrid (SiN), Silizumoxynitrid (SiON) oder dergleichen, sowie Klassen von Materialien mit hohem k, wie etwa Zirkondioxid (ZrO₂), Erbiumdioxid (ErO₂), Hafniumdioxid (HfO₂), Aluminiumoxid (Al₂O₃) oder dergleichen. Die Dielektrikumsschicht 114 kann ein kombinierter Mehrschichtstapel der obigen dielektrischen Materialien sein. In einer oder mehreren Ausführungsformen umfasst die Dielektrikumsschicht 114 ein Material mit hohem k, wie etwa alternierende Schichten von Hafniumdioxid (HfO₂) und Aluminiumoxid (Al₂O₃) oder dergleichen. Das Verhältnis von HfO₂ zu Al₂O₃ kann so gewählt sein, dass gewünschte Dielektrizitätskonstante und elektrischer Durchschlag erzielt werden. Der (N+)-Diffusionsbereich 106 sieht einen Nebenschlusspfad niedrigen Widerstands über den Kondensator 108 für die erste Elektrode 110 vor und kann auch dazu dienen, den Kondensator 108 von anderen, in dem Substrat 102 ausgebildeten Bestandteilen (z.B. Kondensatoren, integrierten Schaltungen usw.) elektrisch zu trennen.
Der doppelte MIM-Kondensator (z.B. der in 1B gezeigte Kondensator 108) enthält eine erste Elektrode 116, eine zweite Elektrode 118 und eine dritte Elektrode 120. Der doppelte MIM-Kondensator enthält auch eine erste Dielektrikumsschicht 122, die zwischen der ersten Elektrode 116 und der zweiten Elektrode 118 angeordnet ist, sowie eine zweite Dielektrikumsschicht 124, die zwischen der zweiten Elektrode 118 und der dritten Elektrode 120 angeordnet ist. Die Elektroden 116, 118, 120 umfassen ein leitfähiges Material (z.B. ein TiN-Material, dotiertes Polysilizium oder dergleichen), und die Dielektrikumsschichten 122, 124 umfassen ein Material mit hohem k (z.B. ZrO₂, ErO₂, HfO₂, Al₂O₃ usw. oder einen kombinierten mehrschichtigen Stapel davon). Wie oben beschrieben, verwendet eine Ausführungsform alternierende Schichten von HfO₂ und Al₂O₃, wobei das Verhältnis von HfO₂ zu Al₂O₃ für gewünschte Dielektrizitätskonstante und elektrischen Durchschlag maßgeschneidert ist. Zum Beispiel kann ein Verhältnis von HfO₂ zu Al₂O₃ im Bereich von mindestens ungefähr anderthalb bis mindestens ungefähr zweieinhalb (1,5 bis 2,5) liegen. In einer Ausführungsform können die zweite Elektrode 112 des einfachen MIM-Kondensators oder die zweite Elektrode 118 und die dritte Elektrode 120 des doppelten MIM-Kondensators weiter eine zusätzliche leitfähige Schicht enthalten, um die Dicke der jeweiligen Elektrode 112, 118, 120 zu verstärken. Außerdem kann die leitfähige Schicht mechanisch spannungsarm sein und dient dazu, die Gräben nach dem Ausbilden des Kondensators auszufüllen und abzudichten. Die leitfähige Schicht kann eine dotierte Polysiliziumschicht, eine dotierte Polysilizium-Oxid-Amorphsiliziumschicht, eine dotierte Silizium-Germaniumschicht oder dergleichen umfassen.
Das Bauelement 100 kann Spalte 126 enthalten, die eingerichtet sind, geringere Beanspruchung für den Kondensator 108 zu ermöglichen (z.B. Beanspruchungsmanagement zu ermöglichen). In einer Ausführungsform umschließt die zweite Elektrode 112 der einzelnen MIM-Kondensatoranordnung einen oder mehrere Spalte 126. In einer weiteren Ausführungsform umschließt die dritte Elektrode 120 der doppelten MIM-Kondensatoranordnung einen oder mehrere Spalte 126. Die Spalte 126 ermöglichen den jeweiligen Elektroden 112, 120, sich während verschiedener Herstellungs- und Betriebszyklen (z.B. thermischer Wechselbeanspruchung usw.) auszudehnen und/oder zusammenzuziehen. Die Spalte 126 können während des Abscheidens der jeweiligen Elektroden 112, 120 festgelegt werden.
Das Halbleiterbauelement 100 enthält auch leitfähige Schichten 128, die über einer ersten Fläche 129 des Substrats 102 angeordnet ist. Die leitfähigen Schichten 128 dienen dazu, elektrische Verbindung zwischen dem Kondensator 108 und anderen Bestandteilen herzustellen, die zu dem Bauelement 100 gehören (z.B. integrierte Schaltungen, integrierte Schaltungsbauelemente usw.). Die leitfähigen Schichten 128 können eine oder mehrere geeignete obere Metallschichten umfassen (z.B. eine Metallschicht 1, eine Metallschicht 2, eine Metallschicht 3 usw.). In einer Ausführungsform kann die leitfähige Schicht 128 Aluminium, Kupfer, Gold oder dergleichen sein. Das Ausbilden der leitfähigen Schicht 128 kann durch Abscheiden/Maskieren/Ätzen oder durch Ätzen/Auffüllen/chemisch-mechanisches Polieren (z.B. eine Damasziertechnik) erfolgen, je nachdem, was für das gewählte Leitermaterial geeignet ist. Die leitfähigen Schichten 128 können mit den Elektroden des Kondensators 108 über eine oder mehrere Durchkontaktierungen 130 verbunden sein. Zum Beispiel enthält die einfache MIM-Kondensatoranordnung, wie in 1A gezeigt, eine leitfähige Schicht 128A, die mit der ersten Elektrode 110 über eine erste Durchkontaktierung 130A verbunden ist, und eine leitfähige Schicht 128B ist mit der zweiten Elektrode 112 über eine zweite Durchkontaktierung 130B verbunden. In einem weiteren Beispiel enthält die doppelte MIM-Kondensatoranordnung, wie in 1B gezeigt, eine leitfähige Schicht 128A, die mit der ersten Elektrode 116 über eine erste Durchkontaktierung 130A verbunden ist, eine leitfähige Schicht 128C ist mit der zweiten Elektrode 118 über eine zweite Durchkontaktierung 130C verbunden, und eine leitfähige Schicht 128B ist mit der dritten Elektrode 120 über eine dritte Durchkontaktierung 130B verbunden.
Das Bauelement 100 enthält auch eine Isolationsschicht 132, die zwischen den Gräben 104 und der leitfähigen Schicht 128 angeordnet ist. Die Isolationsschicht 132 kann Benzocyclobutenpolymer (BCB), Polyimid (PI), Polybenzoxazol (PBO), Siliziumdioxid (SiO₂) und so weiter umfassen. Wie gezeigt, erstrecken sich die Durchkontaktierungen 130 zumindest im Wesentlichen durch die Isolationsschicht 132, um eine elektrische Verbindung zwischen den leitfähigen Schichten 128 und den verschiedenen Elektroden des Kondensators 108 herzustellen. Eine Schicht aus Siliziumnitrid (SiN), Siliziumoxinitrid (SiON) oder ähnlichem Material kann als Ätzstopp über Elektrodenbereichen verwendet werden, um das Ätzen von Durchkontaktierungen zu ermöglichen. Durchkontaktierungen 130 können aus Zapfen aus TiN- und Wolframmaterial bestehen oder können Öffnungen für Leiter 128 sein, um verschiedene Elektroden des Kondensators 108 direkt zu kontaktieren.
Wie in den 1A und 1B gezeigt, enthält das Halbleiterbauelement 100 eine Passivierungsschicht 134, die über den leitfähigen Schichten 128 und der Isolationsschicht 132 angeordnet ist. In einer Ausführungsform kann die Passivierungsschicht 134 ein Stapel von Oxid-/Nitridmaterial (SiO₂/SiN) oder dergleichen sein.
Das Halbleiterbauelement 100 kann auch einen oder mehrere Trennbereiche 136 enthalten. Die Trennbereiche 136 sind (P+)-dotierte Bereiche, die Feldinversion des parasitären Feld-MOS-Transistors verhindern, der durch die leitfähige Schicht 128 über der Isolationsschicht 132 über dem (P--)-Substrat 102 erzeugt wird, um die elektrische Trennung des Kondensators 108 von anderen Bestandteilen (z.B. Kondensatoren, integrierten Schaltungen usw.) zu unterstützen, die in dem Substrat 102 ausgebildet sind. In einer weiteren Ausführungsform kann, wie in 1A gezeigt, um ein Anlegen von Spannung an das (P--)-Substrat 102 von der Vorderseite des Bauelements herzu ermöglichen, der (P+)-dotierte Bereich 136 einen Kontakt niedrigen Widerstands zum Verbinden des (P--)-Substrats 102 mit der leitfähigen Schicht 128D über die Durchkontaktierung 130D vorsehen. Es ist in Betracht gezogen, dass das in 1B gezeigte Halbleiterbauelement 100 auch ebenso ein Anlegen von Spannung an das (P--)-Substrat 102 von der Bauelement-Vorderseite verwenden kann.
Beispielhafte Herstellungsverfahren
2 stellt ein beispielhaftes Verfahren 200 dar, das Halbleiter-Fertigungstechniken zum Fertigen von Halbleiterbauelementen verwendet, die einen darin integrierten Kondensator aufweisen, wie etwa das in den 1A und 1B gezeigte Bauelement 100. Die 3A bis 3E stellen das Ausbilden von beispielhaften Halbleiterbauelementen 300 in einem beispielhaften Halbleiterwafer 302 dar. Wie in 2 dargestellt, wird eine Hartmaskenschicht über einem Halbleiterwafer ausgebildet (Block 202). In einer Ausführungsform enthält der Wafer 302, wie in 3A gezeigt, ein Dotiermaterial eines ersten Leitfähigkeitstyps. Zum Beispiel ist der Wafer 302 ein (P--)-Halbleiterwafer. (Z.B. ist der Wafer [P--]-dotiert oder dergleichen.) Eine Hartmaskenschicht 304 wird über einer Fläche 306 des Wafers 302 ausgebildet (z.B. abgeschieden). In einer Ausführungsform kann die Dicke der Hartmaskenschicht 304 im Bereich von ungefähr zwei Mikrometern (2 µm) bis ungefähr sechs Mikrometern (6 µm) liegen. Die Hartmaskenschicht 304 kann eine Oxidschicht oder dergleichen sein. Es ist in Betracht gezogen, dass der Wafertyp so gewählt sein kann, dass er eine Diode von N++ nach P-- zum Substrat mit einer niedrigen parasitären Kapazität verwendet.
Eine Vielzahl von Gräben wird in dem Halbleiterwafer ausgebildet (Block 204). Geeignete i-Linien- oder Tief-Ultraviolett-Lithographietechniken können benutzt werden, um die Vielzahl von Gräben 308 auszubilden (siehe 3B). Zum Beispiel kann die Hartmaskenschicht 304 ein Muster erhalten (z.B. Abscheiden eines Fotolacks über der Hartmaskenschicht und Einbringen eines Musters in den Fotolack) und geätzt werden (z.B. mit einer Tiefenätztechnik mit reaktiven Ionen), um die Gräben 308 auszubilden. Die Dicke der Hartmaskenschicht 304 unterstützt bei der Ermöglichung des Ausbildens von Gräben 308 mit einer Tiefe im Bereich von ungefähr zwanzig Mikrometern (20 µm) bis ungefähr vierzig Mikrometern (40 µm). In einer besonderen Ausführungsform kann eine geeignete Bosch-Ätztechnik verwendet werden, um den Wafer 302 zu ätzen, um die Gräben 308 auszubilden.
Sobald die Gräben ausgebildet sind, wird ein (N+)-Diffusionsbereich nahegelegen zu den Gräben ausgebildet (Block 206). Wie in 3C gezeigt, werden die Graben-Seitenwände 310 einer Diffusionsabscheidung unterworfen, um einen Diffusionsbereich 312 mit Dotierstoff eines zweiten Leitfähigkeitstyps auszubilden. Zum Beispiel ist der Diffusionsbereich 312 ein (N+)-Diffusionsbereich 312 nahegelegen (z.B. benachbart) zu den Gräben 308. In einer Ausführungsform wird die (N+)-Diffusionsabscheidung vor dem Entfernen der Hartmaskenschicht 304 durchgeführt, um zu ermöglichen, dass sich der (N+)-Diffusionsbereich 312 bezüglich der Gräben 308 selbst ausrichtet. Der (N+)-Diffusionsbereich 312 kann auch Blocktrennung Kondensator zu Kondensator vorsehen. In einer Ausführungsform ist die (N+)-Diffusions-Dotierungskonzentration größer als 1×10¹⁹ Atome pro Quadratzentimeter, um einen niedrigeren äquivalenten Reihenverlustwiderstand zu erreichen. Außerdem kann in einer Ausführungsform ein Phosphorylchlorid-(POCl₃-)Do-tierschritt bei weniger als neunhundert Grad Celsius (< 900°C) durchgeführt werden, was die Reaktionskinetik verlangsamen kann, sodass die Seitenwand und der Grund der Gräben 308 zumindest im Wesentlichen gleichmäßig dotiert werden. Zum Beispiel kann die Temperatur des Dotierverfahrens im Bereich von mindestens ungefähr achthundertfünfundsiebzig Grad Celsius (875 °C) bis mindestens ungefähr achthundertfünfundneunzig Grad Celsius (895 °C) liegen. In einem weiteren Beispiel kann die Temperatur des Dotierverfahrens im Bereich von mindestens ungefähr achthundertachtzig Grad Celsius (880 °C) bis mindestens ungefähr achthundertneunzig Grad Celsius (890 °C) liegen.
Ein Kondensator wird in dem Halbleiterwafer ausgebildet (Block 208). Wie in 3D gezeigt, wird die Hartmaskenschicht 304 von dem Wafer 302 entfernt (z.B. abgelöst). Eine erste Elektrode 314 (z.B. TiN) wird über dem Wafer 302 und in den Gräben 308 ausgebildet. Als Nächstes wird eine Dielektrikumsschicht 316 (Material mit hohem k) über der ersten Elektrode 314 ausgebildet. Eine zweite Elektrode 318 wird dann über der Dielektrikumsschicht 316 ausgebildet, um einen Kondensator 320 zu bilden. Wie oben beschrieben, kann die zweite Elektrode 318 eine zusätzliche leitfähige Schicht enthalten (z.B. eine dotierte Polysilizium-Oxid-Amorphsiliziumschicht, eine dotierte Silizium-Germaniumschicht oder dergleichen), um die Dicke der zweiten Elektrode 318 zu verstärken. Als Ergebnis der Abscheidung umschließt die zweite Elektrode 318 einen oder mehrere Spalte 322, die Beanspruchungsmanagement für das Bauelement 300 vorsehen. In einer oder mehreren Ausführungsformen können die Elektroden 314, 318 und die Dielektrikumsschicht 316 über dem Wafer 302 und den Gräben 308 durch geeignete Atomschicht-Abscheidungs- oder thermisch-chemische Abscheidungsverfahren abgeschieden werden. Vielfache Trennbereiche 317 können nahegelegen zur Fläche 306 des Wafers 302 abgeschieden werden. Wie in 3D gezeigt, umfassen die Trennbereiche 317 (P+)-dotierte Bereiche, die das elektrische Trennen des Kondensators 320 von anderen Bestandteilen unterstützen (z.B. Kondensatoren, integrierte Schaltungen usw.), die in dem Wafer 302 ausgebildet sind (z.B. auf demselben Chip wie der Kondensator 320 usw.).
3D stellt einen Kondensator 320 in einer einfachen MIM-Kondensatoranordnung dar. Jedoch ist in Betracht gezogen, dass ebenso eine doppelte MIM-Kondensatoranordnung verwendet werden kann (siehe 1B). Zum Beispiel kann eine zweite Dielektrikumsschicht über der zweiten Elektrode abgeschieden werden, und eine dritte Elektrode kann über der zweiten Dielektrikumsschicht ausgebildet werden, um einen doppelten MIM-Kondensator auszubilden. In dieser Anordnung kann die dritte Elektrodenschicht die Spalte 322 umschließen und die zusätzliche leitfähige Schicht enthalten, wie oben beschrieben.
Eine Isolationsschicht wird über dem Halbleiterwafer ausgebildet (Block 210). Wie in 3E gezeigt, wird eine Isolationsschicht 324 über der Fläche 306 des Wafers 302 ausgebildet. Die Isolationsschicht 324 kann eine Benzocyclobutenpolymer-(BCB-)Schicht, eine Polyimid-(PI-)Schicht, eine Polybenzoxazol-(PBO-)Schicht, eine Siliziumdioxid-(SiO₂-)Schicht und so weiter sein. Die Isolationsschicht 324 dient dazu, Isolation für den Kondensator 320 während späterer Halbleiter-Verarbeitungsschritte vorzusehen.
Eine oder mehrere leitfähige Schichten werden über dem Wafer ausgebildet (und elektrisch mit den Elektroden des Kondensators verbunden) (Block 212). Wie in 3E gezeigt, werden eine oder mehrere Durchkontaktierungen 326 in der Isolationsschicht 324 ausgebildet. Zum Beispiel kann die Isolationsschicht 324 wahlweise ein Muster erhalten und geätzt werden, um Durchkontaktierungsbereiche auszubilden. Eine Schicht aus Siliziumnitrid (SiN), Siliziumoxinitrid (SiON) oder ähnlichem Material kann als Ätzstopp über Elektrodenbereichen verwendet werden, um das Ätzen von Durchkontaktierungen zu ermöglichen. Ein leitfähiges Material wird dann in den Durchkontaktierungsbereichen abgeschieden, um die Durchkontaktierungen 326 auszubilden. Die Durchkontaktierungen 326 sehen eine elektrische Zwischenverbindung zu den leitfähigen Schichten 328 vor, die über der Isolationsschicht 324 ausgebildet (z.B. abgeschieden) sind. In einer Ausführungsform kann eine erste leitfähige Schicht 328 elektrisch mit der ersten Elektrode 314 über eine erste Durchkontaktierung 326A verbunden werden, und eine zweite leitfähige Schicht 328B kann elektrisch mit der zweiten Elektrode 318 über eine zweite Durchkontaktierung 326B verbunden werden.
Eine Passivierungsschicht wird über dem Halbleiterwafer ausgebildet (Block 214). Wie in 3E gezeigt, kann eine Passivierungsschicht 330 über der Fläche 306 des Wafers 302 ausgebildet werden. In einer Ausführungsform umschließt die Passivierungsschicht 330 zumindest teilweise die leitfähigen Schichten 328. Die Passivierungsschicht 330 kann ein Stapel von Oxid-/Nitridmaterial (SiO₂/SiN) oder dergleichen sein.

Claims

Halbleiterbauelement, umfassend: ein Substrat (102, 302) mit Dotierstoff eines ersten Leitfähigkeitstyps; eine Vielzahl von Gräben (104, 308), die in dem Substrat (102, 302) ausgebildet ist; einen nahegelegen zu der Vielzahl von Gräben (104, 308) angeordneten Diffusionsbereich (106, 312), wobei der Diffusionsbereich (106, 312) Dotierstoff eines zweiten Leitfähigkeitstyps aufweist; einen in jedem Graben (104, 308) aus der Vielzahl von Gräben (104, 308) ausgebildeten Metall-Isolator-Metall-(MIM-)Kondensator (108, 320) und wobei der Diffusionsbereich (106, 312) zu der Vielzahl von Gräben (104, 308) selbst-ausgerichtet ist.
Halbleiterbauelement nach Anspruch 1, wobei der Metall-Isolator-Metall-Kondensator (108, 320) einen Spalt (126, 322) zum Erleichtern von Beanspruchungsmanagement enthält.
Halbleiterbauelement nach Anspruch 1, wobei der Metall-Isolator-Metall-Kondensator (108, 320) eine mechanisch spannungsarme leitfähige Schicht enthält, um die Vielzahl von Gräben (104, 308) nach dem Ausbilden des Metall-Isolator-Metall-Kondensators (108, 320) auszufüllen und abzudichten.
Halbleiterbauelement nach Anspruch 1, wobei der Metall-Isolator-Metall-Kondensator (108, 320) eine erste Elektrode (110, 314), eine zweite Elektrode (112, 318) und eine Dielektrikumsschicht (114, 316) enthält, die zwischen der ersten Elektrode (110, 314) und der zweiten Elektrode (112, 318) angeordnet ist.
Halbleiterbauelement nach Anspruch 4, wobei mindestens eine aus der ersten Elektrode (110, 314) oder der zweiten Elektrode (112, 318) aus Titannitrid ist.
Halbleiterbauelement nach Anspruch 4, wobei die Dielektrikumsschicht (114, 316) Material mit hohem k ist.
Halbleiterbauelement nach Anspruch 1, wobei die Vielzahl von Gräben (104, 308) ein Aspektverhältnis im Bereich von ungefähr fünfzig zu eins (50:1) bis ungefähr einhundertfünfzig zu eins (150:1) aufweist.
Verfahren, umfassend: Ausbilden einer Vielzahl von Gräben (104, 308) in einem Halbleiterwafer (102, 302), wobei der Halbleiterwafer (102, 302) Dotierstoff eines ersten Leitfähigkeitstyps enthält; Ausbilden eines Diffusionsbereichs (106, 312) nahegelegen zu der Vielzahl von Gräben (104, 308), wobei der Diffusionsbereich (106, 312) Dotierstoff eines zweiten Leitfähigkeitstyps enthält; Ausbilden eines Metall-Isolator-Metall-(MIM-)Kondensators (108, 320) in jedem Graben (104, 308) aus der Vielzahl von Gräben (104, 308) und zumindest teilweise über dem Halbleiterwafer (102, 302) und wobei der Diffusionsbereich (106, 312) zu der Vielzahl von Gräben (104, 308) selbst-ausgerichtet ist.
Verfahren nach Anspruch 8, wobei der Metall-Isolator-Metall-Kondensator (108, 320) einen Spalt (126, 322) zum Erleichtern von Beanspruchungsmanagement enthält.
Verfahren nach Anspruch 8, wobei der Metall-Isolator-Metall-Kondensator (108, 320) eine mechanisch spannungsarme leitfähige Schicht enthält, um die Gräben (104, 308) nach dem Ausbilden des Kondensators (108, 320) auszufüllen und abzudichten.
Verfahren nach Anspruch 8, wobei Ausbilden eines Metall-Isolator-Metall-(MIM-)Kondensators (108, 320) weiter Ausbilden einer ersten Elektrode (110, 314) in jedem Graben (104, 308) aus der Vielzahl von Gräben (104, 308) und zumindest teilweise über dem Halbleiterwafer umfasst; Ausbilden einer Dielektrikumsschicht (114, 316) zumindest teilweise über der ersten Elektrode (110, 314); und Ausbilden einer zweiten Elektrode zumindest teilweise über der Dielektrikumsschicht (114, 316).
Verfahren nach Anspruch 8, wobei die Vielzahl von Gräben ein Aspektverhältnis im Bereich von ungefähr fünfzig zu eins (50:1) bis ungefähr einhundertfünfzig zu eins (150:1) aufweist.