DE60128028T2 - Stapelkondensator und Verfahren zur Herstellung - Google Patents

Stapelkondensator und Verfahren zur Herstellung Download PDF

Info

Publication number
DE60128028T2
DE60128028T2 DE60128028T DE60128028T DE60128028T2 DE 60128028 T2 DE60128028 T2 DE 60128028T2 DE 60128028 T DE60128028 T DE 60128028T DE 60128028 T DE60128028 T DE 60128028T DE 60128028 T2 DE60128028 T2 DE 60128028T2
Authority
DE
Germany
Prior art keywords
poly
layer
electrode layer
polysilicon layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60128028T
Other languages
English (en)
Other versions
DE60128028D1 (de
Inventor
Douglas D. IBM UK Ltd. Hursley Winchester COOLBAUGH
James Stuart IBM UK Ltd. Hursley Winchester DUNN
Stephen Arthur IBM UK Ltd. Hursley Winchester ST.ONGE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE60128028D1 publication Critical patent/DE60128028D1/de
Publication of DE60128028T2 publication Critical patent/DE60128028T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf einen Stapelkondensator und auf ein Verfahren zur Herstellung des Stapelkondensators. Die Erfindung ist auf ein BiCMOS anwendbar, d.h. auf ein bipolares und komplementäres Metall-Oxid-Halbleiter(CMOS)-Bauelement. Die vorliegende Erfindung stellt außerdem ein Verfahren zur Herstellung eines Stapelkondensators bereit, bei dem die Prozessschritte desselben in verschiedene BiCMOS-Integrationsschemata integriert werden können.
  • Auf dem Gebiet der Halbleiterbauelementfertigung wurden CMOS(Komplementär-Metall-Oxid-Halbleiter)- und BiCMOS(Bipolarbauelement- und Komplementär-Metall-Oxid-Halbleiter)-Technologien zum Integrieren von hochkomplexen Analog-Digital-Subsystemen auf einem einzelnen Chip verbreitet verwendet. In derartigen Subsystemen sind typischerweise Hochpräzisionskondensatoren erforderlich.
  • Es stehen verschiedene Typen von Kondensatoren zur Verfügung, die Poly-Poly-Kondensatoren, MOS-Kondensatoren (die auf dem Fachgebiet auch als Diffusions-Poly-Kondensatoren bezeichnet werden) sowie Metall-Metall-Kondensatoren umfassen. Um dem Bedarf an Hochpräzisionskondensatoren der heutigen Generation von integrierten Bauelementen zu entsprechen, wurden zunehmend Poly-Poly-Kondensatoren verwendet.
  • Ungeachtet seiner hohen Präzision ist ein Poly-Poly-Kondensator ein Kompromiss zwischen hohen Kosten und idealen Kondensatoreigenschaften, da er vergleichsweise leicht zu bauen ist und elektrische Eigenschaften, die besser als jene von MOS-Kondensatoren sind, jedoch schlechtere elektrische Eigenschaften als Metall-Metall-Kondensatoren aufweist. Metall-Metall-Kondensatoren sind jedoch viel schwieriger herzustellen als Poly-Poly-Kondensatoren.
  • Außerdem ist bekannt, dass Poly-Poly-Kondensatoren eine linearere V-C-Beziehung als MOS-Kondensatoren aufweisen. Das Dielektrikum für MOS-Kondensatoren resultiert aus einem Oxid, das thermisch über einem hochdotierten Diffusionsbereich aufgewachsen ist. Im Gegensatz dazu ist das Dielektrikum für einen Poly-Poly-Kondensator im Allgemeinen ein aufgebrachtes CVD-Oxid, und Zuverlässigkeitsanforderungen erfordern, dass das resultierende Oxid dicker ist, als mit einem thermischen Oxid realisiert werden kann. Daher resultieren für MOS-Kondensatoren im Allgemeinen höhere Kapazitätswerte als für Poly-Poly-Kondensatoren.
  • US 4 914 546 beschreibt einen Mehrschicht-Polysiliciumkondensator, der über eine Struktur vom MOS-Typ gestapelt ist.
  • EP-A-0539685 offenbart die Herstellung von großflächigen Kondensatoren mit Elektroden, die aus SiGe bestehen.
  • Im Hinblick auf die vorstehenden Bemerkungen hinsichtlich Poly-Poly-Kondensatoren wäre die Entwicklung eines Poly-Poly-Kondensators mit verbesserter Kapazität pro Einheitsfläche äußerst vorteilhaft.
  • Gemäß der vorliegenden Erfindung wird nunmehr ein gestapelter Poly-Poly/MOS-Kondensator bereitgestellt, der umfasst: ein Halbleitersubstrat mit einem Bereich eines ersten Leitfähigkeitstyps, der in einer Oberfläche desselben vorliegt; ein Gateoxid, das über dem Bereich des ersten Leitfähigkeitstyps vorliegt; eine erste Elektrodenschicht, die freiliegende vertikale und horizontale Oberflächen des Gateoxids verkapselt, wobei die erste Elektrodenschicht nicht in Kontakt mit dem Bereich des ersten Leitfähigkeitstyps ist und sowohl als obere Elektrode eines Metall-Oxid-Halbleiters als auch als eine Basiselektrode eines Kondensators dient; eine dielektrische Schicht, die auf einem Teil der ersten Elektrodenschicht vorliegt; und eine zweite Elektrodenschicht, die auf der dielektrischen Schicht vorhanden ist, wobei die zweite Elektrodenschicht als eine obere Elektrode des Kondensators dient, wobei wenigstens eine der ersten und der zweiten Elektrodenschicht SiGe beinhaltet.
  • Das Halbleitersubstrat besteht vorzugsweise aus einem halbleitenden Material, das aus der Gruppe ausgewählt ist, die aus Si, Ge, SiGe, GaAs, InAs, InP, Si/SiGe und Si/SiO2/Si besteht.
  • Das Halbleitersubstrat umfasst vorzugsweise Grabenisolationsbereiche.
  • Die erste Elektrodenschicht besteht vorzugsweise aus SiGe.
  • Die erste Elektrodenschicht besteht vorzugsweise aus n+-Polysilicium.
  • Der Poly-Poly/MOS-Stapelkondensator beinhaltet des Weiteren vorzugsweise Nitrid-Abstandshalter, die wenigstens auf freigelegten Seitenwänden der dielektrischen Schicht und der zweiten Elektrodenschicht ausgebildet sind.
  • Die zweite Elektrodenschicht und der Bereich des ersten Leitfähigkeitstyps sind vorzugsweise mit einem ersten elektrischen Knoten gekoppelt, und die erste Elektrodenschicht ist mit einem zweiten elektrischen Knoten gekoppelt.
  • Die zweite Elektrodenschicht besteht vorzugsweise aus SiGe.
  • In einem zweiten Aspekt stellt die vorliegende Erfindung ein BICMOS-Bauelement bereit, das wenigstens den Stapelkondensator des ersten Aspekts beinhaltet.
  • Das BiCMOS-Bauelement beinhaltet des Weiteren vorzugsweise wenigstens ein CMOS-Bauelement und wenigstens ein Bipolarbauelement.
  • Das Halbleitersubstrat besteht vorzugsweise aus einem halbleitenden Material, das aus der Gruppe ausgewählt ist, die aus Si, Ge, SiGe, GaAs, InAs, InP, Si/SiGe und Si/SiO2/Si besteht.
  • Das Halbleitersubstrat beinhaltet vorzugsweise Grabenisolationsbereiche.
  • Die erste Elektrodenschicht besteht vorzugsweise aus SiGe.
  • Die erste Elektrodenschicht besteht vorzugsweise aus n+-Polysilicium.
  • Der Poly-Poly/MOS-Stapelkondensator beinhaltet des Weiteren vorzugsweise Nitrid-Abstandshalter, die wenigstens auf freigelegten Seitenwänden der dielektrischen Schicht und der zweiten Elektrodenschicht ausgebildet sind.
  • Die zweite Elektrodenschicht und der Bereich des ersten Leitfähigkeitstyps sind vorzugsweise mit einem ersten elektrischen Knoten gekoppelt, und die erste Elektrodenschicht ist mit einem zweiten elektrischen Knoten gekoppelt.
  • Die zweite Elektrodenschicht besteht vorzugsweise aus SiGe.
  • In einem zweiten Aspekt stellt die vorliegende Erfindung ein BiCMOS-Bauelement bereit, das wenigstens den Stapelkondensator des ersten Aspekts beinhaltet.
  • Das BiCMOS-Bauelement beinhaltet des Weiteren vorzugsweise wenigstens ein CMOS-Bauelement und wenigstens ein Bipolarbauelement.
  • In einer Ausführungsform der vorliegenden Erfindung besteht entweder die erste Schicht aus Polysilicium oder die zweite Schicht aus Polysilicium aus SiGe.
  • Die erste Polysiliciumschicht besteht vorzugsweise aus n+-Polysilicium und weist außerdem vorzugsweise eine Dicke von etwa 1.000 Å bis etwa 2.000 Å auf. Die dielektrische Schicht beinhaltet ein Material mit hoher Dielektrizitätskonstante mit einer Dielektrizitätskonstanten höher als 7. Alternativ beinhaltet die dielektrische Schicht ein Material mit niedriger Dielektrizitätskonstante mit einer Dielektrizitätskonstanten von 7 oder weniger. Die dielektrische Schicht beinhaltet vorzugsweise ein Hochtemperaturoxid. Die dielektrische Schicht kann eine Dicke von etwa 30 Å bis etwa 1.000 Å aufweisen.
  • In einer äußerst bevorzugten Ausführungsform der vorliegenden Erfindung besteht die zweite Schicht aus Polysilicium aus SiGe.
  • Die zweite Polysiliciumschicht besteht vorzugsweise aus p+-SiGe und weist bevorzugter eine Dotierstoffkonzentration von etwa 1 × 1019 Atome/cm3 oder mehr auf, insbesondere von etwa 1 × 1020 Atome/cm3 bis etwa 1 × 1021 Atome/cm3. Geeigneterweise beinhaltet der Kondensator des Weiteren Nitrid-Abstandshalter, die wenigstens auf freigelegten Seitenwänden der dielektrischen Schicht und der zweiten Polysiliciumschicht ausgebildet sind.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung sind die zweite Schicht aus Polysilicium und der Bereich des ersten Leitfähigkeitstyps mit einem ersten elektrischen Knoten gekoppelt, und die erste Schicht aus Polysilicium ist mit einem zweiten elektrischen Knoten gekoppelt. In dieser Parallelverdrahtungskonfiguration arbeitet der Poly-Poly/MOS-Stapelkondensator der vorliegenden Erfindung als ein Kondensator hoher Kapazität, da die Gesamtkapazität des Stapelkondensators gleich der Summe der Kapazität der einzelnen Kondensatoren ist, d.h. des MOS-Kondensators und des Poly-Poly-Kondensators.
  • In noch einer weiteren Ausführungsform der vorliegenden Erfindung ist entweder die erste oder die zweite Polysiliciumschicht des Kondensators mit einem ersten elektrischen Knoten gekoppelt, und der Bereich des ersten Leitfähigkeitstyps ist mit einem zweiten elektrischen Knoten gekoppelt. In dieser Serienverdrahtungskonfiguration arbeitet der Poly-Poly/MOS-Stapelkondensator der vorliegenden Erfindung als ein Kondensator hoher Spannung, da eine inverse Kapazitätsbeziehung zwischen den zwei Kondensatoren existiert.
  • Es sei erwähnt, dass der Poly-Poly/MOS-Stapelkondensator der vorliegenden Erfindung als eine Komponente in einem BiCMOS-Bauelement verwendet wird. So kann der Poly-Poly/MOS-Stapelkondensator der vorliegenden Erfindung in Verbindung mit herkömmlichen Komplementär-Metall-Oxid-Halbleiter(CMOS)-Bauelementen, Bipolarbauelementen, Kondensatoren oder irgendwelchen anderen ähnlichen Bauelementen verwendet werden, die typischerweise in einem BiCMOS-Bauelement vorhanden sind. Ein derartiger Kondensator ist in integrierten und Mischsignalanwendungen äußerst nützlich.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Poly-Poly/MOS-Stapelkondensator mit einem Halbleitersubstrat bereitgestellt, der einen in einer Oberfläche desselben ausgebildeten n+-Bereich, ein Gateoxid, das auf dem Halbleitersubstrat über dem n+-Bereich liegend ausgebildet ist, eine n+-Polysiliciumschicht, die wenigstens auf der Gateoxidschicht ausgebildet ist, eine dielektrische Schicht, die auf der n+-Polysiliciumschicht ausgebildet ist, und eine auf der dielektrischen Schicht ausgebildete p+-SiGe-Polysilicumschicht (22) aufweist.
  • Ein weiterer Aspekt der vorliegenden Erfindung bezieht sich auf einen Prozess zur Herstellung des vorstehend definierten Poly-Poly/MOS-Stapelkondensators. Der Prozess der vorliegenden Erfindung kann ohne Weiteres in existierende BiCMOS-Prozessschemata implementiert werden, um so ein BiCMOS-Bauelement bereitzustellen, das wenigstens den Poly-Poly/MOS-Stapelkondensator der vorliegenden Erfindung darin als eine der Bauelementkomponenten beinhaltet. Speziell beinhaltet das Verfahren der vorliegenden Erfindung die Schritte:
    • (a) Bilden einer Oxidschicht auf einer Oberfläche eines Halbleitersubstrats mit einem Bereich eines ersten Leitfähigkeitstyps, wobei die Oxidschicht über dem Bereich des ersten Leitfähigkeitstyps liegt;
    • (b) Bilden einer ersten Polysiliciumschicht wenigstens auf der Oxidschicht, wobei die erste Polysiliciumschicht mit einem n- oder p-leitenden Dotierstoff dotiert wird;
    • (c) Bilden einer dielektrischen Schicht auf der ersten Polysiliciumschicht; und
    • (d) Bilden einer zweiten Polysiliciumschicht auf der dielektrischen Schicht, wobei die zweite Polysiliciumschicht mit dem gleichen oder einem anderen Dotierstoff wie die erste Polysiliciumschicht dotiert wird.
  • Geeigneterweise wird die Oxidschicht durch einen Depositionsprozess gebildet, der aus der Gruppe ausgewählt wird, die aus CVD, plasmaunterstützter CVD und Sputtern besteht, und noch geeigneter wird die Oxidschicht unter Verwendung eines thermischen Aufwachsprozesses gebildet. Die erste Polysiliciumschicht kann unter Verwendung eines Depositionsprozesses und eines Ionenimplantationsschritts gebildet werden oder kann unter Verwendung eines In-situ-Dotier-Depositionsprozesses gebildet werden. Die dielektrische Schicht ist vorzugsweise ein Hochtemperaturoxid, das durch einen schnellen thermischen chemischen Gasphasenabscheidungsprozess gebildet wird. Geeigneterweise wird die zweite Polysiliciumschicht unter Verwendung eines Depositionsprozesses und eines Ionenimplantationsschritts gebildet oder kann unter Verwendung eines In-situ-Dotier-Depositionsprozesses gebildet werden. Der Prozess kann außerdem die Bildung von Nitrid-Abstandshaltern wenigstens auf freigelegten Seitenwänden der dielektrischen Schicht und der zweiten Polysiliciumschicht beinhalten, wobei insbesondere die Nitrid-Abstandshalter durch einen schnellen thermischen chemischen Gasphasenabscheidungsprozess bei einer Temperatur von etwa 700 °C gebildet werden.
  • Das vorstehende Verfahren kann einen Verdrahtungsschritt und/oder einen Passivierungsschritt beinhalten, der/die nach dem vorstehenden Schritt (d) erfolgt bzw. erfolgen. Der Verdrahtungsschritt beinhaltet eine parallele Verdrahtung oder eine serielle Verdrahtung. Bei einer parallelen Verdrahtung wird die obere Elektrode, d.h. die zweite Polysiliciumschicht, des Poly-Poly-Kondensators mit der Basisplatte, d.h. dem Bereich des ersten Leitfähigkeitstyps, des MOS-Kondensators über einen ersten elektrischen Knoten gekoppelt, und die erste Polysiliciumschicht wird mit einem zweiten elektrischen Knoten gekoppelt. Bei einer seriellen Verdrahtung wird die obere Elektrode des Poly-Poly-Kondensators oder die Basisplatte des Poly-Poly-Kondensators mit einem ersten elektrischen Knoten gekoppelt, und der Bereich des ersten Leitfähigkeitstyps wird mit einem zweiten elektrischen Knoten gekoppelt.
  • Die zweite Polysiliciumschicht wird vorzugsweise mit dem ersten elektrischen Knoten gekoppelt, und die erste Polysiliciumschicht ist eine floatende Polysiliciumschicht.
  • Nunmehr wird die Erfindung beispielhaft unter Bezugnahme auf die 1 bis 4 der begleitenden Zeichnungen beschrieben, welche die verschiedenen Prozessschritte zeigen, die in der vorliegenden Erfindung bei der Herstellung eines Poly-Poly/MOS-Stapelkondensators verwendet werden. Es sei erwähnt, dass die Zeichnungen lediglich den Kondensatorbereich eines BiCMOS-Bauelements zeigen, wobei die Bipolarbauelementbereiche und CMOS-Bauelementbereiche zwecks Klarheit weggelassen wurden.
  • Es ist zu erwähnen, dass gleiche und entsprechende Elemente in den begleitenden Zeichnungen durch gleiche Bezugszeichen bezeichnet sind.
  • Als Erstes wird auf 4 Bezug genommen, die einen grundlegenden Poly-Poly/MOS-Stapelkondensator der vorliegenden Erfindung veranschaulicht. Es sei erwähnt, dass der in der Zeichnung gezeigte Stapelkondensator einen Bauelementbereich eines BiCMOS-Bauelements repräsentiert. Weitere Bauelementbereiche einschließlich Bipolarbauelementbereichen und CMOS-Bauelementbereichen können angrenzend an den in 4 gezeigten Poly-Poly/MOS-Stapelkondensator gebildet sein. Zwecks Einfachheit wurden die anderen Bauelementbereiche der BiCMOS-Struktur weggelassen.
  • Speziell beinhaltet der Poly-Poly/MOS-Stapelkondensator von 4 ein Halbleitersubstrat 10, das Grabenisolationsbereiche 14 und einen Bereich eines ersten Leitfähigkeitstyps 12 beinhaltet, der zwischen den zwei Grabenisolationsbereichen in dem Substrat ausgebildet ist. Wenngleich hierin Grabenisolationsbereiche dargestellt und beschrieben sind, fasst die vorliegende Erfindung auch andere Typen von Isolationsbereichen ins Auge, wie LOCOS (lokale Oxidation von Silicium), die unter Verwendung allgemein bekannter Prozesstechniken hergestellt werden. Die Grabenisolationsbereiche können ein Überzugsmaterial, das den Boden und Seitenwände des Grabens überzieht, und ein dielektrisches Füllmaterial beinhalten. Der Poly-Poly/MOS-Stapelkondensator beinhaltet außerdem eine Oxidschicht 16, die auf der Oberfläche des Substrats so gebildet ist, dass sie über dem Bereich 12 liegt. Eine erste Schicht aus Polysilicium (n- oder p-dotiert) 18 ist wenigstens auf der Oxidschicht 16 ausgebildet; eine dielektrische Schicht 20 ist auf der ersten Polysiliciumschicht 18 ausgebildet; und eine zweite Schicht aus Polysilicium (n- oder p-dotiert) 22 ist auf der dielektrischen Schicht 20 ausgebildet. In 4 sind optionale Abstandshalter 24 über einem oberen Bereich der zweiten Polysiliciumschicht 22 ebenso wie an Seitenwänden der zweiten Polysiliciumschicht 22 und der dielektrischen Schicht 20 gezeigt. Die optionalen Abstandshalter 24 beinhalten Nitrid-Abstandshalter, die unter Verwendung einer schnellen thermischen chemischen Gasphasenabscheidungs(RTCVD)-Technik gebildet werden, bei der die Depositionstemperatur etwa 700 °C beträgt, ebenso wie Nitrid-Abstandshalter, die durch irgendeine andere Technik gebildet werden.
  • In der in 4 gezeigten Stapelkondensatorstruktur repräsentieren Bezugszeichen 12, 16 und 18 Komponenten des MOS-Kondensators, während Bezugszeichen 18, 20 und 22 Komponenten des Poly-Poly-Kondensators repräsentieren. Das Bezugszeichen 18, d.h. die erste Polysiliciumschicht, ist ein gemeinsames Element, das sich der MOS-Kondensator und der Poly-Poly-Kondensator teilen. Die erste Polysiliciumschicht dient somit als die obere Elektrode des MOS-Kondensators ebenso wie als die Basisplatte des Poly-Poly-Kondensators.
  • Das Verfahren und die Materialien, die bei der Herstellung des Poly-Poly/MOS-Stapelkondensators von 4 verwendet werden, werden nunmehr detaillierter unter Bezugnahme auf die Beschreibung erläutert, die folgt. 1 veranschaulicht eine anfängliche Halbleiterstruktur, die in Schritt (a) der vorliegenden Erfindung verwendet werden kann. Speziell beinhaltet die in 1 gezeigte Anfangsstruktur ein Halbleitersubstrat 10 mit Grabenisolationsbereichen 14 und einem Bereich eines ersten Leitfähigkeitstyps 12, d.h. einem hochdotierten Diffusionsbereich. Der Ausdruck "hochdotiert" wird hierin zur Bezeichnung einer Dotierstoffkonzentration von etwa 1 × 1019 Atome/cm3 oder mehr verwendet. Der im Bereich 12 vorliegende Dotierstoff kann in Abhängigkeit von dem herzustellenden gewünschten Bauelement ein n- oder p-leitender Dotierstoff sein. In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist der Bereich 12 ein stark dotierter n+-Bereich. Die Struktur in 1 beinhaltet außerdem eine Oxidschicht 16, die auf der Oberfläche des Substrats so ausgebildet ist, dass sie über dem Bereich des ersten Leitfähigkeitstyps liegt.
  • Das Substrat 10 besteht aus irgendeinem halbleitenden Material, das beinhaltet, jedoch nicht beschränkt ist auf: Si, Ge, SiGe, GaAs, InAs, InP und alle anderen halbleitenden III/V-Verbindungen. Schichtsubstrate, die das gleiche oder ein anderes halbleitendes Material beinhalten, z.B. Si/SiGe oder Si/SiO2/Si (SOI), werden in der vorliegenden Erfindung ebenfalls ins Auge gefasst. Von diesen halbleitenden Materialien ist es bevorzugt, dass das Substrat aus Si besteht. Das Substrat kann in Abhängigkeit von dem Typ von MOS-Bauelement, das in der endgültigen BiCMOS-Struktur vorliegen soll, ein p-leitendes Substrat oder ein n-leitendes Substrat sein.
  • Die in 1 gezeigte Struktur abzüglich der Oxidschicht 16 wird unter Verwendung herkömmlicher Schritte gebildet, die auf dem Fachgebiet allgemein bekannt sind. Der Bereich 12 wird zum Beispiel durch herkömmliche Ionenimplantation gebildet, und die Grabenisolationsbereiche 14 werden durch herkömmliche Grabenisolationstechniken gebildet, die auf dem Fachgebiet allgemein bekannt sind. Da derartige Prozessschritte auf dem Fachgebiet allgemein bekannt sind, wird eine detaillierte Beschreibung bezüglich derselben hierin nicht bereitgestellt. Es ist zu erwähnen, dass die folgenden Prozessschritte, die bei der Bildung des Poly-Poly/MOS-Kondensators verwendet werden, zu jeder beliebigen Zeit während der Fertigung des BiCMOS-Bauelements eingesetzt werden können. Das heißt, die folgenden Schritte zur Herstellung des Poly-Poly/MOS-Stapelkondensators der vorliegenden Erfindung können während jedes beliebigen Schritts des Prozesses in jedes beliebige BiCMOS-Prozessschema des Standes der Technik integriert werden.
  • Die Oxidschicht 16 wird auf der Oberfläche des Substrats unter Verwendung eines herkömmlichen Depositionsprozesses gebildet, wie chemischer Gasphasenabscheidung (CVD), plasmaunterstützter CVD, Sputtern, oder alternativ kann die Oxidschicht 16 thermisch aufgewachsen werden.
  • Nach der Bildung der Oxidschicht wird dann eine erste Schicht aus Polysilicium 18 (siehe 2) auf der Oxidschicht 16 gebildet. So wird die erste Schicht aus Polysilicium derart gebildet, dass sie die Oxidschicht umgibt, d.h. verkapselt. Die erste Polysiliciumschicht 18 ist eine stark dotierte Schicht. Speziell enthält die erste Polysiliciumschicht 18 einen n- oder p-leitenden Dotierstoff in einer Konzentration von etwa 1 × 1019 Atome/cm3 bis etwa 5 × 1021 Atome/cm3 oder mehr. Bevorzugter beträgt die Konzentration des in der ersten Polysiliciumschicht vorhandenen Dotierstoffes zwischen etwa 1 × 1020 Atome/cm3 und etwa 1 × 1021 Atome/cm3. In einer Ausführungsform der vorliegenden Erfindung besteht die erste Polysiliciumschicht aus SiGe. In einer anderen Ausführungsform der vorliegenden Erfindung ist die erste Polysiliciumschicht eine stark dotierte n+-Schicht.
  • Die in 2 gezeigte erste Schicht aus Polysilicium wird unter Verwendung herkömmlicher Depositionstechniken gebildet, die auf dem Fachgebiet allgemein bekannt sind, einschließlich, jedoch nicht beschränkt auf: CVD, plasmaunterstützte CVD, Sputtern, Aufschleuderbeschichtung, Aufdampfung und andere ähnliche Depositionsprozesse. Die Dotierung kann auch nach der Deposition der Polysiliciumschicht unter Verwendung eines herkömmlichen Ionenimplantationsschritts erfolgen, oder die Dotierung kann alternativ in-situ unter Verwendung eines herkömmlichen In-situ-Dotier-Depositionsprozesses erfolgen. Nach der Bildung der Polysiliciumschicht (dotiert oder undotiert) kann die Polysiliciumschicht optional unter Verwendung einer herkömmlichen Strukturierungstechnik strukturiert werden, die Lithographie und Ätzen beinhaltet. Der zu diesem Zeitpunkt des Prozesses verwendete Ätzschritt ist ein reaktiver Ionenätz(RIE)-Prozess, der äußerst selektiv zur Entfernung von Polysilicium im Vergleich zu SiO2 ist. Zu diesem Zeitpunkt können jegliche freiliegenden Teile der Oxidschicht 16 unter Verwendung eines chemischen Nassätzprozesses entfernt werden.
  • Die Dicke der ersten Polysiliciumschicht 18 ist für die vorliegende Erfindung nicht kritisch, typischerweise weist die erste Polysiliciumschicht jedoch eine Dicke von etwa 1.000 Å bis etwa 2.000 Å auf. Es sei wiederum hervorgehoben, dass die erste Polysiliciumschicht die obere Elektrode des MOS-Kondensators ebenso wie die Basisplatte des Poly-Poly-Kondensators ist.
  • Der nächste Schritt der vorliegenden Erfindung ist in 3 gezeigt. 3 zeigt speziell die Bildung einer dielektrischen Schicht 20 auf der Oberfläche der ersten Polysiliciumschicht 18. Die dielektrische Schicht wird unter Verwendung irgendeiner beliebigen herkömmlichen Depositionstechnik gebildet, wie CVD, plasmaunterstützte CVD, Sputtern, Aufdampfung, Aufschleuderbeschichtung und dergleichen. Jegliches geeignete Material, das als ein Dielektrikum zwischen der ersten Polysiliciumschicht und der zweiten Polysiliciumschicht dienen kann, kann in der vorliegenden Erfindung als dielektrische Schicht 20 verwendet werden. Das Dielektrikum kann ein Material mit hoher Dielektrizitätskonstante (k > 7) oder ein Material mit einer niedrigen Dielektrizitätskonstante (k = 7 oder weniger) sein. Illustrative Beispiele für einige dielektrische Materialien, die in der vorliegenden Erfindung verwendet werden können, beinhalten, sind jedoch nicht beschränkt auf: SiO2, Si3N4, Polyamide, Polyimide, Si-haltige Polymere, Bariumstrontiumtitanat, TiO2, Ta2O5 und andere ähnliche dielektrische Materialien.
  • In einer Ausführungsform der vorliegenden Erfindung ist die dielektrische Schicht 20 ein Hochtemperaturoxid. Speziell wird das Hochtemperaturoxid unter Verwendung eines schnellen thermischen CVD-Prozesses gebildet, der in der zuvor erwähnten US-Patentanmeldung beschrieben ist.
  • Die Dicke der dielektrischen Schicht variiert in Abhängigkeit von den Kapazitätsanforderungen des nachfolgend herzustellenden Bauelements. Typischerweise weist die dielektrische Schicht 20 jedoch eine Dicke von etwa 30 Å bis etwa 1.000 Å auf, wobei eine Dicke von etwa 100 Å bis etwa 200 Å noch stärker bevorzugt ist.
  • Als nächstes wird, wie in 4 gezeigt, eine zweite Polysiliciumschicht 22 auf der dielektrischen Schicht 20 gebildet. Wie die erste Polysiliciumschicht 18 ist die zweite Polysiliciumschicht 22 eine stark dotierte Schicht, die einen n- oder p-leitenden Dotierstoff in einer Konzentration von etwa 1 × 1019 Atome/cm3 oder mehr enthält. Bevorzugter beträgt die Konzentration des in der zweiten Polysiliciumschicht vorhandenen Dotierstoffes etwa 1 × 1020 Atome/cm3 bis etwa 1 × 1021 Atome/cm3. Der in der zweiten Polysiliciumschicht vorliegende Dotierstoff kann der gleiche oder ein anderer sein als jener, der in der ersten Polysiliciumschicht vorliegt. In einer bevorzugten Ausführungsform der vorliegenden Erfindung unterscheidet sich der in der zweiten Polysiliciumschicht vorliegende Dotierstoff von dem in der ersten Polysiliciumschicht vorliegenden Dotierstoff. In einer anderen, äußerst bevorzugten Ausführungsform der vorliegenden Erfindung besteht die zweite Polysiliciumschicht aus SiGe (n- oder p-dotiert). In noch einer weiteren Ausführungsform der vorliegenden Erfindung ist die zweite Polysiliciumschicht eine stark dotierte p+-SiGe-Schicht.
  • Die in 4 gezeigte zweite Schicht aus Polysilicium wird unter Verwendung herkömmlicher Depositionstechniken gebildet, die auf dem Fachgebiet allgemein bekannt sind, einschließlich, jedoch nicht beschränkt auf: CVD, plasmaunterstützte CVD, Sputtern, Aufschleuderbeschichtung, Aufdampfung und andere ähnliche Depositionsprozesse. Die Dotierung kann nach der Deposition der Polysiliciumschicht unter Verwendung eines herkömmlichen Ionenimplantationsschritts erfolgen, oder die Dotierung kann alternativ in-situ unter Verwendung eines herkömmlichen In-situ-Dotier-Depositionsprozesses erfolgen. Nach der Bildung der zweiten Polysiliciumschicht (dotiert oder undotiert) kann die Polysiliciumschicht optional unter Verwendung einer herkömmlichen Strukturierungstechnik strukturiert werden, die Lithographie und Ätzen beinhaltet. Der zu diesem Zeitpunkt des Prozesses verwendete Ätzschritt ist äußerst selektiv zur Entfernung von Polysilicium im Vergleich zu dem dielektrischen Material.
  • Die Dicke der zweiten Polysiliciumschicht 22 ist für die vorliegende Erfindung nicht kritisch und kann die gleiche oder anders im Vergleich zu jener der ersten Polysiliciumschicht sein. Speziell weist die zweite Polysiliciumschicht eine Dicke von etwa 500 Å bis etwa 3.000 Å auf. Es sei erwähnt, dass die zweite Polysiliciumschicht die obere Elektrode des Poly-Poly-Kondensators ist.
  • 4 zeigt außerdem das Vorhandensein optionaler Nitrid-Abstandshalter 24, die unter Verwendung von herkömmlichen Depositionstechniken und Ätzen gebildet werden. Die optionalen Nitrid-Abstandshalter können auch unter Verwendung einer RTCVD-Technik gebildet werden, bei der die Depositionstemperatur etwa 700 °C beträgt. Der zu diesem Zeitpunkt der vorliegenden Erfindung verwendete Ätzschritt ist äußerst selektiv zur Entfernung von Nitrid im Vergleich zu Polysilicium.
  • Nach der Bildung des Poly-Poly/MOS-Stapelkondensators können weitere Prozessschritte durchgeführt werden, die zur Herstellung anderer Bereiche des BICMOS-Bauelements verwendet werden.
  • Der in 4 gezeigte Stapelkondensator kann unter Verwendung von Verdrahtungstechniken verdrahtet werden, die dem Fachmann allgemein bekannt sind, um so einen Kondensator hoher Kapazität oder einen Kondensator hoher Spannung zu bilden. Ein Kondensator hoher Kapazität kann speziell durch Koppeln der zweiten Polysiliciumschicht 22 und des Bereichs 12 mit einem ersten elektrischen Knoten und durch Koppeln der ersten Polysiliciumschicht, z.B. der Schicht 18, mit einem zweiten elektrischen Knoten gebildet werden, der in der Lage ist, die erste Polysiliciumschicht vorzuspannen. Bei dieser Parallelverdrahtungskonfiguration ist die Kapazität des Stapelkondensators gleich der Summe der Kapazität des MOS-Kondensators und des Poly-Poly-Kondensators.
  • Alternativ kann ein Kondensator hoher Spannung durch Koppeln der zweiten Polysiliciumschicht 22 oder der ersten Polysiliciumschicht 18 mit einem ersten elektrischen Knoten und durch Koppeln der Basisplatte des MOS-Kondensators, d.h. des Bereichs 12, mit einem zweiten elektrischen Knoten gebildet werden. In einer bevorzugten Ausführungsform ist die zweite Polysiliciumschicht 22 mit einem ersten elektrischen Knoten gekoppelt, der Bereich 12 ist mit einem zweiten elektrischen Knoten gekoppelt, und die erste Polysiliciumschicht 18 ist eine floatende Polysiliciumschicht. In diesen Serienverdrahtungskonfigurationen weist die Kapazität eine inverse Beziehung zwischen den zwei Kondensatoren auf, und der resultierende Stapelkondensator kann in Anwendungen mit höherer Spannung verwendet werden, als wenn jeder Kondensator separat verwendet wird.

Claims (10)

  1. Gestapelter Poly-Poly/MOS-Kondensator mit: einem Halbleitersubstrat (10) mit einem Bereich eines ersten Leitfähigkeitstyps (12), der in einer Oberfläche desselben vorliegt; einem Gateoxid (16), das über dem Bereich des ersten Leitfähigkeitstyps vorliegt; einer ersten Elektrodenschicht (18), wobei die erste Elektrodenschicht (18) nicht mit dem Bereich des ersten Leitfähigkeitstyps (12) in Kontakt ist und sowohl als eine obere Elektrode eines Metall-Oxid-Halbleiters als auch als eine Basiselektrode eines Kondensators dient; einer dielektrischen Schicht (10), die auf einem Teil der ersten Elektrodenschicht (18) vorliegt; und einer zweiten Elektrodenschicht (22), die auf der dielektrischen Schicht (20) vorliegt, wobei die zweite Elektrodenschicht (22) als eine obere Elektrode des Kondensators dient, dadurch gekennzeichnet, dass die erste Elektrodenschicht (18) freiliegende vertikale und horizontale Oberflächen des Gateoxids (16) einkapselt und wenigstens eine der ersten und zweiten Elektrodenschicht (18, 22) SiGe beinhaltet.
  2. Gestapelter Poly-Poly/MOS-Kondensator nach Anspruch 1, wobei das Halbleitersubstrat (10) ein halbleitendes Material ist, das aus der Gruppe ausgewählt ist, die aus Si, Ge, SiGe, GaAs, InAs, InP, Si/SiGe und Si/SiO2/Si besteht.
  3. Gestapelter Poly-Poly/MOS-Kondensator nach Anspruch 1, wobei das Halbleitersubstrat (10) Grabenisolationsbereiche (14) beinhaltet.
  4. Gestapelter Poly-Poly/MOS-Kondensator nach Anspruch 1, wobei die erste Elektrodenschicht (18) aus SiGe besteht.
  5. Gestapelter Poly-Poly/MOS-Kondensator nach Anspruch 1, wobei die erste Elektrodenschicht (18) aus n+-Polysilicium besteht.
  6. Gestapelter Poly-Poly/MOS-Kodensator nach Anspruch 1, der des Weiteren Nitridabstandshalter (24) beinhaltet, die wenigstens auf freiliegenden Seitenwänden der dielektrischen Schicht (20) und der zweiten Elektrodenschicht (22) ausgebildet sind.
  7. Gestapelter Poly-Poly/MOS-Kondensator nach Anspruch 1, wobei die zweite Elektrodenschicht (22) und der Bereich des ersten Leitfähigkeitstyps (12) mit einem ersten elektrischen Knoten gekoppelt sind und die erste Elektrodenschicht mit einem zweiten elektrischen Knoten gekoppelt ist.
  8. Gestapelter Poly-Poly/MOS-Kondensator nach Anspruch 1, wobei die zweite Elektrodenschicht (22) aus SiGe besteht.
  9. BiCMOS-Bauelement, das wenigstens den gestapelten Kondensator nach Anspruch 1 beinhaltet.
  10. BiCMOS-Bauelement nach Anspruch 9, das des Weiteren wenigstens ein CMOS-Bauelement und wenigstens ein Bipolarbauelement beinhaltet.
DE60128028T 2000-04-17 2001-02-22 Stapelkondensator und Verfahren zur Herstellung Expired - Lifetime DE60128028T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US551168 2000-04-17
US09/551,168 US6507063B2 (en) 2000-04-17 2000-04-17 Poly-poly/MOS capacitor having a gate encapsulating first electrode layer

Publications (2)

Publication Number Publication Date
DE60128028D1 DE60128028D1 (de) 2007-06-06
DE60128028T2 true DE60128028T2 (de) 2008-01-03

Family

ID=24200135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60128028T Expired - Lifetime DE60128028T2 (de) 2000-04-17 2001-02-22 Stapelkondensator und Verfahren zur Herstellung

Country Status (12)

Country Link
US (2) US6507063B2 (de)
EP (1) EP1148557B1 (de)
JP (1) JP2002009163A (de)
KR (1) KR20010096611A (de)
CN (1) CN1184698C (de)
AT (1) ATE360890T1 (de)
DE (1) DE60128028T2 (de)
ES (1) ES2281379T3 (de)
IL (1) IL140565A0 (de)
MY (1) MY133800A (de)
SG (1) SG107561A1 (de)
TW (1) TW506043B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012295B2 (en) 2011-02-07 2015-04-21 Infineon Technologies Ag Compressive polycrystalline silicon film and method of manufacture thereof

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440811B1 (en) * 2000-12-21 2002-08-27 International Business Machines Corporation Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
EP1390112B1 (de) * 2001-05-31 2005-11-30 The Procter & Gamble Company Auslösevorrichtung zur initiierung eines phasenwechsels in einem veränderlichen flüssigkeitselement
JP2003224204A (ja) * 2002-01-29 2003-08-08 Mitsubishi Electric Corp キャパシタを有する半導体装置
KR100451517B1 (ko) * 2002-07-19 2004-10-06 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
JP2004228188A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 半導体装置
TWI233689B (en) * 2003-04-14 2005-06-01 Samsung Electronics Co Ltd Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same
DE10324066A1 (de) * 2003-05-27 2004-12-30 Texas Instruments Deutschland Gmbh Stapelkondensator und Verfahren zur Herstellung eines solchen
CN1327525C (zh) * 2003-12-24 2007-07-18 上海宏力半导体制造有限公司 测量电容的结构与方法
EP1560269A1 (de) * 2004-01-30 2005-08-03 Alcatel MOS-Kondensator in einer integrierten Halbleiterschaltung
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
CN100446254C (zh) * 2005-12-15 2008-12-24 上海华虹Nec电子有限公司 半导体电容
US7821053B2 (en) * 2006-11-15 2010-10-26 International Business Machines Corporation Tunable capacitor
US7670920B2 (en) 2007-04-09 2010-03-02 Texas Instruments Incorporated Methods and apparatus for forming a polysilicon capacitor
KR100979001B1 (ko) * 2007-12-27 2010-08-30 주식회사 동부하이텍 커패시터 및 커패시터 제조 방법
CN102088001B (zh) * 2009-12-04 2013-10-09 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
US9112060B2 (en) 2011-03-23 2015-08-18 Freescale Semiconductor, Inc. Low-leakage, high-capacitance capacitor structures and method of making
US9581772B2 (en) 2011-09-09 2017-02-28 Centera Photonics Inc. Optical electrical module used for optical communication
US11009788B2 (en) 2011-09-09 2021-05-18 Centera Photonics Inc. Method for manufacturing optical electrical module and substrate of an optical electrical module
US9379202B2 (en) * 2012-11-12 2016-06-28 Nvidia Corporation Decoupling capacitors for interposers
CN104851776A (zh) * 2014-02-14 2015-08-19 中芯国际集成电路制造(上海)有限公司 MiS电容器结构及其制造方法
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9905707B1 (en) * 2016-10-28 2018-02-27 Globalfoundries Inc. MOS capacitive structure of reduced capacitance variability
CN111180394B (zh) * 2018-11-13 2022-09-09 无锡华润上华科技有限公司 形成有电容器的半导体器件及其制造方法
KR20200113871A (ko) 2019-03-26 2020-10-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
US11257940B2 (en) * 2020-01-14 2022-02-22 Cree, Inc. Group III HEMT and capacitor that share structural features

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1602361A (en) * 1977-02-21 1981-11-11 Zaidan Hojin Handotai Kenkyu Semiconductor memory devices
US4246502A (en) * 1978-08-16 1981-01-20 Mitel Corporation Means for coupling incompatible signals to an integrated circuit and for deriving operating supply therefrom
US4805071A (en) * 1987-11-30 1989-02-14 Texas Instruments Incorporated High voltage capacitor for integrated circuits
JP2654393B2 (ja) * 1988-05-16 1997-09-17 株式会社日立製作所 半導体装置
US4914546A (en) * 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH0389545A (ja) * 1989-08-31 1991-04-15 Sharp Corp 集積回路のためのキャパシタ
US5236859A (en) * 1990-06-05 1993-08-17 Samsung Electronics Co., Ltd. Method of making stacked-capacitor for a dram cell same
US5104822A (en) * 1990-07-30 1992-04-14 Ramtron Corporation Method for creating self-aligned, non-patterned contact areas and stacked capacitors using the method
US5082797A (en) * 1991-01-22 1992-01-21 Micron Technology, Inc. Method of making stacked textured container capacitor
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
JP3120528B2 (ja) * 1992-01-29 2000-12-25 日本電気株式会社 半導体装置
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5663088A (en) 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
DE19531629C1 (de) * 1995-08-28 1997-01-09 Siemens Ag Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
US5602051A (en) 1995-10-06 1997-02-11 International Business Machines Corporation Method of making stacked electrical device having regions of electrical isolation and electrical connection on a given stack level
KR100275544B1 (ko) 1995-12-20 2001-01-15 이계철 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
US6072160A (en) * 1996-06-03 2000-06-06 Applied Materials, Inc. Method and apparatus for enhancing the efficiency of radiant energy sources used in rapid thermal processing of substrates by energy reflection
KR100413805B1 (ko) 1996-10-31 2004-06-26 삼성전자주식회사 누설전류를이용한매트릭스형다진법강유전체랜덤액세서메모리
US5918119A (en) 1997-12-08 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Process for integrating MOSFET devices, comprised of different gate insulator thicknesses, with a capacitor structure
TW377512B (en) * 1998-02-06 1999-12-21 United Microelectronics Corp Capacitor for DRAM and the method of manufacturing the same
US6288419B1 (en) * 1999-07-09 2001-09-11 Micron Technology, Inc. Low resistance gate flash memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012295B2 (en) 2011-02-07 2015-04-21 Infineon Technologies Ag Compressive polycrystalline silicon film and method of manufacture thereof
DE102012100869B4 (de) * 2011-02-07 2016-02-11 Infineon Technologies Ag Zusammendrückende polykristalline Siliziumschicht und Herstellungsverfahren dafür
US9583559B2 (en) 2011-02-07 2017-02-28 Infineon Technologies Ag Capacitor having a top compressive polycrystalline plate

Also Published As

Publication number Publication date
KR20010096611A (ko) 2001-11-07
ES2281379T3 (es) 2007-10-01
CN1184698C (zh) 2005-01-12
IL140565A0 (en) 2002-02-10
EP1148557B1 (de) 2007-04-25
US6507063B2 (en) 2003-01-14
EP1148557A3 (de) 2003-08-27
MY133800A (en) 2007-11-30
CN1318869A (zh) 2001-10-24
US20030092239A1 (en) 2003-05-15
US6833299B2 (en) 2004-12-21
SG107561A1 (en) 2004-12-29
US20020089008A1 (en) 2002-07-11
JP2002009163A (ja) 2002-01-11
ATE360890T1 (de) 2007-05-15
TW506043B (en) 2002-10-11
DE60128028D1 (de) 2007-06-06
EP1148557A2 (de) 2001-10-24

Similar Documents

Publication Publication Date Title
DE60128028T2 (de) Stapelkondensator und Verfahren zur Herstellung
DE102012003118B4 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE102013105765B4 (de) FinFET mit eingebautem MOS-Varaktor und Verfahren zu seiner Herstellung
DE3225398C2 (de)
DE69610368T2 (de) Ferroelektrische Kapazität für integrierte Halbleiterschaltung und Verfahren zur Herstellung
DE112011100605B4 (de) Integriertes Hall-Effekt-Element mit Germanium-Hall-Platte und Verfahren zu deren Herstellung
DE4110906C2 (de) Verfahren zum Herstellen von DRAM-Zellen mit zumindest einem selbstausgerichteten Kondensatorkontakt und Zellstruktur mit zumindest einem selbstausgerichteten Kondensatorkontakt
DE3856350T2 (de) Verfahren zur Herstellung einer Silicid-Halbleiterelement mit Polysilizium-Bereiche
EP0528281A2 (de) Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung
DE69027953T2 (de) Halbleiterspeichervorrichtung
DE112020003567B4 (de) Verfahren für einen back-end-of-line-kompatiblen chipintegrierten metall-isolator-metall-entkopplungskondensator
EP1187191A2 (de) SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
DE4425360C2 (de) Zwei-Phasen CCD und Verfahren zu dessen Herstellung
DE3100839A1 (de) Integrierte schaltungsanordnung
DE60120897T2 (de) Herstellung eines CMOS-Kondensators
EP0944915B1 (de) Verfahren zur herstellung eines kondensators in einer halbleiteranordnung
DE102021112077A1 (de) Floating-gate-vorrichtungen in hochspannungsanwendungen
DE4341667C1 (de) Integrierte Schaltungsanordnung mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung
EP0862207A1 (de) Verfahren zur Herstellung eines DRAM-Grabenkondensators
DE3608418A1 (de) Verfahren zur herstellung eines mosfet-gateisolatorfilms
DE102013100025B4 (de) Halbleiterbauelement mit darin integriertem Kondensator und Verfahren zu seiner Herstellung
DE3785287T2 (de) Verfahren zur herstellung einer duennschicht-halbleiterdiodenanordnung.
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE19845066C2 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE3237026A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung - herstellung von planartransistoren unter verwendung von polyimid zur dielektrischen isolierung -

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)