CN102088001B - 快闪存储器及其制作方法 - Google Patents
快闪存储器及其制作方法 Download PDFInfo
- Publication number
- CN102088001B CN102088001B CN200910199993.9A CN200910199993A CN102088001B CN 102088001 B CN102088001 B CN 102088001B CN 200910199993 A CN200910199993 A CN 200910199993A CN 102088001 B CN102088001 B CN 102088001B
- Authority
- CN
- China
- Prior art keywords
- grid
- dielectric layer
- transistor
- gate
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000011049 filling Methods 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 230000035484 reaction time Effects 0.000 claims description 4
- 239000011799 hole material Substances 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- -1 inferior boron Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种快闪存储器的制作方法，包括：提供半导体衬底；在半导体衬底上形成栅介电层；在所述栅介电层上依次形成浮栅层、栅间介电层以及控制栅层的堆叠结构；将所述堆叠结构图形化，形成分立的存储晶体管和选择晶体管的栅极堆叠结构，所述存储晶体管的栅极堆叠结构包括：栅介电层、浮栅、栅间介电层以及控制栅，所述选择晶体管的栅极堆叠结构包括：栅介电层、下栅极、伪栅间介电层以及选择栅；离子注入形成存储晶体管的源区与漏区以及选择晶体管的源区与漏区；部分刻蚀选择晶体管栅极堆叠结构的选择栅与伪栅间介电层，形成开口，所述开口暴露出选择晶体管的下栅极；采用通孔材料填充所述开口，形成插塞，使选择晶体管的下栅极与选择栅电连接。
Description
技术领域
本发明涉及半导体技术领域，更具体的，本发明涉及快闪存储器及其制作方法。
背景技术
作为一种广泛使用的存储器件，电可编程只读存储器(EPROM)采用具有浮栅结构的场效应管，实现了数据的存储或擦除。EPROM的种类众多，最为基本的EPROM是通过电编程和紫外光照射擦写进行工作的。这种EPROM通常被称为紫外光擦写可编程只读存储器(UVEPROM)。
另一种EPROM结构是电可擦写可编程只读存储器(EEPROM或E2PROM)。EEPROM包括快闪存储器和浮栅薄氧化层存储单元(FLOTOX)存储器件两种结构。FLOTOX存储器件由选择晶体管与存储晶体管构成存储单元，并进一步形成存储阵列；而快闪存储器由大量串联或并联的存储晶体管形成存储阵列，并通过存储阵列边缘的选择晶体管进行存储晶体管的选择。
快闪存储器的存储晶体管通常采用堆叠的栅极结构，即浮栅-栅间介电层-控制栅结构。存储晶体管的浮栅与控制栅之间形成有栅间介电层，所述栅间介电层隔离了浮栅与控制栅，从而使得浮栅可以存储电荷。不同于存储晶体管，选择晶体管只有一选择栅，因此，对于与存储晶体管同时形成的选择晶体管，存储晶体管的浮栅位置对应的选择晶体管的下栅极与选择栅应进行电连接，以形成选择栅结构。
业界提出了各种用于连接选择晶体管下导电层与上导电层的结构。申请号为200410069850.3的中国专利申请公开了一种具有选择晶体管的电可擦可编程只读存储器及其制作方法。图1是现有技术快闪存储器的选择晶体管与存储晶体管的剖面结构示意图。如图1所示，100示意了半导体衬底；存储晶体管包括：依次位于半导体衬底100上的栅介电层101、浮栅102、栅间介电层103、掩膜导电图形104以及控制栅105；位于存储晶体管旁的选择晶体管包括：依次位于半导体衬底100上的栅介电层111、下栅极112、伪栅间介电层113、掩膜导电图形114以及选择栅115；伪栅间介电层113的部分区域形成有开口116，所述下栅极112和选择栅115在开口116处进行电连接，共同构成了选择晶体管的选择栅结构。现有技术在制作选择晶体管的连接时，需要在掩膜导电图形114和伪栅间介电层113处形成开口116，需要额外的光刻、刻蚀工艺来移除栅间介电层的部分区域，所述额外的光刻、刻蚀工艺增加了快闪存储器制作工艺的复杂度，不利于工艺集成。
综上，需要一种改进的快闪存储器制作方法，以提高工艺集成度。
发明内容
本发明解决的问题是提供了一种快闪存储器及其制作方法，降低了工艺的复杂度。
为解决上述问题，本发明提供了一种快闪存储器的制作方法，包括：提供半导体衬底；在半导体衬底上形成栅介电层；在所述栅介电层上依次形成浮栅层、栅间介电层以及控制栅层的堆叠结构；将所述堆叠结构图形化，形成分立的存储晶体管和选择晶体管的栅极堆叠结构，所述存储晶体管的栅极堆叠结构包括：栅介电层、浮栅、栅间介电层以及控制栅，所述选择晶体管的栅极堆叠结构包括：栅介电层、下栅极、伪栅间介电层以及选择栅；离子注入形成存储晶体管的源区与漏区以及选择晶体管的源区与漏区；部分刻蚀选择晶体管栅极堆叠结构的选择栅与伪栅间介电层，形成开口，所述开口暴露出选择晶体管的下栅极；采用通孔材料填充所述开口，形成插塞，使选择晶体管的下栅极与选择栅电连接。
可选的，浮栅层的厚度为1000至2000埃，栅间介电层厚度为50至200埃，控制栅层的厚度为1500至2500埃；
可选的，在形成所述开口前，还包括形成金属间介电层的步骤；
可选的，所述选择晶体管栅极堆叠结构上方的金属间介电层的厚度为400至3000埃；半导体衬底上方的金属间介电层的厚度为3000至6000埃；
可选的，干法刻蚀选择晶体管栅极堆叠结构的开口，所述干法刻蚀的处理条件为：气压为40至60毫托，上电极射频电源功率为1000至2000瓦，下电极射频电源功率为100至200瓦，CF4气体流量为25至35sccm，CHF3气体流量为40至60sccm，SF6气体流量为15至25sccm，O2气体流量为4至6sccm，反应时间为100至150秒；
可选的，形成选择晶体管栅极堆叠结构的开口及填充所述开口的步骤与选择晶体管源区或漏区上形成连接至位线的引线开口及填充所述引线开口的导电材料步骤同时进行。
相应的，本发明还提供了一种快闪存储器，包括：半导体衬底，位于半导体衬底上分立的存储晶体管栅极堆叠结构与选择晶体管栅极堆叠结构；选择晶体管的栅极堆叠结构包括依次位于栅介电层上的下栅极、栅间介电层以及选择栅；所述下栅极与选择栅之间形成有插塞，并通过插塞电连接。
可选的，浮栅层的厚度为1000至2000埃，栅间介电层厚度为50至200埃，控制栅层的厚度为1500至2500埃；
可选的，所述选择晶体管栅极堆叠结构的插塞材料是钨或多晶硅。
与现有技术相比，本发明具有以下优点：
1.本发明采用通孔制作工艺形成连接选择晶体管栅极堆叠结构的下栅极与选择栅的插塞；所述插塞可以与选择晶体管源区或漏区上的引线通孔同时形成，降低了制作工艺的复杂度，利于工艺集成。
2.本发明的快闪存储器制作方法同时形成选择晶体管与存储晶体管，而且所述选择晶体管与存储晶体管采用堆叠的栅极结构，特征尺寸可以缩小到0.25微米以下，易于实现高密度的存储阵列。
附图说明
图1是现有技术快闪存储器的选择晶体管与存储晶体管的剖面结构示意图。
图2是本发明一个实施例的快闪存储器的布局示意图。
图3是本发明一个实施例的快闪存储器沿图2所示XX’方向的剖面结构示意图。
图4是本发明一个实施例的快闪存储器制作方法的流程示意图。
图5至图9是本发明一个实施例的快闪存储器制作方法沿图2所示XX’的剖面结构示意图。
具体实施方式
现有技术在制作快闪存储器的选择晶体管时，采用额外的光刻、刻蚀工艺来移除栅间介电层的部分区域以形成开口，并进一步形成下栅极与选择栅的电连接；所述额外的光刻、刻蚀工艺增加了快闪存储器工艺复杂度。
发明人发现，在制作快闪存储器的存储阵列时，需要在选择晶体管的源区或漏区位置上形成连接至位线的引线通孔，所述引线通孔的制作步骤包括在选择晶体管源区或漏区上形成连接至位线的引线开口，填充所述引线开口的导电材料以形成引线通孔两步；而所述引线通孔的制作方法可以用于选择晶体管的选择栅制作，即，首先在选择晶体管栅极堆叠结构的选择栅与伪栅间介电层形成开口，再在所述开口填充导电材料，形成电连接下栅极与选择栅的插塞。进一步的，所述选择晶体管栅极堆叠结构中插塞的形成可以与选择晶体管源区或漏区上的引线通孔同时形成，不需要额外的光刻、刻蚀工艺，从而降低制作工艺的复杂度。
图2是本发明一个实施例的快闪存储器阵列的布局示意图。如图2所示，所述快闪存储器阵列为NAND型快闪存储器阵列，由复数个存储晶体管串联形成，在串联存储晶体管的头部或尾部串联有选择晶体管，所述选择晶体管用于控制存储晶体管的选通。201示意了阱区，203为器件隔离区，依据具体实施例的不同，所述器件隔离区203为局部氧化隔离区(LOCOS)或沟槽隔离区(STI)；存储晶体管包含浮栅205与控制栅207，所述浮栅205与控制栅207相互隔离；选择晶体管包含下栅极209与选择栅211，所述下栅极209与选择栅211由插塞213进行电连接；215示意了阱区201中的源区或漏区与位线的引线通孔。
图3是本发明一个实施例的快闪存储器沿图2所示XX’方向的剖面结构示意图。如图3所示，300示意了半导体衬底，在所述半导体衬底300上形成了阱区201，所述阱区201包含有选择晶体管240的漏区219与源区221、以及存储晶体管230的漏区223与源区225；在具体实施例中，所述选择晶体管240的源区221与存储晶体管230的漏区223为同一掺杂区。阱区201上形成有栅介电层204，所述栅介电层204为氧化硅、氮化硅、氮氧化硅或者类似的介电材料。在栅介电层204上形成有分立的存储晶体管230与选择晶体管240的栅极堆叠结构，存储晶体管230的栅极堆叠结构包含依次位于栅介电层204上的浮栅205、栅间介电层206以及控制栅207；相应的，选择晶体管240的栅极堆叠结构包含下栅极209、伪栅间介电层210以及选择栅211，所述下栅极209与选择栅211由插塞213进行电连接。在具体实施例中，存储晶体管230的浮栅205与选择晶体管240的下栅极209由浮栅层形成，存储晶体管230的栅间介电层206与选择晶体管240的伪栅间介电层210由栅间介电层形成；存储晶体管230的控制栅207与选择晶体管240的选择栅211由控制栅层形成。存储晶体管230和选择晶体管240上形成有金属间介电层217，选择晶体管240的漏区219上方的金属间介电层217中形成有引线通孔215，所述引线通孔215用于连接源区与存储阵列的位线。
图4是本发明一个实施例的快闪存储器制作方法的流程示意图，包括：执行步骤S402，提供半导体衬底；执行步骤S404，在所述半导体衬底上形成阱区，在所述阱区上形成栅介电层；执行步骤S406，在栅介电层上形成浮栅层，图形化所述浮栅层，形成沿图2所示XX’方向的条状浮栅层；执行步骤S408，在浮栅层上形成栅间介电层；执行步骤S410，在栅间介电层上形成控制栅层；执行步骤S412，图形化所述控制栅层/栅间介电层/浮栅层的堆叠结构，同时形成分立的存储晶体管的栅极堆叠结构与选择晶体管的栅极堆叠结构，之后，离子注入，分别在阱区内存储晶体管栅极堆叠结构的两侧和选择晶体管栅极堆叠结构的两侧形成源区与漏区，以形成存储晶体管与选择晶体管；执行步骤S414，在所述存储晶体管和选择晶体管上形成金属间介电层；执行步骤S416，部分刻蚀选择晶体管栅极堆叠结构上的控制栅层、栅间介电层以及选择晶体管栅极堆叠结构上的金属间介电层，在选择晶体管栅极堆叠结构的部分区域形成开口，同时，在阱区上形成引线开口，所述选择晶体管栅极堆叠结构处的开口暴露出选择晶体管的第一多晶硅层，所述阱区的引线开口暴露出选择晶体管的源区或漏区；执行步骤S418，在选择晶体管的栅极堆叠结构的开口内填充导电材料形成插塞，在阱区的引线开口填充导电材料形成引线通孔。
图5至图9是本发明一个实施例快闪存储器制作方法沿图2所示XX’的剖面结构示意图。
如图5所示，在半导体衬底300上形成阱区201，依据具体实施例的不同，所述阱区201为N型掺杂或P型掺杂。在所述阱区201上形成栅介电层204，所述栅介电层204为氧化硅、氮化硅、氮氧化硅或者类似的介电材料，在具体实施例中，所述栅介电层204为隧穿氧化层(ETOX)。在所述栅介电层204上形成浮栅层505，在具体实施例中，所述浮栅层505为多晶硅，之后，图形化所述浮栅层505，形成与图2中XX’方向上的相互平行的条状多晶硅层，所述相互平行的条状多晶硅层用于形成串联的存储晶体管的浮栅及选择晶体管的下栅极。
如图6所示，在浮栅层505上形成栅间介电层506，在具体实施例中，所述栅间介电层506为氧化硅/氮化硅/氧化硅的ONO堆叠结构，所述ONO的堆叠结构具有低缺陷密度、低漏电流以及较高的击穿电压。继续在所述栅间介电层506上形成控制栅层507。在具体实施例中，所述控制栅层为多晶硅，并且对所述多晶硅进行原位掺杂，掺杂材料为磷、砷或其他类似物质，杂质源的掺杂浓度为1020原子/cm3，所述原位掺杂使控制栅层507具备高导电率，在具体实施例中，所述具备高导电率的控制栅层507作为后续选择晶体管的位选择线以及连接存储晶体管控制栅的字线。
如图7所示，图形化浮栅层505/栅间介电层506/控制栅层507的堆叠栅极结构，所述控制栅507形成垂直于图2所示XX’方向的条状多晶硅，同时浮栅层505图形化形成一个个分立的存储晶体管的浮栅或选择晶体管的下栅极。之后，对半导体衬底300进行离子注入，在阱区201中形成掺杂的源区与漏区。在具体实施例中，阱区201为N型掺杂，离子注入时采用P型离子注入，注入离子为硼或氟化亚硼等P型掺杂离子，形成的选择晶体管240包括漏区219与源区221，存储晶体管230包括漏区223与源区225；所述选择晶体管240的源区221与存储晶体管230的漏区223为同一掺杂区。之后，在选择晶体管240与存储晶体管230上形成金属介电层217，所述金属间介电层217为氮化硅、氮碳化硅或其他便于刻蚀和平坦化的介电材料。
如图8所示，利用干法刻蚀工艺图形化金属间介电层217，在选择晶体管240的漏区219上方形成引线开口803，所述引线开口803将漏区219暴露出来。同时，所述干法刻蚀工艺还会将图7中选择晶体管240栅极堆叠结构的控制栅层与栅间介电层506部分刻蚀，形成选择栅211、伪栅间介电层210以及下栅极209，并形成开口801，所述开口801暴露出下栅极209。依据具体实施例的不同，所述开口801位于选择晶体管240栅极堆叠结构的中心或其他位置。
金属间介电层217的干法刻蚀处理条件为：气压为40至60毫托，上电极射频电源功率为1000至2000瓦，下电极射频电源功率为100至200瓦，CF4气体流量为25至35sccm，CHF3气体流量为40至60sccm，SF6气体流量为15至25sccm，O2气体流量为4至6sccm，反应时间为100至150秒；在具体实施例中，优选的干法刻蚀处理条件为：气压50毫托，上电极射频电源功率1500瓦，下电极射频电源功率150瓦，CF4气体流量30sccm，CHF3气体流量50sccm，SF6气体流量20sccm，O2气体流量5sccm，反应时间120秒。所述干法刻蚀处理对于金属间介电层与多晶硅的刻蚀选择比为2∶1，因此，所述控制栅层与浮栅层的厚度需要选取合适，以保证引线开口803位置金属间介电层刻蚀完成的同时，选择晶体管240栅极堆叠结构的开口801正好刻蚀到暴露出下栅极209。在具体实施例中，控制栅层507的厚度为1500至2500埃，浮栅层505的厚度为1000至2000埃；优选的实施例中，控制栅层507厚度为2000埃，栅间介电层506厚度为200埃，浮栅层505厚度为1500埃，栅介电层厚度为100埃。
如图9所示，采用导电材料填充图8中的选择晶体管240选择栅位置的开口801，以及选择晶体管240漏区219上方的引线开口803，对应的，开口801处形成插塞213，在引线开口803处形成引线通孔215。插塞213将选择晶体管240的选择栅211与下栅极209进行电连接，所述选择栅211与下栅极209的并联结构具有比单一多晶硅层选择栅结构小的栅极电阻。引线通孔215作为快闪存储器阵列的位线与选择晶体管240漏区219的电连接。所述插塞213与引线通孔215同时形成，降低了工艺的复杂度。依据具体实施例的不同，所述插塞213与引线通孔215的填充材料采用钨、掺杂的多晶硅或其他合适的导电材料。
基于上述工艺实施后，形成本发明的快闪存储器。所述快闪存储器工作时，在选择晶体管240的选择栅211上施加电压，选择晶体管240导通；所述导通的选择晶体管240使得位线上的输入信号通过选择晶体管的漏区219、导电沟道901以及选择晶体管的源区221传导到存储晶体管230的漏区223。存储晶体管230的编程操作与抹除操作都采用福勒-诺德海姆(Fowler-Nordheim)隧穿效应，在存储晶体管230的控制栅207的控制下，热电子通过栅介电层204而注入到浮栅205上，或电子经由栅介电层204从浮栅205拉出至衬底或源/漏区，达到存储数据或抹除数据的目的。由于选择晶体管240的选择栅211与下栅极209电连接，作为替代的，可以在下栅极209对应的浮栅层上施加电压以控制选择晶体管240工作状态。
本发明快闪存储器的存储晶体管和选择晶体管均采用堆叠栅极结构，所述堆叠的栅极结构可以干法刻蚀处理一次形成，而选择晶体管的选择栅与下栅极之间的电连接与引线通孔同时形成，所述栅极制作工艺无需多次对准，这使得存储晶体管可以采用0.25微米以下的工艺制作，所述较小的特征尺寸提高了存储阵列的存储密度。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种变动和修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (5)
1.一种快闪存储器的制作方法，包括：
提供半导体衬底；
在半导体衬底上形成栅介电层；
在所述栅介电层上依次形成浮栅层、栅间介电层以及控制栅层；
进行图形化，形成分立的存储晶体管和选择晶体管的栅极堆叠结构，所述存储晶体管的栅极堆叠结构包括：栅介电层、浮栅、栅间介电层以及控制栅，所述选择晶体管的栅极堆叠结构包括：栅介电层、下栅极、伪栅间介电层以及选择栅；
离子注入形成存储晶体管的源区与漏区以及选择晶体管的源区与漏区；
在选择晶体管、存储晶体管及半导体衬底上形成金属介电层；
同时刻蚀金属介电层和部分刻蚀选择晶体管栅极堆叠结构的选择栅与伪栅间介电层，在选择晶体管的源区或漏区上方形成引线开口，在选择晶体管栅极堆叠结构的选择栅与伪栅间介电层内形成暴露出选择晶体管的下栅极的开口，所述刻蚀对于金属间介电层与多晶硅的刻蚀选择比为2：1；
采用通孔材料填充所述开口，形成插塞，使选择晶体管的下栅极与选择栅电连接。
2.如权利要求1所述的快闪存储器制作方法，其特征在于，浮栅层的厚度为1000至2000埃，栅间介电层厚度为50至200埃，控制栅层的厚度为1500至2500埃。
3.如权利要求1所述的快闪存储器制作方法，其特征在于，所述选择晶体管栅极堆叠结构上方的金属间介电层的厚度为400至3000埃；半导体衬底上方的金属间介电层的厚度为3000至6000埃。
4.如权利要求1所述的快闪存储器制作方法，其特征在于，干法刻蚀选择晶体管栅极堆叠结构的开口，所述干法刻蚀的处理条件为：气压为40至60毫托，上电极射频电源功率为1000至2000瓦，下电极射频电源功率为100至200瓦，CF4气体流量为25至35sccm，CHF3气体流量为40至60sccm,SF6气体流量为15至25sccm，O2气体流量为4至6sccm，反应时间为100至150秒。
5.如权利要求1所述的快闪存储器制作方法，其特征在于，形成选择晶体管栅极堆叠结构的开口及填充所述开口的步骤与选择晶体管源区或漏区上形成连接至位线的引线开口及填充所述引线开口的导电材料步骤同时进行。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910199993.9A CN102088001B (zh) | 2009-12-04 | 2009-12-04 | 快闪存储器及其制作方法 |
| US12/959,279 US8536637B2 (en) | 2009-12-04 | 2010-12-02 | Array architecture for embedded flash memory devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910199993.9A CN102088001B (zh) | 2009-12-04 | 2009-12-04 | 快闪存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102088001A CN102088001A (zh) | 2011-06-08 |
| CN102088001B true CN102088001B (zh) | 2013-10-09 |
Family
ID=44099722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910199993.9A Expired - Fee Related CN102088001B (zh) | 2009-12-04 | 2009-12-04 | 快闪存储器及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8536637B2 (zh) |
| CN (1) | CN102088001B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545181B (zh) * | 2012-07-11 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 一种采用虚设栅极制造半导体器件的方法 |
| CN102945832B (zh) * | 2012-11-20 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
| CN104465523B (zh) * | 2013-09-24 | 2017-08-25 | 中芯国际集成电路制造(北京)有限公司 | 闪存存储器的制造方法 |
| CN105097703B (zh) * | 2014-04-28 | 2019-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| KR102129914B1 (ko) * | 2017-10-25 | 2020-07-03 | 청두 아날로그 써키트 테크놀로지 인코퍼레이티드 | 신형 비휘발성 기억장치와 그 제조방법 |
| CN112786602B (zh) * | 2019-11-06 | 2022-08-26 | 成都锐成芯微科技股份有限公司 | 单层多晶硅非易失性存储单元及其存储器 |
| CN114709216B (zh) * | 2022-06-06 | 2022-09-02 | 广州粤芯半导体技术有限公司 | 一种pFlash结构及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192551B1 (ko) * | 1996-05-16 | 1999-06-15 | 구본준 | 반도체 메모리 소자 및 그의 제조방법 |
| US6037223A (en) * | 1998-10-23 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stack gate flash memory cell featuring symmetric self aligned contact structures |
| US6507063B2 (en) * | 2000-04-17 | 2003-01-14 | International Business Machines Corporation | Poly-poly/MOS capacitor having a gate encapsulating first electrode layer |
| US6885586B2 (en) * | 2002-09-19 | 2005-04-26 | Actrans System Inc. | Self-aligned split-gate NAND flash memory and fabrication process |
| ITTO20021119A1 (it) * | 2002-12-24 | 2004-06-25 | St Microelectronics Srl | Dispositivo mos e procedimento di fabbricazione di |
| KR100517560B1 (ko) | 2003-07-14 | 2005-09-28 | 삼성전자주식회사 | 선택트랜지스터를 갖는 이이피롬 소자 및 그 제조방법 |
| US20090273015A1 (en) * | 2008-04-30 | 2009-11-05 | Atmel Corporation | Non-volatile memory cell |
-
2009
- 2009-12-04 CN CN200910199993.9A patent/CN102088001B/zh not_active Expired - Fee Related
-
2010
- 2010-12-02 US US12/959,279 patent/US8536637B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102088001A (zh) | 2011-06-08 |
| US20110298032A1 (en) | 2011-12-08 |
| US8536637B2 (en) | 2013-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102088001B (zh) | 快闪存储器及其制作方法 | |
| US7338859B2 (en) | Non-volatile memory cells having floating gate and method of forming the same | |
| JP5401016B2 (ja) | Ｎｏｒフラッシュメモリ及び製造方法 | |
| KR101113767B1 (ko) | 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법 | |
| CN100533743C (zh) | 非易失存储器及其制造方法 | |
| US6372564B1 (en) | Method of manufacturing V-shaped flash memory | |
| KR100932134B1 (ko) | 싱글 폴리형 이이피롬 및 그의 제조 방법 | |
| KR20100092666A (ko) | 비휘발성 메모리 셀 및 그의 제조방법 | |
| CN1155762A (zh) | 快速存储单元及其制造方法 | |
| TW202008510A (zh) | 分柵式非揮發性記憶體及其製備方法 | |
| JP2009503859A (ja) | 不揮発性メモリ | |
| JP2012164776A (ja) | 不揮発性半導体記憶装置 | |
| CN100499081C (zh) | Nor型闪存单元阵列的制造方法 | |
| CN104900650A (zh) | 分离栅极闪存存储器及其制造方法 | |
| KR100752192B1 (ko) | 단일 폴리 구조의 플래시 메모리 소자 및 그 제조 방법 | |
| US20040121545A1 (en) | Method to fabricate a square word line poly spacer | |
| CN101714560A (zh) | Eeprom以及用于制造eeprom的方法 | |
| KR100509828B1 (ko) | 스플리트형 플래시 메모리 셀의 게이트 전극 및 그 제조방법 | |
| JPH11307744A (ja) | 半導体装置及びその製造方法 | |
| KR100559523B1 (ko) | 플래시 메모리 소자의 셀 제조 방법 | |
| CN106847819B (zh) | Nand闪存存储单元、nand闪存及其形成方法 | |
| KR20110135753A (ko) | 비휘발성 메모리 장치 | |
| CN104425386A (zh) | 快闪存储器及快闪存储器的制作方法 | |
| CN101399206A (zh) | 制作快闪存储器的方法 | |
| CN105762150A (zh) | 闪存存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121120 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121120 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131009 Termination date: 20191204 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |