JP5401016B2 - Ｎｏｒフラッシュメモリ及び製造方法 - Google Patents
Ｎｏｒフラッシュメモリ及び製造方法 Download PDFInfo
- Publication number
- JP5401016B2 JP5401016B2 JP2007111429A JP2007111429A JP5401016B2 JP 5401016 B2 JP5401016 B2 JP 5401016B2 JP 2007111429 A JP2007111429 A JP 2007111429A JP 2007111429 A JP2007111429 A JP 2007111429A JP 5401016 B2 JP5401016 B2 JP 5401016B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- oxide
- layer
- erase
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 53
- 230000008878 coupling Effects 0.000 claims description 52
- 238000010168 coupling process Methods 0.000 claims description 52
- 238000005859 coupling reaction Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 39
- 150000004767 nitrides Chemical class 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 26
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 15
- 229910052785 arsenic Inorganic materials 0.000 description 15
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 15
- 229910052698 phosphorus Inorganic materials 0.000 description 15
- 239000011574 phosphorus Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 10
- 239000011521 glass Substances 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Description
本発明は、一般的には、半導体メモリ装置に関し、より詳細には、ＮＯＲフラッシュメモリ及びその製造方法に関する。
不揮発性メモリは、電気的プログラマブル読取専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読取専用メモリ（ＥＥＰＲＯＭ）、及びフラッシュＥＥＰＲＯＭを含むいくつかの形式で現在利用可能である。フラッシュメモリは、メモリカード、情報携帯端末（ＰＤＡ）、携帯電話、及びＭＰ３プレーヤのような装置での大量データ保存に広範に使用されている。
一般的に、新規かつ改良された半導体メモリ装置及びその製造方法を提供することが本発明の目的である。
本発明の別の目的は、従来技術の限界及び欠点を克服する上述の特性の半導体メモリ装置及び方法を提供することである。
本発明の別の目的は、従来技術の限界及び欠点を克服する上述の特性の半導体メモリ装置及び方法を提供することである。
上記及び他の目的は、複数のビット線拡散部が基板に形成され、メモリセルが、ビット線拡散部の間に対として形成され、セル対の各々が、ビット線拡散部に隣接する第1及び第２の導体、第１及び第２の導体の側の浮遊ゲート、浮遊ゲートの間の消去ゲート、及び消去ゲートの下方の基板内のソース線拡散部を有し、少なくとも１つの付加的な導体が浮遊ゲートに容量結合された、半導体メモリアレイ及び製造方法を提供することにより本発明によって達成される。
一部の開示した実施形態では、ビット線拡散部に隣接する導体は、ワード線であり、付加的な導体は、浮遊ゲートのそれぞれのものに結合した1対の結合ゲート、又は浮遊ゲートの両方に結合した単一の結合ゲートのいずれかから成る。
別の実施形態では、ビット線拡散部に隣接する導体は、プログラム線であり、第３の導体は、プログラム線と拡散部とに垂直な方向に延びるワード線である。
一部の開示した実施形態では、ビット線拡散部に隣接する導体は、ワード線であり、付加的な導体は、浮遊ゲートのそれぞれのものに結合した1対の結合ゲート、又は浮遊ゲートの両方に結合した単一の結合ゲートのいずれかから成る。
別の実施形態では、ビット線拡散部に隣接する導体は、プログラム線であり、第３の導体は、プログラム線と拡散部とに垂直な方向に延びるワード線である。
図１に示すように、メモリは、ＮＯＲ型スプリットゲート式フラッシュメモリセルのアレイを含み、その各々は、セルの状態（「０」又は「１」）に応じて負又は正のいずれかに荷電された浮遊ゲート１１を有する。アレイは、行と列に配列され、ビット線１２は、垂直に延び、ソース線１３、ワード線１４、結合ゲート１６、及び消去ゲート１７は、全て水平にビット線と直角に延びている。アレイは、Ｐ井戸が形成されたＰ型シリコン基板又はＮ型シリコン基板のいずれかとすることができる基板１９上に形成される。
図２でよく分るように、各列内のセルは、基板内のビット線拡散部２１の間に対として配列される。浮遊ゲート１１に加えて、各セルは、ワード線１４及び結合ゲート１６もまた含み、ワード線は、浮遊ゲートとビット線拡散部の１つとの間に位置し、結合ゲートは、浮遊ゲートのほぼ上方に位置する。対の２つのセルは、浮遊ゲートの間に位置する共通ソース拡散部１３及び共通消去ゲート１７を共有する。セルが配置されている列のためのビット線１２は、接点２２によってビット線拡散部に接続されている。
隣接する列のセルは、隣接セル内の浮遊ゲートとビット線拡散部の間に延びてこれらを分離する浅いトレンチ型隔離領域２０によって分離かつ隔離されるが、一方、ソース線拡散部、消去ゲート、制御ゲート、ワード線、及びビット線を貫通させる。
浮遊ゲート１１は、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされたポリシリコンで製造され、７３０Åから１９００Å程度の厚み又は高さを有し、浮遊ゲートの外縁部分は、ソース線拡散部１３の外縁部分に整列している。
浮遊ゲート１１は、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされたポリシリコンで製造され、７３０Åから１９００Å程度の厚み又は高さを有し、浮遊ゲートの外縁部分は、ソース線拡散部１３の外縁部分に整列している。
ワード線１４及び消去ゲート１７もまた、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされたポリシリコンで製造され、それらの各々は、３００Åから１０００Å程度の厚み又は高さを有する。消去ゲートは、ソース線拡散部の真上に配置され、１５０Åから２５０Å程度の厚みを有する酸化物層２３によってそれから絶縁されている。ワード線１４は、３０Åから１００Å程度の厚みを有する酸化物層２４によって基板の上面から分離されている。
浮遊ゲート１１は、１００Å程度の厚みを有する酸化物層２６によって基板の上面から、かつ１５０Å程度の厚みを有する酸化物層２７、２８によってワード線１４及び消去ゲート１７の側壁から絶縁されている。化学気相蒸着（ＣＶＤ）によって形成されて４００Åから８００Å程度の厚みを有する酸化物又は窒化物層２９が、ワード線及び消去ゲートの上に重なっている。
浮遊ゲート１１は、１００Å程度の厚みを有する酸化物層２６によって基板の上面から、かつ１５０Å程度の厚みを有する酸化物層２７、２８によってワード線１４及び消去ゲート１７の側壁から絶縁されている。化学気相蒸着（ＣＶＤ）によって形成されて４００Åから８００Å程度の厚みを有する酸化物又は窒化物層２９が、ワード線及び消去ゲートの上に重なっている。
浮遊ゲートの上側部分は、酸化物／窒化物層２９の上方に延び、結合ゲート１６は、浮遊ゲートの上に中心を置いている。結合ゲートは、浮遊ゲートよりも広く、結合ゲートの外側部分は、浮遊ゲートの側部に沿って酸化物／窒化物層まで下に延び、従って、結合ゲートの下側部分は、浮遊ゲートの上側部分に重なってこれを取り囲み、結合ゲートと浮遊ゲートの間の容量結合の拡張域を提供する。結合ゲートもまた、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされたポリシリコンで製造され、酸化物／窒化物層の上に１０００Åから２５００Å程度の厚み又は高さを有する。１００Åから２００Å程度の厚みを有する誘電体層３１が、結合ゲートの各々を浮遊ゲートの上側部分からかつ酸化物／窒化物層から分離させる。この誘電体は、酸化物のみの膜、窒化した酸化物膜、又は２つの酸化物の層の間の窒化物の層のような酸素、窒化物、及び酸化物の組合せ（ＯＮＯ）層のいずれかとすることができる。
リン珪酸ガラス（ＰＳＧ）又は硼リン珪酸ガラス（ＢＰＳＧ）のようなガラス材料３２がウェーハ全体に広がり、ガラス材料の上面にビット線１２があり、ビット線接点２２が、ガラス材料内の開口部３３を通過して延びている。
ビット線拡散部２１は、列内の隣接セル対におけるセルによって共有され、その隣接対内のセルのためのワード線１４’、１４”が図２に示されている。
リン珪酸ガラス（ＰＳＧ）又は硼リン珪酸ガラス（ＢＰＳＧ）のようなガラス材料３２がウェーハ全体に広がり、ガラス材料の上面にビット線１２があり、ビット線接点２２が、ガラス材料内の開口部３３を通過して延びている。
ビット線拡散部２１は、列内の隣接セル対におけるセルによって共有され、その隣接対内のセルのためのワード線１４’、１４”が図２に示されている。
図３は、図１に示すＮＯＲ型スプリットゲート式セルアレイの６列及び４行を有するメモリブロック又はアレイを示している。各行は、１つのワード線を有し、各列は、１つのビット線を有する。所定の用途のために、アレイは、あらゆる望ましい数の行及び列を有することができ、代表的なブロックは、例えば、８行（８ワード線）及び４Ｋの列（４０９６ビット線）を有することができる。ブロック内の全ての８行に関するソース線、消去ゲート、及び結合ゲートは、一緒にグループ分けされて各々1つのみの端子に接続することができ、アレイ復号化が単純化される。個々のセルは、ワード線及びビット線のアドレス指定によって選択され、例えば、図３の実施形態では、セル３４がワード線ＷＬX及びビット線ＢＬYのアドレス指定によって選択される。他のワード線及びビット線は選択されず、同様に他のブロック内のソース線、消去ゲート、及び結合ゲートは選択されない。
選択されたセルは、浮遊ゲートへのホットキャリア注入によって論理０状態にプログラム又は設定され、浮遊ゲートから消去ゲートへの電子トンネリングによってセルは、消去されるか又は論理１状態に復帰する。
様々なセルアレイ作動のための作動条件は、表１に要約されている。
選択されたセルは、浮遊ゲートへのホットキャリア注入によって論理０状態にプログラム又は設定され、浮遊ゲートから消去ゲートへの電子トンネリングによってセルは、消去されるか又は論理１状態に復帰する。
様々なセルアレイ作動のための作動条件は、表１に要約されている。
（表１）
プログラミングは、ビット毎のベースで行うことができ、ホットエレクトロンプログラミング中に結合ゲートに９Ｖが印加され、浮遊ゲートへの結合が提供され、ソース線及び消去ゲートに５．０Ｖが印加される。約１．６ボルトの電圧がワード線に印加され、プログラミング電流ＩPがビット線に印加される。その電流は、通常は１−１０μＡ程度であるが、いくつかの用途では、それは、０．１μＡのような低電流とすることができる。
消去は、２つの方法のうちの１つで行うことができる。第１のものでは、−１０Ｖが結合ゲートに印加され、５Ｖが消去ゲートに印加され、ソース線は、０Ｖ又は５Ｖのいずれかにあることができる。消去時間は、１−１０ｍｓ程度であり、電子が浮遊ゲートから消去ゲートにトンネリングする。消去は、結合ゲートにいかなる電圧も印加せずに、消去ゲートに１０Ｖを印加して行うことができる。
消去は、２つの方法のうちの１つで行うことができる。第１のものでは、−１０Ｖが結合ゲートに印加され、５Ｖが消去ゲートに印加され、ソース線は、０Ｖ又は５Ｖのいずれかにあることができる。消去時間は、１−１０ｍｓ程度であり、電子が浮遊ゲートから消去ゲートにトンネリングする。消去は、結合ゲートにいかなる電圧も印加せずに、消去ゲートに１０Ｖを印加して行うことができる。
負電圧が結合ゲートに印加されると、その電圧は、浮遊ゲートに結合され、浮遊ゲート上の高い負電位は、電子の結合を促進し、より低い電圧が消去ゲートに印加されることを可能にする。しかし、消去ゲートとソース線の間の酸化物又は絶縁体が十分に厚い場合、結合ゲートに何の負電位も印加されず消去ゲートとソース線の間に破壊が発生することもなく、消去ゲートは、浮遊ゲートから消去ゲートへの電子トンネリングを引き起こすのに十分に高い電圧（例えば、１０−１５Ｖ）を維持することができる。ＮＯＲ型スプリットゲートセルについては、セルは、超過消去することができ、すなわち、負閾値電圧にまで消去される。
選択されたセルは、結合ゲート及びワード線にＶCC、及びビット線にＶｒを印加して読み出される。
選択されたセルは、結合ゲート及びワード線にＶCC、及びビット線にＶｒを印加して読み出される。
図１のメモリセルアレイは、図４Ａ−図４Ｑに示す方法によって製造することができる。浅いトレンチが、シリコン基板１９に約０．１５μｍから０．３０μｍ程度の深さに形成され、熱成長酸化物及び高密度プラズマ堆積酸化物の組合せで満たされ、これは、平坦化されてシリコンの活性区域が露出される。トレンチは、図４Ａ−図４Ｑでのページの平面に平行な方向に延びている。
１００Åから２００Å程度の厚みを有する酸化物層４１が、基板上に熱的に成長する。フォトリソグラフィ用マスク４２が、消去ゲートが形成される領域内の酸化物層上に形成される。次に、非保護酸化物がウェットエッチング又はドライエッチングによって除去され、図４Ｂでのページに直角な方向に延びる酸化物のストリップが残され、消去ゲート酸化物２３が形成される。
マスクが剥ぎ取られた後に、図４Ｃに示すように、３０Åから１００Å程度の厚みを有する別の酸化物層４３が、基板及び消去ゲート酸化物２３の上に熱的に成長又は堆積され、消去ゲート酸化物の厚みは、約１５０Åから２５０Åに増大する。
１００Åから２００Å程度の厚みを有する酸化物層４１が、基板上に熱的に成長する。フォトリソグラフィ用マスク４２が、消去ゲートが形成される領域内の酸化物層上に形成される。次に、非保護酸化物がウェットエッチング又はドライエッチングによって除去され、図４Ｂでのページに直角な方向に延びる酸化物のストリップが残され、消去ゲート酸化物２３が形成される。
マスクが剥ぎ取られた後に、図４Ｃに示すように、３０Åから１００Å程度の厚みを有する別の酸化物層４３が、基板及び消去ゲート酸化物２３の上に熱的に成長又は堆積され、消去ゲート酸化物の厚みは、約１５０Åから２５０Åに増大する。
図４Ｄに示すように、ポリシリコン（ポリ−１）の導電層４４が、隔離領域の間の酸化物の上に３００Åから１０００Å程度の厚みに堆積される。ポリシリコンは、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされる。６００Åから１０００Å程度の厚みを有する酸化物又は窒化物層４６が、化学気相蒸着（ＣＶＤ）によってポリ−１層上に形成され、次のドライエッチング段階中にポリ−１材料がエッチング除去されるのを防止するマスクとして機能する。
図４Ｅに示すように、別のマスク４７が、ＣＶＤ層上にワード線及び消去ゲートを境界するために使用される。ＣＶＤ層４６及びポリ−１層４４の非遮蔽部分は、異方的にエッチング除去され、図４Ｆに示すように、ワード線１４及び消去ゲート１７を形成するポリ−１材料の部分のみが残される。同時に、酸化物層４３の非遮蔽部分もまたエッチング除去され、消去ゲート酸化物２３及びワード線の下方の酸化物層２４を形成する部分のみが残される。
次に、別の酸化物層４８が、基板の露出部分の上に、かつワード線１４、消去ゲート１７、及びそれらの上のＣＶＤ層の側壁に沿って熱成長又は堆積のいずれかで形成される。酸化物層４８は、基板上では１００Å程度の厚みを有し、ワード線及び消去ゲートの側壁上では、約１００から１５０Å程度の厚みを有する。厚みのこの違いは、ポリシリコンの促進酸化によるか、又は異方性ドライエッチングによってエッチバックされ、層４８が形成される前に側壁上に約５０Åの厚みを有する初期層を残す犠牲酸化の使用によるかのいずれかで達成される。
図４Ｈに示すように、ポリシリコン（ポリ−２）の第２の導電層４９が、酸化物層４８の上に堆積される。ポリ−２層は、１０００Åから２０００Å程度の厚みを有し、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされる。ポリ−２は、ＣＶＤ／ポリ−１スタックの間の間隙を満たし、ＣＶＤ層の上端まで又は上端から僅かに下にエッチバックされ、図４Ｉに示すように、ワード線１４と消去ゲート１７の間のメモリチャンネルの上に浮遊ゲート１１が形成される。
次に、ＣＶＤ層４６の上側部分が除去され、図４Ｊに示すように浮遊ゲートの上側部分が露出される。ＣＶＤ酸化物又は窒化物は、異方性ドライエッチングによってエッチバックすることができ、ワード線及び消去ゲートの上に、約４００Åから８００ÅのＣＶＤ材料が残される。
この時点で浮遊ゲートは、行の方向、すなわち、図４Ｊでのページの平面に直角に延びるストリップの形態にある。浮遊ゲートを個々のセルのための個々のアイランドに形成するために、別のマスク（図示せず）が、浮遊ゲートが配置される領域の上に形成され、ストリップの非遮蔽部分がエッチング除去されて、個々の浮遊ゲートが残される。
この時点で浮遊ゲートは、行の方向、すなわち、図４Ｊでのページの平面に直角に延びるストリップの形態にある。浮遊ゲートを個々のセルのための個々のアイランドに形成するために、別のマスク（図示せず）が、浮遊ゲートが配置される領域の上に形成され、ストリップの非遮蔽部分がエッチング除去されて、個々の浮遊ゲートが残される。
次に、図４Ｋに示すように、ソース線拡散部１３が、別のフォトリソグラフィ用マスク５１を用いたリン又はヒ素の高エネルギ注入によって消去ゲート１７のすぐ下の基板に形成される。
図４Ｌに示すように、１００Åから２００Å程度の厚みを有する誘電体層５２が、浮遊ゲート１１の露出表面、消去ゲート１７、及び酸化物又は窒化物層４６の上に堆積される。この誘電体は、酸化物のみの膜、窒化した酸化物膜、又は２つの酸化物の層の間の窒化物の層のような酸化物、窒化物、及び酸化物の組合せ（ＯＮＯ）層のいずれかとすることができる。
図４Ｌに示すように、１００Åから２００Å程度の厚みを有する誘電体層５２が、浮遊ゲート１１の露出表面、消去ゲート１７、及び酸化物又は窒化物層４６の上に堆積される。この誘電体は、酸化物のみの膜、窒化した酸化物膜、又は２つの酸化物の層の間の窒化物の層のような酸化物、窒化物、及び酸化物の組合せ（ＯＮＯ）層のいずれかとすることができる。
図４Ｍに示すように、次に、ポリシリコン（ポリ−３）の第３の導電層５３が誘電体層の上に堆積される。ポリ−３層は、１０００Åから２５００Å程度の厚みを有し、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされる。図４Ｎに示すように、結合ゲートを境界するためにマスク５４が形成され、ポリ−３材料の非遮蔽部分及びその下方の誘電体層５２の一部は、別の異方性ドライエッチング段階によって除去される。ＣＶＤ層４６がワード線及び消去ゲートを保護するが、ワード線の間のポリ−２層４９の非保護部分及びその下方の酸化物層４９の一部もまたこの段階で除去され、図４Ｏに示す構造が残される。
次に、ビット線拡散部２１が、ワード線の間並びに隣接列内のセルを分離する隔離領域の間の基板内にリン又はヒ素の高エネルギ注入により図４Ｐに示すように形成され、リン珪酸ガラス（ＰＳＧ）又は硼リン珪酸ガラス（ＢＰＳＧ）のようなガラス材料３２が、ウェーハ全体の上に堆積される。ビット線接点開口部３３がガラス内に形成され、金属層がガラスの上に堆積されてパターン化され、図４Ｑに示すように、ビット線１２及びビット線接点２２が形成される。
図５に示す実施形態は、各セルがそれ自体の個々の結合ゲートを有するのではなく、セルの各対が単一の結合ゲート５６を有することを除いては、図１の実施形態に類似している。図１及び図２を比較して理解することができるように、結合ゲート５６もまた、結合ゲート１６とは異なる形態を有する。個々の結合ゲート１６の各々が平面図で矩形の形状又は形態を有するのに対して、結合ゲート５６は、中央の矩形の胴体部５８から直角に延びる複数のほぼ矩形のアーム部又はフィンガ部５７を有する。胴体部は、行の方向に延び、フィンガ部は列の方向に延び、各々のフィンガ部は、浮遊ゲート１１のうちの１つの上に重なっている。
図５の実施形態は、結合ゲート及び浮遊ゲートが形成される方式を除いて、図１の実施形態と同じ方法で製造することができる。図４Ｎで示されている結合ゲートの境界のために１対の矩形マスクを使用する代わりに、この結合ゲートのためのマスクは、図５に示されているフィンガ部付き形態を有するようにパターン化される。このマスクを使用すれば、浮遊ゲートのための個々のアイランドを形成するためにポリ−２のストリップに別々のマスキング及びエッチング段階を行うことは要せず、これは、ポリ−３層がエッチング除去されて結合ゲートが形成される時に、フィンガ部によって覆われていないポリ−２ストリップの一部がエッチング除去されることになるからである。このようにして、浮遊ゲートが結合ゲートと同じ段階で形成され、かつ結合ゲートのフィンガ部と自己整列する。
図７で示される実施形態は、浮遊ゲート６１を有するスプリットゲート式フラッシュメモリセルの非接触型アレイである。他の実施形態のように、アレイは、行及び列に配列され、ビット線拡散部６２及びソース線拡散部６３は、互いに平行な一方向に延びている。しかし、この実施形態では、ワード線導体６４は、拡散部に直角な第２の方向に延び、その下方の浮遊ゲートのための結合ゲートとして機能する。アレイは、基板６６上に形成される。
各浮遊ゲートは、その中に保存される論理状態（「０」又は「１」）に従って負又は正のいずれかに荷電することができるメモリセル又はユニットを表している。
各浮遊ゲートは、その中に保存される論理状態（「０」又は「１」）に従って負又は正のいずれかに荷電することができるメモリセル又はユニットを表している。
図１及び図５の実施形態のように、メモリセルは、基板内のビット線拡散部６２の間に対として配列され、各対は、ビット線の間の中間部に位置する共通ソース線拡散部６３を共有する。浮遊ゲート６１は、ソース線拡散部の両辺に位置し、擬似浮遊ゲート６７は、ビット線拡散部の上に位置し、消去ゲート６８は、ソース線拡散部の上に位置する。
プログラムゲート７１、７２は、ビット線拡散部の対辺に位置し、ビット線拡散部及びソース線拡散部に平行な方向に延びている。ビット線の左方のプログラムゲート７１は、左側プログラムゲートと称してＰＧＬで表し、ビット線の右方のプログラムゲート７２は、右側プログラムゲートと称してＰＧＲで表している。
プログラムゲート７１、７２は、ビット線拡散部の対辺に位置し、ビット線拡散部及びソース線拡散部に平行な方向に延びている。ビット線の左方のプログラムゲート７１は、左側プログラムゲートと称してＰＧＬで表し、ビット線の右方のプログラムゲート７２は、右側プログラムゲートと称してＰＧＲで表している。
浮遊ゲート６１は、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされたポリシリコンで製造され、７３０Åから１９００Å程度の厚み又は高さを有し、浮遊ゲートの外縁部分は、ソース線拡散部６３の外縁部分と整列している。
消去ゲート６８及びプログラムゲート７１、７２もまた、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされたポリシリコンで製造され、それらの各々は、３００Åから１０００Å程度の厚み又は高さを有する。消去ゲートは、ソース線拡散部のすぐ上に位置し、１５０Åから２５０Å程度の厚みを有する酸化物層７３によってソース線拡散部から絶縁されている。プログラムゲート７１、７２は、３０Åから１００Å程度の厚みを有する酸化物層７４によって基板の上面から分離されている。
消去ゲート６８及びプログラムゲート７１、７２もまた、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされたポリシリコンで製造され、それらの各々は、３００Åから１０００Å程度の厚み又は高さを有する。消去ゲートは、ソース線拡散部のすぐ上に位置し、１５０Åから２５０Å程度の厚みを有する酸化物層７３によってソース線拡散部から絶縁されている。プログラムゲート７１、７２は、３０Åから１００Å程度の厚みを有する酸化物層７４によって基板の上面から分離されている。
浮遊ゲート６１は、１００Å程度の厚みを有する酸化物層７６によって基板の上面から、１５０Å程度の厚みを有する酸化物層７７、７８により、消去ゲート６８とプログラムゲート７１、７２との側壁から絶縁されている。化学気相蒸着（ＣＶＤ）によって形成されて４００Åから８００Å程度の厚みを有する酸化物又は窒化物層７９が、消去ゲート及びプログラムゲートの上に重なっている。
ワード線６４は、浮遊ゲート及び擬似浮遊ゲートの上を横断し、これらのゲート及び酸化物又は窒化物層７９から誘電体層８０によって分離されている。誘電体層は、１００Åから２００Å程度の厚みを有し、酸化物のみの膜、窒化した酸化物膜、又は２つの酸化物の層の間の窒化物の層のような酸化物、窒化物、及び酸化物の組合せ（ＯＮＯ）層のいずれかとすることができる。
ワード線６４は、浮遊ゲート及び擬似浮遊ゲートの上を横断し、これらのゲート及び酸化物又は窒化物層７９から誘電体層８０によって分離されている。誘電体層は、１００Åから２００Å程度の厚みを有し、酸化物のみの膜、窒化した酸化物膜、又は２つの酸化物の層の間の窒化物の層のような酸化物、窒化物、及び酸化物の組合せ（ＯＮＯ）層のいずれかとすることができる。
ワード線の下側部分は、浮遊ゲートの上側部分に重なってこれを取り囲み、ワード線と浮遊ゲートの間の容量結合の拡張域を提供する。
アレイの隣接行内のワード線と浮遊ゲートは、図９−図１２で理解することができるように互いに分離され、ホウ素又はＢＦ2チャンネルブロック拡散部８１が浮遊ゲートの間で基板内に注入されて、隣接セル内のメモリの間のチャンネルが絶縁されている。
アレイの隣接行内のワード線と浮遊ゲートは、図９−図１２で理解することができるように互いに分離され、ホウ素又はＢＦ2チャンネルブロック拡散部８１が浮遊ゲートの間で基板内に注入されて、隣接セル内のメモリの間のチャンネルが絶縁されている。
図１３は、図７に示されている非接触型アレイの４列及び６行を有するメモリブロック又はアレイを示している。所定の用途のために、アレイは、あらゆる望ましい数の行及び列を有することができ、代表的なブロックは、例えば、６４行（６４ワード線）及び４Ｋの列（４０９６ビット線）を有することができ、アレイ内部には何ら接点がない。ソース線、消去ゲート、左側プログラムゲート（ＰＧＬ）、及び右側プログラムゲート（ＰＧＲ）は、一緒にグループ分けされて各々1つのみの端子に接続することができ、アレイ復号化が単純化される。個々のセルは、望ましいセルに対するワード線、ビット線、及びプログラム線のアドレス指定によって選択され、他のワード線、ビット線、及びプログラム線は選択されない。例えば、図１３の実施形態では、セル８２は、ワード線ＷＬX、ビット線ＢＬY、及びＰＧＲラインのアドレス指定によって選択される。
選択されたセルは、浮遊ゲートへのホットキャリア注入によって論理０状態にプログラム又は設定され、浮遊ゲートから消去ゲートへの電子トンネリングによってセルは、消去されるか又は論理１状態に復帰する。
様々なセルアレイ作動のための作動条件は、表２に要約されている。
選択されたセルは、浮遊ゲートへのホットキャリア注入によって論理０状態にプログラム又は設定され、浮遊ゲートから消去ゲートへの電子トンネリングによってセルは、消去されるか又は論理１状態に復帰する。
様々なセルアレイ作動のための作動条件は、表２に要約されている。
（表２）
プログラミングは、ビット毎のベースで行うことができ、ホットエレクトロンプログラミング中にワード線に９Ｖが印加され、セルが選択され、かつ浮遊ゲートへの結合が提供され、ソース線及び消去ゲートには、５．０Ｖが印加される。約１．６ボルトの電圧がＰＧＲラインに印加され、プログラミング電流Ｉｐがビット線に印加される。その電流は、通常は１−１０μＡ程度であるが、一部の用途では、それは、０．１μＡのような低電流とすることができる。
消去は、２つの方法のうちの１つで行うことができる。第１のものでは、−１０Ｖが結合ゲートに印加され、５Ｖが消去ゲートに印加され、ソース線は、０Ｖ又は５Ｖのいずれかにあることができる。消去時間は、１−１０ｍｓ程度であり、電子が浮遊ゲートから消去ゲートにトンネリングする。消去は、結合ゲートにいかなる電圧も印加せずに、消去ゲートに１０Ｖを印加して行うことができる。
負電圧が結合ゲートに印加されると、その電圧は、浮遊ゲートに結合され、浮遊ゲート上の高い負電位は電子の結合を促進し、より低い電圧が消去ゲートに印加されることを可能にする。しかし、消去ゲートとソース線の間の酸化物又は絶縁体が十分に厚い場合、結合ゲートに何の負電位も印加されず、消去ゲートとソース線の間に破壊が発生することもなく、消去ゲートは、浮遊ゲートから消去ゲートへの電子トンネリングを引き起こすのに十分に高い電圧（例えば、１０−１５Ｖ）を維持することができる。
負電圧が結合ゲートに印加されると、その電圧は、浮遊ゲートに結合され、浮遊ゲート上の高い負電位は電子の結合を促進し、より低い電圧が消去ゲートに印加されることを可能にする。しかし、消去ゲートとソース線の間の酸化物又は絶縁体が十分に厚い場合、結合ゲートに何の負電位も印加されず、消去ゲートとソース線の間に破壊が発生することもなく、消去ゲートは、浮遊ゲートから消去ゲートへの電子トンネリングを引き起こすのに十分に高い電圧（例えば、１０−１５Ｖ）を維持することができる。
いずれの種類の消去を用いても、消去は、メモリセルの閾値電圧が約０．５Ｖになるまで継続され、ワード線に０Ｖを印加して中断することができる。非接触型アレイの場合、メモリセルが超過消去されない、すなわち、負の閾値電圧まで消去されないことを保証するよう注意すべきである。
ワード線に付加的な−１０Ｖが印加されると、この−１０Ｖが行毎に印加されるか又は全体のアレイブロックセルに印加されるかにより、アレイは、行毎に消去することができ、又は全体のアレイブロックを一時に消去することができる。
消去が消去ゲート上の１０Ｖのみで行われる時、消去は、行毎の方式で行うことはできず、消去ゲートの全てが１つの端子に接続されているので、セルアレイ全体が一時に消去される。
選択されたセルは、プログラムゲートにＶＣＣを、ワード線に５Ｖを、かつビット線にＶｒを印加することによって読み出される。
ワード線に付加的な−１０Ｖが印加されると、この−１０Ｖが行毎に印加されるか又は全体のアレイブロックセルに印加されるかにより、アレイは、行毎に消去することができ、又は全体のアレイブロックを一時に消去することができる。
消去が消去ゲート上の１０Ｖのみで行われる時、消去は、行毎の方式で行うことはできず、消去ゲートの全てが１つの端子に接続されているので、セルアレイ全体が一時に消去される。
選択されたセルは、プログラムゲートにＶＣＣを、ワード線に５Ｖを、かつビット線にＶｒを印加することによって読み出される。
図７のメモリセルアレイは、図１４Ａ−１４Ｍに示す方法によって製造することができる。この方法では、１００Åから２００Å程度の厚みを有する酸化物層８３が、Ｐ型シリコン基板６６上に熱的に成長する。フォトリソグラフィ用マスク８４が、消去ゲートが形成される領域内の酸化物層上に形成される。次に、非保護酸化物が、ウェットエッチング又はドライエッチングによって除去され、マスクが剥ぎ取られて、図１４Ｂのページに直角な方向に延びる酸化物のストリップが残され、消去ゲート酸化物７３が形成される。
図１４Ｃに示すように、３０Åから１００Å程度の厚みを有する別の酸化物層８６が、基板及び消去ゲート酸化物７３の上に熱的に成長又は堆積され、消去ゲート酸化物の厚みが、約１５０Åから２５０Åに増大する。
図１４Ｄに示すように、ポリシリコン（ポリ−１）の導電層８７が、隔離領域の間の酸化物の上に３００Åから１０００Å程度の厚みに堆積される。ポリシリコンは、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされる。６００Åから１０００Å程度の厚みを有する酸化物又は窒化物層８８が、化学気相蒸着（ＣＶＤ）によってポリ−１層上に形成され、次のドライエッチング段階中にポリ−１材料がエッチング除去されるのを防止するマスクとして機能する。
図１４Ｄに示すように、ポリシリコン（ポリ−１）の導電層８７が、隔離領域の間の酸化物の上に３００Åから１０００Å程度の厚みに堆積される。ポリシリコンは、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされる。６００Åから１０００Å程度の厚みを有する酸化物又は窒化物層８８が、化学気相蒸着（ＣＶＤ）によってポリ−１層上に形成され、次のドライエッチング段階中にポリ−１材料がエッチング除去されるのを防止するマスクとして機能する。
図１４Ｅに示すように、別のマスク８９が、ＣＶＤ層上にプログラムゲート及び消去ゲートを境界するために使用される。ＣＶＤ層８８及びポリ−１層８７の非遮蔽部分は、異方的にエッチング除去され、図１４Ｆに示すように、プログラムゲート７１、７２、及び消去ゲート１７を形成するポリ−１材料の部分のみが残される。同時に、酸化物層８６の非遮蔽部分もまたエッチング除去され、消去ゲート酸化物７３及びプログラムゲートの下方の酸化物層７４を形成する部分のみが残される。
次に、図１４Ｇに示すように、ビット線拡散部６２が、フォトリソグラフィ用マスク９１を通じたリン又はヒ素の注入によって左側プログラムゲートと右側プログラムゲートの間に形成される。注入は、導電層に対して低シート抵抗を有する埋め込みＮ+拡散部を形成するのに十分に強力である。
次に、図１４Ｈで示すように、別の酸化物層９２が、基板の露出部分の上に、かつプログラムゲート７１、７２、消去ゲート６８、及びそれらの上のＣＶＤ層の側壁に沿って熱成長又は堆積のいずれかで形成される。酸化物層９２は、基板上では１００Å程度の厚みを有し、プログラムゲート及び消去ゲートの側壁上では、約１００から１５０Å程度の厚みを有する。厚みのこの違いは、ポリシリコンの促進酸化によるか、又は異方性ドライエッチングによってエッチバックされ、層９２が形成される前に側壁上に約５０Åの厚みを有する初期層を残す犠牲酸化の使用によるかのいずれかで達成される。
次に、図１４Ｈで示すように、別の酸化物層９２が、基板の露出部分の上に、かつプログラムゲート７１、７２、消去ゲート６８、及びそれらの上のＣＶＤ層の側壁に沿って熱成長又は堆積のいずれかで形成される。酸化物層９２は、基板上では１００Å程度の厚みを有し、プログラムゲート及び消去ゲートの側壁上では、約１００から１５０Å程度の厚みを有する。厚みのこの違いは、ポリシリコンの促進酸化によるか、又は異方性ドライエッチングによってエッチバックされ、層９２が形成される前に側壁上に約５０Åの厚みを有する初期層を残す犠牲酸化の使用によるかのいずれかで達成される。
図１４Ｉに示すように、ポリシリコン（ポリ−２）の第２の導電層９３が、酸化物層９２の上に堆積される。ポリ−２層は、１０００Åから２０００Å程度の厚みを有し、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされる。ポリ−２は、ＣＶＤ／ポリ−１スタックの間の間隙を満たし、ＣＶＤ層の上端まで又は上端から僅かに下までエッチバックされ、図１４Ｊに示すように、メモリチャンネルの上の浮遊ゲート６１とビット線の上の擬似浮遊ゲート６７とが形成される。酸化物層９２の消去ゲート及びプログラムゲートの側壁上の部分は、酸化物層７７、７８を形成する。
ＣＶＤ層８８の上側部分が除去されて、図１４Ｋに示すように、浮遊ゲート６１及び擬似浮遊ゲート６７の上側部分が露出される。ＣＶＤ酸化物又は窒化物は、異方性ドライエッチングによってエッチバックすることができ、プログラムゲート及び消去ゲートの上に、約４００Åから８００ÅのＣＶＤ材料が残される。
この時点で、浮遊ゲート及び擬似浮遊ゲートは、ビット線及びプログラムゲートと同じ方向、すなわち、図１４Ｋのページの平面に直角に延びる長いストリップの形態にある。後の段階で、それらは、個々のセルのための浮遊ゲートを形成するために個々のアイランドの状態にエッチングされることになる。
この時点で、浮遊ゲート及び擬似浮遊ゲートは、ビット線及びプログラムゲートと同じ方向、すなわち、図１４Ｋのページの平面に直角に延びる長いストリップの形態にある。後の段階で、それらは、個々のセルのための浮遊ゲートを形成するために個々のアイランドの状態にエッチングされることになる。
ここで、図１４Ｌに示すように、ソース線拡散部６３が、別のリソグラフィ用マスク９４を用いたリン又はヒ素の高エネルギ注入によって消去ゲート６８のすぐ下の基板に形成される。
次に、図１４Ｍに示すように、１００Åから２００Å程度の厚みを有する誘電体層９６が、浮遊ゲート６１、擬似浮遊ゲート６７、消去ゲート６８、及び酸化物又は窒化物層８８の露出表面上に堆積される。この誘電体は、酸化物のみの膜、窒化した酸化物膜、又は２つの酸化物の層の間の窒化物の層のような酸化物、窒化物、及び酸化物の組合せ（ＯＮＯ）層のいずれかとすることができる。
次に、図１４Ｍに示すように、１００Åから２００Å程度の厚みを有する誘電体層９６が、浮遊ゲート６１、擬似浮遊ゲート６７、消去ゲート６８、及び酸化物又は窒化物層８８の露出表面上に堆積される。この誘電体は、酸化物のみの膜、窒化した酸化物膜、又は２つの酸化物の層の間の窒化物の層のような酸化物、窒化物、及び酸化物の組合せ（ＯＮＯ）層のいずれかとすることができる。
図１４Ｎに示すように、次に、ポリシリコン（ポリ−３）の第３の導電層９７が誘電体層の上に堆積される。ポリ−３層は、１０００Åから２５００Å程度の厚みを有し、リン、ヒ素、又はホウ素で１０20から１０21／ｃｍ3程度のレベルにドープされる。マスク（図示せず）が、ポリ−３層の上に形成され、ワード線を境界するようにパターン化され、ポリ−３材料と誘電体膜９６との非遮蔽部分及び浮遊ゲートと擬似浮遊ゲートとの非保護部分が、異方性ドライエッチング段階によってエッチングされ、ワード線と浮遊ゲート及び擬似浮遊ゲートのための個々のアイランドが形成される。プログラムゲート及び消去ゲートの上のＣＶＤ酸化物又は窒化物は、それらを保護し、それらがこのエッチングによって影響されるのを防止する。
ワード線及び浮遊ゲートが形成された後、チャンネルブロック拡散部８１が、ホウ素又はＢＦ2の注入によって形成される。注入のドース量は、好ましくは、１ｅ13−１ｅ14／ｃｍ3程度であり、これは、隣接メモリセルの間のチャンネルをＮ＋ビット線及びソース線拡散部に影響を与えずに電気的に分離するのに十分に強力である。
新規で改良された半導体メモリ装置及びその製造方法が提供されたことは、以上から明らかである。ある一定の現在好ましい実施形態のみが詳述されたが、当業者には明白なように、特許請求の範囲によって規定される本発明の範囲を逸脱することなくある一定の変更及び修正を行うことができる。
新規で改良された半導体メモリ装置及びその製造方法が提供されたことは、以上から明らかである。ある一定の現在好ましい実施形態のみが詳述されたが、当業者には明白なように、特許請求の範囲によって規定される本発明の範囲を逸脱することなくある一定の変更及び修正を行うことができる。
１１ 浮遊ゲート
１２ ビット線
１３ ソース線
１４ ワード線
１６ 結合ゲート
１７ 消去ゲート
１２ ビット線
１３ ソース線
１４ ワード線
１６ 結合ゲート
１７ 消去ゲート
Claims (5)
- 基板と、
該基板における複数の拡散部と、
該拡散部の間に対として形成されたメモリセルと、
を具備し、
前記メモリセルの対の各々が、前記拡散部に隣接した第１の導体及び第２の導体と、該第１の導体及び該第２の導体の側に配置され該第１の導体及び該第２の導体よりも高い位置にまで延びる浮遊ゲートと、該浮遊ゲートの間における消去ゲートと、該消去ゲートの下にある前記基板における第２の拡散部と、を含むようになっており、
さらに、前記浮遊ゲートに容量結合した少なくとも１つの第３の導体を具備し、
前記基板における前記複数の拡散部がビット線拡散部であり、
該ビット線拡散部に隣接した導体がワード線であり、
前記消去ゲートの下にある前記第２の拡散部がソース線拡散部であり、
前記浮遊ゲートの各々に結合した前記第３の導体が結合ゲートであり、
別々の結合ゲートが前記浮遊ゲートの各々に結合され、
前記結合ゲートは前記浮遊ゲートよりも幅が広く、
該結合ゲートの下方部分は、前記浮遊ゲートの上方部分の側部に重なり該上方部分を囲むことによって、前記結合ゲートと前記浮遊ゲートの上面との間における容量結合だけでなく、前記結合ゲートと前記浮遊ゲートの前記上方部分の側部との間における容量結合をももたらす、
ことを特徴とするメモリセルアレイ。 - 前記メモリセルの各々が、前記消去ゲートに印加された相対的に正の電圧と、前記結合ゲートに又は前記浮遊ゲートに隣接する前記第１及び第２の導体のうちの１つに印加された相対的に負の電圧とを受け取って、前記浮遊ゲートから前記消去ゲートへの電子トンネリングを発生させるように構成されている、請求項１に記載のメモリセルアレイ。
- 前記基板における前記拡散部がビット線拡散部であり、
該ビット線拡散部に隣接した前記導体がプログラムゲートであり、
前記消去ゲートの下にある前記基板における前記第２の拡散部がソース線拡散部であり、
前記浮遊ゲートに結合した前記第３の導体がワード線である、請求項１に記載のメモリセルアレイ。 - メモリセルアレイを製造する方法であって、
基板上に第１の酸化物層を、該第１の酸化物層の中央部分を該中央部分のいずれの側の部分よりも厚くして形成する段階と、
前記第１の酸化物層の上に第１の導電層を堆積させる段階と、
前記第１の導電層の一部分を除去して、前記第１の酸化物層の前記厚い部分上に消去ゲート、及び該厚い部分の両側の該第１の酸化物層の薄い部分上にワード線を形成する段階と、
前記消去ゲート及び前記ワード線の間の前記基板から前記第１の酸化物層を除去する段階と、
前記消去ゲート及び前記ワード線の上に第１の酸化物又は窒化物の層を形成する段階と、
前記消去ゲート及び前記ワード線の間の基板上、及び該消去ゲート及び該ワード線の側壁上に第２の酸化物層を形成する段階と、
前記消去ゲート及び前記ワード線の間に第２の導電層からの浮遊ゲートを、該浮遊ゲートの一部分が該消去ゲート及び該ワード線の上方の前記第１の酸化物又は窒化物の層よりも高い位置にまで延びるように形成する段階と、
前記消去ゲートの下の前記基板内にソース線拡散部を形成する段階と、
前記第１の酸化物又は窒化物の層上、及び該第１の酸化物又は窒化物の層の上方に延びる前記浮遊ゲートの部分上に誘電体層を形成する段階と、
前記誘電体層上に第３の導電層を形成する段階と、
前記第３の導電層の一部分を除去して、前記浮遊ゲートの上に重なるフィンガ部を有する結合ゲートを形成する段階と、
を含むことを特徴とする方法。 - メモリセルアレイを製造する方法であって、
基板上に第１の酸化物層を、該第１の酸化物層の中央部分を該中央部分のいずれの側の部分よりも厚くして形成する段階と、
前記第１の酸化物層の上に第１の導電層を堆積させる段階と、
前記第１の導電層の一部分を除去して、前記第１の酸化物層の前記厚い部分上に消去ゲート、及び該厚い部分の両側の該第１の酸化物層の薄い部分上にプログラムゲートを形成する段階と、
前記消去ゲート及び前記プログラムゲートの間の前記基板から前記第１の酸化物層を除去する段階と、
前記消去ゲート及び前記プログラムゲートの上に第１の酸化物又は窒化物の層を形成する段階と、
前記消去ゲート及び前記プログラムゲートの間の基板上、及び該消去ゲート及び該プログラムゲートの側壁上に第２の酸化物層を形成する段階と、
前記消去ゲート及び前記プログラムゲートの間に第２の導電層からの浮遊ゲートを、該浮遊ゲートの一部分が該消去ゲート及び該プログラムゲートの上方の前記第１の酸化物又は窒化物の層よりも高い位置にまで延びるように形成する段階と、
前記消去ゲートの下の前記基板内にソース線拡散部を形成する段階と、
前記第１の酸化物又は窒化物の層上、及び該第１の酸化物又は窒化物の層の上方に延びる前記浮遊ゲートの部分上に誘電体層を形成する段階と、
前記誘電体層上に第３の導電層を形成する段階と、
前記第３の導電層の一部分を除去して、前記浮遊ゲートの上側部分の上に重なってそれに結合したワード線を形成し、該ワード線の下側部分が、該浮遊ゲートの上側部分に重なってそれを取り囲み、該ワード線と該浮遊ゲートの間の広がった容量結合をもたらす段階と、
を含むことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/381,948 | 2006-05-05 | ||
| US11/381,948 US7598561B2 (en) | 2006-05-05 | 2006-05-05 | NOR flash memory |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007300098A JP2007300098A (ja) | 2007-11-15 |
| JP2007300098A5 JP2007300098A5 (ja) | 2010-05-27 |
| JP5401016B2 true JP5401016B2 (ja) | 2014-01-29 |
Family
ID=38660423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007111429A Active JP5401016B2 (ja) | 2006-05-05 | 2007-04-20 | Ｎｏｒフラッシュメモリ及び製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7598561B2 (ja) |
| JP (1) | JP5401016B2 (ja) |
| KR (1) | KR101484638B1 (ja) |
| CN (1) | CN101068020B (ja) |
| TW (1) | TWI415226B (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7910976B2 (en) * | 2007-06-28 | 2011-03-22 | Richard Fastow | High density NOR flash array architecture |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US7800159B2 (en) * | 2007-10-24 | 2010-09-21 | Silicon Storage Technology, Inc. | Array of contactless non-volatile memory cells |
| US8008702B2 (en) * | 2008-02-20 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-transistor non-volatile memory element |
| WO2009107241A1 (ja) * | 2008-02-29 | 2009-09-03 | 株式会社 東芝 | マルチドットフラッシュメモリ |
| US7893519B2 (en) * | 2008-05-28 | 2011-02-22 | Qimonda Ag | Integrated circuit with conductive structures |
| JP2010050208A (ja) * | 2008-08-20 | 2010-03-04 | Renesas Technology Corp | 半導体記憶装置 |
| US8461640B2 (en) * | 2009-09-08 | 2013-06-11 | Silicon Storage Technology, Inc. | FIN-FET non-volatile memory cell, and an array and method of manufacturing |
| US8384147B2 (en) * | 2011-04-29 | 2013-02-26 | Silicon Storage Technology, Inc. | High endurance non-volatile memory cell and array |
| US8711636B2 (en) | 2011-05-13 | 2014-04-29 | Silicon Storage Technology, Inc. | Method of operating a split gate flash memory cell with coupling gate |
| US8488388B2 (en) * | 2011-11-01 | 2013-07-16 | Silicon Storage Technology, Inc. | Method of programming a split gate non-volatile floating gate memory cell having a separate erase gate |
| US9048137B2 (en) * | 2012-02-17 | 2015-06-02 | Flashsilicon Incorporation | Scalable gate logic non-volatile memory cells and arrays |
| US8811093B2 (en) * | 2012-03-13 | 2014-08-19 | Silicon Storage Technology, Inc. | Non-volatile memory device and a method of operating same |
| US9293204B2 (en) * | 2013-04-16 | 2016-03-22 | Silicon Storage Technology, Inc. | Non-volatile memory cell with self aligned floating and erase gates, and method of making same |
| US9184252B2 (en) * | 2013-11-15 | 2015-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flash memory embedded with HKMG technology |
| US20150179749A1 (en) * | 2013-12-19 | 2015-06-25 | Silicon Storage Technology, Inc | Non-volatile Memory Cell With Self Aligned Floating And Erase Gates, And Method Of Making Same |
| US20150263012A1 (en) * | 2014-03-11 | 2015-09-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and manufacturing method thereof |
| US9159842B1 (en) * | 2014-03-28 | 2015-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded nonvolatile memory |
| JP6286292B2 (ja) * | 2014-06-20 | 2018-02-28 | 株式会社フローディア | 不揮発性半導体記憶装置 |
| CN105609131A (zh) * | 2014-07-22 | 2016-05-25 | 硅存储技术公司 | 抑制擦除分裂栅闪存存储器单元扇区的部分的系统和方法 |
| US9252150B1 (en) | 2014-07-29 | 2016-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | High endurance non-volatile memory cell |
| JP6367044B2 (ja) * | 2014-08-13 | 2018-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI594420B (zh) * | 2015-01-13 | 2017-08-01 | Xinnova Tech Ltd | Non-volatile memory components and methods of making the same |
| TWI606551B (zh) * | 2015-02-16 | 2017-11-21 | Xinnova Tech Ltd | Non-volatile memory device method |
| US10134475B2 (en) * | 2015-03-31 | 2018-11-20 | Silicon Storage Technology, Inc. | Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system |
| JP6560087B2 (ja) * | 2015-09-30 | 2019-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN107305892B (zh) | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| CN107425003B (zh) | 2016-05-18 | 2020-07-14 | 硅存储技术公司 | 制造分裂栅非易失性闪存单元的方法 |
| US9899395B1 (en) * | 2016-07-26 | 2018-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN107799146B (zh) * | 2016-08-31 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 存储器阵列及其读、编程、擦除操作方法 |
| US10535574B2 (en) * | 2017-09-20 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cell-like floating-gate test structure |
| CN110021602B (zh) * | 2018-01-05 | 2023-04-07 | 硅存储技术公司 | 在专用沟槽中具有浮栅的非易失性存储器单元 |
| KR102626948B1 (ko) | 2019-01-30 | 2024-01-17 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 수직 확산판을 갖는 커패시터 구조물 |
| TWI740560B (zh) * | 2019-08-30 | 2021-09-21 | 台灣積體電路製造股份有限公司 | 積體電路、記憶體元件及其形成方法 |
| US11239245B2 (en) | 2019-08-30 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etch method for opening a source line in flash memory |
| US11422968B2 (en) * | 2020-03-09 | 2022-08-23 | Infineon Technologies LLC | Methods, devices and systems for high speed serial bus transactions |
| US11309324B2 (en) * | 2020-07-28 | 2022-04-19 | Globalfoundries Singapore Pte. Ltd. | Compact memory cell with a shared conductive word line and methods of making such a memory cell |
| CN114335186A (zh) * | 2020-09-30 | 2022-04-12 | 硅存储技术股份有限公司 | 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法 |
| CN112349722B (zh) * | 2020-10-15 | 2021-11-09 | 长江存储科技有限责任公司 | 半导体器件结构及其制备方法 |
| US20230065897A1 (en) * | 2021-08-31 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company Limited | Transistor and method for manufacturing the same |
| KR102396632B1 (ko) | 2021-12-17 | 2022-05-12 | 성화전자 (주) | 연료전지차량용 미반응수소가스의 가스농도 측정장치 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
| JP2597719B2 (ja) * | 1989-07-31 | 1997-04-09 | 株式会社東芝 | 不揮発性半導体記憶装置およびその動作方法 |
| US5331188A (en) * | 1992-02-25 | 1994-07-19 | International Business Machines Corporation | Non-volatile DRAM cell |
| EP0902438B1 (en) * | 1997-09-09 | 2005-10-26 | Interuniversitair Micro-Elektronica Centrum Vzw | Methods of erasing a memory device and a method of programming a memory device for low-voltage and low-power applications |
| JP4245223B2 (ja) * | 1999-03-26 | 2009-03-25 | 三洋電機株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP4012341B2 (ja) * | 1999-07-14 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2002368144A (ja) * | 2001-06-13 | 2002-12-20 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| JP2004031448A (ja) * | 2002-06-21 | 2004-01-29 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US6747310B2 (en) * | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| JP2004152924A (ja) * | 2002-10-30 | 2004-05-27 | Renesas Technology Corp | 半導体記憶素子および半導体装置 |
| JP2004152977A (ja) * | 2002-10-30 | 2004-05-27 | Renesas Technology Corp | 半導体記憶装置 |
| JP2004179387A (ja) * | 2002-11-27 | 2004-06-24 | Renesas Technology Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2005223234A (ja) * | 2004-02-09 | 2005-08-18 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| JP4927321B2 (ja) * | 2004-06-22 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP2006019570A (ja) * | 2004-07-02 | 2006-01-19 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2006093707A (ja) * | 2004-09-22 | 2006-04-06 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
-
2006
- 2006-05-05 US US11/381,948 patent/US7598561B2/en active Active
-
2007
- 2007-03-06 TW TW096107663A patent/TWI415226B/zh active
- 2007-04-10 CN CN2007100960241A patent/CN101068020B/zh active Active
- 2007-04-20 JP JP2007111429A patent/JP5401016B2/ja active Active
- 2007-05-04 KR KR20070043457A patent/KR101484638B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007300098A (ja) | 2007-11-15 |
| TW200802731A (en) | 2008-01-01 |
| US20070257299A1 (en) | 2007-11-08 |
| TWI415226B (zh) | 2013-11-11 |
| CN101068020B (zh) | 2011-01-12 |
| CN101068020A (zh) | 2007-11-07 |
| KR20070108073A (ko) | 2007-11-08 |
| US7598561B2 (en) | 2009-10-06 |
| KR101484638B1 (ko) | 2015-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5401016B2 (ja) | Ｎｏｒフラッシュメモリ及び製造方法 | |
| US6512263B1 (en) | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming | |
| KR100937896B1 (ko) | 자기 정렬된 얕은 트렌치 분리를 통한 이이피롬 어레이 | |
| JP5072357B2 (ja) | 不揮発性メモリセルアレイを作る方法 | |
| US20020094636A1 (en) | Method and structure for an improved floating gate memory cell | |
| US7553725B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
| US7488657B2 (en) | Method and system for forming straight word lines in a flash memory array | |
| US7563676B2 (en) | NOR-type flash memory cell array and method for manufacturing the same | |
| US6617632B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4217409B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US6424002B1 (en) | Transistor, transistor array and non-volatile semiconductor memory | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| US10431308B1 (en) | Memory cell size reduction for scalable logic gate non-volatile memory arrays | |
| US7611946B2 (en) | Method of fabricating a non-volatile memory device | |
| JP3947041B2 (ja) | 半導体装置及びその製造方法 | |
| US6060356A (en) | Method of fabricating virtual ground SSI flash EPROM cell and array | |
| CN111916456B (zh) | 可缩放逻辑门非易失性存储器阵列及其制造方法 | |
| US20050263815A1 (en) | Memory device and method of manufacturing the same | |
| KR20240028927A (ko) | And형의 플래쉬 메모리, 프로그램 방법 및 소거 방법 | |
| US20070147123A1 (en) | Split gate type non-volatile memory device and method of manufacturing the same | |
| TW202410047A (zh) | 及型的快閃記憶體、編程方法及抹除方法 | |
| KR960003000B1 (ko) | 불휘발성 반도체메모리장치 및 그 제조방법 | |
| KR100806776B1 (ko) | 1-폴리 구조의 플래시 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121120 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130911 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5401016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |