DE19701935C1 - Verfahren zur Herstellung eines Siliziumkondensators - Google Patents

Verfahren zur Herstellung eines Siliziumkondensators

Info

Publication number
DE19701935C1
DE19701935C1 DE19701935A DE19701935A DE19701935C1 DE 19701935 C1 DE19701935 C1 DE 19701935C1 DE 19701935 A DE19701935 A DE 19701935A DE 19701935 A DE19701935 A DE 19701935A DE 19701935 C1 DE19701935 C1 DE 19701935C1
Authority
DE
Germany
Prior art keywords
layer
hole structures
conductive
silicon substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19701935A
Other languages
English (en)
Inventor
Hermann Dr Wendt
Josef Dr Willer
Wolfgang Dr Hoenlein
Volker Dr Lehmann
Hans Dr Reisinger
Ulrike Dipl Phys Gruening
Andreas Dr Spitzer
Reinhard Dr Stengl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19701935A priority Critical patent/DE19701935C1/de
Application granted granted Critical
Publication of DE19701935C1 publication Critical patent/DE19701935C1/de
Priority to TW086119961A priority patent/TW370705B/zh
Priority to US09/341,937 priority patent/US6165835A/en
Priority to JP53351598A priority patent/JP2001508948A/ja
Priority to KR1019997006516A priority patent/KR20000070287A/ko
Priority to EP98905245A priority patent/EP0963601A1/de
Priority to PCT/DE1998/000089 priority patent/WO1998032166A1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Description

Aus EP 05 28 281 A2 ist ein Siliziumkondensator bekannt. Die­ ser umfaßt ein n-dotiertes Siliziumsubstrat, dessen Oberflä­ che durch eine elektrochemische Ätzung in einem fluoridhalti­ gen, sauren Elektrolyten, in dem das Substrat als Anode ver­ schaltet ist, auf charakteristische Weise strukturiert ist. Bei der elektrochemischen Ätzung bilden sich an der Oberflä­ che des Substrates mehr oder weniger regelmäßig angeordnete Lochstrukturen. Die Lochstrukturen weisen ein Aspektverhält­ nis bis in den Bereich 1 : 1000 auf. Die Oberfläche der Loch­ strukturen ist mit einer dielektrischen Schicht und einer leitfähigen Schicht versehen. Leitfähige Schicht, dielektri­ sche Schicht und Siliziumsubstrat bilden einen Kondensator, in dem wegen der durch die Lochstrukturen bewirkten Oberflä­ chenvergrößerung spezifische Kapazitäten bis zu 100 µV/mm³ erzielt werden. Um die Leitfähigkeit des Substrats zu erhö­ hen, wird vorgeschlagen, an der Oberfläche der Lochstrukturen ein n⁺-dotiertes Gebiet vorzusehen.
Üblicherweise werden Siliziumkondensatoren in Siliziumschei­ ben hergestellt. Dabei wird eine Verbiegung der Silizium­ scheiben festgestellt, die mit mechanischen Verspannungen durch das n⁺-dotierte Gebiet an der Oberfläche der Lochstruk­ turen, die bis zu 300 µm dick sind, in Verbindung gebracht wird. Diese Verbiegung der Siliziumscheibe führt zu Problemen bei weiteren Prozeßschritten wie Lithographie, Scheibendün­ nung und Vereinzelung, die zum Einbau des Siliziumkondensa­ tors in ein Gehäuse erforderlich sind.
In DE 44 28 195 C1 ist ein Verfahren zur Herstellung eines solchen Siliziumkondensators vorgeschlagen worden. Um durch die Dotierung des dotierten Gebietes bewirkte mechanische Verspannungen des Siliziumsubstrats zu kompensieren, wird da­ bei das dotierte Gebiet zusätzlich mit Germanium dotiert. Die zusätzliche Dotierung mit Germanium führt zu einer Erhöhung der Prozeßkomplexität.
Der Erfindung liegt das Problem zugrunde, ein Verfahren zur Herstellung eines Siliziumkondensators anzugeben, das einfa­ cher als das bekannte ist.
Dieses Problem wird erfindungsgemäß gelöst durch ein Verfah­ ren gemäß Anspruch 1. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.
Dabei werden in einer Hauptfläche eines Siliziumsubstrates eine Vielzahl von Lochstrukturen erzeugt. Die Lochstrukturen weisen einen runden oder mehreckigen Querschnitt und im we­ sentlichen zur Hauptfläche senkrechte Seitenwände auf.
Entlang der Oberfläche der Lochstrukturen wird ein mit elek­ trisch aktivem Dotierstoff versehenes leitfähiges Gebiet er­ zeugt. Das leitfähige Gebiet bildet im fertigen Siliziumkon­ densator eine Kondensatorelektrode. Es wird vorzugsweise mit Phosphor oder Bor dotiert.
Auf der Oberfläche des leitfähigen Gebietes werden eine die­ lektrische Schicht und eine leitfähige Schicht aufgebracht, die die Lochstrukturen nicht auffüllen. Auf der Oberfläche der leitfähigen Schicht wird eine Hilfsschicht mit im wesent­ lichen konformer Kantenbedeckung gebildet, die unter einer kompressiven mechanischen Spannung steht. Schließlich werden die Lochstrukturen aufgefüllt.
Durch das mit Dotierstoff versehene leitfähige Gebiet, das entlang der Oberfläche der Lochstrukturen gebildet wird, kommt es zu einer konkaven Verbiegung des Siliziumsubstrats, wenn der Dotierstoff einen kleineren kovalenten Bindungsradi­ us als Silizium aufweist. Dieses ist für Phosphor und Bor der Fall. Die Verwendung der Hilfsschicht, die unter einer kom­ pressiven mechanischen Spannung steht und die mit konformer Kantenbedeckung in den Lochstrukturen eingesetzt wird, be­ wirkt eine Verbiegung des Siliziumsubstrats in Richtung auf eine konvexe Form. Dadurch wird die konkave Verbiegung des Substrates, die durch das leitfähige Gebiet bewirkt wird, kompensiert. Dadurch werden Probleme bei der Fertigung des Siliziumkondensators vermieden. Die konkave Verbiegung des Siliziumsubstrats hat den Nachteil, daß in herkömmlichen Fer­ tigungsgeräten die Substrate durch Unterdruck auf Träger ge­ halten werden (sogenannte Vakuumchucks). Eine konkave Verbie­ gung des Substrats führt dazu, daß das Substrat nicht mehr angesaugt werden kann, so daß eine automatisierte Fertigung nicht möglich ist. Leicht konvex geformte Substrate können dagegen auf diesen Trägern angesaugt werden, da der Substratrand zum Abdichten gegen Atmosphärendruck neigt.
Als Hilfsschicht, die unter einer kompressiven mechanischen Spannung steht, ist insbesondere eine Schicht aus thermischem SiO₂ geeignet. Der Einbau von Sauerstoff bei der Bildung von SiO₂ durch thermische Oxidation von Silizium führt auf der Siliziumunterlage zu einer kompressiven mechanischen Spannung in der Schicht aus thermischem SiO₂. Alternativ kann eine Schicht aus undotiertem Polysilizium verwendet werden. Beim Aufwachsen einer Schicht aus Polysilizium kommt es im unteren Teil der Schicht zu einem Wachstum vieler kleiner Kristalli­ te, die im Laufe der Schichtabscheidung um das weitere Wachs­ tum konkurieren. Dadurch steht die Polysiliziumschicht unter einer kompressiven mechanischen Spannung.
Weist das Siliziumsubstrat nach der Bildung der Lochstruktu­ ren, des leitfähigen Gebietes, der dielektrischen Schicht und der leitfähigen Schicht eine solche Verbiegung auf, daß zwi­ schen der Mitte und dem Rand des Siliziumsubstrates eine Hö­ hendifferenz von bis etwa 500 µm besteht, so läßt sich diese konkave Verbiegung durch eine Hilfsschicht aus thermischem Oxid in einer Schichtdicke von 30 bis 250 nm kompensieren. Die Hilfsschicht aus thermischem Oxid steht unter einer kom­ pressiven Spannung von etwa 10⁴ N/cm². Bei Verwendung einer Hilfsschicht aus Polysilizium ist eine Schichtdicke zwischen 50 nm und 100 nm erforderlich.
Es ist denkbar, mechanische Spannungen in einem Siliziumsub­ strat, die durch Schichten bedingt werden, die im Vergleich zum Silizium stärker kontrahieren, durch Aufbringen einer entsprechend dicken Siliziumnitridschicht auf der Rückseite des Siliziumsubstrats zu kompensieren. Bei der Herstellung eines Siliziumkondensators hat sich jedoch gezeigt, daß der­ artige Siliziumnitridschichten mit handhabbaren Dicken von etwa 1 µm die konkave Verbiegung des Siliziumsubstrats nicht kompensieren können. Abschätzungen haben ergeben, daß die Dicke der Siliziumnitridschicht auf der Rückseite des Silizi­ umsubstrates zwischen 20 und 50 µm dick sei müßte. Derartige Schichtdicken sind jedoch prozeßtechnisch nicht vertretbar.
Vorzugsweise werden die Lochstrukturen durch elektrochemi­ sches Ätzen in einem fluoridhaltigen, sauren Elektrolyten ge­ bildet, wobei die Hauptfläche mit dem Elektrolyten in Kontakt steht und zwischen den Elektrolyten und das Siliziumsubstrat eine Spannung so angelegt wird, daß das Siliziumsubstrat als Anode verschaltet wird. Eine der Hauptfläche gegenüberliegen­ de Rückseite des Siliziumsubstrats wird während der elektro­ chemischen Atzung beleuchtet. Dadurch lassen sich Lochstruk­ turen mit Durchmessern im Bereich zwischen 0,5 µm und 10 µm und mit Tiefen im Bereich zwischen 50 µm und 500 µm bilden, wobei die Lochstrukturen jeweils ein Aspektverhältnis im Be­ reich zwischen 30 und 300 aufweisen. Als Aspektverhältnis wird der Quotient aus Tiefe zu Durchmesser bezeichnet. Je hö­ her das Aspektverhältnis ist, desto gravierender wird die konkave Verbiegung des Siliziumsubstrates durch das leitfähi­ ge Gebiet, das sich entlang der Oberfläche der Lochstrukturen erstreckt.
Alternativ können die Lochstrukturen durch maskiertes oder unmaskiertes anisotropes Ätzen gebildet werden.
Vorzugsweise wird die dielektrische Schicht als Mehrfach­ schicht mit einer Schichtenfolge aus SiO₂, Si₃N₄ und SiO₂ ge­ bildet. Derartige Schichten, die vielfach als ONO-Schichten bezeichnet werden, können mit sehr geringen Defektdichten ge­ bildet werden. Dieses ist eine wesentliche Voraussetzung zur Herstellung des Siliziumkondensators, der wegen der Oberflä­ chenvergrößerung durch die Lochstrukturen eine große Oberflä­ che aufweist.
Zur Herstellung von Kontakten zu der leitfähigen Schicht und/oder dem leitfähigen Gebiet, die in dem fertigen Silizi­ umkondensator als Kondensatorelektroden wirken, wird vorzugs­ weise die Oberfläche der leitfähigen Schicht im Bereich der Hauptfläche freigelegt. Die Hilfsschicht verbleibt auf der Oberfläche der Lochstrukturen. Zur Kontaktierung des leitfä­ higen Gebietes wird darüber hinaus die Oberfläche des leitfä­ higen Gebietes im Bereich der Hauptfläche freigelegt. Auch hier verbleibt die Hilfsschicht im Bereich der Lochstruktu­ ren.
Im folgenden wird die Erfindung anhand eines Ausführungsbei­ spiels, das in den Figuren dargestellt ist, näher erläutert.
Fig. 1 zeigt einen Schnitt durch ein Siliziumsubstrat nach Bildung von Lochstrukturen, eines leitfähigen Gebie­ tes entlang der Oberfläche der Lochstrukturen, einer dielektrischen Schicht, einer leitfähigen Schicht und einer Hilfsschicht und nach Auffüllung der Lochstruk­ turen.
Fig. 2 zeigt den Schnitt durch das Siliziumsubstrat nach Freilegen der leitfähigen Schicht im Bereich der Hauptfläche und Freilegen der Oberfläche des leitfä­ higen Gebietes zur Bildung eines Kontaktes.
Ein Siliziumsubstrat 1 aus n-dotiertem, einkristallinem Sili­ zium, das einen spezifischen Widerstand von 5 Ohm × cm auf­ weist, wird durch elektrochemisches Ätzen an einer Hauptflä­ che 11 mit einer Vielzahl von Lochstrukturen 2 versehen (siehe Fig. 1).
Dazu wird die Hauptfläche 11 mit einem Elektrolyten in Kon­ takt gebracht. Als Elektrolyt wird zum Beispiel eine 6ge­ wichtsprozentige Flußsäure (HF) verwendet. Das Silizium­ substrat 1 wird als Anode mit einem Potential von 3 Volt be­ aufschlagt. Das Siliziumsubstrat 1 wird von einer der Hauptfläche 11 gegenüberliegenden Rückseite her beleuchtet. Dabei wird eine Stromdichte von 10 mA/cm² eingestellt. Bei der elektrochemischen Ätzung bewegen sich Minoritätsladungs­ träger in dem n-dotierten Silizium zu der mit dem Elektroly­ ten in Kontakt stehenden Hauptfläche 11. An der Hauptfläche 11 bildet sich eine Raumladungszone aus. Da die Feldstärke im Bereich von Vertiefungen in der Hauptfläche 11 größer ist als außerhalb davon, bewegen sich die Minoritätsladungsträger be­ vorzugt zu diesen Punkten. Dadurch kommt es zu einer Struktu­ rierung der Hauptfläche 11. Je tiefer eine anfänglich kleine Unebenheit durch die Ätzung wird, desto mehr Minioritätsla­ dungsträger bewegen sich dorthin und desto stärker ist der Ätzangriff an dieser Stelle.
Die Lochstrukturen 2 beginnen von Unebenheiten in der Hauptfläche 11 aus zu wachsen, die mit statistischer Vertei­ lung in jeder Oberfläche vorhanden sind. Um eine gleichmäßige Verteilung der Lochstrukturen 2 zu erzielen, ist es vorteil­ haft, die Hauptfläche 11 vor der elektrochemischen Atzung ge­ zielt mit Unebenheiten zu versehen, die als Keim für den Ätz­ angriff bei der nachfolgenden elektrochemischen Ätzung wir­ ken. Diese Unebenheiten können zum Beispiel mit Hilfe konven­ tioneller Photolithographie hergestellt werden.
Nach ungefähr 180 Minuten Ätzzeit weisen die Lochstrukturen einen im wesentlichen kreisförmigen Durchmesser von 2 µm bei einer Tiefe von 175 µm auf.
Anschließend wird das Siliziumsubstrat 1 mit Wasser gespült.
Entlang der Oberfläche der Lochstrukturen wird ein leitfähi­ ges Gebiet 3 erzeugt, das mit elektrisch aktivem Dotierstoff versehen ist. Als elektrisch aktiver Dotierstoff wird zum Beispiel Phosphor mit einer Dotierstoffkonzentration zwischen 10²⁰ cm-3 und 10²¹ cm-3 oder Bor mit einer Dotierstoffkonzen­ tration zwischen 10²⁰ cm-3 und 10²¹ cm-3 verwendet. Dadurch weist das leitfähige Gebiet 3 eine elektrische Leitfähigkeit von etwa 10-3 Ω cm auf. Es ist dadurch geeignet als Konden­ satorelektrode.
Zur Herstellung des leitfähigen Gebietes 3 wird eine Gaspha­ sendiffusion unter Verwendung von Phosphin oder Boran bei ei­ ner Temperatur von 1400° Kelvin durchgeführt. Alternativ kann das Eindiffundieren des elektrisch aktiven Dotierstoffes auch durch Abscheidung einer entsprechend dotierten Silikatglas­ schicht und Ausdiffusion aus der Silikatglasschicht erfolgen. Diese Silikatglasschicht muß nach der Ausdiffusion wieder entfernt werden.
Auf der Oberfläche des leitfähigen Gebietes 3 werden an­ schließend eine dielektrische Schicht 4 und eine leitfähige Schicht 5 aufgebracht. Die dielektrische Schicht 4 wird vor­ zugsweise durch kombinierte Erzeugung von SiO₂ und Si₃N₄ als Mehrfachschicht mit einer Schichtenfolge SiO₂/Si₃N₄/SiO₂ ge­ bildet, da dieses Material eine für einen großflächigen Kon­ densator ausreichend geringe Defektdichte aufweist. Die die­ lektrische Schicht 4 wird als Mehrfachschicht mit einer Schichtenfolge SiO₂/Si₃N₄/SiO₂ mit Schichtdicken von zum Bei­ spiel 5 nm SiO₂, 20 nm Si₃N₄ und 5 nm SiO₂ erzeugt.
Die leitfähige Schicht 5 wird zum Beispiel aus n⁺-dotiertem Polysilizium gebildet. Sie wird in einer Schichtdicke von zum Beispiel 400 nm gebildet. Dadurch nimmt sie etwa 20 bis 50 Prozent des verwendbaren Durchmessers der Lochstruktur 2 ein. Zur Bildung der leitfähigen Schicht 5 wird in situ dotiertes Polysilizium abgeschieden oder undotiertes Polysilizium, das anschließend durch Diffusion dotiert wird.
Nachfolgend wird eine Hilfsschicht 6 gebildet, die unter ei­ ner kompressiven mechanischen Spannung steht. Die Hilfs­ schicht 6 wird vorzugsweise durch thermische Oxidation bei zum Beispiel 900°C, 2000 Sekunden gebildet. Die Hilfsschicht 6 wird in einer Schichtdicke von 30 bis 250 nm, vorzugsweise 50 nm gebildet. Die Hilfsschicht 6 steht unter einer kompres­ siven Spannung von etwa 10⁴ N/cm² und kompensiert dadurch die durch die Dotierung im leitfähigen Gebiet 3 und gegebenen­ falls die dielektrische Schicht 4 und die leitfähige Schicht 5 verursachte konkave Verbiegung des Siliziumsubstrats 1.
Zur Messung der Dicke der Hilfsschicht 6 wird üblicherweise ein n-dotiertes Referenzsubstrat verwendet, auf dessen ebener Oberfläche sich gleichzeitig eine Oxidschicht bildet. Da die Oxidationsrate an der Oberfläche der n⁺-dotierten leitfähigen Schicht 5 stark erhöht ist, ist die Dicke der Hilfsschicht 6 an der Oberfläche der leitfähigen Schicht 5 um einen Faktor 2 bis 4 dicker als die Dicke der Oxidschicht auf der ebenen Oberfläche des Referenzsubstrates. Die Dicke der Hilfsschicht 6 auf dem Referenzsubstrat beträgt typischerweise 10 bis 60 nm.
Alternativ wird die Hilfsschicht 6 aus undotiertem Polysili­ zium gebildet. In diesem Fall weist sie eine Dicke von 100 nm auf.
Anschließend wird der verbliebene Zwischenraum in den Loch­ strukturen 2 durch Abscheidung einer Polysiliziumschicht 7 aufgefüllt. Die Polysiliziumschicht 7 wird in einer Schicht­ dicke von zum Beispiel 800 nm gebildet.
In dem Siliziumkondensator wirken die leitfähige Schicht 5 und das leitfähige Gebiet 3 als Kondensatorelektroden. Zur Bildung von Anschlüssen zu den Kondensatorelektroden ist es erforderlich, die Oberfläche der leitfähigen Schicht 5 sowie des leitfähigen Gebietes 3 mindestens teilweise freizulegen.
Dazu wird die Oberfläche der leitfähigen Schicht 5 außerhalb der Lochstrukturen 2 freigelegt. Dieses erfolgt zum Beispiel durch naßchemisches Ätzen der oberhalb der Hauptfläche 11 an­ geordneten Teile der Polysiliziumschicht 7 mit einer sauren Ätzung mit HNO₃/H₂O/HF-Mischung oder basisch mit KOH. Die Ät­ zung wird selektiv zur Hilfsschicht 6 durchgeführt. Anschlie­ ßend wird der freigelegte Teil der Hilfsschicht 6 oberhalb der Hauptfläche 11 mit verdünnter Flußsäure geätzt (siehe Fig. 2). Dabei entstehen eine strukturierte Hilfsschicht 6′ und eine strukturierte Polysiliziumschicht 7′.
In den Lochstrukturen 2 verbleiben sowohl die strukturierte Hilfsschicht 6′ als auch die strukturierte Polysilizium­ schicht 7′. Eine Entfernung der strukturierten Hilfsschicht 6′ aus den Lochstrukturen 2 würde zu einer elastischen Rück­ biegung des Siliziumsubstrats 1 führen. Ferner würden sich die mechanischen Spannungen der nachfolgenden Schichten im Verlauf des Herstellungsprozesses stark auswirken. Das ist eine Folge davon, daß die Hilfsschicht 6 zwar zu einer Kom­ pensation der konkaven Verbiegung des Siliziumsubstrats 1 führt, daß jedoch durch die Hilfsschicht 6 Kristalldefekt­ dichten noch nicht so stark ansteigen, daß eine Verfestigung des Materials einsetzt.
Zum teilweisen Freilegen der Oberfläche des leitfähigen Ge­ bietes 3 werden die leitfähige Schicht 5 und die dielektri­ sche Schicht 4 unter Verwendung einer Maske durch anisotropes Ätzen strukturiert (siehe Fig. 2). Anschlüsse zu dem leitfä­ higen Gebiet 3 und der leitfähigen Schicht 5 werden nachfol­ gend in bekannter Weise zum Beispiel durch Metallkontakte realisiert (nicht dargestellt).

Claims (8)

1. Verfahren zur Herstellung mindestens eines Siliziumkonden­ sators,
  • - bei dem in einer Hauptfläche (11) eines Siliziumsubstrates (1) eine Vielzahl von Lochstrukturen (2) erzeugt werden,
  • - bei dem entlang der Oberfläche der Lochstrukturen (2) ein mit elektrisch aktivem Dotierstoff versehenes leitfähiges Gebiet (3) erzeugt wird,
  • - bei dem auf der Oberfläche des leitfähigen Gebietes (3) ei­ ne dielektrische Schicht (4) und eine leitfähige Schicht (5) aufgebracht werden, die die Lochstrukturen (2) nicht auffüllen,
  • - bei dem auf der Oberfläche der leitfähigen Schicht (5) eine Hilfsschicht (6) mit im wesentlichen konformer Kantenbe­ deckung gebildet wird, die unter einer kompressiven mechani­ schen Spannung steht,
  • - bei dem die Lochstrukturen (2) aufgefüllt werden.
2. Verfahren nach Anspruch 1,
  • - bei dem das Siliziumsubstrat (1) n-dotiert ist,
  • - bei dem die Lochstrukturen durch elektrochemisches Ätzen gebildet werden.
3. Verfahren nach Anspruch 2,
  • - bei dem die elektrochemische Atzung zur Bildung der Loch­ strukturen (2) in einem fluoridhaltigen, sauren Elektroly­ ten durchgeführt wird, mit dem die Hauptfläche (11) in Kon­ takt steht und zwischen dem und das Siliziumsubstrat (1) eine Spannung so angelegt wird, daß das Siliziumsubstrat (1) als Anode verschaltet wird,
  • - bei dem eine der Hauptfläche (11) gegenüberliegende Rück­ seite des Siliziumsubstrates (1) während der elektrochemi­ schen Ätzung beleuchtet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Lochstrukturen (2) mit Durchmessern im Bereich zwischen 0,5 µm und 10 µm und mit Tiefen im Bereich zwischen 50 µm und 500 µm erzeugt werden, wobei die Lochstrukturen (2) ein Aspektverhältnis im Bereich zwischen 30 und 300 aufwei­ sen.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die dielektrische Schicht (4) als Mehrfachschicht mit einer Schichtenfolge aus SiO₂, Si₃N₄ und SiO₂ gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5,
  • - bei dem das leitfähige Gebiet (3) mit einer Dotierstoffkon­ zentration zwischen 10²⁰ cm-3 Und 10²¹ cm-3 Phosphor oder mit einer Dotierstoffkonzentration zwischen 10²⁰ cm-3 und 10²¹ cm-3 Bor gebildet wird,
  • - bei dem die dielektrische Schicht (4) in einer Dicke zwi­ schen 10 nm und 100 nm gebildet wird,
  • - bei dem die leitfähige Schicht (5) aus dotiertem Polysili­ zium gebildet wird,
  • - bei dem die Hilfsschicht (6) durch thermische Oxidation aus SiO₂ in-einer Schichtdicke zwischen 30 µm und 250 µm gebil­ det wird,
  • - bei dem die Lochstrukturen (2) mit Polysilizium aufgefüllt werden.
7. Verfahren nach einem der Ansprüche 1 bis 5,
  • - bei dem das leitfähige Gebiet (3) mit einer Dotierstoffkon­ zentration zwischen 10²⁰ cm-3 und 10²¹ cm-3 Phosphor oder mit einer Dotierstoffkonzentration zwischen 10²⁰ cm-3 und 10²¹ cm-3 Bor gebildet wird,
  • - bei dem die dielektrische Schicht in einer Dicke zwischen 10 nm und 100 nm gebildet wird,
  • - bei dem die leitfähige Schicht (5) aus dotiertem Polysili­ zium gebildet wird,
  • - bei dem die Hilfsschicht aus undotiertem Polysilizium mit einer Schichtdicke zwischen 50 nm und 200 nm gebildet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem zur Bildung eines elektrischen Anschlusses zu der leitfähigen Schicht (5) im Bereich der Hauptfläche (11) die Hilfsschicht (6) von der Oberfläche der leitfähigen Schicht (5) entfernt wird, während die Hilfsschicht (6) im Bereich der Lochstrukturen (2) an der Oberfläche der leitfähigen Schicht (5) verbleibt.
DE19701935A 1997-01-21 1997-01-21 Verfahren zur Herstellung eines Siliziumkondensators Expired - Fee Related DE19701935C1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19701935A DE19701935C1 (de) 1997-01-21 1997-01-21 Verfahren zur Herstellung eines Siliziumkondensators
TW086119961A TW370705B (en) 1997-01-21 1997-12-30 Method to produce a silicon-capacitor
US09/341,937 US6165835A (en) 1997-01-21 1998-01-12 Method for producing a silicon capacitor
JP53351598A JP2001508948A (ja) 1997-01-21 1998-01-12 シリコンキャパシタの製造方法
KR1019997006516A KR20000070287A (ko) 1997-01-21 1998-01-12 실리콘 커패시터의 제조 방법
EP98905245A EP0963601A1 (de) 1997-01-21 1998-01-12 Verfahren zur herstellung eines siliziumkondensators
PCT/DE1998/000089 WO1998032166A1 (de) 1997-01-21 1998-01-12 Verfahren zur herstellung eines siliziumkondensators

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19701935A DE19701935C1 (de) 1997-01-21 1997-01-21 Verfahren zur Herstellung eines Siliziumkondensators

Publications (1)

Publication Number Publication Date
DE19701935C1 true DE19701935C1 (de) 1997-12-11

Family

ID=7817901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19701935A Expired - Fee Related DE19701935C1 (de) 1997-01-21 1997-01-21 Verfahren zur Herstellung eines Siliziumkondensators

Country Status (7)

Country Link
US (1) US6165835A (de)
EP (1) EP0963601A1 (de)
JP (1) JP2001508948A (de)
KR (1) KR20000070287A (de)
DE (1) DE19701935C1 (de)
TW (1) TW370705B (de)
WO (1) WO1998032166A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012003118B4 (de) 2011-02-17 2022-06-15 Maxim Integrated Products, Inc. Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138759A1 (de) * 2001-08-07 2003-03-06 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie Halbleiterbauelement, insbesondere Membransensor
DE102004063560B4 (de) * 2004-12-30 2009-01-29 Infineon Technologies Ag Kapazitive Struktur und Verfahren zur Herstellung einer kapazitiven Struktur
US7911802B2 (en) 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package
US7670931B2 (en) * 2007-05-15 2010-03-02 Novellus Systems, Inc. Methods for fabricating semiconductor structures with backside stress layers
US11037931B2 (en) * 2018-12-14 2021-06-15 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method for fabricating semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0528281A2 (de) * 1991-08-14 1993-02-24 Siemens Aktiengesellschaft Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung
DE4428195C1 (de) * 1994-08-09 1995-04-20 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4125199C2 (de) * 1991-07-30 1994-04-28 Siemens Ag Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix
GB2262186A (en) * 1991-12-04 1993-06-09 Philips Electronic Associated A capacitive structure for a semiconductor device
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5619061A (en) * 1993-07-27 1997-04-08 Texas Instruments Incorporated Micromechanical microwave switching
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0528281A2 (de) * 1991-08-14 1993-02-24 Siemens Aktiengesellschaft Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung
DE4428195C1 (de) * 1994-08-09 1995-04-20 Siemens Ag Verfahren zur Herstellung eines Siliziumkondensators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012003118B4 (de) 2011-02-17 2022-06-15 Maxim Integrated Products, Inc. Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen

Also Published As

Publication number Publication date
KR20000070287A (ko) 2000-11-25
TW370705B (en) 1999-09-21
WO1998032166A1 (de) 1998-07-23
JP2001508948A (ja) 2001-07-03
EP0963601A1 (de) 1999-12-15
US6165835A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
DE102012003118B4 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4031411C2 (de) Verfahren zur Herstellung einer einen Kondensator aufweisenden Halbleitervorrichtung
DE19518044C2 (de) Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE10132024A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE4428195C1 (de) Verfahren zur Herstellung eines Siliziumkondensators
DE10008580A1 (de) Halbleiterspeicher und Herstellverfahren für denselben
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10014315A1 (de) Halbleiterspeicher und Verfahren zur Herstellung desselben
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
EP1048082A1 (de) Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
DE19701935C1 (de) Verfahren zur Herstellung eines Siliziumkondensators
EP1282917B1 (de) Vertikaler transistor
DE102007018098A1 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
EP1114455B1 (de) Verfahren zum herstellen einer speicherzelle
EP1113981A1 (de) Mikromechanisches bauelement und verfahren zu dessen herstellung
DE3927176C2 (de)
EP0684618A2 (de) Verfahren zur Herstellung eines Siliziumkondensators
DE102006032330B4 (de) Verfahren zum Herstellen einer Kondensatorstruktur
EP0862207A1 (de) Verfahren zur Herstellung eines DRAM-Grabenkondensators
DE2010448A1 (de)
DE10205122A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: EPCOS AG, 81541 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee