DE10008580A1 - Halbleiterspeicher und Herstellverfahren für denselben - Google Patents
Halbleiterspeicher und Herstellverfahren für denselbenInfo
- Publication number
- DE10008580A1 DE10008580A1 DE10008580A DE10008580A DE10008580A1 DE 10008580 A1 DE10008580 A1 DE 10008580A1 DE 10008580 A DE10008580 A DE 10008580A DE 10008580 A DE10008580 A DE 10008580A DE 10008580 A1 DE10008580 A1 DE 10008580A1
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- film
- semiconductor substrate
- source
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 230000015654 memory Effects 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000011229 interlayer Substances 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 63
- 239000012212 insulator Substances 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 40
- 239000002019 doping agent Substances 0.000 claims description 34
- 239000007772 electrode material Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims 3
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000001459 lithography Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Eine Attrappengateelektrode wird unmittelbar über einem Kanalausbildungsbereich eines Halbleitersubstrats (1) durch Strukturieren eines Attrappengateelektrode-Materials ausgebildet, das auf dem Halbleitersubstrat hergestellt wurde. In einen Oberflächenabschnitt des Halbleitersubstrats wird ein Dotierstoff durch Ionenimplantation eingebracht, wobei die Attrappengateelektrode als Maske verwendet wird. Dadurch wird ein Source/Drain-Bereich (5) in Selbstausrichtung mit der Attrappengateelektrode ausgebildet. Auf dem gesamten Substrat und der Attrappengateelektrode wird ein erster Zwischenschichtisolator (6) hergestellt, und danach wird dieser einem Einebnungsprozess unterzogen, um die Oberfläche der Attrappengateelektrode freizulegen. Auf dem Halbleitersubstrat wird durch Entfernen der Attrappengateelektrode ein Graben (7) ausgebildet. In diesem Graben wird durch sequentielles Herstellen eines dielektrischen Pufferfilms, eines ferroelektrischen Films und eines Gateelektrodenmaterials in dieser Reihenfolge ein Gate hergestellt. So wird dieses hergestellt, ohne dass es zu irgendeiner Beschädigung von Randabschnitten des Grabens kommt und ohne dass die Vertikalkomponente der spontanen Polarisation im ferroelektrischen Film verringert wird.
Description
Die Erfindung betrifft Halbleiterspeicher und Verfahren zum
Herstellen derselben, und spezieller betrifft sie Halblei
terspeicher mit einem ferroelektrischen kapazitiven Element
sowie Herstellverfahren hierfür.
Es wurden schon Halbleiterspeicher unter Verwendung von Fer
roelektrika, insbesondere nichtflüchtige Halbleiterspeicher,
vorgeschlagen. Als ein Informationsaufrechterhaltungsverfah
ren für solche ist ein Verfahren verfügbar, bei dem elektri
sche Ladungen in der Gateelektrode eines Feldeffekttransis
tors aufrechterhalten werden.
Unter Bezugnahme auf die Fig. 7A bis 7F wird nachfolgend ein
bekannter Halbleiterspeicher beschrieben, der ein Verfahren
verwendet, bei dem elektrische Ladungen in der Gateelektrode
eines Feldeffekttransistors aufrechterhalten werden, wie es
in JP-A-8-55918 beschrieben ist. Die Fig. 7A bis 7F sind
Diagramme zum Veranschaulichen des Herstellprozesses für ei
nen derartigen Halbleiterspeicher.
Als Erstes wird, wie es in Fig. 7A dargestellt ist, durch
Lithografie und Ätzen in einem p-Halbleitersubstrat 21 ein
Graben 22 hergestellt. Dann wird, wie es in Fig. 7B darge
stellt ist, Siliziumoxid 23 im Graben 22 eingebettet. Dann
wird durch Ionenimplantation ein n-Dotierstoff in das Halb
leitersubstrat 21 eingebracht, der dasselbe in einen Lei
tungstyp entgegengesetzt zum ursprünglichen überführt, und
anschließend wird eine Hochtemperatur-Wärmebehandlung ausge
führt, um dadurch den Dotierstoff elektrisch zu aktivieren,
wodurch ein Source/Drain-Bereich 24 ausgebildet wird.
Als Nächstes wird, wie es in Fig. 7B dargestellt ist, durch
selektives Entfernen des in den Graben 22 eingebetteten Si
liziumoxids 23 ein Graben ausgebildet, und danach wird über
all Siliziumoxid 25 abgeschieden, das ein Isolator mit nied
riger Dielektrizitätskonstante ist. Als Nächstes wird, wie
es in Fig. 4 dargestellt ist, Bi4T3O12 durch Sputtern im
Graben als dielektrischer Film 26 abgeschieden und durch
Rückätzen eingebettet.
Als Nächstes wird, wie es in Fig. 7E dargestellt ist, Pt als
Gateelektrode 27 auf dem ferroelektrischen Film 26 abge
schieden. Als Verfahren zum Einbetten des ferroelektrischen
Films 26 im Graben 22 ist es auch möglich, mechanisches Po
lieren, chemisches Polieren oder mechanisch-chemisches Po
lieren nach dem Abscheiden des ferroelektrischen Films aus
zuführen. Abschließend werden, wie es in Fig. 7F dargestellt
ist, Verbindungen metallischer Source/Drain-Elektroden 28
realisiert, um so den Prozess abzuschließen.
Unter Verwendung des obigen Verfahrens kann, da der Source/Drain-
Bereich vor der Herstellung des ferroelektrischen
Films ausgebildet wird, verhindert werden, dass Bestandsele
mente des ferroelektrischen Films aufgrund der Wärmebehand
lung zum Ausbilden des Source/Drain-Bereichs in das Halblei
tersubstrat eindiffundieren. Auch ist es möglich, da der
ferroelektrische Film in Selbstausrichtung mit dem Source/Drain-
Bereich hergestellt werden kann, einen hoch integrier
ten nichtflüchtigen Speicher zu realisieren, bei dem die
Bauteileabmessungen verkleinert sind.
Jedoch besteht unter Verwendung des oben beschriebenen Pro
zesses ein Nachteil dahingehend, dass, da Randabschnitte des
Grabens bei der Herstellung desselben im Halbleitersubstrat
durch Ätzen beschädigt werden, Transistoreigenschaften be
einträchtigt werden. Ferner liegt, da die Grenzfläche zwi
schen dem ferroelektrischen Gatefilm und dem Halbleitersub
strat unter der Oberfläche des Source/Drain-Bereichs liegt,
am ferroelektrischen Gatefilm aufgrund der Vorspannung zwi
schen dem Source- und dem Drainbereich ein horizontales
elektrisches Feld an, so dass Vertikalkomponenten der spon
tanen Polarisation verringert sind, was einen weiteren Nach
teil bildet.
Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiter
speicher und ein Herstellverfahren für einen solchen ohne
die obigen technischen Nachteile zu schaffen, die es ermög
lichen, den Source/Drain-Bereich vor der Herstellung des
Gates herzustellen und den ferroelektrischen Gatefilm in
Selbstausrichtung mit dem Source/Drain-Bereich herzustellen.
Diese Aufgabe ist hinsichtlich des Speichers durch die Lehre
des beigefügten Anspruchs 1 und hinsichtlich des Verfahrens
durch die Lehren der unabhängigen Ansprüche 4, 6 und 12 ge
löst.
Da bei der Erfindung der ferroelektrische Film in Selbstaus
richtung mit dem Source/Drain-Bereich hergestellt wird, zei
gen die Charakteristiken der Speicher, wenn mehrere dersel
ben auf einem Halbleitersubstrat hergestellt werden, weniger
Schwankungen. Auch werden im ferroelektrischen Film selbst
nach Abschluss des Herstellprozesses keine Strukturverfor
mungen wie Risse beobachtet, da auf den ferroelektrischen
Film nicht mit Wärme eingewirkt wird. Ferner wird gemäß ei
ner Dotierstoffanalyse keine Diffusion von Elementen des
ferroelektrischen Materials in das Substrat beobachtet, und
es wird auch keine Erhöhung des Leckstroms beobachtet.
Demgemäß können durch Herstellen des Source/Drain-Bereichs
vor der Gateherstellung und durch Herstellen des ferroelek
trischen Gatefilms in Selbstausrichtung mit dem Source/Drain-
Bereich eine Aktivierung des Dotierstoffs im Source/Drain-
Bereich und sichere Filmqualität des ferroelektrischen
Films gleichzeitig erzielt werden, so dass eine Beeinträch
tigung der Transistoreigenschaften vermeidbar ist. Ferner
kann ein hoch integrierter nichtflüchtiger Halbleiterspei
cher mit verkleinerten Bauteileabmessungen unter Verwendung
eines ferroelektrischen Films erhalten werden.
Wenn das Halbleitersubstrat aus Silizium besteht und der di
elektrische Pufferfilm aus Bi2SiO5 besteht, kann, wenn
Bi2Ti3O12 für den ferroelektrischen Film verwendet wird,
dieses Material mit Ausrichtung der C-Achse hergestellt wer
den, was für Ansteuerung mit niedriger Spannung geeignet
ist.
Da beim Verfahren gemäß dem Anspruch 12 ein ferroelektri
scher Film in Selbstausrichtung mit dem Source/Drain-Bereich
ohne Herstellung oder Beseitigung einer Gateattrappenelek
trode hergestellt werden kann, können die erforderlichen
Arbeitsstunden für den Prozess gesenkt werden.
Wenn beim Herstellen eines Halbleiterspeichers eine Attrap
pengateelektrode aus Siliziumnitrid hergestellt wird und ein
Zwischenschichtisolator aus Siliziumoxid hergestellt wird,
erfüllt die Attrappengateelektrode beim Einebnungsprozess
des ersten Zwischenschichtisolators durch einen CMP-Prozess
erfolgreich die Funktion eines Stopperfilms.
Die Erfindung wird aus der detaillierten nachfolgenden Be
schreibung und den beigefügten Zeichnungen, die nur zur Ver
anschaulichung dienen und demgemäß für die Erfindung nicht
beschränkend sind, vollständiger zu verstehen sein.
Fig. 1A bis 1E sind Diagramme für die erste Hälfte eines
Herstellprozesses eines Halbleiterspeichers gemäß einem ers
ten Ausführungsbeispiel der Erfindung;
Fig. 2A bis 2E sind Diagramme für die zweite Hälfte eines
Herstellprozesses eines Halbleiterspeichers gemäß dem ersten
Ausführungsbeispiel der Erfindung;
Fig. 3A bis 3E sind Diagramme für die erste Hälfte eines
Herstellprozesses eines Halbleiterspeichers gemäß einem
zweiten Ausführungsbeispiel der Erfindung;
Fig. 4A bis 4E sind Diagramme für die zweite Hälfte eines
Herstellprozesses eines Halbleiterspeichers gemäß dem zwei
ten Ausführungsbeispiel der Erfindung;
Fig. 5A bis 5D sind Diagramme für die erste Hälfte eines
Herstellprozesses eines Halbleiterspeichers gemäß einem
dritten Ausführungsbeispiel der Erfindung;
Fig. 6A bis 6D sind Diagramme für die zweite Hälfte eines
Herstellprozesses eines Halbleiterspeichers gemäß dem drit
ten Ausführungsbeispiel der Erfindung;
Fig. 7A bis 7F sind Diagramme zum Herstellprozess eines
nichtflüchtigen Halbleiterspeichers unter Verwendung eines
ferroelektrischen Films als Gateisolator gemäß dem Stand der
Technik.
Nachfolgend wird die Erfindung im Einzelnen unter Bezugnahme
auf Ausführungsbeispiele derselben beschrieben.
Die Fig. 1A bis 1E sowie 2A bis 2E sind Diagramme zu einem
Herstellprozess eines Halbleiterspeichers gemäß einem ersten
Ausführungsbeispiel der Erfindung. In diesen Figuren sind
folgende Bestandteile dargestellt: ein p-Halbleitersubstrat
1, ein Feldoxid 2, ein Überzugsoxid 3, ein Attrappengate
elektrode-Material 4, eine Attrappengateelektrode 4a, ein
Source/Drain-Bereich 5, ein erster Zwischenschichtisolator
6, ein Graben 7, ein dielektrischer Pufferfilm 8, ein di
elektrischer Gatepufferfilm 8a, ein ferroelektrischer Film
9, ein ferroelektrischer Gatefilm 9a, ein Gateelektrodenma
terial 10, eine Gateelektrode 10a, ein zweiter Zwischen
schichtisolator 11 und eine Source/Drain-Elektrode 12.
Als Erstes wird, wie es in Fig. 1A dargestellt ist, Silizi
umoxid durch thermische Oxidation als Feldoxid 2 in einem
spezifizierten Bereich eines p-Halbleitersubstrats herge
stellt, das als p-Halbleitersubstrat 1 verwendet wird. Als
Nächstes wird, wie es in Fig. 1B dargestellt ist, in einem
Oberflächenabschnitt des p-Halbleitersubstrats 1, dort wo
kein Feldoxid 2 vorhanden ist, Siliziumoxid durch thermische
Oxidation als Überzugsoxid 3 hergestellt. Ferner wird auf
der gesamten Oberfläche des p-Halbleitersubstrats 1 durch
einen CVD-Prozess Siliziumnitrid als Attrappengateelektrode-
Material 4 hergestellt.
Als Nächstes wird, wie es in Fig. 1C dargestellt ist, das
Attrappengateelektrode-Material 4 durch Lithografie und Tro
ckenätzen strukturiert, wodurch die Attrappengateelektrode
4a unmittelbar über dem Kanalausbildungsbereich des p-Halb
leitersubstrats 1 hergestellt wird. Anschließend wird, unter
Verwendung der Attrappengateelektrode 4a als Dotierstoff-
Implantationsmaske, ein n-Dotierstoff, nämlich Arsen (As),
durch Ionenimplantation in die gesamte Oberfläche des p-
Halbleitersubstrats 1 eingebracht, und ferner wird eine
Hochtemperatur-Wärmebehandlung zum Aktivieren des Dotier
stoffs ausgeführt, wodurch ein n-Source/Drain-Bereich 5 in
Selbstausrichtung mit der Attrappengateelektrode 4a ausge
bildet wird. Dann wird, wie es in Fig. 1D dargestellt ist,
Siliziumoxid durch einen CVD-Prozess als erster Zwischen
schichtisolator 6 auf der gesamten Oberfläche des p-Halblei
tersubstrats 1 hergestellt, wodurch die Attrappengateelek
trode 4a beschichtet wird.
Als Nächstes wird, wie es in Fig. 1E dargestellt ist, unter
Verwendung der Attrappengateelektrode 4a als Stopperfilm,
der erste Zwischenschichtisolator 6 einem Einebnungsprozess
unterzogen, wodurch die Oberfläche der Attrappengateelektro
de 4a freigelegt wird. Außerdem wird für den Einebnungspro
zess ein CMP(chemisch-mechanisches Polieren)-Prozess verwen
det. Bei diesem Einebnungsprozess wird gleichzeitig auch das
Feldoxid 2 eingeebnet.
Als Nächstes wird, wie es in Fig. 2A dargestellt ist, nur
die Attrappengateelektrode 4a selektiv durch eine Lösung auf
Phosphatbasis entfernt, wodurch im Zwischenschichtisolator 6
der Graben 7 so ausgebildet wird, dass er die Oberfläche des
p-Halbleitersubstrats 1 in Selbstausrichtung mit dem Source/
Drain-Bereich 5 erreicht. Anschließend wird das am Boden des
Grabens 7 verbliebene Überzugsoxid 3 durch selektives Ätzen
mit einem Material auf Fluorbasis entfernt, wodurch die
Oberfläche des p-Halbleitersubstrats 1 freigelegt wird. Bei
diesem Prozess ändern sich, da die Bearbeitungszeit zum Ent
fernen des Überzugsoxids 3 sehr kurz ist, die Filmdicke des
ersten Zwischenschichtisolators 6 und die Konfiguration des
Grabens 7 beinahe nicht.
Als Nächstes wird, wie es in Fig. 2B dargestellt ist,
Bi2SiO5 durch einen CVD-Prozess als dielektrischer Puffer
film 8 auf der gesamten Oberfläche des p-Halbleitersubstrats
1 hergestellt, und anschließend wird Bi4T3O12 (nachfolgend
als "BIT" bezeichnet) durch einen CVD-Prozess als ferroelek
trischer Film 9 hergestellt, und ferner wird Pt durch Sput
tern als Gateelektrodenmaterial 10 hergestellt. In diesem
Fall ist das den dielektrischen Pufferfilm 8 bildende
Bi2SiO5 dadurch gekennzeichent, dass es die Ausrichtung
{100} aufweist, wenn es auf einkristallinem Silizium und Si
liziumoxid hergestellt wird. Wenn das den ferroelektrischen
Film 9 bildende BIT auf derartigem Bi2SiO5 mit der Ausrich
tung {100} hergestellt wird, ist epitaktisches Wachstum von
BIT mit Ausrichtung in der C-Achse möglich, was für Ansteue
rung mit niedriger Spannung günstig ist.
Als Nächstes wird, wie es in Fig. 2C dargestellt ist, konti
nuierliches Strukturieren unter Verwendung von Lithografie
und Trockenätzen so ausgeführt, dass zumindest das Gateelek
trodenmaterial 10, der ferroelektrische Film 9 und der di
elektrische Pufferfilm 8, wie innerhalb des Grabens 7 ausge
bildet, verbleiben, wodurch ein Gate aus der Gateelektrode
10a, dem ferroelektrischen Gatefilm 9a und dem dielektri
schen Gatepufferfilm 8a in Selbstausrichtung mit dem Source/Drain-
Bereich 5 ausgebildet ist.
Als Nächstes wird, wie es in Fig. 2D dargestellt ist, Sili
ziumoxid durch einen CVD-Prozess als zweiter Zwischen
schichtisolator 11 auf der gesamten Oberfläche des p-Halb
leitersubstrats 1 hergestellt, wodurch das Gate überzogen
wird.
Abschließend wird, wie es in Fig. 2E dargestellt ist, ein
Kontaktloch, das sich durch den zweiten Zwischenschichtiso
lator 11 und den ersten Zwischenschichtisolator 6 bis zum
Source/Drain-Bereich 5 erstreckt, durch eine bekannte Tech
nik hergestellt, und dieses Kontaktloch wird durch einen
Sputterprozess mit einem elektrisch leitenden Material auf
gefüllt, wodurch die Source/Drain-Elektrode 12 ausgebildet
ist und der Prozess abgeschlossen ist.
Obwohl bei diesem Ausführungsbeispiel BIT für den ferroelek
trischen Film verwendet ist, ist es auch möglich,
(PbxLa1-x)(ZryTi1-y)O3 (0 ≦ x, y ≦ 1), SrBi2(TaxNb1-x)2O9
(0 ≦ x ≦ 1), BaMgF4 oder dergleichen zu verwenden. Auch wur
de zwar Bi2SiO5 für den dielektrischen Pufferfilm verwendet,
jedoch können alternativ CeO2, Y2O3, ZrO2, MgO, SrTiO3, SiO2
und dergleichen verwendet werden.
Beim Ausführungsbeispiel wurde zwar Pt als Gateelektrodenma
terial verwendet, jedoch kann dieses auch aus Ir, Ru, Au,
Ag, Al, Rh, Os oder anderen metallischen Materialien und de
ren Oxidmaterialien, oder aus Polysilizium, bestehen. Ferner
kann der Halbleiterspeicher vom Feldeffekttyp gemäß dem ers
ten Ausführungsbeispiel auch ein solcher sein, bei dem ein
p-Source/Drain-Bereich auf einem n-Halbleitersubstrat ausge
bildet ist.
Die Fig. 3A bis 3E und 4A bis 4E sind Diagramme zu einem
Herstellprozess für einen Halbleiterspeicher gemäß einem
zweiten Ausführungsbeispiel der Erfindung. Komponenten, die
mit solchen in den Fig. 1A bis 1E und 2A bis 2E identisch
sind, sind mit denselben Bezugszahlen gekennzeichnet, und
ihre Beschreibung wird weggelassen. Dieses Ausführungsbei
spiel ist eine Modifizierung des ersten Ausführungsbei
spiels, bei dem der dielektrische Gatepufferfilm 8a nur auf
der Bodenfläche des Grabens 7 ausgebildet ist. Im Ergebnis
dieser Anordnung ist die Ausrichtung zwischen dem ferroelek
trischen Gatefilm 9a und dem Source/Drain-Bereich 5 verbes
sert.
Als Erstes wird, wie es in Fig. 3A dargestellt ist, Sili
ziumoxid durch eine bekannte Technik als Feldoxid 2 in einem
spezifizierten Bereich eines als p-Halbleitersubstrat 1 ver
wendeten p-Siliziumsubstrats hergestellt. Als Nächstes wird,
wie es in Fig. 3B dargestellt ist, auf der gesamten Oberflä
che des p-Halbleitersubstrats 1 Bi2SiO5 durch einen CVD-Pro
zess als dielektrischer Pufferfilm 8 hergestellt, und an
schließend wird durch einen CVD-Prozess Siliziumnitrid als
Attrappengateelektrode-Material 4 hergestellt.
Als Nächstes werden, wie es in Fig. 3C dargestellt ist, das
Attrappengateelektrode-Material 4 und der dielektrische Puf
ferfilm 8 durch Lithografie und Trockenätzen kontinuierlich
strukturiert, wodurch die Attrappengateelektrode 4a über dem
dielektrischen Gatepufferfilm 8a unmittelbar über dem Kanal
ausbildungsbereich des p-Halbleitersubstrats 1 hergestellt
wird. Anschließend wird, unter Verwendung der Attrappengate
elektrode 4a als Dotierstoff-Implantationsmaske, ein n-Do
tierstoff, nämlich As, durch Ionenimplantation in die gesam
te Oberfläche des p-Halbleitersubstrats 1 eingebracht, und
ferner wird eine Hochtemperatur-Wärmebehandlung zum Aktivie
ren des Dotierstoffs ausgeführt, wodurch ein n-Source/Drain-
Bereich 5 in Selbstausrichtung mit der Attrappengateelektro
de 4a ausgebildet wird.
Als Nächstes wird, wie es in Fig. 3D dargestellt ist, Sili
ziumoxid durch einen CVD-Prozess als erster Zwischenschicht
isolator 6 auf der gesamten Oberfläche des p-Halbleitersub
strats 1 hergestellt, wodurch die Attrappengateelektrode 4a
und der dielektrische Gatepufferfilm 8a überzogen werden.
Als Nächstes wird, wie es in Fig. 3E dargestellt ist, unter
Verwendung der Attrappengateelektrode 4a als Stopperfilm der
erste Zwischenschichtisolator 6 einem Einebnungsprozess un
terzogen, wodurch die Oberfläche der Attrappengateelektrode
4a freigelegt wird. Außerdem wird für den Einebnungsprozess
ein CMP-Prozess verwendet. Bei diesem Einebnungsprozess wird
gleichzeitig auch das Feldoxid 2 eingeebnet.
Als Nächstes wird, wie es in Fig. 4A dargestellt ist, die
Attrappengateelektrode 4a durch eine Lösung auf Phosphatba
sis selektiv entfernt, wodurch der Graben 7 im ersten Zwi
schenschichtisolator 6 so ausgebildet wird, dass er die
Oberfläche des dielektrischen Pufferfilms 8a in Selbstaus
richtung mit dem Source/Drain-Bereich 5 erreicht.
Als Nächstes wird, wie es in Fig. 4B dargestellt ist, BIT
durch einen CVD-Prozess als ferroelektrischer Film 9 auf der
gesamten Oberfläche des p-Halbleitersubstrats 1 hergestellt,
und ferner wird durch Sputter Pt als Gateelektrodenmaterial
10 hergestellt. Als Nächstes wird, wie es in Fig. 4C darge
stellt ist, kontinuierliches Strukturieren unter Verwendung
von Lithografie und Trockenätzen so ausgeführt, dass zumin
dest das Gateelektrodenmaterial 10 und der ferroelektrische
Film 9, wie innerhalb des Grabens 7 ausgebildet, verbleiben,
wodurch ein Gate aus der Gateelektrode 10a, dem ferroelek
trischen Gatefilm 9a und dem dielektrischen Gatepufferfilm
8a in Selbstausrichtung mit dem Source/Drain-Bereich 5 aus
gebildet ist.
Als Nächstes wird, wie es in Fig. 4D dargestellt ist, Sili
ziumoxid durch einen CVD-Prozess als zweiter Zwischen
schichtisolator 11 auf der gesamten Oberfläche des p-Halb
leitersubstrats 1 hergestellt, wodurch das Gate überzogen
wird. Abschließend wird, wie es in Fig. 4E dargestellt ist,
ein Kontaktloch, das sich durch den zweiten Zwischenschicht
isolator 11 und den ersten Zwischenschichtisolator 6 bis zum
Source/Drain-Bereich 5 erstreckt, durch eine bekannte Tech
nik hergestellt, und das Kontaktloch wird durch einen Sput
terprozess mit einem elektrisch leitenden Material aufge
füllt, wodurch die Source/Drain-Elektrode 12 hergestellt
wird und der Prozess abgeschlossen wird.
Die Fig. 5A bis 5D und 6A bis 6D sind Diagramme zu einem
Herstellprozess für einen Halbleiterspeicher gemäß einem
dritten Ausführungsbeispiel der Erfindung. Komponenten, die
mit solchen in den Fig. 1A bis 1E sowie 2A bis 2E identisch
sind, sind mit denselben Bezugszahlen gekennzeichnet, und
ihre Beschreibung wird weggelassen. Dieses Ausführungsbei
spiel ist eine Modifizierung des ersten Ausführungsbei
spiels, wobei eine auf der Oberfläche des p-Halbleitersub
strats 1 ausgebildete n-Dotierstoff-Diffusionsschicht durch
Ausbilden einer p-Dotierstoff-Diffusionsschicht 14 im Kanal
ausbildungsbereich in den Source/Drain-Bereich 5 unterteilt
ist. Im Ergebnis dieser Vorgehensweise ist es möglich, den
ferroelektrischen Gatefilm 9a ohne Verwendung irgendeiner
Attrappengateelektrode in Selbstausrichtung mit dem Source/Drain-
Bereich 5 herzustellen.
Als Erstes wird, wie es in Fig. 5A dargestellt ist, Sili
ziumoxid durch eine bekannte Technik als Feldoxid 2 in einem
spezifizierten Bereich eines als p-Halbleitersubstrat 1 ver
wendeten p-Siliziumsubstrats hergestellt. Als Nächstes wird,
wie es in Fig. 5B dargestellt ist, der n-Dotierstoff Arsen
durch Ionenimplantation in die gesamte Oberfläche des p-
Halbleitersubstrats 1 eingebracht, und ferner wird eine
Hochtemperatur-Wärmebehandlung zum Aktivieren des Dotier
stoffs ausgeführt, wodurch an der Oberfläche des p-Halblei
tersubstrats 1 ein n-Dotierstoff-Diffusionsbereich 13 ausge
bildet wird. Diese Wärmebehandlung kann jedoch weggelassen
werden, und stattdessen kann eine Wärmebehandlung genutzt
werden, die später zur Ausbildung des Source/Drain-Bereichs
5 ausgeführt wird.
Als Nächstes wird, wie es in Fig. 5C dargestellt ist, Sili
ziumoxid durch einen CVD-Prozess als erster Zwischenschicht
isolator 6 auf der gesamten Oberfläche des p-Halbleitersub
strats 1 hergestellt.
Als Nächstes wird, wie es in Fig. 5D dargestellt ist, der
erste Zwischenschichtisolator 6 unter Verwendung von Litho
grafie und Trockenätzen strukturiert, wodurch der Graben 7,
der die Oberfläche des p-Halbleitersubstrats 1 erreicht, un
mittelbar über dem Kanalausbildungsbereich des p-Halbleiter
substrats 1 hergestellt wird. Anschließend wird, unter Ver
wendung des ersten Zwischenschichtisolators 6 als Dotier
stoff-Implantationsmaske, ein p-Dotierstoff, nämlich Bor,
durch Ionenimplantation in die gesamte Oberfläche des p-
Halbleitersubstrats 1 eingebracht, und ferner wird eine
Hochtemperatur-Wärmebehandlung zum Aktivieren des Dotier
stoffs ausgeführt, wodurch unmittelbar unter dem Graben 7
ein p-Dotierstoff-Diffusionsbereich 14 ausgebildet wird. So
wird der n-Source/Drain-Bereich 5 in Selbstausrichtung mit
dem Graben 7 hergestellt.
Als Nächstes wird, wie es in Fig. 6A dargestellt ist,
Bi2SiO5 durch einen CVD-Prozess als dielektrischer Puffer
film 8 auf der gesamten Oberfläche des p-Halbleitersubstrats
1 hergestellt, anschließend wird BIT durch einen CVD-Prozess
als ferroelektrischer Film 9 hergestellt, und ferner wird
durch Sputtern Pt als Gateelektrodenmaterial 10 hergestellt.
Als Nächstes wird, wie es in Fig. 6B dargestellt ist, unter
Verwendung von Lithografie und Trockenätzen kontinuierliches
Strukturieren so ausgeführt, dass zumindest das Gateelektro
denmaterial 10, der ferroelektrische Film 9 und der dielek
trische Pufferfilm 8, wie innerhalb des Grabens 7 ausgebil
det, verbleiben, wodurch ein Gate aus der Gateelektrode 10a,
dem ferroelektrischen Gatefilm 9a und dem dielektrischen
Gatepufferfilm 8a in Selbstausrichtung mit dem Source/Drain-
Bereich 5 ausgebildet ist.
Als Nächstes wird, wie es in Fig. 6C dargestellt ist, Sili
ziumoxid durch einen CVD-Prozess als zweiter Zwischen
schichtisolator 11 auf der gesamten Oberfläche des p-Halb
leitersubstrats 1 hergestellt, wodurch das Gate überzogen
wird. Abschließend wird, wie es in Fig. 6C dargestellt ist,
ein Kontaktloch, das sich durch den zweiten Zwischenschicht
isolator 11 und den ersten Zwischenschichtisolator 6 bis zum
Source/Drain-Bereich 5 erstreckt, durch eine bekannte Tech
nik hergestellt, und dieses Kontaktloch wird durch einen
Sputterprozess mit einem elektrisch leitenden Material auf
gefüllt, wodurch die Source/Drain-Elektrode 12 hergestellt
wird und der Prozess abgeschlossen wird.
Claims (16)
1. Halbleiterbauteil mit:
- - einem Halbleitersubstrat (1) von erstem Leitungstyp;
- - einem Source/Drain-Bereich (5) von zweitem Leitungstyp, entgegengesetzt zum ersten Leitungstyp, der im Halbleiter substrat ausgebildet ist;
- - einem Zwischenschichtisolator (6), der auf dem Halbleiter substrat ausgebildet ist;
- - einem Graben (7), der in Selbstausrichtung mit dem Sour ce/Drain-Bereich im Zwischenschichtisolator ausgebildet ist und sich bis zur Oberfläche des Halbleitersubstrats er streckt; und
- - einem Gate (8a, 9, 9a, 10, 10a), das zumindest auf einer Innenwand des Grabens ausgebildet ist.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass
das Gate über Laminatstruktur aus einem ferroelektrischen
Gatefilm (9a) und einer Gateelektrode (10, 10a) in dieser
Reihenfolge ausgehend von der Seite des Halbleitersubstrats
(1) aufweist.
3. Speicher nach Anspruch 2, dadurch gekennzeichnet, dass
zwischen dem ferroelektrischen Gatefilm (9a) und dem Halb
leitersubstrat (1) ein dielektrischer Gatepufferfilm (8a)
vorhanden ist.
4. Verfahren zum Herstellen eines Halbleiterspeichers, mit
den folgenden Schritten:
- - Herstellen eines Attrappengateelektrode-Materials (4) auf der gesamten Oberfläche eines Halbleitersubstrats (1) von erstem Leitungstyp;
- - Herstellen einer Attrappengateelektrode (4a) unmittelbar über dem Kanalausbildungsbereich des Halbleitersubstrats durch Strukturieren des Attrappengateelektrode-Materials;
- - Herstellen eines Source/Drain-Bereichs (5) von zweitem Leitungstyp, entgegengesetzt zum ersten Leitungstyp, in Selbstausrichtung, mit der Attrappengateelektrode durch Ionenimplantieren eines Dotierstoffs vom zweiten Leitungstyp unter Verwendung der Attrappengateelektrode als Dotierstoff implantationsmaske, und anschließendes Ausführen einer Wär mebehandlung zum Aktivieren des Dotierstoffs;
- - Herstellen eines Zwischenschichtisolators (6) auf der ge samten Fläche zum Beschichten der Attrappengateelektrode;
- - Freilegen der Oberfläche der Attrappengateelektrode da durch, dass der Zwischenschichtisolator einem Einebnungspro zess unterzogen wird;
- - Herstellen eines Grabens (7) im Zwischenschichtisolator, der die Oberfläche des Halbleitersubstrats erreicht, in Selbstausrichtung mit dem Source/Drain-Bereich durch selek tives Entfernen nur der Attrappengateelektrode;
- - Einbetten eines Gateelektrodenmaterials und eines ferro elektrischen Films in den Graben dadurch, dass der ferro elektrische Film und das Gateelektrodenmaterial sequenziell in dieser Reihenfolge auf der gesamten Fläche hergestellt werden; und
- - Herstellen eines Gates aus einer Gateelektrode (10, 10a) und einem ferroelektrischen Gatefilm (9a) in Selbstausrich tung mit dem Source/Drain-Bereich durch Strukturieren des Gateelektrodenmaterials und des ferroelektrischen Films.
5. Verfahren nach Anspruch 4, gekennzeichnet durch die
folgenden Schritte:
- - Einbetten eines Gateelektrodenmaterials (10), eines ferro elektrischen Films (9) und eines dielektrischen Pufferfilms (8) in den Graben (7) dadurch, dass der dielektrische Puf ferfilm, der ferroelektrische Film und das Gateelektrodenma terial sequenziell in dieser Reihenfolge nach Herstellung des Grabens auf der gesamten Oberfläche hergestellt werden; und
- - Herstellen eines Gates aus einer Gateelektrode (10a), ei nem ferroelektrischen Gatefilm (9a) und einem dielektrischen Gatepufferfilm (8a) in Selbstausrichtung mit dem Source/ Drain-Bereich (5) durch Strukturieren des Gateelektrodenma terials, des ferroelektrischen Films und des dielektrischen Pufferfilms.
6. Verfahren zum Herstellen eines Halbleiterspeichers, mit
den folgenden Schritten:
- - Herstellen eines dielektrischen Pufferfilms (8) und eines Attrappengateelektrode-Materials (4) sequenziell in dieser Reihenfolge auf der gesamten Oberfläche eines Halbleitersub strats (1) von erstem Leitungstyp;
- - Herstellen einer Attrappengateelektrode (4a) und eines di elektrischen Gatepufferfilms (8a) unmittelbar über dem Ka nalausbildungsbereich des Halbleitersubstrats durch Struktu rieren des Attrappengateelektrode-Materials und des dielek trischen Pufferfilms;
- - Herstellen eines Source/Drain-Bereichs (5) von zweitem Leitungstyp, entgegengesetzt zum ersten Leitungstyp, in Selbstausrichtung, mit der Attrappengateelektrode durch Ionenimplantieren eines Dotierstoffs vom zweiten Leitungstyp unter Verwendung der Attrappengateelektrode als Dotierstoff implantationsmaske, und anschließendes Ausführen einer Wär mebehandlung zum Aktivieren des Dotierstoffs;
- - Herstellen eines Zwischenschichtisolators (6) auf der ge samten Fläche zum Beschichten der Attrappengateelektrode;
- - Freilegen der Oberfläche der Attrappengateelektrode da durch, dass der Zwischenschichtisolator einem Einebnungspro zess unterzogen wird;
- - Herstellen eines Grabens (7) im Zwischenschichtisolator, der die Oberfläche des Halbleitersubstrats erreicht, in Selbstausrichtung mit dem Source/Drain-Bereich durch selek tives Entfernen nur der Attrappengateelektrode;
- - Herstellen eines die Oberfläche des dielektrischen Gate pufferfilms erreichenden Grabens (7) in Selbstausrichtung mit dem Source/Drainbereich durch selektives Entfernen nur der Attrappengateelektrode;
- - Einbetten eines Gateelektrodenmaterials und eines ferro elektrischen Films in den Graben dadurch, dass der ferro elektrische Film und das Gateelektrodenmaterial sequenziell in dieser Reihenfolge auf der gesamten Fläche hergestellt werden; und
- - Herstellen eines Gates aus einer Gateelektrode (10a), ei nem ferroelektrischen Gatefilm (9a) und dem dielektrischen Gatepufferfilm (8a) in Selbstausrichtung mit dem Source/Drain- Bereich durch Strukturieren des Gateelektrodenmate rials und des ferroelektrischen Films.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass
das Halbleitersubstrat (1) ein Siliziumsubstrat ist und der
dielektrische Pufferfilm (8) aus Bi2SiO5 hergestellt wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass
das Halbleitersubstrat (1) ein Siliziumsubstrat ist und der
dielektrische Pufferfilm (8) aus Bi2SiO5 hergestellt wird.
9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass
die Oberfläche des Zwischenschichtisolators (6) und die
Oberfläche der Attrappengateelektrode (4) dadurch in diesel
be Fläche gebracht werden, dass für den Zwischenschichtiso
lator ein Einebnungsprozess unter Verwendung eines chemisch-
mechanischen Polierprozesses ausgeführt wird.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass
die Oberfläche des Zwischenschichtisolators (6) und die
Oberfläche der Attrappengateelektrode (4) dadurch in diesel
be Fläche gebracht werden, dass für den Zwischenschichtiso
lator ein Einebnungsprozess unter Verwendung eines chemisch-
mechanischen Polierprozesses ausgeführt wird.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass
die Oberfläche des Zwischenschichtisolators (6), die Ober
fläche der Attrappengateelektrode (4) und eine Fläche des
Bauelemente isolierenden Feldoxids (2) dadurch in dieselbe
Fläche gebracht werden, dass für den Zwischenschichtisolator
ein Einebnungsprozess unter Verwendung eines chemisch-mecha
nischen Polierprozesses ausgeführt wird.
12. Verfahren zum Herstellen eines Halbleiterspeichers, mit
den folgenden Schritten:
- - Herstellen, in einem Halbleitersubstrat (1) von erstem Leitungstyp, eines Dotierstoff-Diffusionsbereichs (14) von zweitem Leitungstyp entgegengesetzt dem ersten Leitungstyp durch Ionenimplantieren eines Dotierstoffs vom zweiten Lei tungstyp in die gesamte Oberfläche des Halbleitersubstrats;
- - Herstellen, nach dem Herstellen eines Zwischenschichtiso lators (6) auf der gesamten Oberfläche, eines Grabens (7) im Zwischenschichtisolator, der die Oberfläche des Halbleiter substrats unmittelbar über einem Kanalausbildungsbereich des Halbleitersubstrats erreicht, durch Strukturieren des Zwi schenschichtisolators;
- - Herstellen eines Source/Drain-Bereichs (5) vom zweiten Leitungstyp in Selbstausrichtung mit dem Graben durch Ionen implantation eines Dotierstoffs vom ersten Leitungstyp unter Verwendung des Zwischenschichtisolators als Dotierstoff-Im plantationsmaske, und anschließendes Ausführen einer Wärme behandlung zum Aktivieren des Dotierstoffs, so dass der Do tierstoff-Diffusionsbereich vom zweiten Leitungstyp unmit telbar unter dem Graben zu einem Dotierstoff-Diffusionsbe reich vom ersten Leitungstyp wird;
- - Einbetten eines Gateelektrodenmaterials (10) und eines ferroelektrischen Films (9) in den Graben dadurch, dass der ferroelektrische Film und das Gateelektrodenmaterial sequen ziell in dieser Reihenfolge auf der gesamten Oberfläche her gestellt werden; und
- - Herstellen eines Gates aus einer Gateelektrode (10a) und einem ferroelektrischen Gatefilm (9a) in Selbstausrichtung mit dem Source/Drain-Bereich durch Strukturieren des Gate elektrodenmaterials und des ferroelektrischen Films.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
dass die Wärmebehandlung zum Aktivieren des Dotierstoffs vom
zweiten Leitungstyp nach dem Implantieren desselben in die
gesamte Oberfläche des Halbleitersubstrats (1) vom ersten
Leitungstyp ausgeführt wird.
14. Verfahren nach Anspruch 12, gekennzeichnet durch die
folgenden Schritte:
- - Einbetten, folgend auf den Schritt, bei dem der Dotier stoff-Diffusionsbereich (14) vom zweiten Leitungstyp unmit telbar unter dem Graben (7) zu einem Dotierstoff-Diffusions bereich vom ersten Leitungstyp gemacht wird, des Gateelek trodenmaterials (10), eines ferroelektrischen Films (9) und eines dielektrischen Pufferfilms (8) in den Graben dadurch, dass der dielektrische Pufferfilm, der ferroelektrische Film und das Gateelektrodenmaterial sequenziell in dieser Reihen folge auf der gesamten Fläche hergestellt werden; und
- - Herstellen eines Gates aus der Gateelektrode (10a), den ferroelektrischen Gatefilm (9a) und einem dielektrischen Gatepufferfilm (8a) in Selbstausrichtung mit dem Source/Drain- Bereich (5) durch Strukturieren des Gateelektrodenma terials, des ferroelektrischen Films und des dielektrischen Pufferfilms.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet,
dass das Halbleitersubstrat (1) ein Siliziumsubstrat ist und
der dielektrische Pufferfilm (8) aus Bi2SiO5 hergestellt
wird.
16. Verfahren nach einem der Ansprüche 4 bis 15, dadurch
gekennzeichnet, dass als Attrappengateelektrode-Material (4)
Siliziumnitrid verwendet wird und der Zwischenschichtisola
tor (6) aus Siliziumoxid hergestellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11049397A JP2000252372A (ja) | 1999-02-26 | 1999-02-26 | 半導体メモリ装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10008580A1 true DE10008580A1 (de) | 2000-09-07 |
DE10008580C2 DE10008580C2 (de) | 2002-08-01 |
Family
ID=12829914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10008580A Expired - Fee Related DE10008580C2 (de) | 1999-02-26 | 2000-02-24 | Halbleiterspeicher mit einem ferroelektrischen kapazitiven Element und Herstellverfahren für denselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US6335550B1 (de) |
JP (1) | JP2000252372A (de) |
KR (1) | KR100375750B1 (de) |
DE (1) | DE10008580C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1246254A2 (de) * | 2001-03-28 | 2002-10-02 | Sharp Kabushiki Kaisha | MFOS-Speicher-Transistor und diesbezügliches Herstellungsverfahren |
EP2923378A1 (de) * | 2012-11-20 | 2015-09-30 | Micron Technology, Inc. | Transistoren, speicherzellen und halbleiterkonstruktionen |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004519864A (ja) * | 2000-08-24 | 2004-07-02 | コバ・テクノロジーズ・インコーポレイテッド | シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル |
JP2002110932A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4285899B2 (ja) * | 2000-10-10 | 2009-06-24 | 三菱電機株式会社 | 溝を有する半導体装置 |
US20020164850A1 (en) | 2001-03-02 | 2002-11-07 | Gnadinger Alfred P. | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
US6602720B2 (en) * | 2001-03-28 | 2003-08-05 | Sharp Laboratories Of America, Inc. | Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same |
KR100412141B1 (ko) * | 2001-12-29 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
US6531325B1 (en) * | 2002-06-04 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Memory transistor and method of fabricating same |
US7066088B2 (en) * | 2002-07-31 | 2006-06-27 | Day International, Inc. | Variable cut-off offset press system and method of operation |
US6825517B2 (en) * | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
US6714435B1 (en) * | 2002-09-19 | 2004-03-30 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
US6888736B2 (en) | 2002-09-19 | 2005-05-03 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
US20040175907A1 (en) * | 2003-03-07 | 2004-09-09 | Taiwan Semiconductor Manfacturing Company | Method of fabricating a salicided device using a dummy dielectric layer between the source/drain and the gate electrode |
KR100543528B1 (ko) * | 2003-08-26 | 2006-01-31 | 한국과학기술연구원 | 식각 선택비가 큰 버퍼층을 이용한 자기정렬 강유전체게이트 트랜지스터의 제조방법 |
US7413956B2 (en) * | 2005-07-13 | 2008-08-19 | Magnachip Semiconductor, Ltd. | Semiconductor device manufacturing method |
US7329548B2 (en) * | 2005-08-30 | 2008-02-12 | Sharp Laboratories Of America, Inc. | Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor |
IT1400933B1 (it) | 2010-06-21 | 2013-07-02 | St Microelectronics Srl | Touch sensor and method of forming a touch sensor. |
ITTO20110181A1 (it) | 2011-02-01 | 2012-08-02 | St Microelectronics Srl | Supporto di memorizzazione provvisto di elementi di materiale ferroelettrico e relativo metodo di lettura non distruttiva |
US8488361B2 (en) | 2011-02-01 | 2013-07-16 | Stmicroelectronics S.R.L. | Memory support provided with memory elements of ferroelectric material and improved non-destructive reading method thereof |
US9337293B2 (en) * | 2013-02-22 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having electrode and manufacturing method thereof |
US9263577B2 (en) * | 2014-04-24 | 2016-02-16 | Micron Technology, Inc. | Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors |
TWI712171B (zh) * | 2017-06-07 | 2020-12-01 | 聯華電子股份有限公司 | 半導體元件 |
US10522614B2 (en) | 2018-02-23 | 2019-12-31 | Globalfoundries Singapore Pte. Ltd. | Method to fabricate capacitance-matching FET and related device |
US11018239B2 (en) * | 2019-04-13 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
US11791383B2 (en) | 2021-07-28 | 2023-10-17 | Infineon Technologies Ag | Semiconductor device having a ferroelectric gate stack |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140683A (ja) * | 1987-11-26 | 1989-06-01 | Matsushita Electric Ind Co Ltd | 超電導薄膜の形成方法 |
US5523964A (en) * | 1994-04-07 | 1996-06-04 | Symetrix Corporation | Ferroelectric non-volatile memory unit |
JP2713177B2 (ja) * | 1994-08-11 | 1998-02-16 | 日本電気株式会社 | 電界効果型半導体メモリ装置の構造およびその製造方法 |
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH1140683A (ja) | 1997-07-22 | 1999-02-12 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
US6087208A (en) * | 1998-03-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Method for increasing gate capacitance by using both high and low dielectric gate material |
-
1999
- 1999-02-26 JP JP11049397A patent/JP2000252372A/ja active Pending
-
2000
- 2000-02-24 DE DE10008580A patent/DE10008580C2/de not_active Expired - Fee Related
- 2000-02-25 US US09/513,084 patent/US6335550B1/en not_active Expired - Fee Related
- 2000-02-25 KR KR10-2000-0009527A patent/KR100375750B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1246254A2 (de) * | 2001-03-28 | 2002-10-02 | Sharp Kabushiki Kaisha | MFOS-Speicher-Transistor und diesbezügliches Herstellungsverfahren |
EP1246254A3 (de) * | 2001-03-28 | 2004-10-20 | Sharp Kabushiki Kaisha | MFOS-Speicher-Transistor und diesbezügliches Herstellungsverfahren |
EP2923378A1 (de) * | 2012-11-20 | 2015-09-30 | Micron Technology, Inc. | Transistoren, speicherzellen und halbleiterkonstruktionen |
EP2923378A4 (de) * | 2012-11-20 | 2016-08-24 | Micron Technology Inc | Transistoren, speicherzellen und halbleiterkonstruktionen |
US10943986B2 (en) | 2012-11-20 | 2021-03-09 | Micron Technology, Inc. | Transistors, memory cells and semiconductor constructions comprising ferroelectric gate dielectric |
Also Published As
Publication number | Publication date |
---|---|
JP2000252372A (ja) | 2000-09-14 |
DE10008580C2 (de) | 2002-08-01 |
US6335550B1 (en) | 2002-01-01 |
KR20000062649A (ko) | 2000-10-25 |
KR100375750B1 (ko) | 2003-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10008580C2 (de) | Halbleiterspeicher mit einem ferroelektrischen kapazitiven Element und Herstellverfahren für denselben | |
DE19711482C2 (de) | Verfahren zur Herstellung eines vertikalen MOS-Transistors | |
DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
DE10028424C2 (de) | Herstellungsverfahren für DRAM-Speicherzellen | |
DE2502235C2 (de) | ||
DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE4110906C2 (de) | Verfahren zum Herstellen von DRAM-Zellen mit zumindest einem selbstausgerichteten Kondensatorkontakt und Zellstruktur mit zumindest einem selbstausgerichteten Kondensatorkontakt | |
DE10219107A1 (de) | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben | |
DE3525418A1 (de) | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung | |
DE19747777A1 (de) | Verfahren zum Herstellen eines Halbleiterbauteils | |
WO2006094495A1 (de) | Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen | |
DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
DE10208577A1 (de) | Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung | |
DE68923436T2 (de) | Selektive Technik zur Bestimmung einer Unebenheit zur Verwendung beim Herstellen eines Transistors mit schwebendem Gate. | |
DE3855889T2 (de) | Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen | |
DE19535629C1 (de) | Verfahren zur Herstellung einer integrierten CMOS-Schaltung | |
DE4409367A1 (de) | Verfahren zum Herstellen eines Dünnfilmtransistors | |
DE3927176C2 (de) | ||
EP1181723A1 (de) | Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung | |
WO1997020336A2 (de) | Verfahren zur herstellung einer integrierten schaltungsanordnung mit mindestens einem mos-transistor | |
DE102022102950A1 (de) | Zugriffstransistoren mit u-förmigem kanal und verfahren zu deren herstellung | |
DD280851A1 (de) | Verfahren zur herstellung von graben-speicherzellen | |
DE3781778T2 (de) | Aneinandergefuegte kontaktstruktur mit vermindertem flaechenbedarf. | |
DE19626787A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 27/115 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140902 |