DE102019108665B4 - Mim-kondensatorstruktur mit hoher dichte und verfahren zu derem ausbilden - Google Patents

Mim-kondensatorstruktur mit hoher dichte und verfahren zu derem ausbilden Download PDF

Info

Publication number
DE102019108665B4
DE102019108665B4 DE102019108665.5A DE102019108665A DE102019108665B4 DE 102019108665 B4 DE102019108665 B4 DE 102019108665B4 DE 102019108665 A DE102019108665 A DE 102019108665A DE 102019108665 B4 DE102019108665 B4 DE 102019108665B4
Authority
DE
Germany
Prior art keywords
conductive electrode
dielectric
dielectric structure
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019108665.5A
Other languages
English (en)
Other versions
DE102019108665A1 (de
Inventor
Seiji Takahashi
Chen-Jong Wang
Dun-Nian Yaung
Jung-I Lin
Jhy-Jyi Sze
Alexander Kalnitsky
Yimin Huang
King Liao
Shen-Hui Hong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019108665A1 publication Critical patent/DE102019108665A1/de
Application granted granted Critical
Publication of DE102019108665B4 publication Critical patent/DE102019108665B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Integrierter Chip, aufweisend:eine dielektrische Struktur (104), die über einem Substrat (102) angeordnet ist;eine Mehrzahl von leitfähigen Verbindungsschichten (108), die in der dielektrischen Struktur (104) angeordnet sind, wobei die Mehrzahl von leitfähigen Verbindungsschichten (108) abwechselnde Schichten von Verbindungsdrähten (110) und Verbindungsdurchkontaktierungen (112) aufweisen; undeinen Metall-Isolator-Metall-Kondensator (114), der in der dielektrischen Struktur (104) angeordnet ist und eine untere leitfähige Elektrode (116) aufweist, die von einer oberen leitfähigen Elektrode (120) durch eine Kondensator-Dielektrikumsstruktur (118) getrennt ist, wobei der Metall-Isolator-Metall-Kondensator (114) sich vertikal über zwei oder mehr der Mehrzahl von leitfähigen Verbindungsschichten (108) hinaus erstreckt,wobei die untere leitfähige Elektrode (116) eine Seitenwand aufweist, die Seitenwände sowohl des Substrats (102) als auch der dielektrischen Struktur (104) berührt.

Description

  • HINTERGRUND
  • Integrierte Chips werden auf einem Halbleiter-Die ausgebildet, der Millionen oder Milliarden von Transistorvorrichtungen umfasst. Die Transistorvorrichtungen sind so konfiguriert, dass sie als Schalter wirken und/oder eine Leistungsverstärkung erzeugen, um logische Funktionalität für einen integrierten Chip bereitzustellen (z. B. indem sie einen Prozessor bilden, der für die Ausführung von Logikfunktionen konfiguriert ist). Integrierte Chips umfassen auch passive Vorrichtungen wie Kondensatoren, Widerstände, Induktoren, Kapazitätsdioden usw. Passive Vorrichtungen werden häufig verwendet, um Eigenschaften von integrierten Chips wie Verstärkung, Zeitkonstanten usw. zu steuern.
  • Eine Halbleiterstruktur mit integrierten Mehrfachwandkondensatoren für eDRAM ist aus US 2012 / 0 235 274 A1 und US 2012 / 0 326 274 A1 bekannt. US 2017 / 0 148 868 A1 offenbart eine Technik zur Integration von Kondensatoren in die Metallverbindung für eingebettete DRAM-Anwendungen. Weiterer Stand der Technik ist aus US 2005 / 0 258 512 A1 , US 2016 / 0 020 270 A1 und US 2003 / 0 183 862 A1 bekannt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1 zeigt eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips mit einem MIM-Kondensator (Metall-Isolator-Metall-Kondensator) hoher Dichte, der sich vertikal über eine Mehrzahl von leitfähigen Verbindungsschichten erstreckt.
    • Die 2A - 2B zeigen einige zusätzliche Ausführungsformen eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte.
    • 3 zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte.
    • Die 4A - 4C zeigen einige zusätzliche Ausführungsformen eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte.
    • Die 5A - 5C zeigen einige zusätzliche Ausführungsformen eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte.
    • Die 6A - 6C zeigen einige zusätzliche Ausführungsformen eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte, der eine mehrschichtige Kondensator-Dielektrikumsstruktur aufweist.
    • Die 7A - 7D zeigen Querschnittsansichten einiger zusätzlicher Ausführungsformen von integrierten Chips mit MIM-Kondensatoren mit hoher Dichte, die andere mehrschichtige Kondensator-Dielektrikumsstruktur aufweisen.
    • Die 8 - 15 zeigen einige zusätzliche Ausführungsformen von integrierten Chips mit MIM-Kondensatoren mit hoher Dichte.
    • Die 16 - 25 zeigen Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Ausbilden eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte, der sich vertikal über eine Mehrzahl von leitfähigen Verbindungsschichten erstreckt.
    • 26 zeigt ein Flussdiagramm von einigen Ausführungsformen eines Verfahrens zum Ausbilden eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte, der sich vertikal über eine Mehrzahl von leitfähigen Verbindungsschichten erstreckt.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des angegebenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten Merkmal und dem zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • MIM-Kondensatoren (Metall-Isolator-Metall-Kondensatoren) umfassen üblicherweise eine Kondensator-Dielektrikumsschicht, die zwischen einer oberen leitfähigen Elektrode und einer unteren leitfähigen Elektrode angeordnet ist. Die obere leitfähige Elektrode und die untere leitfähige Elektrode sind oft in einer dielektrischen Zwischenschicht (ILD-Schicht) in einer Back-End-of-the-Line (BEOL) eines integrierten Chips angeordnet. Um eine ausreichend hohe Kapazität für integrierte Chipanwendungen zu erreichen, verbrauchen MIM-Kondensatoren häufig eine relativ große Fläche eines integrierten Chips. Beispielsweise kann ein MIM-Kondensator eine Fläche aufweisen, die in der Größenordnung von 10 Mikrometer2 liegt.
  • Während die minimalen Merkmalgrößen der integrierten Chips (z. B. die Gategrößen, Metallverbindungsgrößen usw.) weiter abnehmen, können MIM-Kondensatoren ihre Größe nicht in ähnlicher Weise skalieren, ohne ihre Kapazität zu verringern. Dies liegt daran, dass die Kapazität eines MIM-Kondensators direkt proportional zu einer Fläche der oberen leitfähigen Elektrode und der unteren leitfähigen Elektrode ist. Daher nehmen MIM-Kondensatoren, wenn die minimalen Merkmalsgrößen der integrierten Chips abnehmen, proportional größere Flächen eines Substrats ein, um die gleiche Kapazität zu erreichen, und werden daher immer teurer.
  • Die vorliegende Offenbarung betrifft in einigen Ausführungsformen einen integrierten Chip, der einen MIM-Kondensator (Metall-Isolator-Metall-Kondensator) umfasst, der eine relativ hohe Kapazität aufweist, während eine relativ kleine Fläche eines Substrats verbraucht wird. In einigen Ausführungsformen umfasst der integrierte Chip eine Mehrzahl von leitfähigen Verbindungsschichten oder Interconnect-Schichten (z. B. Verbindungsdrähten/Interconnect-Drähten und/oder Verbindungsdurchkontaktierungen (Interconnect-Durchkontaktierungen), die in einer dielektrischen Struktur über einem Substrat angeordnet sind. Ein Metall-Isolator-Metall-Kondensator (MIM-Kondensator) ist ebenfalls in der dielektrischen Struktur angeordnet. Der MIM-Kondensator umfasst eine untere leitfähige Elektrode, die von einer oberen leitfähigen Elektrode durch eine Kondensator-Dielektrikumsstruktur getrennt ist. Die untere leitfähige Elektrode und die obere leitfähige Elektrode erstrecken sich vertikal über zwei oder mehr der Mehrzahl von Verbindungsschichten hinaus. Indem sie sich vertikal über zwei oder mehr der Mehrzahl von Verbindungsschichten hinaus erstrecken, können die untere und die obere leitfähige Elektrode relativ große Oberflächen haben, die den MIM-Kondensator eine relativ hohe Kapazität erreichen lassen, während er eine relativ kleine Fläche des Substrats verbraucht.
  • 1 zeigt eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 100 mit einem MIM-Kondensator (Metall-Isolator-Metall-Kondensator) mit hoher Dichte, der sich vertikal über eine Mehrzahl von leitfähigen Verbindungsschichten erstreckt.
  • Der integrierte Chip 100 umfasst eine Transistorvorrichtung 106, die über einem Substrat 102 angeordnet ist. Eine dielektrische Struktur 104 ist auch über dem Substrat 102 angeordnet und umgibt die Transistorvorrichtung 106. Die dielektrische Struktur 104 umgibt ferner eine Mehrzahl von leitfähigen Verbindungsschichten 108, die elektrisch mit der Transistoreinrichtung 106 verbunden sind. In einigen Ausführungsformen umfasst die dielektrische Struktur 104 eine Mehrzahl von gestapelten dielektrischen Zwischenschichten (ILD-Schichten). In einigen Ausführungsformen umfassen die Mehrzahl von leitfähigen Verbindungsschichten 108 abwechselnde Schichten von Verbindungsdrähten 110 und Verbindungsdurchkontaktierungen 112.
  • Ein MIM-Kondensator 114 ist in der dielektrischen Struktur 104 zwischen einer unteren Verbindungsschicht 108a und einer oberen Verbindungsschicht 108b angeordnet. In einigen Ausführungsformen kann die Transistorvorrichtung 106 in einem Logikbereich 101a des Substrats 102 angeordnet sein, während der MIM-Kondensator 114 einen Entkopplungskondensator (z. B. einen Kondensator, der zum Entkoppeln eines Teils einer elektrischen Schaltung von einem anderen konfiguriert ist) umfassen kann, der in einem Entkopplungsbereich 101b angeordnet ist, der von dem Logikbereich 101a getrennt ist. In weiteren Ausführungsformen kann der MIM-Kondensator 114 zum Ausführen anderer Funktionen konfiguriert sein.
  • Der MIM-Kondensator 114 umfasst eine untere leitfähige Elektrode 116, die von einer oberen leitfähigen Elektrode 120 durch eine Kondensator-Dielektrikumsstruktur 118 mit einer oder mehreren dielektrischen Schichten getrennt ist. In einigen Ausführungsformen trennt die Kondensator-Dielektrikumsstruktur 118 die untere leitfähige Elektrode 116 von der oberen leitfähigen Elektrode 120 entlang einer ersten Richtung 122 und entlang einer zweiten Richtung 124, die senkrecht zu der ersten Richtung 122 ist. Die Kondensator-Dielektrikumsstruktur 118 ist so konfiguriert, dass sie die untere leitfähige Elektrode 116 von der oberen leitfähigen Elektrode 120 trennt, so dass der MIM-Kondensator 114 in der Lage ist, Energie in einem elektrischen Feld zwischen der unteren leitfähigen Elektrode 116 und der oberen leitfähigen Elektrode 120 zu speichern.
  • Der MIM-Kondensator 114 ist seitlich durch die dielektrische Struktur 104 von zwei oder mehreren der Mehrzahl von leitfähigen Verbindungsschichten 108 (z. B. von zwei oder mehr Verbindungsdrähten 110 und/oder Verbindungsdurchkontaktierungen 112) getrennt. In einigen Ausführungsformen erstreckt sich eine horizontale Ebene 117a oder 117b, die parallel zu einer oberen Fläche des Substrats 102 ist, entlang einer Oberseite oder einer Unterseite einer der Mehrzahl von leitfähigen Verbindungsschichten 108 und durch eine Seitenwand des MIM-Kondensators 114. In einigen Ausführungsformen kann sich der MIM-Kondensator 114 vertikal (d. h. in einer Richtung, die senkrecht zu einer darunterliegenden oberen Fläche des Substrats 102 ist) über zwei oder mehr der Mehrzahl von leitfähigen Verbindungsschichten 108 hinaus erstrecken. Indem sie sich über zwei oder mehr der Mehrzahl von leitfähigen Verbindungsschichten 108 erstrecken, können die untere leitfähige Elektrode 116 und die obere leitfähige Elektrode 120 relativ große Oberflächen erreichen. Da die Kapazität des MIM-Kondensators 114 proportional zu den Oberflächen der unteren leitfähigen Elektrode 116 und der oberen leitfähigen Elektrode ist, ermöglichen die großen Oberflächen der unteren leitfähigen Elektrode 116 und der oberen leitfähigen Elektrode 120, dass der MIM-Kondensator 114 eine relativ hohe Kapazität über einer relativ kleinen Fläche des Substrats 102 aufweist.
  • 2A zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 200 mit einem MIM-Kondensator mit hoher Dichte.
  • Der integrierte Chip 200 umfasst eine dielektrische Struktur 104, die über einem Substrat 102 angeordnet ist. Die dielektrische Struktur 104 umfasst eine Mehrzahl von gestapelten dielektrischen Zwischenschichten (ILD-Schichten) 202, die durch eine Mehrzahl von Ätzstoppschichten 204 getrennt sind. In einigen Ausführungsformen können die Mehrzahl von gestapelten ILD-Schichten 202 eines oder mehrere von Siliziumdioxid, dotiertem Siliziumdioxid (z. B. kohlenstoffdotiertem Siliziumdioxid), Siliziumoxynitrid, Borsilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), Fluorsilikatglas (FSG) oder dergleichen umfassen. In einigen Ausführungsformen können die Mehrzahl von Ätzstoppschichten 204Siliziumkarbid, Siliziumnitrid, Titannitrid, Tantalnitrid oder dergleichen umfassen.
  • Eine Mehrzahl von leitfähigen Verbindungsschichten 108 sind in der dielektrischen Struktur 104 angeordnet. Die Mehrzahl von leitfähigen Verbindungsschichten 108 umfassen abwechselnde Schichten von Verbindungsdrähten 110 und Verbindungsdurchkontaktierungen 112, die jeweils von einer der Mehrzahl von ILD-Schichten 202 umgeben sind. Beispielsweise kann ein erster Verbindungsdraht von einer ersten ILD-Schicht umgeben sein, ein zweiter Verbindungsdraht kann von einer zweiten ILD-Schicht umgeben sein usw. In einigen Ausführungsformen umfassen die Verbindungsdrähte 110 und die Verbindungsdurchkontaktierungen 112 jeweils eine Diffusionssperrschicht 206, die einen Metallkern 208 umgibt. In einigen Ausführungsformen kann die Diffusionssperrschicht 206 Tantal, Titannitrid oder dergleichen umfassen. In einigen Ausführungsformen kann der Metallkern 208 Kupfer, Wolfram, Aluminium oder dergleichen umfassen. In einigen Ausführungsformen kann eine der Mehrzahl von leitfähigen Verbindungsschichten 108 eine Seitenwand aufweisen, die in einem ersten Winkel α in Bezug auf einen Boden einer umgebenden ILD-Schicht 202 ausgerichtet ist. In einigen Ausführungsformen kann der erste Winkel α ein spitzer Winkel sein. In einigen Ausführungsformen kann der erste Winkel α zum Beispiel in einem Bereich zwischen 80° und 90° liegen.
  • Ein MIM-Kondensator 114 ist ebenfalls in der dielektrischen Struktur 104 zwischen einer unteren Verbindungsschicht 108a und einer oberen Verbindungsschicht 108b angeordnet. Der MIM-Kondensator 114 umfasst eine untere leitfähige Elektrode 116, die von einer oberen leitfähigen Elektrode 120 durch eine Kondensator-Dielektrikumsstruktur 118 getrennt ist. In einigen Ausführungsformen weist die untere leitfähige Elektrode 116 eine obere Fläche auf, die sich unter der Kondensator-Dielektrikumsstruktur 118 befindet, und die Kondensator-Dielektrikumsstruktur 118 weist eine obere Fläche auf, die sich unter der oberen leitfähigen Elektrode 120 befindet. In einigen Ausführungsformen können die untere Verbindungsschicht 108a und die obere Verbindungsschicht 108b ein Metall (z. B. Kupfer, Wolfram, Aluminium oder dergleichen) umfassen. In einigen Ausführungsformen können die untere leitfähige Elektrode 116 und die obere leitfähige Elektrode 120 ein Metall umfassen, das sich von dem der unteren Verbindungsschicht 108a und/oder der oberen Verbindungsschicht 108b unterscheidet. In einigen Ausführungsformen kann die Kondensator-Dielektrikumsstruktur 118 ein High-k-Dielektrikum umfassen. In einigen Ausführungsformen kann eine Sperrschicht 210 (z. B. Titan, Titannitrid oder dergleichen) die untere leitfähige Elektrode 116 von der dielektrischen Struktur 104 trennen. In weiteren Ausführungsformen kann die Sperrschicht 210 weggelassen werden.
  • In einigen Ausführungsformen kann die untere leitfähige Elektrode 116 sich um einen ersten Abstand d, unter eine obere Fläche der unteren Verbindungsschicht 108a erstrecken. In einigen Ausführungsformen kann die obere Verbindungsschicht 108b sich um einen zweiten Abstand d2 unter eine obere Fläche der oberen leitfähigen Elektrode 120 erstrecken. In einigen Ausführungsformen kann der zweite Abstand d2 größer als der erste Abstand d1 sein. In einigen Ausführungsformen kann eine obere Fläche des MIM-Kondensators 114 (z. B. eine obere Fläche der oberen leitfähigen Elektrode 120) um einen dritten Abstand d3 unter einer oberen Fläche einer umgebenden ILD-Schicht 202 liegen. In einigen Ausführungsformen kann die obere Verbindungsschicht 108b äußerste Seitenwände aufweisen, die innere Seitenwände der oberen leitfähigen Elektrode 120 berühren. In weiteren Ausführungsformen (nicht gezeigt) kann sich die obere Verbindungsschicht 108b seitlich über äußerste Seitenwände der oberen leitfähigen Elektrode 120 hinaus erstrecken. In solchen Ausführungsformen können innere Seitenwände der oberen Verbindungsschicht 108b äußerste Seitenwände der oberen leitfähigen Elektrode 120 berühren.
  • In einigen Ausführungsformen kann der MIM-Kondensator 114 einen oder mehrere Vorsprünge 212a - 212b aufweisen, die sich von einer unteren Fläche des MIM-Kondensators 114 nach außen erstrecken. In einigen Ausführungsformen können der eine oder die mehreren Vorsprünge 212a - 212b jeweils eine Höhe h und eine Breite w haben. In einigen Ausführungsformen kann ein Verhältnis der Höhe h zur Breite w in einem Bereich zwischen ungefähr 1 und ungefähr 50 liegen (z. B. 1 < h/w < 50). In einigen zusätzlichen Ausführungsformen kann ein Verhältnis der Höhe h zur Breite w in einem Bereich zwischen ungefähr 20 und ungefähr 50 liegen (z. B. 20 < h/w < 50). Ein so großes Verhältnis der Höhe h zur Breite w sorgt dafür, dass der MIM-Kondensator 114 eine relativ hohe Kapazität über einer kleinen Fläche des Substrats 102 aufweist.
  • In einigen Ausführungsformen, die in der dreidimensionalen Ansicht 214 von 2B gezeigt sind, können der eine oder die mehreren Vorsprünge 212a - 212b von äußersten Seitenwänden der unteren leitfähigen Elektrode 116 um Abstände ungleich null zurückversetzt sein. Beispielsweise kann in einigen Ausführungsformen ein erster Vorsprung 212a von einer ersten äußeren Seitenwand der unteren leitfähigen Elektrode 116 um eine erste Verschiebung S1 zurückversetzt sein und kann von einer zweiten äußeren Seitenwand der unteren leitfähigen Elektrode 116 um eine zweite Verschiebung S2 zurückversetzt sein.
  • Der eine oder die mehreren Vorsprünge 212a - 212b sind jeweils durch eine untere Seitenwand 116S1 definiert, die sich von einer unteren Fläche 116L der unteren leitfähigen Elektrode 116 zu einem Boden der unteren leitfähigen Elektrode 116 nach außen erstreckt. In einigen Ausführungsformen ist die untere Fläche 116L der unteren leitfähigen Elektrode 116 von einer nächstliegenden darunterliegenden Ätzstoppschicht 204 durch eine ILD-Schicht 202 getrennt. In einigen Ausführungsformen kann die untere Seitenwand 116S1 der unteren leitfähigen Elektrode 116 in einem zweiten Winkel β in Bezug auf einen Boden einer umgebenden ILD-Schicht 202 ausgerichtet sein. In einigen Ausführungsformen kann der zweite Winkel β kleiner als der erste Winkel α sein. In einigen Ausführungsformen kann der zweite Winkel β beispielsweise ein spitzer Winkel sein, der in einem Bereich zwischen ungefähr 70° und ungefähr 90° liegt. In einigen Ausführungsformen kann die untere leitfähige Elektrode 116 ferner eine obere Seitenwand 116S2 umfassen, die über der unteren Fläche 116L liegt. Die obere Seitenwand 116S2 kann in einem dritten Winkel γ in Bezug auf einen Boden einer umgebenden ILD-Schicht 202 orientiert sein. In einigen Ausführungsformen kann der dritte Winkel γ ein stumpfer Winkel sein. In einigen Ausführungsformen kann der dritte Winkel γ beispielsweise in einem Bereich zwischen ungefähr 90° und ungefähr 120° liegen. In einigen Ausführungsformen kann die obere Verbindungsschicht 108b eine Seitenwand aufweisen, die in einem vierten Winkel δ in Bezug auf eine Oberseite der oberen leitfähigen Elektrode 120 ausgerichtet ist. In einigen Ausführungsformen kann der vierte Winkel δ ein spitzer Winkel sein, der in einem Bereich zwischen 80° und 90° liegt. In einigen Ausführungsformen kann der erste Winkel α im Wesentlichen gleich dem vierten Winkel δ sein.
  • 3 zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 300 mit einem MIM-Kondensator mit hoher Dichte, der sich vertikal über mehrere leitfähige Verbindungsschichten erstreckt.
  • Der integrierte Chip 300 umfasst einen MIM-Kondensator 114, der in einer dielektrischen Struktur 104 über einem Substrat 102 angeordnet ist. Der MIM-Kondensator 114 hat ein untere leitfähige Elektrode 116, die von einer oberen leitfähigen Elektrode 120 durch eine Kondensator-Dielektrikumsstruktur 118 getrennt ist.
  • In einigen Ausführungsformen trennt die untere leitfähige Elektrode 116 die äußersten Seitenwände der Kondensator-Dielektrikumsstruktur 118 seitlich von der dielektrischen Struktur 104, und die Kondensator-Dielektrikumsstruktur 118 trennt die äußersten Seitenwände der oberen leitfähigen Elektrode 120 seitlich von der dielektrischen Struktur 104. In einigen dieser Ausführungsformen können die äußersten Seitenwände der unteren leitfähigen Elektrode 116 in einem Winkel α in Bezug auf einen Boden einer umgebenden ILD-Schicht 202 ausgerichtet sein. Der Winkel α kann ein spitzer Winkel sein (z. B. in einem Bereich zwischen ungefähr 70° und ungefähr 90°). In einigen Ausführungsformen berühren obere Flächen der unteren leitfähigen Elektrode 116, der Kondensator-Dielektrikumsstruktur 118 und der oberen leitfähigen Elektrode 120 direkt eine Ätzstoppschicht 204 über dem MIM-Kondensator 114.
  • Die 4A - 4C zeigen einige zusätzliche Ausführungsformen eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte. 4A zeigt eine Querschnittsansicht 400 des integrierten Chips. 4B zeigt eine Draufsicht 406 des integrierten Chips entlang der Querschnittslinie AA' der Querschnittsansicht 400. 4C zeigt eine Draufsicht 408 des integrierten Chips entlang der Querschnittslinie BB' der Querschnittsansicht 400.
  • Wie in der Querschnittsansicht 400 gezeigt, umfasst der integrierte Chip einen MIM-Kondensator 114, der in einer dielektrischen Struktur 104 über einem Substrat 102 angeordnet ist und eine untere leitfähige Elektrode 116 aufweist, die von einer oberen leitfähigen Elektrode 120 durch eine Kondensator-Dielektrikumsstruktur 118 getrennt ist. In einigen Ausführungsformen kann sich der MIM-Kondensator 114 zu einer oberen ILD-Schicht 202u erstrecken. Die obere ILD-Schicht 202u kann eine erste ILD-Schicht 202a umfassen, die eine zweite ILD-Schicht 202b entlang einer Naht 203 berührt, die entlang einer unteren Fläche 114L des MIM-Kondensators 114 verläuft und eine Seitenwand eines Verbindungsdrahts 110a schneidet. In verschiedenen Ausführungsformen können die erste ILD-Schicht 202a und die zweite ILD-Schicht 202b ein gleiches Dielektrikum oder unterschiedliche Dielektrika aufweisen.
  • Der MIM-Kondensator 114 umfasst eine Mehrzahl von Vorsprüngen 212a - 212c, die sich von der unteren Fläche 114L des MIM-Kondensators 114 nach außen erstrecken. Die Mehrzahl von Vorsprüngen erstreckt sich vertikal von der unteren Fläche 114L des MIM-Kondensators 114 zu einer Mehrzahl von unteren Verbindungsstrukturen 108a1 - 108a3. In einigen Ausführungsformen können die Mehrzahl von unteren Verbindungsstrukturen 108a1 - 108a3 durch die dielektrische Struktur 104 seitlich voneinander getrennt sein. In weiteren Ausführungsformen (nicht gezeigt) können sich die Mehrzahl von Vorsprüngen 212a - 212c von der unteren Fläche 114L des MIM-Kondensators 114 zu einer einzigen unteren Verbindungsstruktur erstrecken, die sich durchgehend unter der Mehrzahl von Vorsprüngen 212a - 212c erstreckt.
  • Die Mehrzahl von Vorsprüngen 212a - 212c ist durch Seitenwände definiert, die durch die dielektrische Struktur 104 voneinander getrennt sind. Zum Beispiel kann eine Seitenwand eines ersten Vorsprungs 212a von einer Seitenwand eines zweiten Vorsprungs 212b seitlich durch eine oder mehrere ILD-Schichten 202 und durch eine oder mehrere Ätzstoppschichten 204 getrennt sein. In einigen Ausführungsformen können die mehreren Vorsprünge 212a - 212c in einem Mittenabstand 402 angeordnet und durch einen Abstand 404 voneinander getrennt sein. In einigen Ausführungsformen kann der Mittenabstand 402 in einem Bereich zwischen ungefähr 0,1 µm und ungefähr 1 µm liegen. In einigen Ausführungsformen kann der Abstand 404 in einem Bereich zwischen ungefähr 0,05 µm und ungefähr 0,5 µm liegen. Ein Abstand 404, der kleiner als ungefähr 0,05 µm ist, kann zum Zusammenbruch der dielektrischen Struktur 104 (z. B. dem Krümmen der dielektrischen Struktur in benachbarte Seitenwände) während der Ausbildung des MIM-Kondensators 114 führen, während ein Abstand 404, der größer als ungefähr 0,5 µm ist, eine Kapazität des MIM-Kondensators 114 für einen gegebenen Flächeninhalt des Substrats 102 verringert.
  • Die 5A - 5C zeigen einige zusätzliche Ausführungsformen eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte. 5A zeigt eine Querschnittsansicht 500 des integrierten Chips. 5B zeigt eine Draufsicht 504 des integrierten Chips entlang der Querschnittslinie AA' der Querschnittsansicht 500. 5C zeigt eine Draufsicht 506 des integrierten Chips entlang der Querschnittslinie BB' der Querschnittsansicht 500.
  • Wie in der Querschnittsansicht 500 von 5A gezeigt, umfasst der integrierte Chip einen MIM-Kondensator 114, der in einer dielektrischen Struktur 104 über einem Substrat 102 angeordnet ist und eine untere leitfähige Elektrode 116 aufweist, die von einer oberen leitfähigen Elektrode 120 durch eine Kondensator-Dielektrikumsstruktur 118 getrennt ist. In einigen Ausführungsformen ist die obere leitfähige Elektrode 120 von den äußersten Seitenwänden der unteren leitfähige Elektrode 116 und der Kondensator-Dielektrikumsstruktur 118 um einen Abstand 502 ungleich null seitlich rückversetzt. In einigen Ausführungsformen kann der Abstand 502 ungleich null in einem Bereich zwischen ungefähr 0 µm und ungefähr 0,5 µm liegen.
  • In einigen Ausführungsformen können die untere leitfähige Elektrode 116 und die obere leitfähige Elektrode 120 dasselbe Material aufweisen. In weiteren Ausführungsformen kann die untere leitfähige Elektrode 116 ein anderes Material als die obere leitfähige Elektrode 120 aufweisen. In einigen Ausführungsformen können die untere leitfähige Elektrode 116 und/oder die obere leitfähige Elektrode 120 Titan, Titannitrid, Tantal, Tantalnitrid, Tantal-Siliziumnitrid, Titan-Siliziumnitrid, Wolframnitrid (z. B. WN, WN2), Wolfram-Siliziumnitrid, Titan-Aluminium, Kupfer, Aluminium, Kobalt, Ruthenium, Iridium, Iridiumoxid, Platin, Wolfram oder dergleichen umfassen. In einigen Ausführungsformen kann die untere leitfähige Elektrode 116 eine erste Dicke t1 in einem Bereich zwischen ungefähr 0,005 µm und ungefähr 0,50 µm haben. In einigen Ausführungsformen kann die obere leitfähige Elektrode 120 eine dritte Dicke t3 in einem Bereich zwischen ungefähr 0,005 µm und ungefähr 0,50 µm haben. In einigen Ausführungsformen kann die obere leitfähige Elektrode 120 eine größere Höhe als die untere leitfähige Elektrode 116 haben.
  • In einigen Ausführungsformen kann die Kondensator-Dielektrikumsstruktur 118 ein Oxid, ein High-k-Dielektrikum oder dergleichen umfassen. In verschiedenen Ausführungsformen kann die Kondensator-Dielektrikumsstruktur 118 zum Beispiel eines oder mehrere von Siliziumdioxid, Siliziumnitrid (z. B. Si3N4), Tantaloxid (z. B. Ta2O5), Aluminiumoxid (z. B. Al2O3), Lanthanoxid (z. B. La2O3), Hafniumoxid (z. B. HfO2), Zirkoniumoxid (z. B. ZrO2), Zirkonium-Aluminiumoxid (z. B. ZrAlxOy), Hafnium-Aluminiumoxid (z. B. HfAlxOy), Brom-Titanoxid (z. B. BrTiO2), Strontium-Titanoxid (z. B. SrTiO2, SrTiO3), oder dergleichen umfassen. In einigen Ausführungsformen kann die Kondensator-Dielektrikumsstruktur 118 eine zweite Dicke t2 in einem Bereich zwischen ungefähr 0,001 µm und ungefähr 0,30 µm haben.
  • Es versteht sich, dass in verschiedenen Ausführungsformen die Kondensator-Dielektrikumsstruktur (z. B. 118) eine einzelne dielektrische Schicht oder mehrere gestapelte dielektrische Schichten umfassen kann. Die 6A - 7D zeigen einige beispielhafte Ausführungsformen einer Kondensator-Dielektrikumsstruktur mit mehreren Schichten. Die Verwendung mehrerer Schichten in der Kondensator-Dielektrikumsstruktur kann eine Durchschlagspannung des MIM-Kondensators erhöhen. Es versteht sich, dass die in den 6A - 7D gezeigten Ausführungsformen nicht einschränkend sind, sondern lediglich Beispiele für offenbarte Kondensator-Dielektrikumsstrukturen sind.
  • Die 6A - 6C zeigen einige Ausführungsformen eines integrierten Chips, der einen MIM-Kondensator mit hoher Dichte aufweist, der eine mehrschichtige Kondensator-Dielektrikumsstruktur aufweist. 6A zeigt eine Querschnittsansicht 600 des integrierten Chips. 6B zeigt eine Draufsicht 606 des integrierten Chips entlang der Querschnittslinie AA' der Querschnittsansicht 600. 6C zeigt eine Draufsicht 608 des integrierten Chips entlang der Querschnittslinie BB' der Querschnittsansicht 600.
  • Wie in der Querschnittsansicht 600 gezeigt, umfasst der integrierte Chip einen MIM-Kondensator 114, der in einer dielektrischen Struktur 104 über einem Substrat 102 angeordnet ist. Der MIM-Kondensator 114 weist eine untere leitfähige Elektrode 116 auf, die von einer oberen leitfähigen Elektrode 120 durch eine mehrschichtige Kondensator-Dielektrikumsstruktur 601 getrennt ist. In einigen Ausführungsformen kann die mehrschichtige Kondensator-Dielektrikumsstruktur 601 eine erste dielektrische Schicht 602 und eine zweite dielektrische Schicht 604 über der ersten dielektrischen Schicht 602 umfassen. In einigen Ausführungsformen kann die erste dielektrische Schicht 602 ein erstes Dielektrikum aufweisen und die zweite dielektrische Schicht 604 kann ein zweites Dielektrikum aufweisen, das sich von dem ersten Dielektrikum unterscheidet. In einigen Ausführungsformen kann die erste dielektrische Schicht 602 zum Beispiel ein erstes High-k-Dielektrikum (z. B. Tantalnitrid, Aluminiumoxid oder dergleichen) umfassen, und die zweite dielektrische Schicht 604 kann ein zweites High-k-Dielektrikum (z. B. Hafniumoxid, Zirkoniumoxid oder dergleichen) umfassen. In weiteren Ausführungsformen kann die erste dielektrische Schicht 602 ein High-k-Dielektrikum aufweisen und die zweite dielektrische Schicht 604 kann ein Dielektrikum mit einer Dielektrizitätskonstante aufweisen, die kleiner oder gleich der Dielektrizitätskonstante von Siliziumdioxid ist oder umgekehrt.
  • Wie in der Draufsicht 606 gezeigt, umgeben die erste dielektrische Schicht 602 und die zweite dielektrische Schicht 604 die obere leitfähige Elektrode 120 vollständig in einer Mehrzahl von Vorsprüngen 212a - 212c, die sich von einer unteren Fläche des MIM-Kondensators 114 nach außen erstrecken. Wie in der Draufsicht 608 gezeigt, kann sich die zweite dielektrische Schicht 604 in einigen Ausführungsformen seitlich entlang einer ersten Richtung 610 und auch entlang einer zweiten Richtung 612, die senkrecht zur ersten Richtung 610 ist, über die obere leitfähige Elektrode 120 hinaus erstrecken.
  • Die 7A - 7D zeigen Querschnittsansichten einiger zusätzlicher Ausführungsformen von integrierten Chips mit MIM-Kondensatoren mit hoher Dichte, die mehrschichtige Kondensator-Dielektrikumsstrukturen umfassen.
  • Die Querschnittsansicht 700 von 7A zeigt einige Ausführungsformen eines MIM-Kondensators 114, der eine mehrschichtige Kondensator-Dielektrikumsstruktur 701 umfasst, die mehrere Schichten 702a - 702c aus einem gleichen Dielektrikum aufweist. In einigen Ausführungsformen kann die mehrschichtige Kondensator-Dielektrikumsstruktur 701 eine erste Schicht 702a aus einem ersten Dielektrikum, eine zweite Schicht 702b aus dem ersten Dielektrikum und eine dritte Schicht 702c aus dem ersten Dielektrikum aufweisen. Die mehreren Schichten 702a - 702c aus dem gleichen Dielektrikum können durch unterschiedliche (d. h. getrennte) Abscheidungsprozesse ausgebildet werden und können daher entlang Grenzen (z. B. Nähten) getrennt sein, die zwischen den mehreren Schichten 702a - 702c sichtbar sind. Die Verwendung mehrerer Schichten 702a - 702c aus demselben Dielektrikum kann die Qualität der mehrschichtige Kondensator-Dielektrikumsstruktur 701 verbessern, wodurch die elektrischen Eigenschaften des MIM-Kondensators verbessert werden.
  • Die Querschnittsansicht 704 von 7B zeigt einige alternative Ausführungsformen eines MIM-Kondensators 114, der eine mehrschichtige Kondensator-Dielektrikumsstruktur 703 umfasst, die mehrere Schichten 706a - 706c mit zwei unterschiedlichen Dielektrika umfasst. In einigen Ausführungsformen kann die mehrschichtige Kondensator-Dielektrikumsstruktur 703 eine erste Schicht 706a aus einem ersten Dielektrikum mit einer unteren Fläche und äußeren Seitenwänden aufweisen, die die untere leitfähige Elektrode 116 berühren. Die mehrschichtige Kondensator-Dielektrikumsstruktur 703 kann ferner eine zweite Schicht 706b aus einem zweiten Dielektrikum mit einer unteren Fläche und äußeren Seitenwänden aufweisen, die die erste Schicht 706a berühren. Die mehrschichtige Kondensator-Dielektrikumsstruktur 703 kann ferner eine dritte Schicht 706c aus dem ersten Dielektrikum umfassen, die eine untere Fläche und äußere Seitenwände aufweist, die die zweite Schicht 706b berühren, und ferner eine obere Fläche und innere Seitenwände aufweist, die die obere leitfähige Elektrode 120 berühren. In einigen Ausführungsformen können das erste Dielektrikum und das zweite Dielektrikum unterschiedliche Dielektrika umfassen. Wenn die erste Schicht 706a und die dritte Schicht 706c entgegengesetzte Seiten der zweiten Schicht 706b berühren, können bessere Grenzflächeneigenschaften zwischen den Schichten hergestellt werden und somit die Qualität der mehrschichtigen Kondensator-Dielektrikumsstruktur 703 verbessert werden.
  • Die Querschnittsansicht 708 von 7C zeigt einige alternative Ausführungsformen eines MIM-Kondensators 114, der eine mehrschichtige Kondensator-Dielektrikumsstruktur 709 umfasst, die mehrere Schichten 710a - 710d mit drei verschiedenen Dielektrika umfasst. In einigen Ausführungsformen kann die mehrschichtige Kondensator-Dielektrikumsstruktur 709 eine erste Schicht 710a aus einem ersten Dielektrikum mit einer unteren Fläche und äußeren Seitenwänden aufweisen, die die untere leitfähige Elektrode 116 berühren. Eine zweite Schicht 710b aus einem zweiten Dielektrikum weist eine untere Fläche und äußere Seitenwände auf, die die erste Schicht 710a berühren. Die zweite Schicht 710b umfasst ferner eine obere Fläche und innere Seitenwände, die eine dritte Schicht 7100 aus einem dritten Dielektrikum berühren. Die dritte Schicht 710c weist eine obere Fläche und innere Seitenwände auf, die eine vierte Schicht 710d des ersten Dielektrikums berühren. Die vierte Schicht 710d umfasst ferner eine obere Fläche und innere Seitenwände, die die obere leitfähige Elektrode 120 berühren. In einigen Ausführungsformen können das erste Dielektrikum, das zweite Dielektrikum und das dritte Dielektrikum unterschiedliche Dielektrika umfassen.
  • Die Querschnittsansicht 712 von 7D zeigt einige alternative Ausführungsformen eines MIM-Kondensators 114, der eine mehrschichtige Kondensator-Dielektrikumsstruktur 713 umfasst, die mehrere Schichten von Dielektrika umfasst, die in einer sich periodisch wiederholenden Struktur angeordnet sind. In einigen Ausführungsformen kann die mehrschichtige Kondensator-Dielektrikumsstruktur 713 eine erste Schicht 714a aus einem ersten Dielektrikum mit einer unteren Fläche und äußeren Seitenwänden aufweisen, die die untere leitfähige Elektrode 116 berühren. Eine zweite Schicht 714b aus einem zweiten Dielektrikum weist eine untere Fläche und äußere Seitenwände auf, die die erste Schicht 714a berühren. Die zweite Schicht 714b umfasst eine obere Fläche und innere Seitenwände, die eine dritte Schicht 714c aus dem ersten Dielektrikum berühren. Die dritte Schicht 714c umfasst eine obere Fläche und innere Seitenwände, die eine vierte Schicht 714d aus dem zweiten Dielektrikum berühren. Die vierte Schicht 714d umfasst eine obere Fläche und innere Seitenwände, die die obere leitfähige Elektrode 120 berühren. In einigen Ausführungsformen können das erste Dielektrikum und das zweite Dielektrikum unterschiedliche Dielektrika umfassen.
  • 8 zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 800 mit einem MIM-Kondensator mit hoher Dichte.
  • Der integrierte Chip 800 umfasst eine Transistorvorrichtung 106, die in einem Substrat 102 angeordnet ist. Die Transistorvorrichtung 106 ist mit einer Mehrzahl von leitfähigen Verbindungsschichten 108 verbunden, die von einer dielektrischen Struktur 104 über dem Substrat 102 umgeben sind. Ein Bondpad 804 ist über der dielektrischen Struktur 104 angeordnet. Das Bondpad 804 ist auf einem obersten Verbindungsdraht 110u der Mehrzahl von leitfähigen Verbindungsschichten 108 angeordnet. Eine erste Passivierungsschicht 806 ist über der dielektrischen Struktur 104 und dem Bondpad 804 angeordnet. In einigen Ausführungsformen kann die erste Passivierungsschicht 806 ein Oxid (z. B. Siliziumdioxid), ein Nitrid (z. B. Siliziumoxynitrid), ein Karbid (z. B. Siliziumkarbid) oder dergleichen umfassen. Eine zweite Passivierungsschicht 808 ist auf der ersten Passivierungsschicht 806 und dem Bondpad 804 angeordnet. In einigen Ausführungsformen kann die zweite Passivierungsschicht 808 ein Polymer wie zum Beispiel ein Polyimid umfassen. Eine Umverteilungsschicht 810 ist über der ersten Passivierungsschicht 806 angeordnet und verbindet das Bondpad 804 elektrisch mit einer darüberliegenden Under-Bump-Metallurgie-Schicht (UBM-Schicht) 814 und mit einer Lotkugel 816, die über der UBM-Schicht 814 angeordnet ist. Eine dritte Passivierungsschicht 812 ist über der zweiten Passivierungsschicht 808 und der Umverteilungsschicht 810 angeordnet. Die dritte Passivierungsschicht 812 umgibt seitlich die UBM-Schicht 814.
  • Zudem ist in dem Substrat 102 eine Transistorvorrichtung 802 an einer Position angeordnet, die sich direkt unter einem MIM-Kondensator 114 befindet, der von der dielektrischen Struktur 104 umgeben ist. In einigen Ausführungsformen kann die Transistorvorrichtung 802 eine aktive Vorrichtung umfassen (die z. B. elektrisch mit anderen Vorrichtungen in einer Schaltung mit Logikfunktionalität gekoppelt ist), während die Transistorvorrichtung 802 in weiteren Ausführungsformen eine Dummy-Vorrichtung umfassen kann (die z. B. nicht elektrisch mit anderen Vorrichtungen in einer Schaltung mit Logikfunktionalität gekoppelt ist). Die Transistorvorrichtung 802 umfasst eine Gateelektrode 802a, die durch eine Gatedielektrikumsschicht 802b von dem Substrat 102 getrennt ist. Die Gateelektrode 802a ist seitlich zwischen einem Sourcebereich 802s und einem Drainbereich 802d in dem Substrat 102 angeordnet.
  • Der MIM-Kondensator 114 umfasst eine Mehrzahl von Vorsprüngen 212a - 212c, die sich so von einer unteren Fläche des MIM-Kondensators 114 nach außen erstrecken, dass sie eine obere Fläche der Gateelektrode 802a berühren. Beispielsweise ist die Mehrzahl von Vorsprüngen 212a - 212c durch Seitenwände definiert, die sich vertikal von der unteren Fläche des MIM-Kondensators 114 zu der oberen Fläche der Gateelektrode 802a erstrecken. In einigen Ausführungsformen kann die Gateelektrode 802a eine größere Breite als eine Gateelektrode der Transistorvorrichtung 106 aufweisen, um zu ermöglichen, dass die Mehrzahl von Vorsprüngen 212a - 212c die Gateelektrode 802a berühren. In einigen Ausführungsformen hat der MIM-Kondensator 114 eine oberste Fläche 114u, die entlang einer horizontalen Ebene 818 angeordnet ist, die den obersten Verbindungsdraht 110u schneidet. Dadurch, dass sich der MIM-Kondensator 114 von der Gateelektrode 802a zu einer vertikalen Position neben dem obersten Verbindungsdraht 110u erstreckt, kann der MIM-Kondensator 114 eine hohe Kapazität erreichen, während er eine relativ kleine Fläche des Substrats 102 verbraucht. Durch Verbinden des MIM-Kondensators 114 mit der Gateelektrode 802a einer aktiven Transistorvorrichtung kann der MIM-Kondensator 114 außerdem zum elektrischen Routing (z. B. anstelle von leitfähigen Verbindungsdrähten und/oder - durchkontaktierungen) verwendet werden.
  • 9 zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 900 mit einem MIM-Kondensator mit hoher Dichte.
  • Der integrierte Chip 900 umfasst eine Transistorvorrichtung 902, die in einem Substrat 102 an einer Position angeordnet ist, die sich direkt unter einem MIM-Kondensator 114 befindet, der von einer dielektrischen Struktur 104 umgeben ist. Die Transistorvorrichtung 902 umfasst eine Gateelektrode 902a, die durch eine Gatedielektrikumsschicht 902b von dem Substrat 102 getrennt ist. Die Gateelektrode 902a ist seitlich zwischen einem Sourcebereich 902s und einem Drainbereich 902d in dem Substrat 102 angeordnet. In einigen Ausführungsformen kann der Sourcebereich 902s eine größere Breite als der Drainbereich 902d haben oder umgekehrt. In einigen Ausführungsformen umfasst der MIM-Kondensator 114 eine Mehrzahl von Vorsprüngen 212a - 212c, die sich von einer unteren Fläche des MIM-Kondensators 114 so nach außen erstrecken, dass sie den Sourcebereich 902s berühren. In einigen Ausführungsformen hat der MIM-Kondensator 114 eine oberste Fläche 114u, die entlang einer horizontalen Ebene 818 angeordnet ist, die einen obersten Verbindungsdraht 110u schneidet. Indem sich die Mehrzahl von Vorsprüngen 212a - 212c vertikal von dem Sourcebereich 902s zu einer vertikalen Position neben dem obersten Verbindungsdraht 110u erstreckt, kann der MIM-Kondensator 114 eine hohe Kapazität erreichen, während er eine relativ kleine Fläche des Substrats 102 verbraucht.
  • 10 zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 1000 mit einem MIM-Kondensator mit hoher Dichte.
  • Der integrierte Chip 1000 umfasst eine Transistorvorrichtung 106, die in einem Substrat 102 angeordnet ist. Die Transistorvorrichtung 106 ist mit einer Mehrzahl von leitfähigen Verbindungsschichten 108 verbunden, die von einer dielektrischen Struktur 104 über dem Substrat 102 umgeben sind. Die Mehrzahl von leitfähigen Verbindungsschichten 108 umfassen Verbindungsdrähte 110 und Verbindungsdurchkontaktierungen 112. Ein MIM-Kondensator 114 ist vertikal zwischen einer unteren Verbindungsschicht 108a und einer oberen Verbindungsschicht 108b angeordnet. Eine obere Fläche des MIM-Kondensators 114 erstreckt sich entlang einer horizontalen Ebene 1002, die eine Seitenwand einer der Verbindungsdurchkontaktierungen 112 schneidet.
  • 11 zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 1100 mit einem MIM-Kondensator mit hoher Dichte.
  • Der integrierte Chip 1100 umfasst einen MIM-Kondensator 114, der von einer dielektrischen Struktur 104 über einem Substrat 102 umgeben ist. Der MIM-Kondensator 114 umfasst eine Mehrzahl von Vorsprüngen 1102a - 1102c, die sich von einer unteren Fläche des MIM-Kondensators 114 nach außen erstrecken. Die Mehrzahl von Vorsprüngen 1102a - 1102c haben unterschiedliche Höhen und erstrecken sich zu unterschiedlichen vertikalen Positionen über dem Substrat 102. Zum Beispiel können die Mehrzahl von Vorsprüngen 1102a - 1102c einen ersten Vorsprung 1102a mit einer ersten Höhe h1, einen zweiten Vorsprung 1102b mit einer zweiten Höhe h2 und einen dritten Vorsprung mit einer dritten Höhe h3 umfassen. In einigen Ausführungsformen hat der erste Vorsprung 1102a eine untere Fläche, die eine untere Verbindungsschicht 108a (z. B. einen leitfähigen Verbindungsdraht) berührt, der in der dielektrischen Struktur 104 angeordnet ist. In einigen Ausführungsformen hat der zweite Vorsprung 1102b eine untere Fläche, die eine Gateelektrode 802a einer Transistorvorrichtung 802 berührt. In einigen Ausführungsformen hat der dritte Vorsprung 1102b eine untere Fläche, die einen Sourcebereich 902s einer Transistorvorrichtung 902 berührt.
  • 12 zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 1200 mit einem MIM-Kondensator mit hoher Dichte.
  • Der integrierte Chip 1200 umfasst eine Transistorvorrichtung 1202, die in einem Substrat 102 an einer Position angeordnet ist, die sich direkt unter einem MIM-Kondensator 114 befindet, der von einer dielektrischen Struktur 104 umgeben ist. Die Transistorvorrichtung 1202 umfasst eine Gateelektrode 1202a, die durch eine Gatedielektrikumsschicht 1202b von dem Substrat 102 getrennt ist. Die Gateelektrode 1202a ist seitlich zwischen einem Sourcebereich 1202s und einem Drainbereich 1202d in dem Substrat 102 angeordnet. In einigen Ausführungsformen kann der Sourcebereich 1202s eine größere Breite als der Drainbereich 1202d haben. Der MIM-Kondensator 114 umfasst eine Mehrzahl von Vorsprüngen 212a - 212c, die sich von einer unteren Fläche des MIM-Kondensators 114 nach außen zu einer Position erstrecken, die sich in dem Sourcebereich 1202s befindet (d. h. die seitlich von dem Sourcebereich 1202s umgeben ist). Indem sich die Mehrzahl von Vorsprüngen 212a - 212c vertikal bis in den Sourcebereich 1202s erstrecken, kann der MIM-Kondensator 114 eine hohe Kapazität erreichen, während er eine relativ kleine Fläche des Substrats 102 verbraucht.
  • Obwohl die 9 und 11 - 12 MIM-Kondensatoren zeigen, die einen oder mehrere Vorsprünge aufweisen, die einen Sourcebereich berühren, versteht es sich, dass sich der eine oder die mehreren Vorsprünge in weiteren Ausführungsformen von der unteren Fläche des MIM-Kondensators so nach außen erstrecken können, dass sie den Drainbereich berühren. Dass sich die Mehrzahl von Vorsprüngen zu dem Sourcebereich, dem Drainbereich und/oder einer Gateelektrode erstrecken, ermöglicht es, den MIM-Kondensator für Routing zu verwenden (z. B. anstelle von Verbindungsdrähten/-durchkontaktierungen), und erhöht somit die Layoutflexibilität und/oder verringert die von leitfähigen Verbindungsdrähten belegte Fläche.
  • 13A zeigt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen eines integrierten Chips 1300 mit einem MIM-Kondensator mit hoher Dichte. 13B zeigt ein Schaltschema 1306 des integrierten Chips von 13A.
  • Wie in der Querschnittsansicht von 13A gezeigt, weist der integrierte Chip 1300 einen MIM-Kondensator 114 auf, der eine Kondensator-Dielektrikumsstruktur 118 umfasst, die zwischen einer unteren leitfähigen Elektrode 116 und einer oberen leitfähigen Elektrode 120 angeordnet ist. Die untere leitfähige Elektrode 116 ist mit einem ersten Transistor 1302 verbunden und die obere leitfähige Elektrode 120 ist mit einem zweiten Transistor 1304 verbunden. Während des Betriebs kann der erste Transistor 1302 eine erste Spannung V1 an die untere leitfähige Elektrode 116 anlegen, während der zweite Transistor 1304 eine zweite Spannung V2 an die obere leitfähige Elektrode 120 anlegen kann. Der MIM-Kondensator 114 speichert eine Energie, die proportional zu einem Flächeninhalt der unteren leitfähigen Elektrode 116 und der oberen leitfähigen Elektrode 120 ist.
  • 14 zeigt einige zusätzliche Ausführungsformen eines dreidimensionalen integrierten Chips 1400 (3DIC) mit einem MIM-Kondensator mit hoher Dichte, der sich vertikal über eine Mehrzahl von leitfähigen Verbindungsschichten erstreckt.
  • Der 3DIC 1400 umfasst einen ersten IC-Chip 1402a und einen zweiten IC-Chip 1402b, der auf dem ersten IC-Chip 1402a gestapelt ist. Der erste IC-Chip 1402a umfasst ein erstes Substrat 102a und eine erste dielektrische Struktur 104a auf dem ersten Substrat 102a. Der zweite IC-Chip 1402b umfasst ein zweites Substrat 102b und eine zweite dielektrische Struktur 104b auf dem zweiten Substrat 102b. Der erste IC-Chip 1402a ist mit dem zweiten IC-Chip 1402b entlang eines Hybridbond-Grenzflächenbereichs 1404 verbunden. In einigen Ausführungsformen umfasst der Hybridbond-Grenzflächenbereich 1404 eine erste dielektrische Bondschicht 1406a, die eine erste leitfähige Verbindungsstruktur 1408a umgibt, und eine zweite dielektrische Bondschicht 1406b, die eine zweite leitfähige Verbindungsstruktur 1408b umgibt. In einigen Ausführungsformen können die erste dielektrische Bondschicht 1406a und die zweite dielektrische Bondschicht 1406b ein Oxid, ein Nitrid oder dergleichen umfassen. In einigen Ausführungsformen können die erste leitfähige Bondstruktur 1408a und die zweite leitfähige Bondstruktur 1408b Aluminium, Kupfer oder dergleichen umfassen.
  • Ein MIM-Kondensator 114 ist in der ersten dielektrischen Struktur 104a angeordnet. Der MIM-Kondensator 114 umfasst eine Kondensator-Dielektrikumsstruktur 118, die zwischen einer unteren leitfähigen Elektrode 116 und einer oberen leitfähigen Elektrode 120 angeordnet ist. Die untere leitfähige Elektrode 116 ist mit einem ersten Transistor 1302 in dem ersten Substrat 102a verbunden. Die obere leitfähige Elektrode 120 ist mit einem zweiten Transistor 1304 in dem zweiten Substrat 102b verbunden. Während des Betriebs kann der erste Transistor 1302 eine erste Spannung V1 an die untere leitfähige Elektrode 116 anlegen, während der zweite Transistor 1304 eine zweite Spannung V2 an die obere leitfähige Elektrode 120 anlegen kann.
  • 15 zeigt einige zusätzliche Ausführungsformen eines 3DIC 1500 mit einem MIM-Kondensator mit hoher Dichte, der sich vertikal über mehrere leitfähige Verbindungsschichten erstreckt.
  • Der 3DIC 1500 umfasst einen ersten IC-Chip 1402a und einen zweiten IC-Chip 1402b, der auf dem ersten IC-Chip 1402a gestapelt ist. Der erste IC-Chip 1402a umfasst ein erstes Substrat 102a und eine erste dielektrische Struktur 104a auf dem ersten Substrat 102a. Der zweite IC-Chip 1402b umfasst ein zweites Substrat 102b und eine zweite dielektrische Struktur 104b auf dem zweiten Substrat 102b. Der erste IC-Chip 1402a ist mit dem zweiten IC-Chip 1402b entlang eines Hybridbond-Grenzflächenbereichs 1404 verbunden.
  • Ein erster MIM-Kondensator 114a ist in der ersten dielektrischen Struktur 104a angeordnet. Der erste MIM-Kondensator 114a umfasst eine erste dielektrische Struktur 118a, die zwischen einer ersten leitfähigen Elektrode 116a und einer zweiten leitfähigen Elektrode 120a angeordnet ist. Die erste leitfähige Elektrode 116a ist mit einem ersten Transistor 1302 in dem ersten Substrat 102a verbunden. Die zweite leitfähige Elektrode 120a ist mit einem zweiten MIM-Kondensator 114b verbunden, der in der zweiten dielektrischen Struktur 104b angeordnet ist. Der zweite MIM-Kondensator 114b umfasst eine zweite dielektrische Struktur 118b, die zwischen einer dritten leitfähigen Elektrode 116b und einer vierten leitfähigen Elektrode 120b angeordnet ist. Die dritte leitfähige Elektrode 116b ist mit einem zweiten Transistor 1304 in dem zweiten Substrat 102b verbunden. Während des Betriebs kann der erste Transistor 1302 eine erste Spannung V1 an die erste leitfähige Elektrode 116a anlegen, während der zweite Transistor 1304 eine zweite Spannung V2 an die dritte leitfähige Elektrode 116b anlegen kann.
  • Die 16 - 25 zeigen Querschnittsansichten 1600 - 2500 einiger Ausführungsformen eines Verfahrens zum Ausbilden eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte, der sich vertikal über eine Mehrzahl von leitfähigen Verbindungsschichten erstreckt. Obwohl die 16 - 25 in Bezug auf ein bestimmtes Verfahren beschrieben sind, ist zu erkennen, dass die in den 16 - 25 gezeigten Strukturen nicht auf ein solches Verfahren beschränkt sind, sondern stattdessen als Strukturen allein stehen können, die von dem Verfahren unabhängig sind.
  • Wie in der Querschnittsansicht 1600 von 16 gezeigt, sind eine Mehrzahl von leitfähigen Verbindungsschichten 108 in einer ersten dielektrischen Struktur 1602 über einem Substrat 102 ausgebildet. In einigen Ausführungsformen kann die erste dielektrische Struktur 1602 eine Mehrzahl von gestapelten ILD-Schichten 202 umfassen, die durch eine Mehrzahl von Ätzstoppschichten 204 getrennt sind. In einigen Ausführungsformen umfassen die Mehrzahl von leitfähigen Verbindungsschichten 108 einen Verbindungsdraht 110 bzw. eine Verbindungsdurchkontaktierung 112, die mit einer in dem Substrat 102 ausgebildeten Transistorvorrichtung 106 verbunden sind. In einigen Ausführungsformen können die Mehrzahl von leitfähigen Verbindungsschichten 108 ferner eine untere Verbindungsschicht mit einer oder mehreren unteren Verbindungsstrukturen 108a1 - 108a3 umfassen, die seitlich von der Mehrzahl von leitfähigen Verbindungsschichten 108 versetzt sind. In einigen Ausführungsformen können die die Mehrzahl von leitfähigen Verbindungsschichten 108 und/oder die eine oder mehreren unteren Verbindungsstrukturen 108a1 - 108a3 jeweils mittels eines Damascene-Prozesses ausgebildet werden. In solchen Ausführungsformen wird über dem Substrat 102 eine ILD-Schicht 202 ausgebildet. Die ILD-Schicht 202 wird anschließend geätzt, um ein Durchgangsloch und/oder einen Graben auszubilden, der mit einem leitfähigen Material (z. B. Wolfram, Kupfer und/oder Aluminium) gefüllt wird. Anschließend wird ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess) durchgeführt, um einen Überschuss des leitfähigen Materials über der ILD-Schicht 202 zu entfernen.
  • Wie in der Querschnittsansicht 1700 von 17 gezeigt, werden eine oder mehrere zusätzliche ILD-Schichten 1701 und 202a über dem Substrat 102 ausgebildet, so dass eine zweite dielektrische Struktur 1702 definiert wird. In einigen Ausführungsformen werden die eine oder mehreren zusätzlichen ILD-Schichten 1701 und 202a durch Abscheidungsprozesse (z. B. chemische Gasphasenabscheidung (CVD), plasmaunterstützte chemische Gasphasenabscheidung (PE-CVD), Atomlagenabscheidung (ALD), physikalische Gasphasenabscheidung (PVD) usw.) ausgebildet. In einigen Ausführungsformen können eine oder mehrere Ätzstoppschichten 204a zwischen der einen oder den mehreren zusätzlichen ILD-Schichten 1701 und 202a ausgebildet werden.
  • Eine erste strukturierte Maskierungsschicht 1704 wird über der einen oder den mehreren zusätzlichen ILD-Schichten 1701 und 202a ausgebildet. In einigen Ausführungsformen kann die erste strukturierte Maskierungsschicht 1704 eine Hartmaske umfassen, die Titan, Siliziumkarbid, Siliziumoxynitrid, Tantal oder dergleichen umfasst. In solchen Ausführungsformen kann die erste strukturierte Maskierungsschicht 1704 über der zweiten dielektrischen Struktur 1702 abgeschieden und anschließend unter Verwendung eines Photolithographieprozesses strukturiert werden, um Seitenwände auszubilden, die eine oder mehrere Öffnungen 1706 definieren, die eine obere Fläche der zweiten dielektrischen Struktur 1702 freilegen. Die Öffnungen können sich direkt über der einen oder den mehreren unteren Verbindungsstrukturen 108a1-108a3 befinden. In weiteren Ausführungsformen kann die erste strukturierte Maskierungsschicht 1704 Photoresist umfassen.
  • Wie in der Querschnittsansicht 1800 von 18 gezeigt, wird ein erster Ätzprozess an der zweiten dielektrischen Struktur 1702 durchgeführt, um einen oder mehrere Gräben 1804 zu definieren, die sich in die zweite dielektrische Struktur 1702 erstrecken. Der eine oder die mehreren Gräben 1804 erstrecken sich vertikal von der oberen Fläche der zweiten dielektrischen Struktur 1702 über zwei oder mehr der Mehrzahl von leitfähigen Verbindungsschichten 108 hinaus zu der einen oder den mehreren unteren Verbindungsstrukturen 108a1 - 108a3. In einigen Ausführungsformen wird der erste Ätzprozess durchgeführt, indem die zweite dielektrische Struktur 1702 gemäß der ersten strukturierten Maskierungsschicht 1704 einem oder mehreren ersten Ätzmitteln 1802 ausgesetzt wird. In einigen Ausführungsformen können das eine oder die mehreren ersten Ätzmittel 1802 ein Trockenätzmittel umfassen. In einigen Ausführungsformen kann das Trockenätzmittel eine Ätzchemie aufweisen, die eines oder mehrere von Sauerstoff (O2), Stickstoff (N2), Wasserstoff (H2), Argon (Ar) und/oder einer Fluorspezies (z. B. CF4, CHF3, C4F8 usw.) umfasst.
  • Wie in der Querschnittsansicht 1900 von 19 gezeigt, wird eine untere leitfähige Elektrodenschicht 1902 entlang Seitenwänden und einer unteren Fläche der zweiten dielektrischen Struktur 1702 ausgebildet, die den einen oder die mehreren Gräben 1804 definiert. In verschiedenen Ausführungsformen kann die untere leitfähige Elektrodenschicht 1902 Titan, Titannitrid, Tantal, Tantalnitrid, Tantal-Siliziumnitrid, Titan-Siliziumnitrid, Wolframnitrid (z. B. WN, WN2), Wolfram-Siliziumnitrid, Titan-Aluminium, Kupfer, Aluminium, Kobalt, Ruthenium, Iridium, Iridiumoxid, Platin, Wolfram oder dergleichen umfassen. In einigen Ausführungsformen kann die untere leitfähige Elektrodenschicht 1902 mittels eines konformen Abscheidungsprozesses ausgebildet werden. In verschiedenen Ausführungsformen kann die untere leitfähige Elektrodenschicht 1902 beispielsweise mittels eines ALD-Prozesses, eines CVD-Prozesses oder eines PVD-Prozesses ausgebildet werden.
  • Wie in der Querschnittsansicht 2000 von 20 gezeigt, werden eine oder mehrere dielektrische Schichten 2002 in dem einen oder den mehreren Gräben 1804 und entlang Seitenwänden und einer unteren Fläche der unteren leitfähigen Elektrodenschicht 1902 ausgebildet. In verschiedenen Ausführungsformen können die eine oder mehreren dielektrischen Schichten 2002 Siliziumdioxid und/oder Siliziumnitrid (z. B. Si3N4), Tantaloxid (z. B. Ta2O5), Siliziumdioxid, Siliziumnitrid (z. B. Si3N4), Aluminiumoxid (z. B. Al2O3), Lanthanoxid (z. B. La2O3), Hafniumoxid (z. B. HfO2), Zirkoniumoxid (z. B. ZrO2), Zirkonium-Aluminiumoxid (z. B. ZrAlxOy), Hafnium-Aluminiumoxid (z. B. HfAlxOy), Bromid-Titanoxid (z. B. BrTiO2), Strontium-Titanoxid (z. B. SrTiO2, SrTiO3) oder dergleichen umfassen. In einigen Ausführungsformen können die eine oder mehreren dielektrischen Schichten 2002 durch einen konformen Abscheidungsprozess (z. B. einen ALD-Prozess, einen CVD-Prozess oder einen PVD-Prozess) ausgebildet werden.
  • Wie in der Querschnittsansicht 2100 von 21 gezeigt, wird eine obere leitfähige Elektrodenschicht 2102 in dem einen oder den mehreren Gräben 1804 und entlang Seitenwänden und einer unteren Fläche der einen oder mehreren dielektrischen Schichten 2002 ausgebildet. In verschiedenen Ausführungsformen kann die obere leitfähige Elektrodenschicht 2102 Titan, Titannitrid, Tantal, Tantalnitrid, Tantal-Siliziumnitrid, Titan-Siliziumnitrid, Wolframnitrid (z. B. WN, WN2), Wolfram-Siliziumnitrid, Titan-Aluminium, Kupfer, Aluminium, Kobalt, Ruthenium, Iridium, Iridiumoxid, Platin, Wolfram oder dergleichen umfassen. In einigen Ausführungsformen kann die obere leitfähige Elektrodenschicht 2102 mittels eines konformen Abscheidungsprozesses ausgebildet werden. Zum Beispiel kann in verschiedenen Ausführungsformen die obere leitfähige Elektrodenschicht 2102 mittels eines ALD-Prozesses, eines CVD-Prozesses oder eines PVD-Prozesses ausgebildet werden.
  • Die 22A - 22B zeigen Querschnittsansichten, die einige Ausführungsformen verschiedener Strukturierungsprozesse zeigen, die zum Strukturieren der oberen leitfähigen Elektrodenschicht (2102 von 21), der einen oder mehreren dielektrischen Schichten (2002 von 21) und der unteren leitfähigen Elektrodenschicht (1902 von 21) verwendet werden können, so dass ein MIM-Kondensator 114 definiert wird.
  • In einigen Ausführungsformen, die in der Querschnittsansicht 2200 von 22A gezeigt sind, wird eine zweite strukturierte Maskierungsschicht 2202 auf der oberen leitfähigen Elektrodenschicht (2102 von 21) ausgebildet. Ein zweiter Ätzprozess wird an der oberen leitfähigen Elektrodenschicht (2102 von 21) gemäß der zweiten strukturierten Maskierungsschicht 2202 durchgeführt, um die obere leitfähige Elektrodenschicht (2102 von 21) in Bereichen zu entfernen, die nicht durch die zweite strukturierte Maskierungsschicht 2202 bedeckt sind, und eine obere leitfähige Elektrode 120 zu definieren. In einigen Ausführungsformen kann der zweite Ätzprozess durchgeführt werden, indem die obere leitfähige Elektrodenschicht (2102 von 21) einem oder mehreren zweiten Ätzmitteln 2204 in Bereichen ausgesetzt wird, die nicht von der zweiten strukturierten Maskierungsschicht 2202 bedeckt sind. In einigen Ausführungsformen kann die zweite strukturierte Maskierungsschicht 2202 Photoresist umfassen.
  • Wie in der Querschnittsansicht 2206 gezeigt, wird nachfolgend eine dritte strukturierte Maskierungsschicht 2208 auf der oberen leitfähigen Elektrode 120 und der einen oder den mehreren dielektrischen Schichten (2002 der Querschnittsansicht 2200) ausgebildet. Ein dritter Ätzprozess wird dann an der einen oder den mehreren dielektrischen Schichten (2002 der Querschnittsansicht 2200) und der unteren leitfähigen Elektrodenschicht (1902 der Querschnittsansicht 2200) gemäß der dritten strukturierten Maskierungsschicht 2208 durchgeführt, um eine Kondensator-Dielektrikumsstruktur 118 und eine untere leitfähige Elektrode 116 zu definieren. Der dritte Ätzprozess entfernt die eine oder mehreren dielektrischen Schichten (2002 der Querschnittsansicht 2200) und die untere leitfähige Elektrodenschicht (1902 der Querschnittsansicht 2200) in Bereichen, die nicht von der dritten strukturierten Maskierungsschicht 2208 bedeckt sind. In einigen Ausführungsformen kann der dritte Ätzprozess durchgeführt werden, indem die eine oder mehreren dielektrischen Schichten (2002 der Querschnittsansicht 2200) und die untere leitfähige Elektrodenschicht (1902 der Querschnittsansicht 2200) einem oder mehreren dritten Ätzmitteln 2210 in Bereichen ausgesetzt werden, die nicht von der dritten strukturierten Maskierungsschicht 2208 bedeckt sind. In einigen Ausführungsformen kann die dritte strukturierte Maskierungsschicht 2208 Photoresist umfassen.
  • In einigen alternativen Ausführungsformen, die in der Querschnittsansicht 2212 von 22B gezeigt sind, wird eine vierte strukturierte Maskierungsschicht 2214 auf der oberen leitfähigen Elektrodenschicht (2102 von 21) ausgebildet. Ein vierter Ätzprozess wird an der oberen leitfähigen Elektrodenschicht (2102 von 21), der einen oder den mehreren dielektrischen Schichten (2002 von 21) und der unteren leitfähigen Elektrodenschicht (1902 von 21) gemäß der vierten strukturierten Maskierungsschicht 2214 durchgeführt. Der vierte Ätzprozess definiert eine obere leitfähige Elektrode 120, eine Kondensator-Dielektrikumsstruktur 118 und eine untere leitfähige Elektrode 116. In einigen Ausführungsformen kann der vierte Ätzprozess durchgeführt werden, indem die obere leitfähige Elektrodenschicht (2102 von 21), die eine oder mehreren dielektrischen Schichten (2002 von 21) und die untere leitfähige Elektrodenschicht (1902 von 21) einem oder mehreren vierten Ätzmitteln 2216 in Bereichen ausgesetzt werden, die nicht von der vierten strukturierten Maskierungsschicht 2214 bedeckt sind. In einigen Ausführungsformen kann die vierte strukturierte Maskierungsschicht 2214 Photoresist umfassen.
  • Wie in der Querschnittsansicht 2300 von 23 gezeigt, wird eine zweite ILD-Schicht 202b über der zweiten dielektrischen Struktur (1702 von 22A) ausgebildet, um eine dielektrische Struktur 104 zu definieren. In einigen Ausführungsformen kann die zweite ILD-Schicht 202b ein gleiches Material wie eine darunterliegende erste ILD-Schicht 202a umfassen. Die zweite ILD-Schicht 202b bildet eine obere ILD-Schicht 202u, die sich durchgehend von unter dem MIM-Kondensator 114 bis über den MIM-Kondensator 114 erstreckt. In verschiedenen Ausführungsformen kann die zweite ILD-Schicht 202b ein Dielektrikum wie ein Oxid, ein Nitrid oder dergleichen umfassen. In einigen Ausführungsformen kann die zweite ILD-Schicht 202b mittels eines ALD-Prozesses, eines CVD-Prozesses oder eines PVD-Prozesses ausgebildet werden.
  • Wie in der Querschnittsansicht 2400 von 24 gezeigt, wird ein fünfter Ätzprozess an der dielektrischen Struktur 104 durchgeführt. Der fünfte Ätzprozess definiert ein Durchgangsloch 2402 und einen Verbindungsdrahtgraben 2404, die sich vertikal von einer oberen Fläche der dielektrischen Struktur 104 zu einer Position erstrecken, die sich unter einer Oberseite des MIM-Kondensators 114 befindet. Der fünfte Ätzprozess definiert ferner eine obere Verbindungsschichtöffnung 2406 direkt über dem MIM-Kondensator 114. In einigen Ausführungsformen kann sich die obere Verbindungsschichtöffnung 2406 unter eine obere Fläche des MIM-Kondensators 114 (z. B. eine obere Fläche der oberen leitfähigen Elektrode 120) erstrecken. In solchen Ausführungsformen kann die obere Verbindungsschichtöffnung 2406 durch Seitenwände sowohl der dielektrischen Struktur 104 als auch der oberen leitfähigen Elektrode 120 definiert sein. In einigen Ausführungsformen kann der fünfte Ätzprozess durchgeführt werden, indem die dielektrische Struktur 104 selektiv gemäß einer fünften strukturierten Maskierungsschicht einem fünften Ätzmittel ausgesetzt wird.
  • Wie in der Querschnittsansicht 2500 von 25 gezeigt, werden ein oder mehrere leitfähige Materialien in dem Durchgangsloch (z. B. 2404 von 24), dem Verbindungsdrahtgraben (z. B. 2406 von 24) und der oberen Verbindungsschichtöffnung (z. B. 2406 von 24) ausgebildet. In einigen Ausführungsformen können das eine oder die mehreren leitfähigen Materialien unter Verwendung eines Abscheidungsprozesses und/oder eines Plattierungsprozesses (z. B. Elektroplattieren, stromlosem Plattieren usw.) ausgebildet werden. In verschiedenen Ausführungsformen können das eine oder die mehreren leitfähigen Materialien Wolfram, Kupfer, Aluminium oder dergleichen umfassen. In einigen Ausführungsformen kann ein Planarisierungsprozess (z. B. ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess)) durchgeführt werden, nachdem das eine oder die mehreren leitfähigen Materialien ausgebildet sind, um einen Überschuss des einen oder der mehreren leitfähigen Materialien über der dielektrischen Struktur 104 zu entfernen und einen Verbindungsdraht 110 und eine obere Verbindungsschicht 108b zu definieren.
  • 26 zeigt ein Flussdiagramm einiger Ausführungsformen eines Verfahrens 2600 zum Ausbilden eines integrierten Chips mit einem MIM-Kondensator mit hoher Dichte, der sich vertikal über mehrere leitfähige Verbindungsschichten erstreckt.
  • Während das Verfahren 2600 im Folgenden als eine Folge von Vorgängen oder Ereignissen gezeigt und beschrieben wird, versteht es sich, dass die gezeigte Reihenfolge solcher Vorgänge oder Ereignisse nicht in einem einschränkenden Sinn interpretiert werden soll. Zum Beispiel können einige Vorgänge in einer anderen Reihenfolge und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen als den hier gezeigten und/oder beschriebenen auftreten. Zusätzlich müssen nicht alle gezeigten Vorgänge erforderlich sein, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren. Ferner können einer oder mehrere der hier gezeigten Vorgänge in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
  • Bei 2602 werden eine Mehrzahl von leitfähigen Verbindungsschichten in einer ersten dielektrischen Struktur über einem Substrat ausgebildet. 16 zeigt eine Querschnittsansicht 1600 einiger Ausführungsformen, die zu dem Schritt 2602 gehören.
  • Bei 2604 werden eine oder mehrere zusätzliche ILD-Schichten über der ersten dielektrischen Struktur ausgebildet, um eine zweite dielektrische Struktur zu definieren. 17 zeigt eine Querschnittsansicht 1700 einiger Ausführungsformen, die zu dem Schritt 2604 gehören.
  • Bei 2606 wird die zweite dielektrische Struktur selektiv geätzt, um einen oder mehrere Gräben zu definieren, die sich vertikal durch die zweite dielektrische Struktur über zwei oder mehr der leitfähigen Verbindungsschichten hinaus erstrecken. 18 zeigt eine Querschnittsansicht 1800 einiger Ausführungsformen, die zu dem Schritt 2606 gehören.
  • Bei 2608 wird eine untere leitfähige Elektrodenschicht in dem einen oder den mehreren Gräben ausgebildet. 19 zeigt eine Querschnittsansicht 1900 einiger Ausführungsformen, die zu dem Schritt 2608 gehören.
  • Bei 2610 werden eine oder mehrere dielektrische Schichten in dem einen oder den mehreren Gräben über der unteren leitfähigen Elektrodenschicht ausgebildet. 20 zeigt eine Querschnittsansicht 2000 einiger Ausführungsformen, die zu dem Schritt 2610 gehören.
  • Bei 2612 wird eine obere leitfähige Elektrodenschicht in dem einen oder den mehreren Gräben über der einen oder den mehreren dielektrischen Schichten ausgebildet. 21 zeigt eine Querschnittsansicht 2100 einiger Ausführungsformen, die zu dem Schritt 2612 gehören.
  • Bei 2614 werden die untere leitfähige Elektrodenschicht, die eine oder mehreren dielektrischen Schichten und die obere leitfähige Elektrodenschicht selektiv geätzt, so dass ein MIM-Kondensator definiert wird. 22A zeigt eine Querschnittsansicht 2200 einiger Ausführungsformen, die zu dem Schritt 2614 gehören. 22B zeigt eine Querschnittsansicht 2200 einiger alternativer Ausführungsformen, die zu dem Schritt 2614 gehören.
  • Bei 2616 wird eine ILD-Schicht über dem MIM-Kondensator ausgebildet. 23 zeigt eine Querschnittsansicht 2300 einiger alternativer Ausführungsformen, die zu dem Schritt 2616 gehören.
  • Bei 2618 werden obere Verbindungsschichten in der ILD-Schicht an Stellen ausgebildet, die seitlich neben dem MIM-Kondensator und vertikal über dem MIM-Kondensator liegen. Die 24 - 25 zeigen Querschnittsansichten 2400 - 2500 einiger alternativer Ausführungsformen, die zu dem Schritt 2618 gehören.
  • Somit bezieht sich die vorliegende Offenbarung in einigen Ausführungsformen auf einen MIM-Kondensator (Metall-Isolator-Metall-Kondensator) mit hoher Dichte, der sich vertikal über eine Mehrzahl von leitfähigen Verbindungsschichten erstreckt, um eine hohe Kapazität über einer relativ kleinen Fläche bereitzustellen.
  • In einigen Ausführungsformen betrifft die vorliegende Offenbarung einen integrierten Chip. Der integrierte Chip umfasst eine dielektrische Struktur, die über einem Substrat angeordnet ist; eine Mehrzahl von leitfähigen Verbindungsschichten, die in der dielektrischen Struktur angeordnet sind, wobei die Mehrzahl von leitfähigen Verbindungsschichten alternierende Schichten von Verbindungsdrähten und Verbindungsdurchkontaktierungen umfasst; und einen Metall-Isolator-Metall-Kondensator (MIM-Kondensator), der in der dielektrischen Struktur angeordnet ist und eine untere leitfähige Elektrode aufweist, die von einer oberen leitfähigen Elektrode durch eine Kondensator-Dielektrikumsstruktur getrennt ist, wobei sich der MIM-Kondensator vertikal über zwei oder mehr der Mehrzahl von leitfähigen Verbindungsschichten hinaus erstreckt. In einigen Ausführungsformen hat die untere leitfähige Elektrode Seitenwände, die sich vertikal zwischen einer untersten Fläche der unteren leitfähigen Elektrode und einer unteren Fläche der unteren leitfähigen Elektrode erstrecken, die dem Substrat zugewandt ist. In einigen Ausführungsformen ist die untere Fläche der unteren leitfähigen Elektrode von einer nächstgelegenen darunterliegenden Ätzstoppschicht durch einen Abstand ungleich null getrennt. In einigen Ausführungsformen umfasst die dielektrische Struktur eine dielektrische Zwischenschicht (ILD-Schicht), die sich durchgehend von direkt unter der unteren Fläche bis direkt über der oberen leitfähigen Elektrode erstreckt. In einigen Ausführungsformen steht die untere leitfähige Elektrode von einer unteren Fläche einer ILD-Schicht, die den MIM-Kondensator seitlich umgibt, nach unten vor. In einigen Ausführungsformen erstreckt sich eine horizontale Ebene, die parallel zu einer oberen Fläche des Substrats ist, entlang eines Bodens einer der Mehrzahl von leitfähigen Verbindungsschichten und durch eine Seitenwand des MIM-Kondensators. In einigen Ausführungsformen umfasst die dielektrische Struktur mehrere gestapelte dielektrische Zwischenschichten (ILD-Schichten), die durch eine Mehrzahl von Ätzstoppschichten vertikal getrennt sind; und der MIM-Kondensator erstreckt sich vertikal durch mindestens zwei der Mehrzahl von Ätzstoppschichten. In einigen Ausführungsformen umfasst der integrierte Chip ferner eine obere leitfähige Verbindungsschicht, die die obere leitfähige Elektrode berührt, wobei sich die obere leitfähige Verbindungsschicht um einen von null verschiedenen Abstand unter eine obere Fläche der oberen leitfähigen Elektrode erstreckt. In einigen Ausführungsformen weist die untere leitfähige Elektrode eine Seitenwand auf, die Seitenwände sowohl des Substrats als auch der dielektrischen Struktur berührt. In einigen Ausführungsformen umfasst die untere leitfähige Elektrode eine Mehrzahl von Seitenwänden, die sich von einer unteren Fläche der unteren leitfähigen Elektrode nach außen erstrecken, wobei die Mehrzahl von Seitenwänden unterschiedliche Längen haben.
  • In weiteren Ausführungsformen betrifft die vorliegende Offenbarung einen integrierten Chip. Der integrierte Chip umfasst eine dielektrische Struktur, die über einem Substrat angeordnet ist, wobei die dielektrische Struktur eine Mehrzahl von gestapelten dielektrischen Zwischenschichten (ILD-Schichten) aufweist, die von einer Mehrzahl von Ätzstoppschichten getrennt sind; eine Mehrzahl von leitfähigen Verbindungsschichten, die in der dielektrischen Struktur angeordnet sind; eine untere leitfähige Elektrode mit ersten Seitenwänden, die mit einer ersten unteren Fläche der unteren leitfähigen Elektrode verbunden sind; und eine obere leitfähige Elektrode, die von der unteren leitfähigen Elektrode durch eine Kondensator-Dielektrikumsstruktur getrennt ist und zweite Seitenwände aufweist, die mit einer zweiten unteren Fläche der oberen leitfähigen Elektrode oberhalb der ersten unteren Fläche der unteren leitfähigen Elektrode verbunden sind, wobei die ersten Seitenwände und die zweiten Seitenwände sich vertikal durch mindestens zwei der Mehrzahl von Ätzstoppschichten erstrecken. In einigen Ausführungsformen trennt die Kondensator-Dielektrikumsstruktur die untere leitfähige Elektrode von der oberen leitfähigen Elektrode entlang einer ersten Richtung und entlang einer zweiten Richtung, die senkrecht zu der ersten Richtung ist. In einigen Ausführungsformen hat die obere leitfähige Elektrode eine größere Höhe als die untere leitfähige Elektrode. In einigen Ausführungsformen umfassen die Mehrzahl von gestapelten ILD-Schichten eine erste ILD-Schicht, die die untere leitfähige Elektrode seitlich umgibt, wobei die untere leitfähige Elektrode von einer unteren Fläche der ersten ILD-Schicht nach außen vorsteht. In einigen Ausführungsformen hat die obere leitfähige Elektrode eine untere Fläche, die sich unterhalb einer oberen Fläche der unteren leitfähigen Elektrode befindet. In einigen Ausführungsformen weist die obere leitfähige Elektrode eine Mehrzahl von Vorsprüngen auf, die sich von einer unteren Fläche nach außen erstrecken, die sich durchgehend um die Mehrzahl von Vorsprüngen herum erstreckt.
  • In noch weiteren Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Ausbilden eines integrierten Chips. Das Verfahren umfasst ein Ausbilden einer Mehrzahl von leitfähigen Verbindungsschichten in einer dielektrischen Struktur über einem Substrat, wobei die dielektrische Struktur eine Mehrzahl von gestapelten dielektrischen Zwischenschichten (ILD-Schichten) umfasst, die durch eine Mehrzahl von Ätzstoppschichten getrennt sind; Ätzen der dielektrischen Struktur, um einen Graben zu definieren, der sich vertikal durch mindestens zwei der Mehrzahl von Ätzstoppschichten erstreckt; Abscheiden einer unteren leitfähigen Elektrodenschicht in dem Graben, einer oder mehrerer dielektrischer Schichten über der unteren leitfähigen Elektrodenschicht und in dem Graben und einer oberen leitfähigen Elektrodenschicht über der einen oder den mehreren dielektrischen Schichten und in dem Graben; und Ätzen der unteren leitfähigen Elektrodenschicht, der einen oder mehreren dielektrischen Schichten und der oberen leitfähigen Elektrodenschicht, so dass ein MIM-Kondensator (Metall-Isolator-Metall-Kondensator) definiert wird. In einigen Ausführungsformen umfasst das Verfahren ferner ein Ausbilden einer oberen ILD-Schicht über dem MIM-Kondensator und der dielektrischen Struktur; selektives Ätzen der oberen ILD-Schicht, um einen Verbindungsdrahtgraben auszubilden, der durch die obere ILD-Schicht seitlich von dem MIM-Kondensator getrennt ist; und Ausbilden eines Verbindungsdrahts in dem Verbindungsdrahtgraben. In einigen Ausführungsformen umfasst das Verfahren ferner ein selektives Ätzen der dielektrischen Struktur, um ein Durchgangsloch auszubilden, das sich von einem Boden des Verbindungsdrahtgrabens nach außen erstreckt; und Ausbilden eines leitfähigen Materials in dem Durchgangsloch und dem Verbindungsdrahtgraben, um eine Verbindungsdurchkontaktierung und den Verbindungsdraht auszubilden. In einigen Ausführungsformen wird die obere leitfähige Elektrodenschicht durch einen ersten Ätzprozess geätzt; und die untere leitfähige Elektrodenschicht und die eine oder mehreren dielektrischen Schichten werden durch einen zweiten Ätzprozess geätzt, der von dem ersten Ätzprozess getrennt ist.

Claims (19)

  1. Integrierter Chip, aufweisend: eine dielektrische Struktur (104), die über einem Substrat (102) angeordnet ist; eine Mehrzahl von leitfähigen Verbindungsschichten (108), die in der dielektrischen Struktur (104) angeordnet sind, wobei die Mehrzahl von leitfähigen Verbindungsschichten (108) abwechselnde Schichten von Verbindungsdrähten (110) und Verbindungsdurchkontaktierungen (112) aufweisen; und einen Metall-Isolator-Metall-Kondensator (114), der in der dielektrischen Struktur (104) angeordnet ist und eine untere leitfähige Elektrode (116) aufweist, die von einer oberen leitfähigen Elektrode (120) durch eine Kondensator-Dielektrikumsstruktur (118) getrennt ist, wobei der Metall-Isolator-Metall-Kondensator (114) sich vertikal über zwei oder mehr der Mehrzahl von leitfähigen Verbindungsschichten (108) hinaus erstreckt, wobei die untere leitfähige Elektrode (116) eine Seitenwand aufweist, die Seitenwände sowohl des Substrats (102) als auch der dielektrischen Struktur (104) berührt.
  2. Integrierter Chip nach Anspruch 1, wobei die untere leitfähige Elektrode (116) Seitenwände aufweist, die sich vertikal zwischen einer untersten Fläche der unteren leitfähigen Elektrode (116) und einer unteren Fläche (116L) der unteren leitfähigen Elektrode (116) erstrecken, die dem Substrat (102) zugewandt ist.
  3. Integrierter Chip nach Anspruch 1 oder 2, wobei die untere Fläche (116L) der unteren leitfähigen Elektrode (116) von einer nächstgelegenen darunterliegenden Ätzstoppschicht (204) durch einen Abstand ungleich null getrennt ist.
  4. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die dielektrische Struktur (104) eine dielektrische Zwischenschicht (202u) aufweist, die sich durchgehend von direkt unter der unteren Fläche (116L) bis direkt über der oberen leitfähigen Elektrode (120) erstreckt.
  5. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die untere leitfähige Elektrode (116) von einer unteren Fläche einer dielektrischen Zwischenschicht (202), die den Metall-Isolator-Metall-Kondensator (114) seitlich umgibt, nach unten vorsteht.
  6. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei sich eine horizontale Ebene (117a, 117b), die parallel zu einer oberen Fläche des Substrats (102) ist, entlang eines Bodens einer der Mehrzahl von leitfähigen Verbindungsschichten (108) und durch eine Seitenwand des Metall-Isolator-Metall-Kondensators (114) erstreckt.
  7. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die dielektrische Struktur (104) eine Mehrzahl von gestapelten dielektrischen Zwischenschichten (202) aufweist, die durch eine Mehrzahl von Ätzstoppschichten (204) vertikal getrennt sind; und wobei sich der Metall-Isolator-Metall-Kondensator (114) vertikal durch mindestens zwei der Mehrzahl von Ätzstoppschichten (204) erstreckt.
  8. Integrierter Chip nach einem der vorhergehenden Ansprüche, ferner aufweisend: eine obere leitfähige Verbindungsschicht (108b), die die obere leitfähige Elektrode (120) berührt, wobei sich die obere leitfähige Verbindungsschicht (108b) um einen Abstand (d2) ungleich null unter eine obere Fläche der oberen leitfähigen Elektrode (120) erstreckt.
  9. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die untere leitfähige Elektrode (116) eine Mehrzahl von Seitenwänden aufweist, die sich von einer unteren Fläche (116L) der unteren leitfähigen Elektrode (116) nach außen erstrecken, wobei die Mehrzahl von Seitenwänden unterschiedliche Längen haben.
  10. Integrierter Chip, aufweisend: eine dielektrische Struktur (104), die über einem Substrat (102) angeordnet ist, wobei die dielektrische Struktur (104) eine Mehrzahl von gestapelten dielektrischen Zwischenschichten (202) aufweist, die durch eine Mehrzahl von Ätzstoppschichten (204) getrennt sind; eine Mehrzahl von leitfähigen Verbindungsschichten (108), die in der dielektrischen Struktur (104) angeordnet sind; eine untere leitfähige Elektrode (116) mit ersten Seitenwänden, die mit einer ersten unteren Fläche der unteren leitfähigen Elektrode verbunden sind; und eine obere leitfähige Elektrode (120), die von der unteren leitfähigen Elektrode (116) durch eine Kondensator-Dielektrikumsstruktur (118) getrennt ist und zweite Seitenwände aufweist, die mit einer zweiten unteren Fläche der oberen leitfähigen Elektrode oberhalb der ersten unteren Fläche der unteren leitfähigen Elektrode verbunden sind, wobei sich die ersten Seitenwände und die zweiten Seitenwände vertikal durch mindestens zwei der Mehrzahl von Ätzstoppschichten (204) erstrecken, wobei die untere leitfähige Elektrode (116) eine Seitenwand aufweist, die Seitenwände sowohl des Substrats (102) als auch der dielektrischen Struktur (104) berührt.
  11. Integrierter Chip nach Anspruch 10, wobei die Kondensator-Dielektrikumsstruktur (118) die untere leitfähige Elektrode (116) von der oberen leitfähigen Elektrode (120) entlang einer ersten Richtung (122) und entlang einer zweiten Richtung (124), die senkrecht zu der ersten Richtung (122) ist, trennt.
  12. Integrierter Chip nach Anspruch 10 oder 11, wobei die obere leitfähige Elektrode (120) eine größere Höhe als die untere leitfähige Elektrode (116) hat.
  13. Integrierter Chip nach einem der Ansprüche 10 bis 12, wobei die Mehrzahl von gestapelten dielektrischen Zwischenschichten (202) aufweisen: eine erste dielektrische Zwischenschicht (202), die die untere leitfähige Elektrode (116) seitlich umgibt, wobei die untere leitfähige Elektrode (116) von einer unteren Fläche der ersten dielektrischen Zwischenschicht (202) nach außen vorsteht.
  14. Integrierter Chip nach einem der Ansprüche 10 bis 13, wobei die obere leitfähige Elektrode (120) eine untere Fläche aufweist, die sich unterhalb einer oberen Fläche der unteren leitfähigen Elektrode (116) befindet.
  15. Integrierter Chip nach einem der Ansprüche 10 bis 14, wobei die obere leitfähige Elektrode (120) eine Mehrzahl von Vorsprüngen (212a, 212b, 212c) aufweist, die sich von einer unteren Fläche nach außen erstrecken, wobei die untere Fläche sich durchgehend um die Mehrzahl von Vorsprüngen (212a, 212b, 212c) herum erstreckt.
  16. Verfahren zum Ausbilden eines integrierten Chips, umfassend: Ausbilden einer Mehrzahl von leitfähigen Verbindungsschichten (108) in einer dielektrischen Struktur (1702) über einem Substrat (102), wobei die dielektrische Struktur (1702) eine Mehrzahl von gestapelten dielektrischen Zwischenschichten (202) umfasst, die von einer Mehrzahl von Ätzstoppschichten (204) getrennt sind; Ätzen der dielektrischen Struktur (1702), um einen Graben zu definieren, der sich vertikal durch mindestens zwei der Mehrzahl von Ätzstoppschichten (204) erstreckt; Abscheiden einer unteren leitfähigen Elektrodenschicht (1902) in dem Graben (1804), einer oder mehrerer dielektrischer Schichten (2002) über der unteren leitfähigen Elektrodenschicht (1902) und in dem Graben (1804) und einer oberen leitfähigen Elektrodenschicht (2102) über der einen oder den mehreren dielektrischen Schichten (2002) und in dem Graben (1804); und Ätzen der unteren leitfähigen Elektrodenschicht (1902), der einen oder mehreren dielektrischen Schichten (2002) und der oberen leitfähigen Elektrodenschicht (2102), so dass ein Metall-Isolator-Metall-Kondensator (114) definiert wird, wobei die untere leitfähige Elektrode (116) des Metall-Isolator-Metall-Kondensators (114) eine Seitenwand aufweist, die Seitenwände sowohl des Substrats (102) als auch der dielektrischen Struktur (104) berührt.
  17. Verfahren nach Anspruch 16, ferner umfassend: Ausbilden einer oberen dielektrischen Zwischenschicht (202u) über dem Metall-Isolator-Metall-Kondensator (114) und der dielektrischen Struktur (1702); selektives Ätzen der oberen dielektrischen Zwischenschicht (202u), um einen Verbindungsdrahtgraben (2404) auszubilden, der durch die obere dielektrische Zwischenschicht (202u) seitlich von dem Metall-Isolator-Metall-Kondensator (114) getrennt ist; und Ausbilden eines Verbindungsdrahts (110) in dem Verbindungsdrahtgraben (2404).
  18. Verfahren nach Anspruch 17, ferner umfassend: selektives Ätzen der dielektrischen Struktur (1702), um ein Durchgangsloch (2402) auszubilden, das sich von einem Boden des Verbindungsdrahtgrabens (2404) nach außen erstreckt; und Ausbilden eines leitfähigen Materials in dem Durchgangsloch (2402) und dem Verbindungsdrahtgraben (2404), um eine Verbindungsdurchkontaktierung (112) und den Verbindungsdraht (110) auszubilden.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die obere leitfähige Elektrodenschicht (2102) durch einen ersten Ätzprozess geätzt wird; und wobei die untere leitfähige Elektrodenschicht (1902) und die eine oder mehreren dielektrischen Schichten (2002) durch einen zweiten Ätzprozess geätzt werden, der von dem ersten Ätzprozess getrennt ist.
DE102019108665.5A 2018-10-30 2019-04-03 Mim-kondensatorstruktur mit hoher dichte und verfahren zu derem ausbilden Active DE102019108665B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862752628P 2018-10-30 2018-10-30
US62/752,628 2018-10-30
US16/365,904 US11139367B2 (en) 2018-10-30 2019-03-27 High density MIM capacitor structure
US16/365,904 2019-03-27

Publications (2)

Publication Number Publication Date
DE102019108665A1 DE102019108665A1 (de) 2020-04-30
DE102019108665B4 true DE102019108665B4 (de) 2022-06-30

Family

ID=70327323

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019108665.5A Active DE102019108665B4 (de) 2018-10-30 2019-04-03 Mim-kondensatorstruktur mit hoher dichte und verfahren zu derem ausbilden

Country Status (5)

Country Link
US (1) US11139367B2 (de)
KR (1) KR102254859B1 (de)
CN (2) CN116153905A (de)
DE (1) DE102019108665B4 (de)
TW (1) TWI723398B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833206B2 (en) * 2018-12-11 2020-11-10 Micron Technology, Inc. Microelectronic devices including capacitor structures and methods of forming microelectronic devices
CN111668186A (zh) * 2020-06-08 2020-09-15 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
US20220231067A1 (en) * 2021-01-18 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Stilted pad structure
US11887955B2 (en) * 2021-08-26 2024-01-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor die including stress-resistant bonding structures and methods of forming the same
US20240105584A1 (en) * 2022-09-28 2024-03-28 Intel Corporation Buried via through front-side and back-side metallization layers with optional cylindrical mim capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183862A1 (en) 2002-03-26 2003-10-02 Samsung Electronics Co., Ltd. Semiconductor device having metal-insulator-metal capacitor and fabrication method thereof
US20050258512A1 (en) 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Topographically elevated microelectronic capacitor structure
US20120235274A1 (en) 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
US20120326274A1 (en) 2011-06-21 2012-12-27 Doyle Brian S Semiconductor structure having an integrated quadruple-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
US20160020270A1 (en) 2014-02-11 2016-01-21 SK Hynix Inc. Metal-insulator-metal capacitor, electronic device including the same, and method of fabricating the same
US20170148868A1 (en) 2011-10-07 2017-05-25 Intel Corporation Formation of dram capacitor among metal interconnect

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427441B1 (ko) 2001-06-25 2004-04-17 주식회사 하이닉스반도체 반도체소자의 제조방법
FR2884646B1 (fr) * 2005-04-19 2007-09-14 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel
JP5613033B2 (ja) 2010-05-19 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8604531B2 (en) * 2010-10-15 2013-12-10 Taiwan Semiconductor Manufacturing Company Method and apparatus for improving capacitor capacitance and compatibility
JP5638408B2 (ja) 2011-01-28 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8790975B2 (en) * 2011-03-04 2014-07-29 Globalfoundries Inc. Semiconductor device comprising a capacitor formed in the metallization system based on dummy metal features
US20120223413A1 (en) * 2011-03-04 2012-09-06 Nick Lindert Semiconductor structure having a capacitor and metal wiring integrated in a same dielectric layer
WO2013089711A1 (en) 2011-12-14 2013-06-20 Intel Corporation Metal-insulator-metal (mim) capacitor with insulator stack having a plurality of metal oxide layers
US9324780B2 (en) * 2013-11-01 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure including redistribution layer
JP6263093B2 (ja) * 2014-06-25 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183862A1 (en) 2002-03-26 2003-10-02 Samsung Electronics Co., Ltd. Semiconductor device having metal-insulator-metal capacitor and fabrication method thereof
US20050258512A1 (en) 2004-05-21 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Topographically elevated microelectronic capacitor structure
US20120235274A1 (en) 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
US20120326274A1 (en) 2011-06-21 2012-12-27 Doyle Brian S Semiconductor structure having an integrated quadruple-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
US20170148868A1 (en) 2011-10-07 2017-05-25 Intel Corporation Formation of dram capacitor among metal interconnect
US20160020270A1 (en) 2014-02-11 2016-01-21 SK Hynix Inc. Metal-insulator-metal capacitor, electronic device including the same, and method of fabricating the same

Also Published As

Publication number Publication date
CN111128953A (zh) 2020-05-08
KR20200050335A (ko) 2020-05-11
TWI723398B (zh) 2021-04-01
KR102254859B1 (ko) 2021-05-26
US20200135844A1 (en) 2020-04-30
DE102019108665A1 (de) 2020-04-30
TW202017193A (zh) 2020-05-01
CN116153905A (zh) 2023-05-23
US11139367B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
DE102019108665B4 (de) Mim-kondensatorstruktur mit hoher dichte und verfahren zu derem ausbilden
DE102010017109B4 (de) Halbleiterchip und Verfahren zur Herstellung einer Halbleiterstruktur
DE102017104622B4 (de) Integrierter Chip und Verfahren zu seiner Herstellung
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE102005045056B4 (de) Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator
DE102014110645A1 (de) Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung
DE102020116884B4 (de) Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht)
DE102005038219B4 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
DE102019118369B4 (de) Kappenstruktur für grabenkondensatoren und verfahren zum ausbilden derselben
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102020101253B4 (de) Grabenkondensatorprofil zur verringerung einer substratwölbung und verfahren zum ausbilden eines entsprechenden grabenkondensators
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE102020106355A1 (de) Halbleitervorrichtung, eine dicke Metallschicht und eine Erhebung enthaltend
DE102011052914A1 (de) Kondensator und Verfahren zu dessen Herstellung
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE112021004450T5 (de) Dreidimensionaler metall-isolator-metall- (mim-) kondensator
DE102005045060B4 (de) Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Verfahren zu ihrer Herstellung
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102022100366A1 (de) Vorrichtungen mit siliziumdurchführungen, schutzringe und deren herstellungsverfahren
DE102022100017A1 (de) Bump-integration mit umverteilungsschicht
DE102005045059B4 (de) Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung
DE102020119947A1 (de) Struktur und verfahren zum bilden eines integrierten mim-kondensators mit hoher dichte
DE102019123296B4 (de) Metall-isolator-metall-kondensatoren mit einer hohen durchschlagsspannung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final