DE102020116884B4 - Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht) - Google Patents

Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht) Download PDF

Info

Publication number
DE102020116884B4
DE102020116884B4 DE102020116884.5A DE102020116884A DE102020116884B4 DE 102020116884 B4 DE102020116884 B4 DE 102020116884B4 DE 102020116884 A DE102020116884 A DE 102020116884A DE 102020116884 B4 DE102020116884 B4 DE 102020116884B4
Authority
DE
Germany
Prior art keywords
substrate
tsv
oversized
integrated chip
ild layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020116884.5A
Other languages
English (en)
Other versions
DE102020116884A1 (de
Inventor
Min-Feng KAO
Dun-Nian Yaung
Hsing-Chih LIN
Jen-Cheng Liu
Yi-Shin Chu
Ping-Tzu Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020116884A1 publication Critical patent/DE102020116884A1/de
Application granted granted Critical
Publication of DE102020116884B4 publication Critical patent/DE102020116884B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Integrierte Chipstruktur (100), umfassend:eine Standarddurchkontaktierung (111vs), die an einer ersten Seite eines Substrats (102) angeordnet ist;eine übergroße Durchkontaktierung (111vo), die an der ersten Seite des Substrats (102) angeordnet und lateral von der Standarddurchkontaktierung (111vs) getrennt ist, wobei die übergroße Durchkontaktierung (111vo) eine größere Breite aufweist als die Standarddurchkontaktierung;einen Zwischenverbindungsdraht (109w2), der vertikal die übergroße Durchkontaktierung (111vo) kontaktiert; undeine Substratdurchkontaktierung, TSV (112), die sich von einer zweiten Seite des Substrats (102) aus und durch das Substrat (102) erstreckt, um physisch die übergroße Durchkontaktierung (111vo) oder den Zwischenverbindungsdraht (109w2) zu kontaktieren, wobei die TSV (112) eine Mindestbreite aufweist, die kleiner ist als eine Breite der übergroßen Durchkontaktierung (111vo);wobei sich die übergroße Durchkontaktierung (111vo) lateral an gegenüberliegenden Seiten der TSV (112) vorbei erstreckt.

Description

  • HINTERGRUND
  • Die Herstellung integrierter Chips ist ein komplexer mehrschrittiger Prozess, in dem elektronische Schaltkreise auf einem Wafer aus einem Halbleitermaterial (z. B. Silizium) gebildet werden. Die Herstellung integrierter Chips kann allgemein in Front-End-of-Line-Verarbeitung (FEOL-Verarbeitung) und Back-End-of-Line-Verarbeitung (BEOL-Verarbeitung) unterteilt werden. Die FEOL-Verarbeitung bezieht sich allgemein auf die Bildung von Vorrichtungen (z. B. Transistoren) innerhalb des Halbleitermaterials, während sich BEOL-Verarbeitung allgemein auf die Bildung von leitfähigen Zwischenverbindungsschichten innerhalb einer Dielektrikumstruktur über dem Halbleitermaterial bezieht. Nach Abschluss der BEOL-Verarbeitung werden Bondpads gebildet. Dann kann der Wafer vereinzelt (z. B. gewürfelt) werden, um mehrere separate integrierte Chipdies zu bilden.
  • Die US 2019 / 0 363 079 A1 betrifft eine dreidimensionale (3D) integrierte Schaltung (IC) umfassend einen ersten IC-Chip mit einem Halbleitersubstrat, eine erste Verbindungsstruktur über dem ersten Halbleitersubstrat und eine Verbindungsstruktur über der ersten Verbindungsstruktur und einen zweiten IC-Chip über dem ersten IC-Chip, wobei der zweite IC-Chip ein zweites Halbleitersubstrat, eine zweite Verbindungsstruktur und eine zweite Verbindungsstruktur zwischen dem zweiten Halbleitersubstrat und der zweiten Verbindungsstruktur umfasst.
  • Die US 2012 / 0 056 330 A1 betrifft eine Halbleitervorrichtung umfassend ein Substrat mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche, wobei das Substrat Schaltungsmuster auf der ersten Oberfläche aufweist; und eine Durchgangselektrode, die das Substrat durchdringt und elektrisch mit den Schaltungsmustern verbunden ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 illustriert eine Querschnittsansicht einiger Ausführungsformen einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine Substratdurchkontaktierung (TSV) zu dienen.
    • 2 illustriert eine Querschnittsansicht einiger Ausführungsformen einer mehrdimensionalen integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist.
    • 3 bis 10 illustrieren einige weitere Ausführungsformen einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist.
    • 11 bis 21 illustrieren Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist.
    • 22 illustriert ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zum Bilden einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist.
    • 23 bis 33 illustrieren Querschnittsansichten einiger alternativer Ausführungsformen eines Verfahrens zum Bilden einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist.
    • 34 illustriert ein Ablaufdiagramm einiger alternativer Ausführungsformen eines Verfahrens zum Bilden einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Erfindung ergibt sich gemäß den unabhängigen Ansprüchen. Die abhängigen Ansprüche betreffen entsprechende Weiterbildungen. Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen des dargelegten Inhalts bereit. Spezifische Beispiele von Bauteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele, die nicht als einschränkend zu verstehen sind. Beispielsweise kann das Bilden eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und es kann außerdem Ausführungsformen umfassen, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal gebildet werden können, sodass das erste und zweite Merkmal nicht in direktem Kontakt stehen müssen. Weiterhin kann diese Offenbarung Referenzziffern und/oder -buchstaben der verschiedenen Beispiele wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen erklärten Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in der Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Bezeichnungen, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • Dreidimensional integrierte Chips (3DIC) umfassen mehrere integrierte Chip-Stufen (IC-Stufen), die aufeinandergestapelt sind. Die mehreren IC-Stufen umfassen jeweils ein Halbleitersubstrat. Eine oder mehrere der mehreren IC-Stufen können ebenfalls mehrere Zwischenverbindungsschichten umfassen, die innerhalb einer Dielektrikumstruktur an einer Vorderseite eines Halbleitersubstrats angeordnet sind. Die mehreren Zwischenverbindungsschichten umfassen leitfähige Zwischenverbindungsdrähte und Durchkontaktierungen, deren Größe von einer dünnen Zwischenverbindungsschicht (z. B. einer „Metall-1“-Schicht) zu einer dickeren Zwischenverbindungsschicht (z. B. einer „oberen Metallschicht“) hin mit steigender Distanz von dem Halbleitersubstrat zunimmt. In einigen 3DIC können die mehreren Zwischenverbindungsschichten mit einer Bondpadstruktur gekoppelt sein, die sich entlang einer Rückseite des Halbleitersubstrats befindet. In solchen 3DIC erstreckt sich eine Substratdurchkontaktierung (TSV) durch das Halbleitersubstrat, um die mehreren Zwischenverbindungsschichten mit der Bondpadstruktur zu verbinden.
  • Eine TSV kann durch Ätzen der Rückseite des Halbleitersubstrats zum Bilden einer TSV-Öffnung gebildet werden, die sich durch das Halbleitersubstrat auf eine der mehreren Zwischenverbindungsschichten erstreckt. Ein leitfähiges Material wird nachfolgend innerhalb der TSV-Öffnung gebildet. Um die Störung des Routings der mehreren Zwischenverbindungsschichten zu minimieren, kann die TSV-Öffnung gebildet werden, sich in eine dünne Zwischenverbindungsschicht (z. B. eine „Metall-1“-Schicht) zu erstrecken. Es wurde jedoch beachtet, dass ein Ätzprozess, der verwendet wird, um die TSV-Öffnung zu bilden, die dünne Zwischenverbindungsschicht beschädigen kann. Wenn beispielsweise ein Ätzmittel, das verwendet wird, die TSV-Öffnung zu bilden, die dünne Zwischenverbindungsschicht erreicht, kann das Ätzmittel vertikal durch die dünne Zwischenverbindungsschicht überätzen. Überätzen durch die dünne Zwischenverbindungsschicht kann zu Zuverlässigkeitsproblemen führen (z. B. zeitabhängiger dielektrischer Ausfall (TDDB), Leck und/oder Chipausfall).
  • Diese Offenbarung bezieht sich in einigen Ausführungsformen auf eine integrierte Chipstruktur, die eine übergroße Durchkontaktierung umfasst, die konfiguriert ist, als eine Stoppschicht für eine Substratdurchkontaktierung (TSV) zu dienen. Die integrierte Chipstruktur kann mehrere Zwischenverbindungen umfassen, die innerhalb einer Dielektrikumstruktur auf einem Substrat umfassen. Die mehreren Zwischenverbindungen umfassen eine erste Zwischenverbindungsdrahtschicht und eine erste Durchkontaktierungsschicht. Die erste Zwischenverbindungsdrahtschicht umfasst einen ersten Zwischenverbindungsdraht und einen zweiten Zwischenverbindungsdraht. Die erste Durchkontaktierungsschicht umfasst eine Standarddurchkontaktierung, die physisch mit dem ersten Zwischenverbindungsdraht in Kontakt steht, und eine übergroße Durchkontaktierung, die physisch mit dem zweiten Zwischenverbindungsdraht in Kontakt steht. Die übergroße Durchkontaktierung ist größer (z. B. breiter) als die Standarddurchkontaktierung. Eine TSV erstreckt sich durch das Substrat, um physisch den zweiten Zwischenverbindungsdraht und/oder die übergroße Durchkontaktierung zu kontaktieren. Die übergroße Durchkontaktierung erstreckt sich erfindungsgemäß lateral an gegenüberliegenden Seiten der TSV vorbei, sodass der zweite Zwischenverbindungsdraht und die übergroße Durchkontaktierung in der Lage sind, eine dicke Zwischenverbindungsstruktur zu bilden, die effektiv als eine Stoppschicht für einen Ätzprozess dienen kann, der verwendet wird, die TSV zu bilden. Durch Verwendung der übergroßen Durchkontaktierung, um als Teil einer Stoppschicht für einen Ätzprozess zu dienen, der verwendet wird, die TSV zu bilden, können negative Wirkungen (z. B. zeitabhängiger dielektrischer Durchschlag, Leck und/oder Chipausfall) von Überätzen durch den zweiten Zwischenverbindungsdraht ausgeglichen werden.
  • 1 illustriert eine Querschnittsansicht einiger Ausführungsformen einer integrierten Chipstruktur 100, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine Substratdurchkontaktierung (TSV) zu dienen.
  • Die integrierte Chipstruktur 100 umfasst mehrere Zwischenverbindungsschichten 106, die innerhalb einer Dielektrikumstruktur 104 an einer ersten Seite 103a (z. B. einer Vorderseite) eines Substrats 102 angeordnet sind. Die mehreren Zwischenverbindungsschichten 106 umfassen mehrere Zwischenverbindungsdrahtschichten 108a bis 108b, die vertikal über mehrere Durchkontaktierungsschichten 110a bis 110b voneinander getrennt sind. Die mehreren Zwischenverbindungsdrahtschichten 108a bis 108b sind konfiguriert, laterales Routing bereitzustellen, während die mehreren Durchkontaktierungsschichten 110a bis 110b konfiguriert sind, vertikales Routing zwischen aneinander angrenzenden der mehreren Zwischenverbindungsdrahtschichten 108a bis 108b bereitzustellen. Die mehreren Zwischenverbindungsdrahtschichten 108a bis 108b und die mehreren Durchkontaktierungsschichten 110a bis 110b können Größen (z. B. Höhen und/oder Breiten) aufweisen, die bei ansteigender Distanz von dem Substrat 102 zunehmen. Beispielsweise können die mehreren Zwischenverbindungsdrahtschichten 108a bis 108b in einigen Ausführungsformen eine erste Zwischenverbindungsdrahtschicht 108a und eine zweite Zwischenverbindungsdrahtschicht 108b umfassen, die von dem Substrat 102 durch die erste Zwischenverbindungsdrahtschicht 108a getrennt ist. Die erste Zwischenverbindungsdrahtschicht 108a weist Zwischenverbindungsdrähte mit einer ersten Größe (z. B. einer ersten Höhe und/oder Breite auf) und die zweite Zwischenverbindungsschicht 108b weist Zwischenverbindungsdrähte mit einer zweiten Größe (z. B. einer zweiten Höhe und/oder Breite) auf, die größer als die erste Größe ist.
  • In einigen Ausführungsformen kann die erste Zwischenverbindungsdrahtschicht 108a einen ersten Zwischenverbindungsdraht 109w1 und einen zweiten Zwischenverbindungsdraht 109w2 umfassen. Der erste Zwischenverbindungsdraht 109w1 ist lateral von dem zweiten Zwischenverbindungsdraht 109w2 mittels der Dielektrikumstruktur 104 getrennt. In einigen Ausführungsformen können die mehreren Durchkontaktierungsschichten 110a bis 110b eine erste Durchkontaktierungsschicht 110a umfassen, die eine Standarddurchkontaktierung 111vs und eine übergroße Durchkontaktierung 111vo aufweist. Die übergroße Durchkontaktierung 111vo weist eine größere Größe (z. B. Breite) auf als die Standarddurchkontaktierung 111vs. In einigen Ausführungsformen kontaktiert die Standarddurchkontaktierung 111vs physisch den ersten Zwischenverbindungsdraht 109w1 und die übergroße Durchkontaktierung 111vo kontaktiert physisch den zweiten Zwischenverbindungsdraht 109w2. In einigen Ausführungsformen kann die übergroße Durchkontaktierung 111vo auch eine größere Größe (z. B. Breite) aufweisen als eine Durchkontaktierung an einer zweiten Durchkontaktierungsschicht 110b.
  • Eine Substratdurchkontaktierung (TSV) 112 erstreckt sich durch das Substrat 102, um den zweiten Zwischenverbindungsdraht 109w2 und/oder die übergroße Durchkontaktierung 111vo zu kontaktieren. In einigen Ausführungsformen kann die TSV 112 ferner eine Bondpadstruktur 114 kontaktieren, die entlang einer zweiten Seite 103b des Substrats 102 angeordnet und durch eine Passivierungsstruktur 116 umgeben ist. Eine leitfähige Bondingstruktur 118 (z. B. ein leitfähiger Bump, ein leitfähiger Post und/oder dergleichen) ist an der Bondpadstruktur 114 angeordnet.
  • Die TSV 112 weist eine Mindestbreite auf, die geringer als eine Breite der übergroßen Durchkontaktierung 111vo ist. Erfindungsgemäß erstreckt sich die übergroße Durchkontaktierung 111vo lateral an gegenüberliegenden Seiten der TSV 112 vorbei. Da die übergroße Durchkontaktierung 111vo breiter als die TSV 112 ist, können der zweite Zwischenverbindungsdraht 109w2 und die übergroße Durchkontaktierung 111vo kollektiv eine dicke Zwischenverbindungsstruktur definieren, die effektiv als Stoppschicht für ein Ätzen dienen kann, das zum Bilden der TSV 112 verwendet wird. Wenn der zweite Zwischenverbindungsdraht 109w2 und die übergroße Durchkontaktierung 111vo gemeinsam als eine Stoppschicht dienen, verringert dies die negativen Auswirkungen des Überätzens durch a eine dünne Zwischenverbindungsschicht.
  • Weiterhin ist die übergroße Durchkontaktierung 111vo auch in der Lage, die integrierte Chipstruktur 100 mit guter elektrischer Leistung bereitzustellen. Beispielsweise kann in einigen Ausführungsformen die TSV 112 konfiguriert sein, relativ hohe Ströme zu führen (z. B. mehr als 10 mA, mehr als 50 mA oder dergleichen), was zu einer hohen Stromdichte innerhalb von Standarddurchkontaktierungen an dünnen Zwischenverbindungsschichten führen kann. Die hohe Stromdichte kann zu hohen Widerständen und/oder erhöhter elektrischer Migration zwischen Zwischenverbindungsdrähten und Durchkontaktierungen führen, was zu Problemen mit der Leistung und/oder Zuverlässigkeit führt. Um hohe Stromdichten innerhalb einer Standarddurchkontaktierung zu vermeiden, können große Arrays von Standarddurchkontaktierungen zwischen dünnen Zwischenverbindungsdrähten platziert werden, die mit der TSV 112 gekoppelt sind, um einen hohen Strom zu verteilen. Solche Durchkontaktierungsarrays verbrauchen jedoch eine große Grundfläche, die sich negativ auf das Zwischenverbindungsrouting auswirken kann. Die übergroße Durchkontaktierung 111vo kann einen hohen Strom bei einer relativ geringen Stromdichte (z. B. einer Stromdichte von weniger als der Standarddurchkontaktierung) führen, während sie eine relativ kleine Grundfläche (z. B. eine Grundfläche, die kleiner ist als ein Durchkontaktierungsarray für dieselbe Stromdichte benötigen würde) verbraucht und damit eine gute elektrische Leistung (z. B. relativ geringer Widerstand und/oder Elektromigration) bereitstellt, ohne das Routing der mehreren Zwischenverbindungsschichten 106 wesentlich zu beeinträchtigten.
  • 2 illustriert eine Querschnittsansicht einiger Ausführungsformen einer mehrdimensionalen integrierten Chipstruktur 200, die eine übergroße Durchkontaktierung aufweist.
  • Die mehrdimensional integrierte Chipstruktur 200 umfasst mehrere integrierte Chip-Stufen (IC-Stufen) 202a bis 202b, die aufeinandergestapelt sind. In einigen Ausführungsformen können die mehreren IC-Stufen 202a bis 202b jeweils einen IC-Die (aus Wafern vereinzelt), einen Wafer, der mehrere IC-Dies umfasst oder dergleichen umfassen. In einigen Ausführungsformen können die mehreren IC-Stufen 202a bis 202b können eine erste IC-Stufe 202a und eine zweiten IC-Stufe 202b umfassen. In einigen Ausführungsformen kann die erste IC-Stufe 202a eine erste Mehrzahl Zwischenverbindungsschichten 106a umfassen, die innerhalb einer ersten Dielektrikumstruktur 104a auf einem ersten Substrat 102a angeordnet sind. In einigen Ausführungsformen kann die zweite IC-Stufe 202b eine zweite Mehrzahl Zwischenverbindungsschichten 106b umfassen, die innerhalb einer zweiten Dielektrikumstruktur 104b auf einem zweiten Substrat 102b angeordnet sind. In verschiedenen Ausführungsformen können das erste Substrat 102a und das zweiten Substrat 102b jede Art von Halbleiterelement (z. B. Silizium, SiGe, SOI, usw.) sowie jede andere Art von Halbleiter-, epitaktischer, dielektrischer oder Metallschichten sein, die damit assoziiert sind. In einigen Ausführungsformen können die erste Mehrzahl Zwischenverbindungsschichten 106a und die zweite Mehrzahl Zwischenverbindungsschichten 106b ein Metall wie etwa Kupfer, Aluminium, Wolfram oder dergleichen umfassen.
  • Die erste IC-Stufe 202a ist mit der zweiten IC-Stufe 202b mittels einer Bondingstruktur 204 gekoppelt. In einigen Ausführungsformen kann die Bondingstruktur 204 eine Hybridbondingstruktur umfassen, die eine Bondingschnittstelle 203 aufweist, die Metallbondingregionen 206 und dielektrische Bondingregionen 208 umfasst. In einigen Ausführungsformen können eine oder mehrere der Metallbondingregionen 206 mit Zwischenverbindungen in der ersten Dielektrikumstruktur 104a und der zweiten Dielektrikumstruktur 104b gekoppelt sein, die mit Vorrichtungen innerhalb des ersten Substrats 102a und/oder des zweiten Substrats 102b gekoppelt sind. In einigen weiteren Ausführungsformen können eine oder mehrere der Metallbondingregionen 206 zwischen einer ersten Dummyzwischenverbindung 106d1 innerhalb der ersten Dielektrikumstruktur 104a und einer zweiten Dummyzwischenverbindung 106d2 innerhalb der zweiten Dielektrikumstruktur 104b gekoppelt sein. Die erste Dummyzwischenverbindung 106d1 und die zweite Dummyzwischenverbindung 106d2 sind nicht innerhalb der integrierten Chipstruktur 200 elektrisch mit Vorrichtungen (z. B. Transistorvorrichtungen) gekoppelt. In anderen Ausführungsformen (nicht dargestellt), kann die Bondingstruktur 204 eine dielektrische Bondingstruktur umfassen, die ein oder mehrere Dielektrika aufweist, die sich entlang der Gesamtheit der Bondingschnittstelle 203 erstrecken.
  • Die zweite Mehrzahl Zwischenverbindungsschichten 106b umfasst eine erste Zwischenverbindungsdrahtschicht 108a und eine erste Durchkontaktierungsschicht 110a. Die erste Zwischenverbindungsdrahtschicht 108a befindet sich vertikal zwischen dem zweiten Substrat 102b und der ersten Durchkontaktierungsschicht 110a. Die erste Zwischenverbindungsdrahtschicht 108a weist einen ersten Zwischenverbindungsdraht 109w1 und einen zweiten Zwischenverbindungsdraht 109w2 auf. Die erste Durchkontaktierungsschicht 110a weist eine Standarddurchkontaktierung 111vs auf, die physisch den ersten Zwischenverbindungsdraht 109w1 kontaktiert, und eine übergroße Durchkontaktierung 111vo, die physisch den zweiten Zwischenverbindungsdraht 109w2 kontaktiert. Die übergroße Durchkontaktierung 111vo weist eine größere Breite auf als die Standarddurchkontaktierung 111vs. In einigen Ausführungsformen können die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo ein selbes Material sein (z. B. Kupfer, Aluminium, Wolfram oder dergleichen).
  • Eine TSV 112 erstreckt sich durch das zweite Substrat 102b, um den zweiten Zwischenverbindungsdraht 109w2 zu kontaktieren. In einigen Ausführungsformen kann sich die TSV 112 in den zweiten Zwischenverbindungsdraht 109w2 erstrecken, sodass Seitenwände des zweiten Zwischenverbindungsdrahts 109w2 einen Abschnitt der TSV 112 lateral umgeben. In einigen weiteren Ausführungsformen kann sich die TSV 112 durch den zweiten Zwischenverbindungsdraht 109w2 erstrecken, um ferner die übergroße Durchkontaktierung 111vo zu kontaktieren. In einigen Ausführungsformen kontaktiert die TSV 112 ferner eine Bondpadstruktur 114, die entlang einer Rückseite des zweiten Substrats 102b angeordnet ist und durch eine Passivierungsstruktur 116 umgeben ist. In einigen Ausführungsformen umfasst die Bondpadstruktur 114 eine oder mehrere Umverteilungsschichten (RDL). Beispielsweise kann die Bondpadstruktur 114 in einigen Ausführungsformen eine RDL-Durchkontaktierung 210 und einen RDL-Draht 212 umfassen.
  • In einigen Ausführungsformen kann die Passivierungsstruktur 116 eine oder mehrere untere Passivierungsschichten 214 bis 216 unter der Bondpadstruktur 114 und eine oder mehrere obere Passivierungsschichten 218 bis 220 über der Bondpadstruktur 114 umfassen. In einigen Ausführungsformen können die eine oder mehreren unteren Passivierungsschichten 214-216 eine erste untere Passivierungsschicht 214 umfassen, die an dem zweiten Substrat 102b angeordnet ist, und eine zweite untere Passivierungsschicht 216, die an der ersten unteren Passivierungsschicht 214 angeordnet ist. In einigen Ausführungsformen kann eine oder mehrere obere Passivierungsschichten 218 bis 220 eine erste obere Passivierungsschicht 218, die an der zweiten unteren Passivierungsschicht 216 angeordnet ist, und eine zweite obere Passivierungsschicht 220, die an der ersten oberen Passivierungsschicht 218 angeordnet ist, umfassen. In einigen Ausführungsformen können die erste untere Passivierungsschicht 214 und die zweite obere Passivierungsschicht 220 ein Nitrid (z. B. Siliziumnitrid), ein Karbid (z. B. Siliziumkarbid) oder dergleichen umfassen. In einigen Ausführungsformen können die zweite untere Passivierungsschicht 216 und die erste obere Passivierungsschicht 218 Silikatglas (USG), Borophosphosilikatglas (BPSG) oder dergleichen umfassen.
  • Die eine oder mehreren oberen Passivierungsschichten 218 bis 220 weisen Seitenwände auf, die eine Öffnung direkt über der Bondpadstruktur 114 definieren. Eine leitfähige Bondingstruktur 118 ist innerhalb der Öffnung und an der Bondpadstruktur 114 angeordnet. In einigen Ausführungsformen kann die leitfähige Bondingstruktur 118 eine Under-Bump-Metallurgie (UBM) 118a umfassen, die auf der Bondpadstruktur 114 angeordnet ist, und einen leitfähigen Bump 118b (z. B. einen Lötbump), der auf der UBM 118a angeordnet ist. Die UBM 118a umfasst eine Diffusionsbarriereschicht und eine Seed-Schicht. Die Diffusionsbarriereschicht kann in einigen Ausführungsformen auch als eine Haftschicht (oder eine Klebeschicht) dienen. Die Diffusionsbarriereschicht kann Tantal, Tantalnitrid, Titan, Titannitrid oder eine Kombination daraus umfassen. Die Seed-Schicht umfasst ein Material, das konfiguriert ist, das Abscheiden von Metallposts, Lötbumps oder dergleichen zu erlauben. In anderen Ausführungsformen (nicht dargestellt) kann die leitfähige Bondingstruktur 118 eine UBM 118a, die an der Bondpadstruktur 114 angeordnet ist, und einen leitfähigen Post (z. B. einen Kupferpost, einen Kupfermicropost oder dergleichen), der an der UBM 118a angeordnet ist, umfassen.
  • 3 illustriert eine Querschnittsansicht einiger alternative Ausführungsformen eines integrierten Chips 300, der eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Der integrierte Chip 300 umfasst eine erste IC-Stufe 202a und eine zweite IC-Stufe 202b. Die erste IC-Stufe 202a ist mit der zweiten IC-Stufe 202b mittels einer Bondingstruktur 204 gekoppelt. Die zweite IC-Stufe 202b umfasst eine zweite Mehrzahl Zwischenverbindungsschichten 106b, die an einem zweiten Substrat 102b angeordnet sind. Die zweite Mehrzahl Zwischenverbindungsschichten 106b umfasst eine erste Zwischenverbindungsdrahtschicht 108a und eine erste Durchkontaktierungsschicht 110a. Die erste Durchkontaktierungsschicht 110a befindet sich vertikal zwischen einem zweiten Substrat 102b und der ersten Zwischenverbindungsdrahtschicht 108a. Die erste Zwischenverbindungsdrahtschicht 108a weist einen ersten Zwischenverbindungsdraht 109w1 und einen zweiten Zwischenverbindungsdraht 109w2 auf. Die erste Durchkontaktierungsschicht 110a weist eine Standarddurchkontaktierung 111vs, die den ersten Zwischenverbindungsdraht 109w1 kontaktiert, und eine übergroße Durchkontaktierung 111vo, die den zweiten Zwischenverbindungsdraht 109w2 kontaktiert, auf.
  • In einigen Ausführungsformen können die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo das zweite Substrat 102b kontaktieren. In einigen solchen Ausführungsformen können die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo ein anderes Material umfassen als dererste Zwischenverbindungsdraht 109w1 und ein zweiter Zwischenverbindungsdraht 109w2. Beispielsweise können die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo Wolfram umfassen, während der erste Zwischenverbindungsdraht 109w1 und ein zweiter Zwischenverbindungsdraht 109w2 Kupfer umfassen können. In anderen Ausführungsformen (nicht dargestellt) können die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo von dem zweiten Substrat 102b durch eine oder mehrere Schichten (z. B. eine oder mehrere Middle-End-of-the-Line-Schichten (MEOL-Schichten)) getrennt sein. In einigen solchen Ausführungsformen können die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo dasselbe Material (z. B. Kupfer) umfassen wie der erste Zwischenverbindungsdraht 109w1 und ein zweiter Zwischenverbindungsdraht 109w2.
  • Eine TSV 112 erstreckt sich durch das zweite Substrat 102b, um die übergroße Durchkontaktierung 111vo zu kontaktieren. In einigen Ausführungsformen kann sich die TSV 112 in die übergroße Durchkontaktierung 111vo erstrecken, sodass Seitenwände der übergroßen Durchkontaktierung 111vo einen Abschnitt der TSV 112 lateral umgeben. In einigen weiteren Ausführungsformen kann sich die TSV 112 durch die übergroße Durchkontaktierung 111vo erstrecken, um weiter den zweiten Zwischenverbindungsdraht 109w2 zu kontaktieren.
  • In einigen Ausführungsformen kann ein Durchkontaktierungsarray 302, das mehrere Durchkontaktierungen umfasst, eine Seite des zweiten Zwischenverbindungsdrahts kontaktieren, der der übergroßen Durchkontaktierung 111vo gegenüberliegt. Das Durchkontaktierungsarray 302 ist in der Lage, einen relativ hohen Strom zu führen, ohne eine hohe Stromdichte innerhalb einzelner Durchkontaktierungen des Durchkontaktierungsarrays 302 zu verursachen, die sich nachteilig auf die Zuverlässigkeit auswirken oder einen hohen Widerstand verursachen können. In einigen Ausführungsformen kann das Durchkontaktierungsarray 302 eine Breite aufweisen, größer oder gleich der übergroßen Durchkontaktierung 111vo ist. In einigen Ausführungsformen kann die übergroße Durchkontaktierung 111vo einen Widerstand, der zwischen der TSV 112 und dem zweiten Zwischenverbindungsdraht 109w2 gemessen wird, um bis zu etwa 25 % im Vergleich mit einer TSV verringern, die direkt an dem zweiten Zwischenverbindungsdraht 109w2 endet. In anderen Ausführungsformen (nicht dargestellt) kann eine zweite übergroße Durchkontaktierung die Seite des zweiten Zwischenverbindungsdrahts 109w2 kontaktieren, die der übergroßen Durchkontaktierung 111vo gegenüberliegt.
  • 4A bis 4B illustrieren einige weitere Ausführungsformen einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Wie in der Querschnittsansicht 400 aus 4A gezeigt ist, umfasst die integrierte Chipstruktur eine Dielektrikumstruktur 104, die an einer ersten Seite (z. B. einer Vorderseite) eines Substrats 102 angeordnet ist. In einigen Ausführungsformen ist eine Transistorvorrichtung 402 innerhalb des Substrats 102 angeordnet. Die Transistorvorrichtung 402 umfasst eine Gatestruktur 404, die zwischen einer Source-Region 406a und einer Drain-Region 406b angeordnet ist. In einigen Ausführungsformen kann die Gatestruktur 404 eine Polysiliziumgateelektrode umfassen, die von dem Substrat 102 mittels eines Dielektrikums (z. B. Siliziumdioxid, Siliziumnitrid oder dergleichen) getrennt ist. In einigen Ausführungsformen können Seitenwandabstandhalter 408 entlang gegenüberliegender Seiten der Gatestruktur 404 angeordnet sein. In einigen Ausführungsformen können Isolierungsstrukturen 410 innerhalb des Substrats 102 an gegenüberliegenden Seiten der Transistorvorrichtung 402 angeordnet sein. In einigen Ausführungsformen können die Isolierungsstrukturen 410 kann Shallow-Trench-Isolation-Strukturen (STI-Strukturen) umfassen.
  • Die Dielektrikumstruktur 104 umfasst mehrere Zwischenschichtdielektriumschichten (ILD-Schichten) 414a bis 414b, die aufeinandergestapelt sind. In einigen Ausführungsformen können eine oder mehrere der mehreren ILD Schichten 414a bis 414b ein Dielektrikum mit ultraniedrigem k-Wert (ULK) oder ein Dielektrikum mit extrem niedrigem k-Wert (ELK) umfassen. Die ULK- und ELK-Dielektrika weisen eine geringere mechanische Kraft auf (z. B. sind poröser) als Dielektrika mit niedrigem k-Wert innerhalb der Dielektrikumstruktur 104. In einigen Ausführungsformen kann die Dielektrikumstruktur 104 von dem Substrat 102 mittels einer Kontaktätzstoppschicht (CESL) 412 getrennt sein. In einigen Ausführungsformen erstreckt sich die CESL 412 über eine obere Fläche der Gatestruktur 404. In einigen Ausführungsformen können die mehreren ILD Schichten 414a bis 414b voneinander durch Ätzstoppschichten 416a bis 416b getrennt sein.
  • Eine Standarddurchkontaktierung 111vs und eine übergroße Durchkontaktierung 111vo sind innerhalb einer ersten ILD-Schicht 414a angeordnet. Ein erster Zwischenverbindungsdraht 109w1 und ein zweiter Zwischenverbindungsdraht 109w2 sind innerhalb einer zweiten ILD-Schicht 414b an der ersten ILD-Schicht 414a angeordnet. Die Standarddurchkontaktierung 111vs kontaktiert den ersten Zwischenverbindungsdraht 109w1 und die übergroße Durchkontaktierung 111vo kontaktiert den zweiten Zwischenverbindungsdraht 109w2. Die übergroße Durchkontaktierung 111vo weist eine größere Größe auf als die Standarddurchkontaktierung 111vs.
  • Eine TSV 112 erstreckt sich durch das Substrat 102 und zwischen der übergroßen Durchkontaktierung 111vo und einer Bondpadstruktur 114, die entlang einer Rückseite des Substrats 102 angeordnet ist. In einigen Ausführungsformen kann die TSV 112 eine rückseitige Substratdurchkontaktierung (BTSV) umfassen. In solchen Ausführungsformen kann die TSV 112 sich verjüngende Seitenwände aufweisen, sodass die TSV 112 entlang einer zweiten Seite (z. B. einer Rückseite) des Substrats 102 eine größere Breite aufweist als entlang der ersten Seite des Substrats 102. In einigen Ausführungsformen kann die TSV 112 eine obere Fläche aufweisen, die eine Breite 418 aufweist. In einigen Ausführungsformen kann die Breite 418 zwischen etwa 500 µm und etwa 900 µm, zwischen etwa 600 µm und etwa 800 µm, etwa gleich etwa 700 µm, oder bei anderen ähnlichen Werten liegen.
  • Die TSV 112 kontaktiert die übergroße Durchkontaktierung 111vo entlang einer Schnittstelle, die von der Dielektrikumstruktur 104 durch die übergroße Durchkontaktierung 111vo getrennt ist. Es wurde beachtet, dass, wenn die TSV 112 die übergroße Durchkontaktierung 111vo entlang einer Schnittstelle kontaktiert, die ein ULK- oder ELK-Material umfasst, ein Ätzmittel, das verwendet wird, um die TSV 112 zu bilden, das ULK- oder ELK-Material lateral überätzen kann, was zu Zuverlässigkeitsproblemen (z. B. TDDB) führt. Durch Trennen der TSV 112 von der Dielektrikumstruktur 104 kann jedoch Schaden (z. B. laterales Überätzen) an ULK- und/oder ELK-Materialien innerhalb der Dielektrikumstruktur 104 verringert und die Zuverlässigkeit der integrierten Chipstruktur verbessert werden. In einigen Ausführungsformen kann sich die TSV 112 durch eine oder mehrere der Isolierungsstrukturen 410 erstrecken. In solchen Ausführungsformen kontaktiert das Ätzmittel, wenn ein Ätzmittel verwendet wird, um durch das Substrat 102 zu ätzen, die übergroße Durchkontaktierung 111vo an einer Position, die lateral durch die Isolierungsstruktur 410 umgeben wird.
  • Wie in der Draufsicht 420 aus 4B zu sehen ist, erstrecken sich die übergroße Durchkontaktierung 111vo und der zweite Zwischenverbindungsdraht 109w2 lateral an gegenüberliegenden Seitenwänden der TSV 112. In einigen Ausführungsformen kann sich der zweite Zwischenverbindungsdraht 109w2 auch lateral an gegenüberliegenden Seitenwänden der übergroßen Durchkontaktierung 111vo vorbei erstrecken. In einigen Ausführungsformen erstreckt sich die übergroße Durchkontaktierung 111vo fortlaufend ohne Öffnungen zwischen äußersten Seitenwänden der übergroßen Durchkontaktierung 111vo entlang einer ersten Richtung und entlang einer zweiten Richtung, die rechtwinklig zur ersten Richtung verläuft.
  • In einigen Ausführungsformen kann die übergroße Durchkontaktierung 111vo eine Länge 422 und eine Breite 424 in einem Bereich von zwischen etwa 0,5 µm und etwa 2 µm, zwischen etwa 0,8 µm und etwa 1,0 µm, oder andere ähnliche Werte aufweisen. In einigen Ausführungsformen kann sich die übergroße Durchkontaktierung 111vo für eine Distanz 426, die im Bereich zwischen etwa 0 µm und etwa 100 µm, zwischen etwa 60 µm und etwa 90 µm oder ähnlichen Werten liegt, an einer Kante der TSV 112 vorbei erstrecken.
  • In einigen Ausführungsformen können die Länge 422 und die Breite 424 der übergroßen Durchkontaktierung 111vo zwischen etwa 400 % und etwa 5.000 % größer sein als eine Länge 428 und eine Breite 430 der Standarddurchkontaktierung 111vs. In anderen Ausführungsformen können die Länge 422 und die Breite 424 der übergroßen Durchkontaktierung 111vo zwischen etwa 2.000% und etwa 5.000 % größer sein als die Länge 428 und die Breite 430 der Standarddurchkontaktierung 111vs. In einigen Ausführungsformen können die Länge 428 und die Breite 430 der Standarddurchkontaktierung 111vs in einem Bereich zwischen etwa 0,01 Mikron (µm) und etwa 0,5 µm, zwischen etwa 0,01 µm und etwa 0,05 µm oder anderen ähnlichen Werten liegen.
  • Die relativ große Größe der übergroßen Durchkontaktierung 111vo stellt bessere elektrische und Designeigenschaften bereit als die the Standarddurchkontaktierung 111vs oder ein Array von Standarddurchkontaktierungen. Beispielsweise ist die übergroße Durchkontaktierung 111vo in der Lage, einen selben Strom zu führen, wie ein Array von Standarddurchkontaktierungen, und dabei eine kleinere Fläche zu belegen (z. B. kann ein Array von 16 Standarddurchkontaktierungen mit einer kollektiven Länge und Breite von etwa 3,22 µm in der Lage sein, kollektiv einen Strom von etwa 48 mA zu führen, während eine übergroße Durchkontaktierung 111vo mit einer Länge und Breite von etwa 1,6 µm in der Lage sein kann, bei gleicher Stromdichte einen Strom von etwa 48 mA zu führen). In einigen Ausführungsformen kann die übergroße Durchkontaktierung 111vo einen selben Strom führen wie ein Array aus Standarddurchkontaktierungen, während sie einen Bereich belegt, der etwa 25 % des Arrays entspricht. Alternativ dazu kann die übergroße Durchkontaktierung 111vo einen höheren Strom führen als das Array von Standarddurchkontaktierungen, die eine selbe Fläche aufweisen (z. B. kann ein Array von 16 Standarddurchkontaktierungen mit einer kollektiven Länge und Breite von etwa 3,22 µm in der Lage sein, kollektiv einen Strom von etwa 48 mA zu führen, während eine übergroße Durchkontaktierung 111vo mit einer Länge und Breite von etwa 3,22 µm in der Lage sein kann, bei gleicher Stromdichte einen Strom von etwa 190 mA zu führen). In einigen Ausführungsformen kann die übergroße Durchkontaktierung 111vo bei einer selben Stromdichte einen Strom führen, der mehr als 4 Mal größer ist als der eines Arrays von Standarddurchkontaktierungen.
  • 5 illustriert eine Querschnittsansicht einiger weiterer Ausführungsformen einer integrierten Chipstruktur 500, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Die integrierte Chipstruktur 500 umfasst eine Transistorvorrichtung 502, die entlang einer Vorderseite des Substrats 102 angeordnet ist. Die Transistorvorrichtung 502 umfasst eine Gatestruktur 504, die zwischen einer Source-Region 406a und einer Drain-Region 406b angeordnet ist. Die Gatestruktur 504 kann eine Metallgateelektrode umfassen, die von dem Substrat 102 durch ein Dielektrikum mit hohem K-Wert getrennt ist. In einigen Ausführungsformen kann die Metallgateelektrode Aluminium, Wolfram oder dergleichen umfassen. In einigen Ausführungsformen kann das Dielektrikum mit hohem K-Wert Hafniumoxid, Aluminiumoxid oder dergleichen umfassen. In einigen Ausführungsformen können Seitenwandabstandhalter 506 entlang gegenüberliegender Seiten der Gatestruktur 504 angeordnet sein.
  • Eine Kontaktätzstoppschicht (CESL) 508 ist über dem Substrat 102 und entlang von Seitenwänden der Gatestruktur 504 angeordnet. Die CESL 508 erstreckt sich nicht über eine Oberseite der Gatestruktur 504. Die Gatestruktur 504 ist lateral durch eine erste ILD-Schicht 414a umgeben. Eine erste Ätzstoppschicht 416a ist an der ersten ILD-Schicht 414a angeordnet und eine zweite ILD-Schicht 414b ist an der ersten Ätzstoppschicht 416a angeordnet. Eine dritte ILD-Schicht 414c ist von der zweiten ILD-Schicht 414b mittels einer zweiten Ätzstoppschicht 416b getrennt. Eine Standarddurchkontaktierung 111vs und eine übergroße Durchkontaktierung 111vo sind innerhalb der dritten ILD-Schicht 414c angeordnet. Die Standarddurchkontaktierung 111vs weist eine kleinere Größe auf als die übergroße Durchkontaktierung 111vo. In einigen Ausführungsformen kann die übergroße Durchkontaktierung 111vo eine Dicke 514 aufweisen, die in einem Bereich von zwischen etwa 40 nm und etwa 70 nm, zwischen etwa 50 nm und etwa 60 nm, etwa 50 nm oder anderen ähnlichen Werten liegt. In einigen Ausführungsformen sind eine oder mehrere Middle-End-of-the-Line-Zwischenverbindungen (MEOL-Zwischenverbindungen) 510 bis 512 vertikal zwischen der übergroße Durchkontaktierung 111vo und dem Substrat 102 angeordnet.
  • Ein erster Zwischenverbindungsdraht 109w1 und ein zweiter Zwischenverbindungsdraht 109w2 sind ebenfalls innerhalb der dritten ILD-Schicht 414c angeordnet. Der erste Zwischenverbindungsdraht 109w1 kontaktiert die Standarddurchkontaktierung 111vs und der zweiten Zwischenverbindungsdraht 109w2 kontaktiert die übergroße Durchkontaktierung 111vo. In einigen Ausführungsformen kann der zweite Zwischenverbindungsdraht 109w2 eine Dicke 516 aufweisen, die in einem Bereich von zwischen etwa 50 nm und etwa 80 nm, zwischen etwa 60 nm und etwa 70 nm, etwa 65 nm oder anderen ähnlichen Werten liegt.
  • Eine TSV 112 erstreckt sich durch das Substrat 102, die CESL 508, die erste ILD-Schicht 414a, die erste Ätzstoppschicht 416a und die zweite ILD-Schicht 414b. Da sich die TSV 112 durch die erste ILD-Schicht 414a und die zweite ILD-Schicht 414b erstreckt, erstreckt sich die TSV 112 vertikal an den einen oder mehreren MEOL Zwischenverbindungen 510 bis 512 vorbei. In einigen Ausführungsformen können die übergroße Durchkontaktierung 111vo und der zweite Zwischenverbindungsdraht 109w2 kollektiv eine Dicke aufweisen, die größer als oder gleich etwa 100 nm, etwa 120 nm, etwa 150 nm oder ähnliche Werte ist. Solche kollektiven Dicken stellen ausreichenden Widerstand gegen Überätzen bereit, um zu verhindern, dass ein Ätzmittel, das verwendet wird, die TSV 112 zu bilden, durch die übergroße Durchkontaktierung 111vo und den zweiten Zwischenverbindungsdraht 109w2 ätzt.
  • In verschiedenen Ausführungsformen kann die zweite ILD-Schicht 414b eine erste mechanische Kraft aufweisen und die dritte ILD-Schicht 414c kann eine zweite mechanische Kraft aufweisen, die geringer als die erste mechanische Kraft ist (z. B. kann die dritte ILD-Schicht 414c poröser sein als die zweite ILD-Schicht 414b). Beispielsweise kann in einigen Ausführungsformen die zweite ILD-Schicht 414b ein Dielektrikum mit niedrigem K-Wert umfassen (z. B. ein Dielektrikum mit einer dielektrischen Kontakte von ca. 3,0, wie etwa undotiertes Silikatglas (USG), Fluorosilikatglas, Organosilikatglas oder dergleichen) und die dritte ILD-Schicht 414c kann ein ULK-Material oder ein ELK-Material umfassen (z. B. ein Dielektrikum, das eine dielektrische Konstante von ca. 2,5 oder weniger aufweist, wie etwa SiCOH, pSiCOH oder dergleichen).
  • Die TSV 112 kontaktiert die übergroße Durchkontaktierung 111vo entlang einer Schnittstelle, die von der dritten ILD-Schicht 414c getrennt ist. Weil die TSV 112 die übergroße Durchkontaktierung 111vo entlang einer Schnittstelle kontaktiert, die von der dritten ILD-Schicht 414c getrennt ist, verhindert die übergroße Durchkontaktierung 111vo, dass ein Ätzmittel, das verwendet wird, die TSV 112 zu bilden, die dritte ILD-Schicht 414c kontaktiert. Stattdessen kontaktiert das Ätzmittel, das verwendet wird, die TSV 112 zu bilden, die zweite ILD-Schicht 414b, die eine höhere mechanische Kraft aufweist als die dritte ILD-Schicht 414c. Die höhere mechanische Kraft stellt einen höheren Widerstand gegen Überätzen entlang einer lateralen Richtung bereit. Durch Verringern des Überätzens entlang einer lateralen Richtung wird Schaden an der Dielektrikumstruktur 104 verringert und die Zuverlässigkeit wird verbessert.
  • 6 illustriert eine Querschnittsansicht einiger weiterer Ausführungsformen einer integrierten Chipstruktur 600, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Die integrierte Chipstruktur 600 umfasst eine erste IC-Stufe 202a und eine zweite IC-Stufe 202b. Die erste IC-Stufe 202a umfasst eine erste Dielektrikumstruktur 104a, die auf einem ersten Substrat 102a angeordnet ist und eine erste Mehrzahl Zwischenverbindungsschichten 106a umgibt. Die zweiten IC-Stufe 202b umfasst eine zweite Dielektrikumstruktur 104b, die an einem zweiten Substrat 102b angeordnet ist und eine zweite Mehrzahl Zwischenverbindungsschichten 106b umgibt. In einigen Ausführungsformen kann ein Sensorelement (nicht dargestellt) innerhalb des zweiten Substrats 102b angeordnet sein. Das Sensorelement ist konfiguriert, ein elektrisches Signal in Reaktion auf einfallende Strahlung (z. B. Licht) zu erzeugen. In einigen Ausführungsformen umfasst das Sensorelement einen Photodetektor, wie etwa eine Photodiode.
  • Die erste IC-Stufe 202a ist an der zweiten IC-Stufe 202b in einer Vorder-zu-Rückseiten-Verbindungskonfiguration verbunden. In der Vorder-zu-Rückseiten-Verbindungskonfiguration befindet sich das erste Substrat 102a vertikal zwischen der ersten Dielektrikumstruktur 104a und der zweiten Dielektrikumstruktur 104b. In einigen Ausführungsformen ist die erste IC-Stufe 202a mit der zweiten IC-Stufe 202b mittels einer Bondingstruktur 601 verbunden, die zwischen einer Rückseite des ersten Substrats 102a und der zweiten Dielektrikumstruktur 104b angeordnet ist. In einigen Ausführungsformen umfasst die Bondingstruktur 601 eine erste dielektrische Bondingschicht 604a, die entlang einer Rückseite des ersten Substrats 102a angeordnet ist, und eine zweite dielektrische Bondingschicht 604b, die entlang der zweiten Dielektrikumstruktur 104b angeordnet ist. Mehrere leitfähige Routingschichten 602a bis 602b (z. B. RDL-Schichten) und eine oder mehrere leitfähige Dummybondingstrukturen 606 sind innerhalb der ersten dielektrischen Bondingschicht 604a angeordnet. Die erste dielektrische Bondingschicht 604a ist mit der zweiten dielektrischen Bondingschicht 604b verbunden, die mehreren leitfähigen Routingschichten 602a bis 602b sind mit einer oberen Zwischenverbindungsschicht 108t gekoppelt, und die mehreren leitfähigen Dummybondingstrukturen 606 sind mit Dummyzwischenverbindungen 108d entlang einer hybriden Bondingschnittstelle verbunden.
  • Eine erste TSV 112a erstreckt sich durch das erste Substrat 102a, um die erste Mehrzahl Zwischenverbindungsschichten 106a mit der zweiten Mehrzahl Zwischenverbindungsschichten 106b zu koppeln. Die erste TSV 112a kontaktiert eine erste übergroße Durchkontaktierung 111vo1, die innerhalb der ersten Dielektrikumstruktur 104a an dem ersten Substrat 102a angeordnet ist. In einigen Ausführungsformen kann sich die erste TSV 112a durch die erste übergroße Durchkontaktierung 111vo1 erstrecken, um ferner einen ersten Zwischenverbindungsdraht 109w1 innerhalb der ersten Dielektrikumstruktur 104a zu kontaktieren.
  • Eine zweite TSV 112b erstreckt sich durch das zweite Substrat 102b, um die zweite Mehrzahl Zwischenverbindungsschichten 106b mit einer Bondpadstruktur 114 zu koppeln, die entlang einer Rückseite des zweiten Substrats 102b angeordnet ist. Die zweite TSV 112b kontaktiert einen zweiten Zwischenverbindungsdraht 109w2, der innerhalb der zweiten Dielektrikumstruktur 104b an dem zweiten Substrat 102b angeordnet ist. In einigen Ausführungsformen kann sich die zweite TSV 112b durch den zweiten Zwischenverbindungsdraht 109w2 erstrecken, um ferner eine zweite übergroße Durchkontaktierung 111vo2 innerhalb der zweiten Dielektrikumstruktur 104b zu kontaktieren.
  • 7 illustriert eine Querschnittsansicht einiger weiterer Ausführungsformen einer integrierten Chipstruktur 700, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Die integrierte Chipstruktur 700 umfasst eine erste IC-Stufe 202a, die mit einer zweiten IC-Stufe 202b in einer Vorder-zu-Rückseiten-Verbindungskonfiguration verbunden ist. Eine erste TSV 112a erstreckt sich durch ein erstes Substrat 102a, um eine erste Mehrzahl Zwischenverbindungsschichten 106a innerhalb einer ersten Dielektrikumstruktur 104a mit einer zweiten Mehrzahl Zwischenverbindungsschichten 106b innerhalb einer zweiten Dielektrikumstruktur 104b zu koppeln. Die erste TSV 112a kontaktiert einen ersten Zwischenverbindungsdraht 109w1, der physisch eine erste übergroße Durchkontaktierung 111vo1 innerhalb der ersten Dielektrikumstruktur 104a kontaktiert.
  • Eine zweite TSV 112b erstreckt sich durch das zweite Substrat 102b, um die zweite Mehrzahl Zwischenverbindungsschichten 106b mit einer Bondpadstruktur 114 zu koppeln, die entlang einer Rückseite des zweiten Substrats 102b angeordnet ist. Die zweite TSV 112b kontaktiert einen zweiten Zwischenverbindungsdraht 109w2, der physisch eine zweite übergroße Durchkontaktierung 111vo2 kontaktiert, die innerhalb der zweiten Dielektrikumstruktur 104b angeordnet ist.
  • 8 illustriert eine Querschnittsansicht einiger weiterer Ausführungsformen einer integrierten Chipstruktur 800, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Die integrierte Chipstruktur 800 umfasst eine Dielektrikumstruktur 104, die entlang einer ersten Seite 103a eines Substrats 102 und eine Zwischenverbindungsdrahtschicht 108 und eine Durchkontaktierungsschicht 110 umgebend angeordnet ist. Die Zwischenverbindungsdrahtschicht 108 umfasst einen ersten Zwischenverbindungsdraht 109w1 und einen zweiten Zwischenverbindungsdraht 109w2. Die Durchkontaktierungsschicht 110 umfasst eine Standarddurchkontaktierung 111vs, die den ersten Zwischenverbindungsdraht 109w1 kontaktiert, und eine übergroße Durchkontaktierung 111vo, die den zweiten Zwischenverbindungsdraht 109w2 kontaktiert.
  • Eine TSV 112, die sich durch ein Substrat 102 zwischen der übergroßen Durchkontaktierung 111vo und einer Bondpadstruktur 114 entlang einer zweiten Seite 103b des Substrats 102 erstreckt, die der ersten Seite 103a des Substrats 102 gegenüberliegt. In einigen Ausführungsformen weist die TSV 112 ein erstes Ende 112e1 auf, das sich neben der ersten Seite 103a des Substrats 102 befindet, und ein zweites Ende 112e2, das sich neben der zweiten Seite 103b des Substrats 102 befindet. Das erste Ende 112e1 der TSV 112 weist eine erste Breite auf und das zweite Ende 112e2 der TSV 112 weist eine zweite Breite auf, die größer als die erste Breite ist. In einigen Ausführungsformen weist das erste Ende 112e1 der TSV 112 eine abgerundete Fläche auf, die die übergroße Durchkontaktierung 111vo und/oder den zweiten Zwischenverbindungsdraht 109w2 kontaktiert. In einigen Ausführungsformen kann sich die TSV 112 durch die übergroße Durchkontaktierung 111vo bis innerhalb des zweiten Zwischenverbindungsdrahts 109w2 erstrecken.
  • In einigen Ausführungsformen ist die TSV 112 durch eine Auskleidung 802 lateral von dem Substrat 102 getrennt. In einigen Ausführungsformen kann die Auskleidung 802 ein Dielektrikum wie ein Oxid (z. B. Siliziumdioxid), ein Nitrid (z. B. Siliziumnitrid) oder dergleichen umfassen.
  • 9 illustriert eine Querschnittsansicht einiger weiterer Ausführungsformen einer integrierten Chipstruktur 900, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Die integrierte Chipstruktur 900 umfasst eine Dielektrikumstruktur 104, die entlang einer ersten Seite eines Substrats 102 angeordnet ist. Die Dielektrikumstruktur 104 weist mehrere ILD Schichten 414a bis 414c auf, die durch Ätzstoppschichten 416a bis 416b getrennt sind. In einigen Ausführungsformen können eine Standarddurchkontaktierung 111vs, eine übergroße Durchkontaktierung 111vo, ein erster Zwischenverbindungsdraht 109w1 und ein zweiter Zwischenverbindungsdraht 109w2 von einer dritten ILD-Schicht 414c umgeben sein. In einigen Ausführungsformen kann sich die übergroße Durchkontaktierung 111vo von innerhalb der dritten ILD-Schicht 414c durch eine zweite Ätzstoppschicht 416b und bis innerhalb einer zweiten ILD-Schicht 414b erstrecken. In solchen Ausführungsformen kann sich die übergroße Durchkontaktierung 111vo um eine Distanz von nicht Null 902 über eine Unterseite einer Standarddurchkontaktierung 111vs hinaus erstrecken, sodass die übergroße Durchkontaktierung 111vo eine Fläche aufweist, die entlang einer horizontalen Linie angeordnet ist, die eine darunterliegenden Zwischenverbindung 904 (z. B. eine MEOL-Zwischenverbindung) schneidet. In einigen solchen Ausführungsformen kontaktiert eine Fläche der übergroßen Durchkontaktierung 111vo, die dem Substrat 102 gegenübersteht, eine Zwischenverbindung nicht.
  • Eine TSV 112 erstreckt sich durch das Substrat 102. In einigen Ausführungsformen kann die TSV 112 eine Diffusionsbarriereschicht 908 umfassen, die einen Metallkern 906 der TSV 112 von einer Auskleidung 802 trennt. In einigen Ausführungsformen kann der Metallkern 906 Kupfer, Aluminium oder dergleichen umfassen. In einigen Ausführungsformen kann die Diffusionsbarriereschicht 908 Tantalnitrid, Titannitrid oder dergleichen umfassen.
  • In einigen Ausführungsformen kann sich die Auskleidung 802 von dem Substrat 102 nach außen und durch eine oder mehrere der mehreren ILD Schichten 414a bis 414b und/oder Ätzstoppschichten 416a bis 416b der Dielektrikumstruktur 104 erstrecken. Beispielsweise kann sich in einigen Ausführungsformen die Auskleidung 802 durch eine erste ILD-Schicht 414a und eine erste Ätzstoppschicht 416a zu einem Ende erstrecken, das innerhalb einer zweiten ILD-Schicht 414b liegt. In einigen Ausführungsformen ist die Auskleidung 802 von der übergroßen Durchkontaktierung 111vo mittels Dielektrikumstruktur 104 getrennt.
  • 10 illustriert eine Querschnittsansicht einiger weiterer Ausführungsformen einer integrierten Chipstruktur 1000, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Die integrierte Chipstruktur 1000 umfasst eine übergroße Durchkontaktierung 111vo, die lateral durch eine Dielektrikumstruktur 104 auf einem Substrat 102 von einer Standarddurchkontaktierung 111vs getrennt ist. Die Standarddurchkontaktierung 111vs befindet sich vertikal zwischen einem ersten Zwischenverbindungsdraht 109w1 und einem ersten darüberliegenden Zwischenverbindungsdraht 1002w1. Die übergroße Durchkontaktierung 111vo befindet sich vertikal zwischen einem zweiten Zwischenverbindungsdraht 109w2 und einem zweiten darüberliegenden Zwischenverbindungsdraht 1002w2. In einigen Ausführungsformen sind der erste Zwischenverbindungsdraht 109w1 und der zweite Zwischenverbindungsdraht 109w2 durch eine oder mehrere weitere Zwischenverbindungsschichten (z. B. eine oder mehrere MEOL-Zwischenverbindungsschichten) von dem Substrat 102 getrennt. Die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo weisen in wesentlichen ähnliche Höhen auf. Eine TSV 112 erstreckt sich vertikal durch den zweiten Zwischenverbindungsdraht 109w2 und in die übergroße Durchkontaktierung 111vo und/oder den zweiten darüberliegenden Zwischenverbindungsdraht 1002w2.
  • 11 bis 21 illustrieren Querschnittsansichten 1100 bis 2100 einiger Ausführungsformen eines Verfahrens zum Bilden einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als Stoppschicht für eine TSV zu dienen. Wenn auch 11 bis 21 mit Verweis auf ein Verfahren beschrieben sind, ist zu verstehen, dass die Strukturen, die in 11 bis 21 offenbart sind, nicht auf ein solches Verfahren beschränkt sind, sondern getrennt von dem Verfahren als Strukturen eigenständig stehen können.
  • Wie in der Querschnittsansicht 1100 aus 11 gezeigt ist, wird eine erste integrierte Chip-Stufe (IC-Stufe) 202a gebildet. In einigen Ausführungsformen kann die erste IC-Stufe 202a durch Bildung einer ersten Mehrzahl Zwischenverbindungsschichten 106a innerhalb einer ersten Dielektrikumstruktur 104a gebildet werden, die über einem ersten Substrat 102a gebildet wird. In einigen Ausführungsformen kann die erste Dielektrikumstruktur 104a mehrere ILD-Schichten umfassen, die aufeinandergestapelt sind. In einigen Ausführungsformen kann die erste Mehrzahl Zwischenverbindungsschichten 106a einen leitfähigen Kontakt, einen Zwischenverbindungsdraht und eine Zwischenverbindungsdurchkontaktierung umfassen. In einigen Ausführungsformen kann die erste Mehrzahl Zwischenverbindungsschichten 106a durch Damaszenprozesse gebildet sein. In solchen Ausführungsformen kann die erste Mehrzahl Zwischenverbindungsschichten 106a durch Bilden einer der mehreren ILD Schichten, selektives Ätzen der ILD-Schicht zum Definieren eines Durchkontaktierungslochs und/oder eines Trenchs innerhalb der ILD-Schicht, Bilden eines leitfähigen Materials (z. B. Kupfer, Aluminium usw.) innerhalb des Durchkontaktierungslochs und/oder eines Trenchs, um die Öffnung zu füllen, und Durchführen eines Planarisierungsprozesses (z. B. eines chemisch-mechanischen Planarisierungsprozesses) gebildet werden. In einigen Ausführungsformen (nicht dargestellt) können eine oder mehrere Transistorvorrichtungen des ersten Substrats 102a vor dem Bilden der ersten Dielektrikumstruktur 104a gebildet werden.
  • Wie in Querschnittsansicht 1200 aus 12, gezeigt ist, wird eine erste Zwischenverbindungsdrahtschicht, die einen ersten Zwischenverbindungsdraht 109w1 und einen zweiten Zwischenverbindungsdraht 109w2 umfasst, innerhalb einer ersten ILD-Schicht 414a auf einem zweiten Substrat 102b gebildet. In einigen Ausführungsformen ist die erste ILD-Schicht 414a von dem zweiten Substrat 102b durch eine oder mehrere ILD Schichten (nicht dargestellt) getrennt. In einigen Ausführungsformen kann die erste Zwischenverbindungsdrahtschicht 108a mittels eines Damaszenprozesses gebildet sein. In solchen Ausführungsformen wird die erste ILD-Schicht 414a über dem zweiten Substrat 102b gebildet. Die erste ILD-Schicht 414a ist selektiv geätzt, um Zwischenverbindungstrenches zu bilden, die nachfolgend mit einem leitfähigen Material (z. B. Wolfram, Kupfer, und/oder Aluminium) gefüllt sind. Ein Planarisierungsprozess (e.g. CMP-Prozess) wird nachfolgend ausgeführt, um überschüssiges leitfähiges Material von über der ersten ILD-Schicht 414a zu entfernen, um den ersten Zwischenverbindungsdraht 109w1 und den zweiten Zwischenverbindungsdraht 109w2 zu definieren. In einigen Ausführungsformen (nicht dargestellt), können eine oder mehrere Transistorvorrichtungen innerhalb des zweiten Substrats 102b gebildet werden, bevor die erste ILD-Schicht 414a gebildet wird.
  • Wie in der Querschnittsansicht 1300 und 1306 aus 13A und 13B zu sehen ist, wird eine Durchkontaktierungsschicht gebildet, die eine Standarddurchkontaktierung 111vs und eine übergroße Durchkontaktierung 111vo umfasst. Die Standarddurchkontaktierung 111vs ist über dem ersten Zwischenverbindungsdraht 109w1 gebildet und die übergroße Durchkontaktierung 111vo ist über dem zweiten Zwischenverbindungsdraht 109w2 gebildet. In einigen Ausführungsformen können die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo mittels eines Damaszenprozesses gebildet sein. In einigen solchen Ausführungsformen wird eine zweite ILD-Schicht 414b auf der ersten ILD-Schicht 414a gebildet, wie in Querschnittsansicht 1300 aus 13A dargestellt. Die zweite ILD-Schicht 414b ist nachfolgend strukturiert, um ein Standarddurchkontaktierungsloch 1302 und ein übergroßes Durchkontaktierungsloch 1304 zu definieren. Das übergroße Durchkontaktierungsloch 1304 weist eine größere Breite auf als das Standarddurchkontaktierungsloch 1302. In einigen Ausführungsformen können das Standarddurchkontaktierungsloch 1302 und das übergroße Durchkontaktierungsloch 1304 unter Verwendung eines einzigen Photolithographieprozesses (z. B. unter Verwendung einer einzigen Fotomaske) gebildet sein. Das Standarddurchkontaktierungsloch 1302 und das übergroße Durchkontaktierungsloch 1304 werden dann mit einem leitfähigen Material (z. B. Wolfram, Kupfer, Aluminium und/oder dergleichen) aufgefüllt.
  • In einigen Ausführungsformen wird nachfolgend ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess) ausgeführt, um überschüssiges leitfähiges Material von über der zweiten ILD-Schicht 414b zu entfernen und die Standarddurchkontaktierung 111vs und die übergroße Durchkontaktierung 111vo zu definieren, wie in Querschnittsansicht 1306 aus 13B gezeigt ist. In einigen Ausführungsformen kann der CMP-Prozess an der übergroßen Durchkontaktierung 111vo zu etwas stärkerem Dishing führen als an der Standarddurchkontaktierung 111vs. Es wurde jedoch beachtet, dass die das Dishing der übergroßen Durchkontaktierung 111vo gering ist, um Kurzschlüsse oder wesentliche Leckströme zwischen Zwischenverbindungsdrähten, die direkt über der übergroßen Durchkontaktierung 111vo liegen, zu verhindern.
  • Wie in der Querschnittsansicht 1400 aus 14 zu sehen ist, sind eine oder mehrere weitere Zwischenverbindungsschichten 1402 auf der Standarddurchkontaktierung 111vs und der übergroßen Durchkontaktierung 111vo gebildet, um eine zweite Mehrzahl Zwischenverbindungsschichten 106b innerhalb einer zweiten IC-Stufe 202b zu definieren. In einigen Ausführungsformen können die eine oder die mehreren weiteren Zwischenverbindungsschichten 1402 größere Größen (z. B. Breiten und/oder Höhen) aufweisen als die erste Zwischenverbindungsdrahtschicht und die Durchkontaktierungsschicht. In einigen Ausführungsformen können die eine oder die mehreren weiteren Zwischenverbindungsschichten 1402 mittels eines Damaszenprozesses gebildet sein.
  • Wie in Querschnittsansicht 1500 aus 15 gezeigt ist, ist die erste IC-Stufe 202a mit der zweiten IC-Stufe 202b mittels einer Bondingstruktur 204 verbunden. In einigen Ausführungsformen kann die erste IC-Stufe 202a mit der zweiten IC-Stufe 202b mittels eines Hybridbondingprozesses verbunden sein. In solchen Ausführungsformen kann eine erste Bondingschicht 204a auf der ersten IC-Stufe 202a gebildet sein und eine zweite Bondingschicht 204b kann auf der zweiten IC-Stufe 202b gebildet sein. Die erste Bondingschicht 204a und die zweite Bondingschicht 204b umfassen jeweils Metallbondingregionen 206 und dielektrische Bondingregionen 208. Die erste Bondingschicht 204a wird mit der zweiten Bondingschicht 204b in Kontakt gebracht, sodass die Metallbondingregionen 206 und die dielektrischen Bondingregionen 208 der ersten Bondingschicht 204a und der zweiten Bondingschicht 204b aneinander ausgerichtet sind. Temperaturen der ersten Bondingschicht 204a und der zweiten Bondingschicht 204b werden dann erhöht, um die Bondingstruktur 204 zu bilden. In alternativen Ausführungsformen kann ein Direktverbindungsprozess oder dergleichen verwendet werden, um die erste IC-Stufe 202a mit der zweiten IC-Stufe 202b zu verbinden.
  • Wie in der Querschnittsansicht 1600 aus 16 gezeigt ist, wird das zweite Substrat 102b ausgedünnt, um eine Dicke des zweiten Substrats 102b von einer ersten Dicke t1 auf eine zweite Dicke t2 zu verringern. In verschiedenen Ausführungsformen kann das zweite Substrat 102b durch Ätzen und/oder mechanisches Schleifen einer Rückseite des zweiten Substrats 102b entlang Linie 1602 ausgedünnt werden. In einigen Ausführungsformen kann das zweite Substrat 102b durch einen ersten Schleifprozess, einen nachfolgenden zweiten Schleifprozess und einen chemisch-mechanischen Politurprozess (CMP-Prozess) ausgedünnt werden.
  • Wie in Querschnittsansicht 1700 und 1708 aus 17A bis 17B gezeigt ist, wird eine Rückseite des zweiten Substrats 102b selektiv geätzt, um eine Substratdurchkontaktierungsöffnung (TSV-Öffnung) 1714 zu definieren, die sich durch das zweite Substrat 102b auf den zweiten Zwischenverbindungsdraht 109w2 erstreckt. Die TSV-Öffnung 1714 ist durch Seitenwände des zweiten Substrats 102b definiert. Die TSV-Öffnung 1714 kann auch durch Seitenwände der zweiten Dielektrikumstruktur 104b definiert sein.
  • In einigen Ausführungsformen kann die TSV-Öffnung 1714 unter Verwendung von zwei separaten Ätzprozessen gebildet sein. Beispielsweise legt, wie in Querschnittsansicht 1700 aus 17A gezeigt ist, ein erster Ätzprozess eine Rückseite des zweiten Substrats 102b für ein zweites Ätzmittel 1704 einer zweiten Maskierungsschicht 1706 entsprechend offen, um eine Zwischen-TSV-Öffnung 1702 zu definieren. Die Zwischen-TSV-Öffnung 1702 erstreckt sich durch das zweite Substrat 102b zu einer Fläche der zweiten Dielektrikumstruktur 104b, die von dem zweiten Zwischenverbindungsdraht 109w2 getrennt ist. Eine Auskleidung 802 ist entlang von Innenflächen der Zwischen-TSV-Öffnung 1702 gebildet. In verschiedenen Ausführungsformen kann die Auskleidung mittels eines Abscheidungsprozesses (z. B. CVD, PE-CVD, ALD oder dergleichen) gebildet sein. Wie in Querschnittsansicht 1708 aus 17B gezeigt ist, legt ein zweiter Ätzprozess die Auskleidung 802 und die zweite Dielektrikumstruktur 104b für ein drittes Ätzmittel 1710 einer dritten Maskierungsschicht 1712 entsprechend offen, um die TSV-Öffnung 1714 zu definieren, die den zweiten Zwischenverbindungsdraht 109w2 offenlegt. In einigen Ausführungsformen kann das zweite Ätzmittel 1704 und/oder das dritte Ätzmittel 1710 ein Trockenätzmittel umfassen, das eine Ätzchemie aufweist, die Fluor, Chlor oder dergleichen umfasst. In einigen Ausführungsformen kann die zweite Maskierungsschicht 1706 und die dritte Maskierungsschicht 1712 ein photosensitives Material (z. B. einen Photoresist), eine Hartmaske oder dergleichen umfassen.
  • Wie in Querschnittsansicht 1800 aus 18 gezeigt ist, wird eine TSV 112 innerhalb der TSV-Öffnung 1714 gebildet. In einigen Ausführungsformen kann die TSV 112 durch Bildung eines oder mehrerer leitfähiger Materialien innerhalb der TSV-Öffnung 1714 gebildet werden. In einigen Ausführungsformen kann die Auskleidung 802 das eine oder die mehreren leitfähigen Materialien von dem zweiten Substrat 102b trennen. In verschiedenen Ausführungsformen können das eine oder die mehreren leitfähigen Materialien mittels eines Abscheidungsprozesses (z. B. CVD, PE-CVD, ALD oder dergleichen), eines Plattierungsprozesses (z. B. Elektroplattierung, elektrolose Plattierung usw.) oder dergleichen gebildet werden. In verschiedenen Ausführungsformen können das eine oder die mehreren leitfähigen Materialien Wolfram, Kupfer, Aluminium oder dergleichen umfassen. In einigen Ausführungsformen kann ein Planarisierungsprozess (z. B. ein CMP-Prozess) nach dem Bilden des einen oder der mehreren leitfähigen Materialien innerhalb der TSV-Öffnung 1714 ausgeführt werden, um Überschuss der einen oder mehreren leitfähigen Materialien von entlang der Rückseite des zweiten Substrats 102b zu entfernen.
  • Wie in Querschnittsansicht 1900 aus 19 gezeigt ist, wird eine Bondpadstruktur 114 auf der TSV 112 gebildet. In einigen Ausführungsformen kann die Bondpadstruktur 114 eine oder mehrere Umverteilungsschichten (RDL) umfassen, die auf der TSV 112 gebildet sind. In einigen Ausführungsformen können eine oder mehrere untere Passivierungsschichten 214 bis 216 auf der Rückseite des zweiten Substrats 102b gebildet werden, bevor die Bondpadstruktur 114 gebildet wird. In einigen Ausführungsformen können die eine oder die mehreren unteren Passivierungsschichten 214 bis 216 mittels Abscheidungsprozessen (z. B. CVD, PE-CVD, ALD oder dergleichen) gebildet werden. In solchen Ausführungsformen können die eine oder die mehreren unteren Passivierungsschichten 214 bis 216 strukturiert sein, um eine erste Öffnung 1902 zu definieren, die die TSV 112 offenlegt. Ein leitfähiges Material wird nachfolgend innerhalb der ersten Öffnung 1902 und über der einen oder den mehreren unteren Passivierungsschichten 214 bis 216 gebildet. Das leitfähige Material kann nachfolgend strukturiert sein, die Bondpadstruktur 114 zu definieren. In einigen Ausführungsformen kann das leitfähige Material Aluminium, Wolfram oder dergleichen umfassen. In verschiedenen Ausführungsformen können das eine oder die mehreren leitfähigen Materialien mittels eines Abscheidungsprozesses, eines Plattierungsprozesses oder dergleichen gebildet werden.
  • Wie in Querschnittsansicht 2000 aus 20 gezeigt ist, sind eine oder mehrere obere Passivierungsschichten 218 bis 220 über der Bondpadstruktur 114 gebildet. Die eine oder die mehreren oberen Passivierungsschichten 218 bis 220 können eine erste obere Passivierungsschicht 218 und eine zweite obere Passivierungsschicht 220 umfassen. In einigen Ausführungsformen können die eine oder die mehreren oberen Passivierungsschichten 218 bis 220 mittels eines Abscheidungsprozesses (z. B. CVD, PE-CVD, ALD oder dergleichen) gebildet werden.
  • Die eine oder die mehreren oberen Passivierungsschichten 218 bis 220 sind selektiv strukturiert, um eine zweite Öffnung 2002 zu bilden, die sich durch die eine oder die mehreren oberen Passivierungsschichten 218 bis 220 erstreckt. In einigen Ausführungsformen offenbart die zweite Öffnung 2002 eine obere Fläche der Bondpadstruktur 114. In einigen Ausführungsformen können die eine oder die mehreren oberen Passivierungsschichten 218 bis 220 selektiv durch Offenlegen der einen oder mehreren oberen Passivierungsschichten 218 bis 220 für ein viertes Ätzmittel 2004 einer vierten Maskierungsschicht 2006 entsprechend strukturiert werden. In einigen Ausführungsformen kann das vierte Ätzmittel 2004 ein Trockenätzmittel umfassen, das eine Ätzchemie aufweist, die Fluor, Chlor oder dergleichen umfasst. In einigen Ausführungsformen kann die vierte Maskierungsschicht 2006 ein photosensitives Material (z. B. einen Photoresist), eine Hartmaske oder dergleichen umfassen.
  • Wie in Querschnittsansicht 2100 aus 21 gezeigt ist, wird eine leitfähige Bondingstruktur 118 innerhalb der zweiten Öffnung 2002 gebildet, die durch die eine oder die mehreren oberen Passivierungsschichten 218 bis 220 definiert wird. In einigen Ausführungsformen kann die leitfähige Bondingstruktur 118 eine UBM 118a, die auf der Bondpadstruktur 114 gebildet ist, und einen leitfähigen Bump 118b (z. B. einen Lötbump), der auf der UBM 118a gebildet ist, umfassen.
  • 22 illustriert ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 2200 zum Bilden einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • Während die Verfahren (z. B. Verfahren 2200 und 3400), die hierin offenbart sind, als eine Reihe von Handlungen oder Ereignissen beschrieben sind, ist zu verstehen, dass die illustrierte Anordnung solcher Handlungen oder Ereignisse nicht einschränkend ausgelegt werden soll. Beispielsweise können einige Handlungen in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Abhandlungen oder Ereignissen auftreten, die sich von denen unterscheiden, die hierin illustriert und/oder beschrieben sind. Weiterhin sind möglicherweise nicht alle illustrierten Handlungen erforderlich, um einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung hierin umzusetzen. Ferner können eine oder mehrere der hierin dargestellten Handlungen in einer oder mehreren getrennten Handlungen und/oder Phasen ausgeführt werden.
  • In 2202 wird eine erste integrierte Chip-Stufe (IC-Stufe) gebildet, eine erste Mehrzahl Zwischenverbindungsschichten innerhalb einer ersten Dielektrikumstruktur auf einem ersten Substrat aufzuweisen. 11 illustriert eine Querschnittsansicht 1100 einiger Ausführungsformen, die Akt 2202 entsprechen.
  • In 2204 wird eine erste Zwischenverbindungsdrahtschicht, die einen ersten Zwischenverbindungsdraht und einen zweiten Zwischenverbindungsdraht umfasst, innerhalb einer ersten ILD-Schicht auf einem zweiten Substrat gebildet. 12 illustriert eine Querschnittsansicht 1200 einiger Ausführungsformen, die Akt 2204 entsprechen.
  • In 2206 wird eine Standarddurchkontaktierung innerhalb einer zweiten ILD-Schicht und direkt über dem ersten Zwischenverbindungsdraht gebildet. 13A und 13B illustrieren Querschnittsansichten 1300 und 1306 einiger Ausführungsformen, die Akt 2206 entsprechen.
  • In 2208 ist eine übergroße Durchkontaktierung innerhalb der zweiten ILD-Schicht und direkt über dem zweiten Zwischenverbindungsdraht gebildet. 13A und 13B illustrieren Querschnittsansichten 1300 und 1306 einiger Ausführungsformen, die Akt 2208 entsprechen.
  • In 2210, sind eine oder mehrere weitere Zwischenverbindungsschichten innerhalb von weiteren ILD-Schichten über der Standarddurchkontaktierung und der übergroßen Durchkontaktierung gebildet, um eine zweite IC-Stufe zu definieren. 14 illustriert eine Querschnittsansicht 1400 einiger Ausführungsformen, die Akt 2210 entsprechen.
  • In 2212 ist die erste IC-Stufe mit der zweiten IC-Stufe mittels einer Bondingstruktur verbunden. 15 illustriert eine Querschnittsansicht 1500 einiger Ausführungsformen, die Akt 2212 entsprechen.
  • In 2214 ist eine Dicke des zweiten Substrats verringert. 16 illustriert eine Querschnittsansicht 1600 einiger Ausführungsformen, die Akt 2214 entsprechen.
  • In 2216 ist eine Rückseite des zweiten Substrats selektiv geätzt, um eine TSV-Öffnung zu definieren, die sich an den zweiten Zwischenverbindungsdraht erstreckt. 17 illustriert eine Querschnittsansicht 1700 einiger Ausführungsformen, die Akt 2216 entsprechen.
  • In 2218 ist eine TSV innerhalb der TSV-Öffnung gebildet. 18 illustriert eine Querschnittsansicht 1800 einiger Ausführungsformen, die Akt 2218 entsprechen.
  • In 2220 ist eine Bondpadstruktur an der TSV gebildet. 19 illustriert eine Querschnittsansicht 1900 einiger Ausführungsformen, die Akt 2220 entsprechen.
  • In 2222 sind eine oder mehrere obere Passivierungsschichten auf der Bondpadstruktur gebildet. 20 illustriert eine Querschnittsansicht 2000 einiger Ausführungsformen, die Akt 2222 entsprechen.
  • In 2224 ist eine leitfähige Bondingstruktur auf der Bondpadstruktur und innerhalb einer Öffnung gebildet, die sich durch die eine oder die mehreren oberen Passivierungsschichten erstreckt. 21 illustriert eine Querschnittsansicht 2100 einiger Ausführungsformen, die Akt 2224 entsprechen.
  • 23 bis 33 illustrieren Querschnittsansichten 2300 bis 3300 einiger alternativer Ausführungsformen eines Verfahrens zum Bilden einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als Stoppschicht für eine TSV zu dienen. Wenn auch 23 bis 33 mit Verweis auf ein Verfahren beschrieben sind, ist zu verstehen, dass die Strukturen, die in 23 bis 33 offenbart sind, nicht auf ein solches Verfahren beschränkt sind, sondern getrennt von dem Verfahren als Strukturen eigenständig stehen können.
  • Wie in der Querschnittsansicht 2300 aus 23 gezeigt ist, wird eine erste integrierte Chip-Stufe (IC-Stufe) 202a gebildet. Die erste IC-Stufe 202a umfasst eine erste Mehrzahl Zwischenverbindungsschichten 106a einer ersten Dielektrikumstruktur 104a auf einem ersten Substrat 102a angeordnet sind. In einigen Ausführungsformen kann die erste IC-Stufe 202a wie bezüglich der Querschnittsansicht 1100 aus 11 beschrieben gebildet sein.
  • Wie in den Querschnittsansichten 2400 und 2402 aus 24A bis 24B gezeigt ist, wird innerhalb einer ersten ILD-Schicht 414a eine Durchkontaktierungsschicht gebildet, die eine Standarddurchkontaktierung 111vo und eine übergroße Durchkontaktierung 111vo umfasst. In einigen Ausführungsformen können die Standarddurchkontaktierung 111vo und die übergroße Durchkontaktierung 111vo mittels eines Damaszenprozesses gebildet sein. Beispielsweise kann eine erste ILD-Schicht 414a auf dem zweiten Substrat 102b gebildet sein, wie in Querschnittsansicht 2400 aus 24A gezeigt ist. Die erste ILD-Schicht 414a ist nachfolgend strukturiert, um ein Standarddurchkontaktierungsloch 1302 und ein übergroßes Durchkontaktierungsloch 1304 zu definieren. Das übergroße Durchkontaktierungsloch 1304 weist eine größere Breite auf als das Standarddurchkontaktierungsloch 1302. Wie in Querschnittsansicht 2400 aus 24B gezeigt ist, ist eine Standarddurchkontaktierung 111vs innerhalb des Standarddurchkontaktierungslochs 1302 gebildet und eine übergroße Durchkontaktierung 111vo ist innerhalb des übergroßen Durchkontaktierungslochs 1304 gebildet.
  • Wie in Querschnittsansicht 2500 aus 25, gezeigt ist, wird eine erste Zwischenverbindungsdrahtschicht, die einen ersten Zwischenverbindungsdraht 109w1 und einen zweiten Zwischenverbindungsdraht 109w2 umfasst, über der ersten ILD-Schicht 414a gebildet. Die erste Zwischenverbindungsdraht 109w1 ist auf der Standarddurchkontaktierung 111vs gebildet und der zweite Zwischenverbindungsdraht 109w2 ist über der übergroßen Durchkontaktierung 111vo gebildet. In einigen Ausführungsformen können der erste Zwischenverbindungsdraht 109w1 und der zweite Zwischenverbindungsdraht 109w2 innerhalb einer zweiten ILD-Schicht 414b an der ersten ILD-Schicht 414a gebildet sein. In anderen Ausführungsformen (nicht dargestellt), können der erste Zwischenverbindungsdraht 109w1 und der zweite Zwischenverbindungsdraht 109w2 innerhalb der ersten ILD-Schicht 414a gebildet sein.
  • Wie in der Querschnittsansicht 2600 aus 26 gezeigt ist, werden eine oder mehrere weitere Zwischenverbindungsschichten 1402 auf dem ersten Zwischenverbindungsdraht 109w1 und dem zweiten Zwischenverbindungsdraht 109w2 gebildet, um eine zweite IC-Stufe 202b zu definieren. In einigen Ausführungsformen können die eine oder die mehreren weiteren Zwischenverbindungsschichten 1402 wie oben bezüglich Querschnittsansicht 1400 aus 14 beschrieben gebildet sein.
  • Wie in Querschnittsansicht 2700 aus 27 gezeigt ist, ist die erste IC-Stufe 202a mit der zweiten IC-Stufe 202b mittels einer Bondingstruktur 204 verbunden. In verschiedenen Ausführungsformen kann die erste IC-Stufe 202a mit der zweiten IC-Stufe 202b wie oben bezüglich der Querschnittsansicht 1500 aus 15 beschrieben verbunden werden.
  • Wie in Querschnittsansicht 2800 aus 28 gezeigt ist, ist eine Dicke des zweiten Substrats 102b verringert. In verschiedenen Ausführungsformen kann die Dicke des zweiten Substrats 102b verringert sein, wie oben bezüglich der Querschnittsansicht 1600 aus 16 beschrieben.
  • Wie in Querschnittsansicht 2900 aus 29 gezeigt ist, wird eine Rückseite des zweiten Substrats 102b selektiv geätzt, um eine TSV-Öffnung 2902 zu definieren, die sich durch das zweite Substrat 102b auf die übergroße Durchkontaktierung 111vo erstreckt. In einigen Ausführungsformen kann die TSV-Öffnung 2902 wie oben bezüglich der Querschnittsansicht 1700 und 1708 aus 17A bis 17B beschrieben gebildet sein.
  • Wie in Querschnittsansicht 3000 aus 30 gezeigt ist, wird eine TSV 112 innerhalb der TSV-Öffnung 2902 gebildet. In einigen Ausführungsformen kann die TSV 112 wie bezüglich der Querschnittsansicht 1800 aus 18 beschrieben gebildet sein.
  • Wie in Querschnittsansicht 3100 aus 31 gezeigt ist, wird eine Bondpadstruktur 114 auf der TSV 112 gebildet. In einigen Ausführungsformen kann die Bondpadstruktur 114 kann wie oben bezüglich Querschnittsansicht 1900 aus 19 beschrieben gebildet sein.
  • Wie in Querschnittsansicht 3200 aus 32 gezeigt ist, sind eine oder mehrere obere Passivierungsschichten 218 bis 220 über der Bondpadstruktur 114 gebildet. In einigen Ausführungsformen können die eine oder die mehreren oberen Passivierungsschichten 218 bis 220 wie oben bezüglich der Querschnittsansicht 2000 aus 20 gebildet sein.
  • Wie in Querschnittsansicht 3300 aus 33 gezeigt ist, wird eine leitfähige Bondingstruktur 118 innerhalb einer zweiten Öffnung 2002 gebildet, die durch die eine oder die mehreren oberen Passivierungsschichten 218 bis 220 definiert wird. In einigen Ausführungsformen kann die leitfähige Bondingstruktur 118 eine UBM 118a, die auf der Bondpadstruktur 114 gebildet ist, und einen leitfähigen Bump 118b (z. B. einen Lötbump), der auf der UBM 118a gebildet ist, umfassen.
  • 34 illustriert ein Ablaufdiagramm einiger alternativer Ausführungsformen eines Verfahrens 3400 zum Bilden einer integrierten Chipstruktur, die eine übergroße Durchkontaktierung aufweist, die konfiguriert ist, als eine Stoppschicht für eine TSV zu dienen.
  • In 3402 wird eine erste integrierte Chip-Stufe (IC-Stufe) gebildet, eine erste Mehrzahl Zwischenverbindungsschichten innerhalb einer ersten Dielektrikumstruktur auf einem ersten Substrat aufzuweisen. 23 illustriert eine Querschnittsansicht 2300 einiger Ausführungsformen, die Akt 3402 entsprechen.
  • In 3404, ist eine Standarddurchkontaktierung innerhalb einer ersten ILD-Schicht gebildet, die an dem zweiten Substrat gebildet ist. 24A bis 24B illustrieren Querschnittsansichten 2400 bis 2402 einiger Ausführungsformen, die Akt 3404 entsprechen.
  • In 3406, ist eine übergroße Durchkontaktierung innerhalb der ersten ILD-Schicht gebildet. 24A bis 24B illustrieren Querschnittsansichten 2400 bis 2402 einiger Ausführungsformen, die Akt 3406 entsprechen.
  • In 3408 wird eine erste Zwischenverbindungsdrahtschicht gebildet. Der erste Zwischenverbindungsdrahtschicht umfasst einen ersten Zwischenverbindungsdraht, der auf der Standarddurchkontaktierung gebildet ist, und einen zweiten Zwischenverbindungsdraht, der auf der übergroßen Durchkontaktierung gebildet ist. 25B illustriert eine Querschnittsansicht 2500 einiger Ausführungsformen, die Akt 3408 entsprechen.
  • In 3410 sind eine oder mehrere weitere Zwischenverbindungsschichten innerhalb weiterer ILD Schichten über der ersten Zwischenverbindungsdrahtschicht gebildet, um eine zweite IC-Stufe zu definieren. 26 illustriert eine Querschnittsansicht 2600 einiger Ausführungsformen, die Akt 3410 entsprechen.
  • In 3412 ist die erste IC-Stufe mit der zweiten IC-Stufe mittels der Bondingstruktur verbunden. 27 illustriert eine Querschnittsansicht 2700 einiger Ausführungsformen, die Akt 3412 entsprechen.
  • In 3414 ist eine Dicke des zweiten Substrats verringert. 28 illustriert eine Querschnittsansicht 2800 einiger Ausführungsformen, die Akt 3414 entsprechen.
  • In 3416 ist eine Rückseite des zweiten Substrats selektiv geätzt, um eine TSV-Öffnung zu definieren, die sich an den übergroßen Durchkontaktierung erstreckt. 29 illustriert eine Querschnittsansicht 2900 einiger Ausführungsformen, die Akt 3416 entsprechen.
  • In 3418 ist eine TSV innerhalb der TSV-Öffnung gebildet. 30 illustriert eine Querschnittsansicht 3000 einiger Ausführungsformen, die Akt 3418 entsprechen.
  • In 3420 ist eine Bondpadstruktur an der TSV gebildet. 31 illustriert eine Querschnittsansicht 3100 einiger Ausführungsformen, die Akt 3420 entsprechen.
  • In 3422 sind eine oder mehrere obere Passivierungsschichten auf der Bondpadstruktur gebildet. 32 illustriert eine Querschnittsansicht 3200 einiger Ausführungsformen, die Akt 3422 entsprechen.
  • In 3424 ist eine leitfähige Bondingstruktur auf der Bondpadstruktur und innerhalb einer Öffnung in der einen oder den mehreren oberen Passivierungsschichten gebildet. 33 illustriert eine Querschnittsansicht 3300 einiger Ausführungsformen, die Akt 3424 entsprechen.
  • Dementsprechend bezieht sich diese Offenbarung in einigen Ausführungsformen auf eine integrierte Chipstruktur, die eine übergroße Durchkontaktierung umfasst, die konfiguriert ist, als eine Stoppschicht für eine Substratdurchkontaktierung (TSV) zu dienen.
  • In einigen Ausführungsformen bezieht sich diese Offenbarung auf eine integrierte Chipstruktur. Die integrierte Chipstruktur umfasst eine Standarddurchkontaktierung, die an einer ersten Seite eines Substrats angeordnet ist; eine übergroße Durchkontaktierung, die an der ersten Seite des Substrats angeordnet und lateral von der Standarddurchkontaktierung getrennt ist, wobei die übergroße Durchkontaktierung eine größere Breite aufweist als die Standarddurchkontaktierung; eine Zwischenverbindungsdraht, die vertikal die übergroße Durchkontaktierung kontaktiert; und eine Substratdurchkontaktierung (TSV), die sich von einer zweiten Seite des Substrats und durch das Substrat erstreckt, um physisch die übergroße Durchkontaktierung oder den Zwischenverbindungsdraht zu kontaktieren, wobei die TSV eine Mindestbreite aufweist, die geringer ist als eine Breite der übergroßen Durchkontaktierung. In einigen Ausführungsformen ist die übergroße Durchkontaktierung vertikal zwischen dem Zwischenverbindungsdraht und der ersten Seite des Substrats angeordnet. In einigen Ausführungsformen ist der Zwischenverbindungsdraht vertikal zwischen der übergroßen Durchkontaktierung und der ersten Seite des Substrats angeordnet. In einigen Ausführungsformen erstreckt sich die TSV vertikal durch die Zwischenverbindungsdraht und in die übergroße Durchkontaktierung. In einigen Ausführungsformen erstreckt sich die TSV vertikal durch die übergroße Durchkontaktierung und in den Zwischenverbindungsdraht. In einigen Ausführungsformen umfasst die integrierte Chipstruktur ferner eine Gatestruktur, die an dem Substrat angeordnet ist; eine erste Zwischenschichtdielektriumschicht (ILD-Schicht), die die Gatestruktur lateral umgibt; und eine zweite ILD-Schicht an der ersten ILD-Schicht, wobei sich die TSV durch die erste ILD-Schicht erstreckt, um die übergroße Durchkontaktierung an einer Position zu kontaktieren, die von der zweiten ILD-Schicht durch die übergroße Durchkontaktierung getrennt ist. In einigen Ausführungsformen weisen der Zwischenverbindungsdraht und die übergroße Durchkontaktierung kollektiv eine Dicke auf, die größer oder gleich etwa 100 nm ist. Erfindungsgemäß erstreckt sich die übergroße Durchkontaktierung lateral an gegenüberliegenden Seiten der TSV vorbei. In einigen Ausführungsformen weist die übergroße Durchkontaktierung eine erste Breite auf, die zwischen etwa 2.000 % und etwa 5.000 % größer als eine zweite Breite der Standarddurchkontaktierung ist. In einigen Ausführungsformen weist die TSV eine abgerundete Fläche auf, die physisch den Zwischenverbindungsdraht oder die übergroße Durchkontaktierung kontaktiert.
  • In anderen Ausführungsformen bezieht sich diese Offenbarung auf eine integrierte Chipstruktur. Die integrierte Chipstruktur umfasst eine erste integrierte Chip-Stufe, die eine erste Mehrzahl Zwischenverbindungsschichten aufweist, die innerhalb einer ersten Dielektrikumstruktur auf einem ersten Substrat angeordnet sind; eine zweite integrierte Chip-Stufe, die eine zweite Mehrzahl Zwischenverbindungsschichten aufweist, die innerhalb einer zweiten Dielektrikumstruktur auf einem zweiten Substrat angeordnet sind, wobei die zweite Mehrzahl Zwischenverbindungsschichten eine Standarddurchkontaktierung umfasst, die physisch einen ersten Zwischenverbindungsdraht kontaktiert, und eine übergroße Durchkontaktierung, die physisch einen zweiten Zwischenverbindungsdraht kontaktiert, wobei die übergroße Durchkontaktierung eine größere Größe aufweist als die Standarddurchkontaktierung; und eine Substratdurchkontaktierung (TSV), die sich durch das zweite Substrat erstreckt und physisch die übergroße Durchkontaktierung kontaktiert, wobei die übergroße Durchkontaktierung lateral gegenüberliegende Seiten der TSV umgibt. In einigen Ausführungsformen weist die übergroße Durchkontaktierung eine Breite auf, die größer als eine Breite einer Fläche der TSV ist, die zu dem zweiten Zwischenverbindungsdraht weist. In einigen Ausführungsformen umfasst die integrierte Chipstruktur ferner eine Gatestruktur, die an dem zweiten Substrat angeordnet ist, wobei sich die TSV vertikal von zwischen Seitenwänden des zweiten Substrats an einer Fläche der Gatestruktur, die von dem zweiten Substrat weg weist, vorbei erstreckt. In einigen Ausführungsformen umfasst die integrierte Chipstruktur ferner eine oder mehrere Middle-End-of-the-Line-Zwischenverbindungen (MEOL-Zwischenverbindungen), die an dem zweiten Substrat angeordnet sind, wobei sich die TSV vertikal von zwischen Seitenwänden des zweiten Substrats an der einen oder den mehreren MEOL-Zwischenverbindungen vorbei erstreckt. In einigen Ausführungsformen umfasst die integrierte Chipstruktur ferner eine erste Zwischenschichtdielektriumschicht (ILD-Schicht) an dem zweiten Substrat; eine zweite ILD-Schicht an der ersten ILD-Schicht, wobei die erste ILD-Schicht eine höhere dielektrische Konstante aufweist als die zweite ILD-Schicht; und die TSV, die sich durch die erste ILD-Schicht erstreckt, um die übergroße Durchkontaktierung an einer Position zu kontaktieren, die von der zweiten ILD-Schicht durch die übergroße Durchkontaktierung getrennt ist. In einigen Ausführungsformen ist die erste ILD-Schicht ein Oxid oder ein Dielektrikum mit niedrigem κ-Wert und die zweite ILD-Schicht ist ein Dielektrikum mit extrem niedrigem k-Wert (ELK) oder mit ultraniedrigem k-Wert (ULK). In einigen Ausführungsformen umfasst die integrierte Chipstruktur ferner eine Auskleidung, die entlang von Seitenwänden der TSV angeordnet ist und sich vertikal durch eine erste ILD-Schicht der zweiten Dielektrikumstruktur erstreckt, wobei die Auskleidung vertikal durch einen Abstand von nicht Null von der übergroßen Durchkontaktierung getrennt ist.
  • In noch einer anderen Ausführungsformen bezieht sich diese Offenbarung auf ein Verfahren zum Bilden einer integrierten Chipstruktur. Das Verfahren umfasst das Bilden eines Zwischenverbindungsdrahts innerhalb einer erste Zwischenschichtdielektriumschicht (ILD-Schicht), die entlang einer ersten Seite eines Substrats gebildet ist; das Bilden einer Standarddurchkontaktierung innerhalb einer zweiten ILD-Schicht, die entlang der ersten Seite des Substrats gebildet ist; das Bilden einer übergroßen Durchkontaktierung innerhalb der zweiten ILD-Schicht, wobei die übergroße Durchkontaktierung eine größere Breite aufweist als die Standarddurchkontaktierung; Ätzen des Substrats zum Bilden einer Substratdurchkontaktierungsöffnung (TSV-Öffnung), die sich durch das Substrat zu dem Zwischenverbindungsdraht oder der übergroßen Durchkontaktierung erstreckt, wobei der Zwischenverbindungsdraht die übergroße Durchkontaktierung kontaktiert; und Bilden einer oder mehrerer leitfähiger Materialien innerhalb der TSV-Öffnung, um eine Substratdurchkontaktierung (TSV) zu definieren. In einigen Ausführungsformen befindet sich die erste ILD-Schicht zwischen der zweiten ILD-Schicht und dem Substrat.

Claims (17)

  1. Integrierte Chipstruktur (100), umfassend: eine Standarddurchkontaktierung (111vs), die an einer ersten Seite eines Substrats (102) angeordnet ist; eine übergroße Durchkontaktierung (111vo), die an der ersten Seite des Substrats (102) angeordnet und lateral von der Standarddurchkontaktierung (111vs) getrennt ist, wobei die übergroße Durchkontaktierung (111vo) eine größere Breite aufweist als die Standarddurchkontaktierung; einen Zwischenverbindungsdraht (109w2), der vertikal die übergroße Durchkontaktierung (111vo) kontaktiert; und eine Substratdurchkontaktierung, TSV (112), die sich von einer zweiten Seite des Substrats (102) aus und durch das Substrat (102) erstreckt, um physisch die übergroße Durchkontaktierung (111vo) oder den Zwischenverbindungsdraht (109w2) zu kontaktieren, wobei die TSV (112) eine Mindestbreite aufweist, die kleiner ist als eine Breite der übergroßen Durchkontaktierung (111vo); wobei sich die übergroße Durchkontaktierung (111vo) lateral an gegenüberliegenden Seiten der TSV (112) vorbei erstreckt.
  2. Integrierte Chipstruktur nach Anspruch 1, wobei sich die übergroße Durchkontaktierung (111vo) vertikal zwischen dem Zwischenverbindungsdraht (109w2) und der ersten Seite des Substrats (102) befindet.
  3. Integrierte Chipstruktur nach Anspruch 1 oder 2, wobei sich der Zwischenverbindungsdraht (109w2) vertikal zwischen der übergroßen Durchkontaktierung (111vo) und der ersten Seite des Substrats (102) befindet.
  4. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche 1 bis 3, wobei sich die TSV (112) vertikal durch den Zwischenverbindungsdraht (109w2) und in die übergroße Durchkontaktierung (111vo) erstreckt.
  5. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche 1 bis 3, wobei sich die TSV (112) vertikal durch die übergroße Durchkontaktierung (111vo) und in den Zwischenverbindungsdraht (109w2) erstreckt.
  6. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Gatestruktur (504), die an dem Substrat (102) angeordnet ist; eine erste Zwischenschichtdielektriumschicht, ILD-Schicht (414a), die die Gatestruktur (504) lateral umgibt; und eine zweite ILD-Schicht (414b) an der ersten ILD-Schicht (414a), wobei sich die TSV (112) durch die erste ILD-Schicht erstreckt, um die übergroße Durchkontaktierung (111vo) an einer Position zu kontaktieren, die von der zweiten ILD-Schicht (414b) durch die übergroße Durchkontaktierung (111vo) getrennt ist.
  7. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche, wobei der Zwischenverbindungsdraht (109w2) und die übergroße Durchkontaktierung (111vo) kollektiv eine Dicke aufweisen, die größer oder gleich etwa 100 nm ist.
  8. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche, wobei die übergroße Durchkontaktierung (111vo) eine erste Breite aufweist, die zwischen etwa 2000 % und etwa 5000 % größer ist als eine zweite Breite der Standarddurchkontaktierung (111vs).
  9. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche, wobei die TSV (112) eine abgerundete Fläche aufweist, die physisch den Zwischenverbindungsdraht (109w2) oder die übergroße Durchkontaktierung (111vo) kontaktiert.
  10. Integrierte Chipstruktur (200), umfassend: eine erste integrierte Chip-Stufe (202a), umfassend eine erste Mehrzahl Zwischenverbindungsschichten (106a) einer ersten Dielektrikumstruktur (104a) auf einem ersten Substrat (102a); eine zweite integrierte Chip-Stufe (202b), umfassend eine zweite Mehrzahl Zwischenverbindungsschichten (106b), die innerhalb einer zweiten Dielektrikumstruktur (104b) an einem zweiten Substrat (102b) angeordnet ist, wobei die zweite Mehrzahl Zwischenverbindungsschichten (106b) umfasst: eine Standarddurchkontaktierung (111vs), die physisch einen ersten Zwischenverbindungsdraht kontaktiert; eine übergroße Durchkontaktierung (111vo), die physisch einen zweiten Zwischenverbindungsdraht (109w2) kontaktiert, wobei die übergroße Durchkontaktierung (111vo) eine größere Größe aufweist als die Standarddurchkontaktierung (111vs); und eine Substratdurchkontaktierung, TSV (112), die sich durch das zweite Substrat (102b) erstreckt und sich physisch in die übergroße Durchkontaktierung (111vo) erstreckt, sodass Seitenwände der übergroßen Durchkontaktierung (111vo) einen Abschnitt der TSV 112 lateral umgeben.
  11. Integrierte Chipstruktur nach Anspruch 10, wobei die übergroße Durchkontaktierung (111vo) eine Breite aufweist, die größer als eine Breite einer Fläche der TSV (112) ist, die zu dem zweiten Zwischenverbindungsdraht (109w2) weist.
  12. Integrierte Chipstruktur nach Anspruch 10 oder 11, ferner umfassend: eine Gatestruktur, die an dem zweiten Substrat (102b) angeordnet ist, wobei sich die TSV (112) vertikal von zwischen Seitenwänden des zweiten Substrats (102b) an einer Fläche der Gatestruktur, die von dem zweiten Substrat (102a) weg weist, vorbei erstreckt.
  13. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche 10 bis 12, ferner umfassend: eine oder mehrere Middle-End-of-the-Line-Zwischenverbindungen, MEOL-Zwischenverbindungen (510), die an dem zweiten Substrat (102b) angeordnet sind, wobei sich die TSV (112) vertikal von zwischen Seitenwänden des zweiten Substrats (102b) an der einen oder den mehreren MEOL-Zwischenverbindungen (510) vorbei erstreckt.
  14. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche 10 bis 13, ferner umfassend: eine erste Zwischenschichtdielektriumschicht, ILD-Schicht, an dem zweiten Substrat (102b); eine zweite ILD-Schicht an der ersten ILD-Schicht, wobei die erste ILD-Schicht eine höhere dielektrische Konstante aufweist als die zweite ILD-Schicht; und wobei sich die TSV (112) durch die erste ILD-Schicht erstreckt, um die übergroße Durchkontaktierung (111vo) an einer Position zu kontaktieren, die von der zweiten ILD-Schicht durch die übergroße Durchkontaktierung (111vo) getrennt ist.
  15. Integrierte Chipstruktur nach Anspruch 14, wobei die erste ILD-Schicht (412) ein Oxid oder ein Dielektrikum mit niedrigem κ-Wert und die zweite ILD-Schicht ein Dielektrikum (414a) mit extrem niedrigem k-Wert (ELK) oder mit ultraniedrigem k-Wert, ULK, ist.
  16. Integrierte Chipstruktur nach einem der vorhergehenden Ansprüche 10 bis 15, ferner umfassend: eine Auskleidung (802), die entlang von Seitenwänden der TSV (112) angeordnet ist und sich vertikal durch eine erste ILD-Schicht (412) der zweiten Dielektrikumstruktur (104b) erstreckt, wobei die Auskleidung (802) vertikal durch einen Abstand (902) von nicht Null von der übergroßen Durchkontaktierung (111vo) getrennt ist.
  17. Verfahren zum Bilden einer integrierten Chipstruktur, umfassend: Bilden eines Zwischenverbindungsdrahts (109w2) innerhalb einer ersten Zwischenschichtdielektriumschicht, ILD-Schicht (104), die entlang einer ersten Seite eines Substrats (102) gebildet ist; Bilden einer Standarddurchkontaktierung (111vs) innerhalb einer zweiten ILD-Schicht (414b), die entlang der ersten Seite des Substrats (102) gebildet ist; Bilden einer übergroßen Durchkontaktierung (111vo) innerhalb der zweiten ILD-Schicht, wobei die übergroße Durchkontaktierung (111vo) eine größere Breite aufweist als die Standarddurchkontaktierung (111vs); Ätzen des Substrats (102b) zum Bilden einer Substratdurchkontaktierungsöffnung,TSV-Öffnung (1714), die sich durch das Substrat (102b) zu dem Zwischenverbindungsdraht (109w2) oder der übergroßen Durchkontaktierung (111vo) erstreckt, wobei der Zwischenverbindungsdraht (109w2) die übergroße Durchkontaktierung (111vo) kontaktiert; und Bilden eines oder mehrerer leitfähiger Materialien innerhalb der TSV-Öffnung (1714) zum Definieren einer TSV (112); wobei sich die erste ILD-Schicht (414a) zwischen der zweiten ILD-Schicht (414b) und dem Substrat (102) befindet.
DE102020116884.5A 2020-06-11 2020-06-26 Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht) Active DE102020116884B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/898,647 US11282769B2 (en) 2020-06-11 2020-06-11 Oversized via as through-substrate-via (TSV) stop layer
US16/898,647 2020-06-11

Publications (2)

Publication Number Publication Date
DE102020116884A1 DE102020116884A1 (de) 2021-12-16
DE102020116884B4 true DE102020116884B4 (de) 2023-10-19

Family

ID=77808843

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020116884.5A Active DE102020116884B4 (de) 2020-06-11 2020-06-26 Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht)

Country Status (5)

Country Link
US (3) US11282769B2 (de)
KR (2) KR20210154671A (de)
CN (1) CN113451246A (de)
DE (1) DE102020116884B4 (de)
TW (1) TWI793501B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282769B2 (en) * 2020-06-11 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oversized via as through-substrate-via (TSV) stop layer
KR20220016411A (ko) * 2020-07-31 2022-02-09 삼성전자주식회사 반도체 소자
CN116529867A (zh) * 2020-10-29 2023-08-01 美商艾德亚半导体接合科技有限公司 直接接合方法和结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056330A1 (en) 2010-09-07 2012-03-08 Samsung Electronics Co., Ltd. Semiconductor device
DE102013104464A1 (de) 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
US20150348917A1 (en) 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Interconnect Devices and Methods of Forming Same
US20190363079A1 (en) 2018-05-25 2019-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via design for stacking integrated circuits

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009107742A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 半導体装置
US8299583B2 (en) * 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
JP5101575B2 (ja) * 2009-07-28 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US8455995B2 (en) * 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
KR101870155B1 (ko) * 2012-02-02 2018-06-25 삼성전자주식회사 비아 연결 구조체, 그것을 갖는 반도체 소자 및 그 제조 방법들
US10032712B2 (en) 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
KR102064863B1 (ko) * 2013-08-29 2020-01-10 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자 제조 방법
US9559040B2 (en) * 2013-12-30 2017-01-31 International Business Machines Corporation Double-sided segmented line architecture in 3D integration
KR102379165B1 (ko) * 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
JP2017050340A (ja) 2015-08-31 2017-03-09 株式会社ソシオネクスト 半導体装置、及び半導体装置の製造方法
KR102450580B1 (ko) * 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
CN110890343A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 集成电路芯片及熔断器的检测方法
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
US11289402B2 (en) * 2019-02-22 2022-03-29 Samsung Electronics Co., Ltd. Semiconductor device including TSV and method of manufacturing the same
CN109950221A (zh) * 2019-04-15 2019-06-28 德淮半导体有限公司 半导体装置及其制造方法
US11094704B2 (en) * 2019-10-31 2021-08-17 Sandisk Technologies Llc Method of forming a three-dimensional memory device and a driver circuit on opposite sides of a substrate
US11282769B2 (en) * 2020-06-11 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oversized via as through-substrate-via (TSV) stop layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120056330A1 (en) 2010-09-07 2012-03-08 Samsung Electronics Co., Ltd. Semiconductor device
DE102013104464A1 (de) 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
US20150348917A1 (en) 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Interconnect Devices and Methods of Forming Same
US20190363079A1 (en) 2018-05-25 2019-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via design for stacking integrated circuits

Also Published As

Publication number Publication date
US20220208651A1 (en) 2022-06-30
TWI793501B (zh) 2023-02-21
TW202147511A (zh) 2021-12-16
US11756862B2 (en) 2023-09-12
US11282769B2 (en) 2022-03-22
US20230361005A1 (en) 2023-11-09
CN113451246A (zh) 2021-09-28
KR20220136984A (ko) 2022-10-11
US20210391237A1 (en) 2021-12-16
DE102020116884A1 (de) 2021-12-16
KR20210154671A (ko) 2021-12-21
KR102651281B1 (ko) 2024-03-25

Similar Documents

Publication Publication Date Title
DE102015110731B4 (de) Hybride bondinselstruktur
DE102020116884B4 (de) Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht)
DE102016116094A1 (de) Struktur für gestackte logikleistungsverbesserung
DE102015105950A1 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung
DE102015106713B4 (de) Struktur und Verfahren zum Ausbilden einer Dual-Damascene-Struktur
DE102016101777B4 (de) Verfahren zur Bearbeitung eines Wafers und Verfahren
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102015112914A1 (de) Struktur eines Fin-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur
DE102016100270A1 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102016100012B4 (de) Verfahren zur herstellung von bondstrukturen
DE102017127227A1 (de) Verbindungsstruktur und Verfahren
DE102009000625A1 (de) Zweifach-Damascene-Prozess
DE102015116315A1 (de) Hilfsmetall mit zickzackförmigen rändern
DE102017124072B4 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102019108665B4 (de) Mim-kondensatorstruktur mit hoher dichte und verfahren zu derem ausbilden
DE102010037426A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102013211553A1 (de) Monitorstrukturen und verfahren zu ihrer bildung
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102021103804A1 (de) Passive Struktur auf SoIC
DE102020113191A1 (de) Bondpad mit verbesserter zuverlässigkeit
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102020132089A1 (de) Passivierungsstruktur mit erhöhter dicke für metallpads
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING CO. LTD., TW

Free format text: FORMER OWNER: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD., HSINCHU, TW

R016 Response to examination communication
R018 Grant decision by examination section/examining division