CN113451246A - 集成芯片结构及其形成方法 - Google Patents

集成芯片结构及其形成方法 Download PDF

Info

Publication number
CN113451246A
CN113451246A CN202110034765.7A CN202110034765A CN113451246A CN 113451246 A CN113451246 A CN 113451246A CN 202110034765 A CN202110034765 A CN 202110034765A CN 113451246 A CN113451246 A CN 113451246A
Authority
CN
China
Prior art keywords
substrate
oversized
layer
interconnect
integrated chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110034765.7A
Other languages
English (en)
Other versions
CN113451246B (zh
Inventor
高敏峰
杨敦年
林杏芝
刘人诚
朱怡欣
陈品孜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113451246A publication Critical patent/CN113451246A/zh
Application granted granted Critical
Publication of CN113451246B publication Critical patent/CN113451246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一些实施例中，本发明涉及集成芯片结构。集成芯片结构包括设置在衬底的第一侧上的标准通孔。过尺寸通孔设置在衬底的第一侧上，并且与标准通孔横向分隔开。过尺寸通孔具有大于标准通孔的宽度。互连线垂直接触过尺寸通孔。衬底通孔(TSV)从衬底的第二侧延伸并且穿过衬底，以物理接触过尺寸通孔或互连线。TSV具有小于过尺寸通孔的宽度的最小宽度。本申请的实施例还涉及形成集成芯片结构的方法。

Description

集成芯片结构及其形成方法
技术领域
本申请的实施例涉及集成芯片结构及其形成方法。
背景技术
集成芯片制造是在由半导体材料(例如，硅)制成的晶圆上形成电子电路的复杂的多步骤工艺。集成芯片制造可以大致分为前段制程(FEOL)处理和后段制程(BEOL)处理。FEOL处理通常涉及在半导体材料内形成器件(例如，晶体管)，而BEOL处理通常涉及在半导体材料上方的介电结构内形成导电互连层。在完成BEOL处理之后，形成接合焊盘，并且然后可以分割(例如，切成小块)晶圆以形成多个单独的集成芯片管芯。
发明内容
本申请的一些实施例提供了一种集成芯片结构，包括：标准通孔，设置在衬底的第一侧上；过尺寸通孔，设置在所述衬底的第一侧上，并且与所述标准通孔横向分隔开，其中，所述过尺寸通孔具有大于所述标准通孔的宽度；互连线，垂直接触所述过尺寸通孔；以及衬底通孔(TSV)，从所述衬底的第二侧延伸并且穿过所述衬底，以物理接触所述过尺寸通孔或所述互连线，其中，所述衬底通孔具有小于所述过尺寸通孔的宽度的最小宽度。
本申请的另一些实施例提供了一种集成芯片结构，包括：第一集成芯片层，包括设置在第一衬底上的第一介电结构内的第一多个互连层；第二集成芯片层，包括设置在第二衬底上的第二介电结构内的第二多个互连层，所述第二多个互连层包括：标准通孔，物理接触第一互连线；过尺寸通孔，物理接触第二互连线，其中，所述过尺寸通孔具有大于所述标准通孔的尺寸；以及衬底通孔(TSV)，延伸穿过所述第二衬底并且物理接触所述过尺寸通孔，其中，所述过尺寸通孔横向围绕所述衬底通孔的相对侧。
本申请的又一些实施例提供了一种形成集成芯片结构的方法，包括：在沿衬底的第一侧形成的第一层间介电(ILD)层内形成互连线；在沿所述衬底的第一侧形成的第二层间介电层内形成标准通孔；在所述第二层间介电层内形成过尺寸通孔，其中，所述过尺寸通孔具有大于所述标准通孔的宽度；蚀刻所述衬底以形成穿过所述衬底延伸至所述互连线或所述过尺寸通孔的衬底通孔(TSV)开口，其中，所述互连线接触所述过尺寸通孔；以及在所述衬底通孔开口内形成一种或多种导电材料，以限定衬底通孔(TSV)。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了具有配置为用作衬底通孔(TSV)的停止层的过尺寸通孔的集成芯片结构的一些实施例的截面图。
图2示出了具有过尺寸通孔的多维集成芯片结构的一些实施例的截面图。
图3至图10示出了具有过尺寸通孔的集成芯片结构的一些额外的实施例。
图11至图21示出了形成具有过尺寸通孔的集成芯片结构的方法的一些实施例的截面图。
图22示出了形成具有过尺寸通孔的集成芯片结构的方法的一些实施例的流程图。
图23至图33示出了形成具有过尺寸通孔的集成芯片结构的方法的一些可选实施例的截面图。
图34示出了形成具有过尺寸通孔的集成芯片结构的方法的一些可选实施例的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
三维集成芯片(3DIC)包括彼此堆叠的多个集成芯片(IC)层。多个IC层分别包括半导体衬底。多个IC层中的一个或多个也可以包括设置在半导体衬底的前侧上的介电结构内的多个互连层。多个互连层包括导电互连线和通孔，随着距半导体衬底的距离增大，其尺寸从薄互连层(例如，“金属1”层)增大至更厚互连层(例如，“顶部金属”层)。在一些3DIC中，多个互连层可以耦接至位于沿半导体衬底的背侧的接合焊盘结构。在这样的3DIC中，衬底通孔(TSV)延伸穿过半导体衬底以将多个互连层连接至接合焊盘结构。
TSV可以通过蚀刻半导体衬底的背侧以形成穿过半导体衬底延伸至多个互连层中的一个的TSV开口形成。随后在TSV开口内形成导电材料。为了最小化对多个互连层的布线的破坏，TSV开口可以形成为延伸至薄互连层(例如，“金属1”层)。然而，已经意识到，用于形成TSV开口的蚀刻工艺可能损坏薄互连层。例如，当用于形成TSV开口的蚀刻剂到达薄互连层时，蚀刻剂可以垂直过蚀刻穿过薄互连层。过蚀刻穿过薄互连层可能导致可靠性问题(例如，时间依赖性介电击穿(TDDB)、泄漏和/或芯片故障)。
在一些实施例中，本发明涉及包括配置为用作衬底通孔(TSV)的停止层的过尺寸通孔的集成芯片结构。集成芯片结构可以包括设置在衬底上的介电结构内的多个互连件。多个互连件包括第一互连布线层和第一通孔层。第一互连线层包括第一互连线和第二互连线。第一通孔层包括物理接触第一互连线的标准通孔和物理接触第二互连线的过尺寸通孔。过尺寸通孔大于(例如，更宽)标准通孔。TSV延伸穿过衬底以物理接触第二互连线和/或过尺寸通孔。过尺寸通孔横向延伸越过TSV的相对侧，使得第二互连线和过尺寸通孔能够形成可以有效用作用于形成TSV的蚀刻工艺的停止层的厚互连结构。通过使用过尺寸通孔用作用于形成TSV的蚀刻工艺的停止层的一部分，可以减轻过蚀刻通过第二互连线的负面影响(例如，时间依赖性介电击穿(TDDB)、泄漏和/或芯片故障)。
图1示出了具有配置为用作衬底通孔(TSV)的停止层的过尺寸通孔的集成芯片结构100的一些实施例的截面图。
集成芯片结构100包括设置在衬底102的第一侧103a(例如，前侧)上的介电结构104内的多个互连层106。多个互连层106包括通过多个通孔层110a-110b彼此垂直分隔开的多个互连线层108a-108b。多个互连线层108a-108b配置为提供横向布线，而多个通孔层110a-110b配置为在多个互连线层108a-108b中的相邻互连线层之间提供垂直布线。多个互连线层108a-108b和多个通孔层110a-110b可以具有随着距衬底102的距离增大而增大的尺寸(例如，高度和/或宽度)。例如，在一些实施例中，多个互连线层108a-108b可以包括第一互连线层108a和通过第一互连线层108a与衬底102分隔开的第二互连线层108b。第一互连线层108a具有第一尺寸(例如，第一高度和/或宽度)的互连线，并且第二互连层108b具有大于第一尺寸的第二尺寸(例如，第二高度和/或宽度)的互连线。
在一些实施例中，第一互连线层108a可以包括第一互连线109w1和第二互连线109w2。第一互连线109w1通过介电结构104与第二互连线109w2横向分隔开。在一些实施例中，多个通孔层110a-110b可以包括具有标准通孔111vs和过尺寸通孔111vo的第一通孔层110a。过尺寸通孔111vo具有比标准通孔111vs更大的尺寸(例如，宽度)。在一些实施例中，标准通孔111vs物理接触第一互连线109w1，并且过尺寸通孔111vo物理接触第二互连线109w2。在一些实施例中，过尺寸通孔111vo也可以具有比第二通孔层110b上的通孔更大的尺寸(例如，宽度)。
衬底通孔(TSV)112延伸穿过衬底102以接触第二互连线109w2和/或过尺寸通孔111vo。在一些实施例中，TSV 112可以进一步接触设置为沿衬底102的第二侧103b并且由钝化结构116围绕的接合焊盘结构114。导电接合结构118(例如，导电凸块、导电柱等)设置在接合焊盘结构114上。
TSV 112具有小于过尺寸通孔111vo的宽度的最小宽度。在一些实施例中，过尺寸通孔111vo横向延伸越过TSV 112的相对侧。因为过尺寸通孔111vo宽于TSV 112，所以第二互连线109w2和过尺寸通孔111vo能够共同限定可以有效用作用于形成TSV 112的蚀刻的停止层的厚互连结构。具有第二互连线109w2和过尺寸通孔111vo共同用作停止层，减轻了过蚀刻穿过薄互连层的负面影响。
此外，过尺寸通孔111vo也能够提供具有良好电性能的集成芯片结构100。例如，在一些实施例中，TSV 112可以配置为承载相对大的电流(例如，大于10mA、大于50mA等)，这可能导致薄互连层上的标准通孔内的大电流密度。大电流密度可能导致高电阻和/或互连线和通孔之间增大的电迁移，从而导致性能和/或可靠性问题。为了防止标准通孔内的大电流密度，可以将标准通孔的大阵列放置在耦接至TSV 112的薄互连线之间，以分布大电流。然而，这样的通孔阵列占用可能负面影响互连布线的大覆盖区。过尺寸通孔111vo能够在相对低的电流密度(例如，低于标准通孔的电流密度)下承载大电流，而占用相对小覆盖区(例如，小于将提供相同电流密度的通孔阵列的覆盖区)，从而提供良好电性能(例如，相对低的电阻和/或电迁移)，而基本不损害多个互连层106的布线。
图2示出了具有过尺寸通孔的多维集成芯片结构200的一些实施例的截面图。
多维集成芯片结构200包括彼此堆叠的多个集成芯片(IC)层202a-202b。在一些实施例中，多个IC层202a-202b可以分别包括(从晶圆分割的)IC管芯、包括多个IC管芯的晶圆等。在一些实施例中，多个IC层202a-202b可以包括第一IC层202a和第二IC层202b。在一些实施例中，第一IC层202a可以包括设置在第一衬底102a上的第一介电结构104a内的第一多个互连层106a。在一些实施例中，第二IC层202b可以包括设置在第二衬底102b上的第二介电结构104b内的第二多个互连层106b。在各个实施例中，第一衬底102a和第二衬底102b可以是任何类型的半导体主体(例如，硅、SiGe、SOI等)，以及与其相关的任何其它类型的半导体、外延层、介电层或金属层。在一些实施例中，第一多个互连层106a和第二多个互连层106b可以包括金属，诸如铜、铝、钨等。
第一IC层202a通过接合结构204耦接至第二IC层202b。在一些实施例中，接合结构204可以包括具有接合界面203(包括金属接合区域206和介电接合区域208)的混合接合结构。在一些实施例中，金属接合区域206中的一个或多个可以耦接至第一介电结构104a和第二介电结构104b内的互连件，其耦接至第一衬底102a和/或第二衬底102b内的器件。在一些额外的实施例中，金属接合区域206中的一个或多个可以耦接在第一介电结构104a内的第一伪互连件106d1和第二介电结构104b内的第二伪互连件106d2之间。第一伪互连件106d1和第二伪互连件106d2不电耦接至集成芯片结构200内的器件(例如，晶体管器件)。在其它实施例中(未示出)，接合结构204可以包括具有沿整个接合界面203延伸的一种或多种介电材料的接合结构。
第二多个互连层106b包括第一互连线层108a和第一通孔层110a。第一互连线层108a垂直位于第二衬底102b和第一通孔层110a之间。第一互连线层108a具有第一互连线109w1和第二互连线109w2。第一通孔层110a具有物理接触第一互连线109w1的标准通孔111vs和物理接触第二互连线109w2的过尺寸通孔111vo。过尺寸通孔111vo具有大于标准通孔111vs的宽度。在一些实施例中，标准通孔111vs和过尺寸通孔111vo可以是相同的材料(例如，铜、铝、钨等)。
TSV112延伸穿过第二衬底102b以接触第二互连线109w2。在一些实施例中，TSV112可以延伸至第二互连线109w2中，使得第二互连线109w2的侧壁横向围绕TSV 112的一部分。在一些额外的实施例中，TSV 112可以延伸通过第二互连线109w2以进一步接触过尺寸通孔111vo。在一些实施例中，TSV 112还接触设置为沿第二衬底102b的背侧并且由钝化结构116围绕的接合焊盘结构114。在一些实施例中，接合焊盘结构114包括一个或多个再分布层(RDL)。例如，在一些实施例中，接合焊盘结构114可以包括RDL通孔210和RDL线212。
在一些实施例中，钝化结构116可以包括接合焊盘结构114下方的一个或多个下钝化层214-216和接合焊盘结构114上方的一个或多个上钝化层218-220。在一些实施例中，一个或多个下钝化层214-216可以包括设置在第二衬底102b上的第一下钝化层214和设置在第一下钝化层214上的第二下钝化层216。在一些实施例中，一个或多个上钝化层218-220可以包括设置在第二下钝化层216上的第一上钝化层218和设置在第一上钝化层218上的第二上钝化层220。在一些实施例中，第一下钝化层214和第二上钝化层220可以包括氮化物(例如，氮化硅)、碳化物(例如，碳化硅)等。在一些实施例中，第二下钝化层216和第一上钝化层218可以包括硅酸盐玻璃(USG)、硼磷硅酸盐玻璃(BPSG)等。
一个或多个上钝化层218-220具有限定直接位于接合焊盘结构114上方的开口的侧壁。导电接合结构118设置在开口内和接合焊盘结构114上。在一些实施例中，导电接合结构118可以包括设置在接合焊盘结构114上的凸块下金属(UBM)118a和设置在UBM 118a上的导电凸块118b(例如，焊料凸块)。UBM 118a包括扩散阻挡层和晶种层。在一些实施例中，扩散阻挡层也可以用作粘合层(或胶层)。扩散阻挡层可以包括钽、氮化钽、钛、氮化钛或它们的组合。晶种层包括配置为能够沉积金属柱、焊料凸块等的材料。在其它实施例中(未示出)，导电接合结构118可以包括设置在接合焊盘结构114上的UBM 118a和设置在UBM 118a上的导电柱(例如，铜柱、铜微柱等)。
图3示出了具有配置为用作TSV的停止层的过尺寸通孔的集成芯片300的一些可选实施例的截面图。
集成芯片300包括第一IC层202a和第二IC层202b。第一IC层202a通过接合结构204耦接至第二IC层202b。第二IC层202b包括设置在第二衬底102b上的第二多个互连层106b。第二多个互连层106b包括第一互连线层108a和第一通孔层110a。第一通孔层110a垂直位于第二衬底102b和第一互连线层108a之间。第一互连线层108a具有第一互连线109w1和第二互连线109w2。第一通孔层110a具有接触第一互连线109w1的标准通孔111vs和接触第二互连线109w2的过尺寸通孔111vo。
在一些实施例中，标准通孔111vs和过尺寸通孔111vo可以接触第二衬底102b。在一些这样的实施例中，标准通孔111vs和过尺寸通孔111vo可以包括与第一互连线109w1和第二互连线109w2不同的材料。例如，标准通孔111vs和过尺寸通孔111vo可以包括钨，而第一互连线109w1和第二互连线109w2可以包括铜。在其它实施例中(未示出)，标准通孔111vs和过尺寸通孔111vo可以通过一个或多个层(例如，一个或多个中段制程(MEOL)层)与第二衬底102b分隔开。在一些这样的实施例中，标准通孔111vs和过尺寸通孔111vo可以包括与第一互连线109w1和第二互连线109w2相同的材料(例如，铜)。
TSV112延伸穿过第二衬底102b以接触过尺寸通孔111vo。在一些实施例中，TSV112可以延伸至过尺寸通孔111vo中，使得过尺寸通孔111vo的侧壁横向围绕TSV 112的一部分。在一些额外的实施例中，TSV 112可以延伸通过过尺寸通孔111vo以进一步接触第二互连线109w2。
在一些实施例中，包括多个通孔的通孔阵列302可以接触第二互连线的与过尺寸通孔111vo相对的一侧。通孔阵列302能够承载相对大的电流，而不会在通孔阵列302的各个通孔内导致可能对可靠性不利或导致高电阻的高电流密度。在一些实施例中，通孔阵列302可以具有大于或等于过尺寸通孔111vo的宽度。在一些实施例中，与直接坐落在第二互连线109w2上的TSV相比，过尺寸通孔111vo可以减小在TSV 112和第二互连线109w2之间测量的电阻多达约25％。在其它实施例中(未示出)，第二过尺寸通孔可以接触第二互连线109w2的与过尺寸通孔111vo相对的一侧。
图4A至图4B示出了具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构的一些额外的实施例。
如图4A的截面图400所示，集成芯片结构包括布置在衬底102的第一侧(例如，前侧)上的介电结构104。在一些实施例中，晶体管器件402设置在衬底102内。晶体管器件402包括设置在源极区域406a和漏极区域406b之间的栅极结构404。在一些实施例中，栅极结构404可以包括通过介电材料(例如，二氧化硅，氮化硅等)与衬底102分隔开的多晶硅栅电极。在一些实施例中，侧壁间隔件408可以设置为沿栅极结构404的相对侧。在一些实施例中，隔离结构410可以设置在晶体管器件402的相对侧上的衬底102内。在一些实施例中，隔离结构410可以包括浅沟槽隔离(STI)结构。
介电结构104包括彼此堆叠的多个层间介电(ILD)层414a-414b。在一些实施例中，多个ILD层414a-414b中的一个或多个可以包括超低k(ULK)介电材料或极低k(ELK)介电材料。ULK和ELK介电材料具有比介电结构104内的低k介电材料更低的机械强度(例如，是更多孔的)。在一些实施例中，介电结构104可以通过接触蚀刻停止层(CESL)412与衬底102分隔开。在一些实施例中，CESL 412延伸至栅极结构404的上表面上方。在一些实施例中，多个ILD层414a-414b可以通过蚀刻停止层416a-416b彼此分隔开。
标准通孔111vs和过尺寸通孔111vo设置在第一ILD层414a内。第一互连线109w1和第二互连线109w2设置在第一ILD层414a上的第二ILD层414b内。标准通孔111vs接触第一互连线109w1，并且过尺寸通孔111vo接触第二互连线109w2。过尺寸通孔111vo具有比标准通孔111vs更大的尺寸。
TSV 112穿过衬底102并且在过尺寸通孔111vo和设置为沿衬底102的背侧的接合焊盘结构114之间延伸。在一些实施例中，TSV 112可以包括背侧衬底通孔(BTSV)。在这样的实施例中，TSV 112可以具有锥形侧壁，使得TSV 112沿衬底102的第二侧(例如，背侧)比沿衬底102的第一侧具有更大的宽度。在一些实施例中，TSV 112可以具有顶面(具有宽度418)。在一些实施例中，宽度418可以在约500μm和约900μm之间、在约600μm和约800μm之间、约等于约700μm或其它类似的值。
TSV 112沿通过过尺寸通孔111vo与介电结构104分隔开的界面接触过尺寸通孔111vo。已经意识到，当TSV 112沿包括ULK或ELK材料的界面接触过尺寸通孔111vo时，用于形成TSV 112的蚀刻剂可以横向过蚀刻ULK或ELK材料，从而导致可靠性问题(例如，TDDB)。然而，通过将TSV112与介电结构104分隔开，可以减轻对介电结构104内的ULK和/或ELK材料的损坏(例如，横向过蚀刻)，并且可以提高集成芯片结构的可靠性。在一些实施例中，TSV 112可以延伸穿过一个或多个隔离结构410。在这样的实施例中，当蚀刻剂用于蚀刻穿过衬底102时，蚀刻剂将在通过隔离结构410横向围绕的位置处接触过尺寸通孔111vo。
如图4B的顶视图420所示，过尺寸通孔111vo和第二互连线109w2横向延伸越过TSV112的相对侧壁。在一些实施例中，第二互连线109w2也可以横向延伸越过过尺寸通孔111vo的相对侧壁。在一些实施例中，过尺寸通孔111vo沿第一方向和垂直于第一方向的第二方向连续延伸，而没有过尺寸通孔111vo的最外侧壁之间的开口。
在一些实施例中，过尺寸通孔111vo可以具有在约0.5μm和约2μm之间、在约0.8μm和约1.0μm之间的范围内或其它类似的值的长度422和宽度424。在一些实施例中，过尺寸通孔111vo可以延伸越过TSV 112的边缘在约0μm和约100μm之间、在约60μm和约90μm之间的范围内或类似的值的距离426。
在一些实施例中，过尺寸通孔111vo的长度422和宽度424可以比标准通孔111vs的长度428和宽度430大约400％和约5,000％之间。在其它实施例中，过尺寸通孔111vo的长度422和宽度424可以比标准通孔111vs的长度428和宽度430大约2,000％和约5,000％之间。在一些实施例中，标准通孔111vs的长度428和宽度430可以在约0.01微米(μm)和约0.5μm之间、在约0.01μm和约0.05μm之间的范围内或其它类似的值。
与标准通孔111vs或标准通孔阵列相比，过尺寸通孔111vo的相对大的尺寸提供了提高的电和设计特性。例如，过尺寸通孔111vo能够承载与标准通孔阵列相同的电流，而占用更小的面积(例如，具有约3.22μm的集体长度和宽度的16标准通孔的阵列能够共同承载约48mA的电流，而具有约1.6μm的长度和宽度的过尺寸通孔111vo能够在相同电流密度下承载约48mA的电流)。在一些实施例中，过尺寸通孔111vo可以承载与标准通孔阵列相同的电流，而占用约等于阵列的25％的面积。可选地，过尺寸通孔111vo可以承载比具有相同面积的标准通孔阵列更大的电流(例如，具有约3.22μm的集体长度和宽度的16标准通孔的阵列能够共同承载约48mA的电流，而具有约3.22μm的长度和宽度的过尺寸通孔111vo能够在相同电流密度下承载约190mA的电流)。在一些实施例中，过尺寸通孔111vo可以在相同电流密度下承载比标准通孔阵列的电流大4倍的电流。
图5示出了具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构500的一些额外的实施例的截面图。
集成芯片结构500包括设置为沿衬底102的前侧的晶体管器件502。晶体管器件502包括设置在源极区域406a和漏极区域406b之间的栅极结构504。栅极结构504可以包括通过高k介电材料与衬底102分隔开的金属栅电极。在一些实施例中，金属栅电极可以包括铝、钨等。在一些实施例中，高k介电材料可以包括氧化铪、氧化铝等。在一些实施例中，侧壁间隔件506可以设置为沿栅极结构504的相对侧。
接触蚀刻停止层(CESL)508设置在衬底102上方并且设置为沿栅极结构504的侧壁。CESL 508不在栅极结构504的顶部上方延伸。栅极结构504由第一ILD层414a横向围绕。第一蚀刻停止层416a设置在第一ILD层414a上，并且第二ILD层414b设置在第一蚀刻停止层416a上。第三ILD层414c通过第二蚀刻停止层416b与第二ILD层414b分隔开。标准通孔111vs和过尺寸通孔111vo设置在第三ILD层414c内。标准通孔111vs具有比大通孔111vo更小的尺寸。在一些实施例中，过尺寸通孔111vo可以具有在约400埃
Figure BDA0002893741140000111
和约
Figure BDA0002893741140000112
之间、在约
Figure BDA0002893741140000113
和约
Figure BDA0002893741140000114
之间的范围内、约
Figure BDA0002893741140000115
或其它类似的值的厚度514。在一些实施例中，一个或多个中段制程(MEOL)互连件510-512垂直设置在过尺寸通孔111vo和衬底102之间。
第一互连线109w1和第二互连线109w2也设置在第三ILD层414c内。第一互连线109w1接触标准通孔111vs，并且第二互连线109w2接触过尺寸通孔111vo。在一些实施例中，第二互连线109w2可以具有在约
Figure BDA0002893741140000121
和约
Figure BDA0002893741140000122
之间、在约
Figure BDA0002893741140000123
和约
Figure BDA0002893741140000124
之间的范围内、约
Figure BDA0002893741140000125
或其它类似的值的厚度516。
TSV 112延伸穿过衬底102、CESL 508、第一ILD层414a、第一蚀刻停止层416a和第二ILD层414b。因为TSV 112延伸穿过第一ILD层414a和第二ILD层414b，所以TSV 112垂直延伸越过一个或多个MEOL互连件510-512。在一些实施例中，过尺寸通孔111vo和第二互连线109w2可以共同具有大于或等于约
Figure BDA0002893741140000126
约
Figure BDA0002893741140000127
约
Figure BDA0002893741140000128
或类似的值的厚度。这样的集体厚度提供了足够的抗过蚀刻性，以防止用于形成TSV 112的蚀刻剂蚀刻通过过尺寸通孔111vo和第二互连线109w2。
在各个实施例中，第二ILD层414b可以具有第一机械强度，并且第三ILD层414c可以具有小于第一机械强度的第二机械强度(例如，第三ILD层414c可以比第二ILD层414b更多孔)。例如，在一些实施例中，第二ILD层414b可以包括低k介电材料(例如，具有约3.0的介电常数的电介质，诸如未掺杂的硅酸盐玻璃(USG)、氟硅酸盐玻璃、有机硅酸盐玻璃等)，并且第三ILD层414c可以包括ULK材料或ELK材料(例如，具有2.5或更小的介电常数的电介质，诸如SiCOH、pSiCOH等)。
TSV 112沿与第三ILD层414c分隔开的界面接触过尺寸通孔111vo。因为TSV 112沿与第三ILD层414c分隔开的界面接触过尺寸通孔111vo，所以过尺寸通孔111vo防止用于形成TSV 112的蚀刻剂接触第三ILD层414c。而不是，用于形成TSV 112的蚀刻剂接触第二ILD层414b，其具有比第三ILD层414c更大的机械强度。更大的机械强度沿横向方向提供了更大的抗过蚀刻性。通过减轻沿横向方向的过蚀刻，减轻了对介电结构104的损坏并且提高了可靠性。
图6示出了具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构600的一些额外的实施例的截面图。
集成芯片结构600包括第一IC层202a和第二IC层202b。第一IC层202a包括设置在第一衬底102a上并且围绕第一多个互连层106a的第一介电结构104a。第二IC层202b包括设置在第二衬底102b上并且围绕第二多个互连层106b的第二介电结构104b。在一些实施例中，传感器元件(未示出)可以设置在第二衬底102b内。传感器元件配置为响应于入射辐射(例如，光)生成电信号。在一些实施例中，传感器元件包括光检测器，诸如光二极管。
第一IC层202a以面至背接合配置接合至第二IC层202b。在面至背接合配置中，第一衬底102a垂直位于第一介电结构104a和第二介电结构104b之间。在一些实施例中，第一IC层202a通过设置在第一衬底102a的背侧和第二介电结构104b之间的接合结构601接合至第二IC层202b。在一些实施例中，接合结构601包括设置为沿第一衬底102a的背侧的第一介电接合层604a和设置为沿第二介电结构104b的第二介电接合层604b。多个导电布线层602a-602b(例如，RDL层)和一个或多个导电伪接合结构606设置在第一接合层604a内。第一介电接合层604a接合至第二介电接合层604b，多个导电布线层602a-602b耦接至顶部互连层108t，并且多个导电伪接合结构606沿混合接合界面接合至伪互连件108d。
第一TSV 112a延伸穿过第一衬底102a以将第一多个互连层106a耦接至第二多个互连层106b。第一TSV 112a接触设置在第一衬底102a上的第一介电结构104a内的第一过尺寸通孔111vo1。在一些实施例中，第一TSV112a可以延伸通过第一过尺寸通孔111vo1以进一步接触第一介电结构104a内的第一互连线109w1。
第二TSV 112b延伸穿过第二衬底102b以将第二多个互连层106b耦接至设置为沿第二衬底102b的背侧的接合焊盘结构114。第二TSV 112b接触设置在第二衬底102b上的第二介电结构104b内的第二互连线109w2。在一些实施例中，第二TSV 112b可以延伸通过第二互连线109w2以进一步接触第二介电结构104b内的第二过尺寸通孔111vo2。
图7示出了具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构700的一些额外的实施例的截面图。
集成芯片结构700包括以面至背接合配置接合至第二IC层202b的第一IC层202a。第一TSV 112a延伸穿过第一衬底102a以将第一介电结构104a内的第一多个互连层106a耦接至第二介电结构104b内的第二多个互连层106b。第一TSV 112a接触第一互连线109w1，该第一互连线109w1物理接触第一介电结构104a内的第一过尺寸通孔111vo1。
第二TSV 112b延伸穿过第二衬底102b以将第二多个互连层106b耦接至设置为沿第二衬底102b的背侧的接合焊盘结构114。第二TSV 112b接触第二互连线109w2，该第二互连线109w2物理接触设置在第二介电结构104b内的第二过尺寸通孔111vo2。
图8示出了具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构800的一些额外的实施例的截面图。
集成芯片结构800包括设置为沿衬底102的第一侧103a并且围绕互连线层108和通孔层110的介电结构104。互连线层108包括第一互连线109w1和第二互连线109w2。通孔层110包括接触第一互连线109w1的标准通孔111vs和接触第二互连线109w2的过尺寸通孔111vo。
TSV 112沿与衬底102的第一侧面103a相对的衬底102的第二侧面103b延伸穿过过尺寸通孔111vo和接合焊盘结构114之间的衬底102。在一些实施例中，TSV 112具有接近衬底102的第一侧面103a的第一端112e1和接近衬底102的第二侧面103b的第二端112e2。TSV112的第一端112e1具有第一宽度，并且TSV 112的第二端112e2具有大于第一宽度的第二宽度。在一些实施例中，TSV 112的第一端112e1具有接触过尺寸通孔111vo和/或第二互连线109w2的圆形表面。在一些实施例中，TSV 112可以通过过尺寸通孔111vo延伸至第二互连线109w2内。
在一些实施例中，TSV 112通过衬垫802与衬底102横向分隔开。在一些实施例中，衬垫802可以包括介电材料，诸如氧化物(例如，二氧化硅)、氮化物(例如，氮化硅)等。
图9示出了具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构900的一些额外的实施例的截面图。
集成芯片结构900包括设置为沿衬底102的第一侧的介电结构104。介电结构104具有通过蚀刻停止层416a-416b隔开的多个ILD层414a-414c。在一些实施例中，标准通孔111vs、过尺寸通孔111vo、第一互连线109w1和第二互连线109w2可以由第三ILD层414c围绕。在一些实施例中，过尺寸通孔111vo可以从第三ILD层414c内，穿过第二蚀刻停止层416b，并且延伸至第二ILD层414b内。在这样的实施例中，过尺寸通孔111vo可以延伸越过标准通孔111vs的底部非零距离902，使得过尺寸通孔111vo具有设置为沿与下面的互连件904(例如，MEOL互连件)相交的水平线的表面。在一些这样的实施例中，面向衬底102的过尺寸通孔111vo的表面不接触互连件。
TSV 112延伸穿过衬底102。在一些实施例中，TSV 112可以包括将TSV 112的金属芯906与衬垫802分隔开的扩散阻挡层908。在一些实施例中，金属芯906可以包括铜、铝等。在一些实施例中，扩散阻挡层908可以包括氮化钽、氮化钛等。
在一些实施例中，衬垫802可以从衬底102向外延伸并且穿过介电结构104的多个ILD层414a-414b和/或蚀刻停止层416a-416b中的一个或多个。例如，在一些实施例中，衬垫802可以穿过第一ILD层414a和第一蚀刻停止层416a延伸至第二ILD层414b内的一端。在一些实施例中，衬垫802通过介电结构104与过尺寸通孔111vo分隔开。
图10示出了具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构1000的一些额外的实施例的截面图。
集成芯片结构1000包括通过衬底102上的介电结构104与标准通孔111vs横向分隔开的过尺寸通孔111vo。标准通孔111vs垂直位于第一互连线109w1和第一上面的互连线1002w1之间。过尺寸通孔111vo垂直位于第二互连线109w2和第二覆盖互连线1002w2之间。在一些实施例中，第一互连线109w1和第二互连线109w2通过一个或多个额外的互连层(例如，一个或多个MEOL互连层)与衬底102分隔开。标准通孔111vs和过尺寸通孔111vo具有基本类似的高度。TSV112穿过第二互连线109w2并且垂直延伸至过尺寸通孔111vo和/或第二上面的互连线1002w2中。
图11至图21示出了形成具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构的方法的一些实施例的截面图1100-2100。虽然关于方法描述了图11至图21，但是应该理解，图11至图21中公开的结构不限于这样的方法，而是可以作为独立于方法的结构独立存在。
如图11的截面图1100所示，形成第一集成芯片(IC)层202a。在一些实施例中，第一IC层202a可以通过在形成在第一衬底102a上方的第一介电结构104a内形成第一多个互连层106a形成。在一些实施例中，第一介电结构104a可以包括彼此堆叠的多个ILD层。在一些实施例中，第一多个互连层106a可以包括导电接触件、互连线和互连通孔。在一些实施例中，第一多个互连层106a可以通过镶嵌工艺形成。在这样的实施例中，第一多个互连层106a可以通过形成多个ILD层中的一个；选择性蚀刻ILD层以限定ILD层内的通孔和/或沟槽；在通孔和/或沟槽内形成导电材料(例如，铜、铝等)以填充开口；以及实施平坦化工艺(例如，化学机械平坦化工艺)形成。在一些实施例中(未示出)，可以在形成第一介电结构104a之前在第一衬底102a内形成一个或多个晶体管器件。
如图12的截面图1200所示，在第二衬底102b上的第一ILD层414a内形成包括第一互连线109w1和第二互连线109w2的第一互连线层。在一些实施例中，第一ILD层414a通过一个或多个ILD层(未示出)与第二衬底102b分隔开。在一些实施例中，第一互连线层108a可以通过镶嵌工艺形成。在这样的实施例中，在第二衬底102b上方形成第一ILD层414a。选择性蚀刻第一ILD层414a以形成互连沟槽，其随后用导电材料(例如，钨、铜和/或铝)填充。随后实施平坦化工艺(例如，CMP工艺)以从第一ILD层414a上方去除过量的导电材料，以限定第一互连线109w1和第二互连线109w2。在一些实施例中(未示出)，可以在形成第一ILD层414a之前在第二衬底102b内形成一个或多个晶体管器件。
如图13A和图13B的截面图1300和1306所示，形成包括标准通孔111vs和过尺寸通孔111vo的通孔层。在第一互连线109w1上方形成标准通孔111vs，并且在第二互连线109w2上方形成过尺寸通孔111vo。在一些实施例中，标准通孔111vs和过尺寸通孔111vo可以通过镶嵌工艺形成。在一些这样的实施例中，在第一ILD层414a上形成第二ILD层414b，如图13A的截面图1300所示。随后图案化第二ILD层414b以限定标准通孔1302和过尺寸通孔1304。过尺寸通孔1304具有比标准通孔1302更大的宽度。在一些实施例中，标准通孔1302和过尺寸通孔1304可以使用单个光刻工艺(例如，使用单个光掩模)形成。然后用导电材料(例如，钨、铜、铝等)填充标准通孔1302和过尺寸通孔1304。
在一些实施例中，随后实施化学机械平坦化(CMP)工艺以从第二ILD层414b上方去除过量的导电材料，并且以限定标准通孔111vs和过尺寸通孔111vo，如图13B的截面图1306所示。在一些实施例中，CMP工艺可以在过尺寸通孔111vo上导致比标准通孔111vs上稍微更多的凹槽。然而，已经意识到，过尺寸通孔111vo的凹槽很小，以防止直接位于过尺寸通孔111vo上面的互连线内的短路或显著泄漏。
如图14的截面图1400所示，在标准通孔111vs和过尺寸通孔111vo上形成一个或多个额外的互连层1402，以限定第二IC层202b内的第二多个互连层106b。在一些实施例中，一个或多个额外的互连层1402可以具有比第一互连线层和通孔层更大的尺寸(例如，宽度和/或高度)。在一些实施例中，一个或多个额外的互连层1402可以通过镶嵌工艺形成。
如图15的截面图1500所示，第一IC层202a通过接合结构204接合至第二IC层202b。在一些实施例中，第一IC层202a可以通过混合接合工艺接合至第二IC层202b。在这样的实施例中，可以在第一IC层202a上形成第一接合层204a，并且可以在第二IC层202b上形成第二接合层204b。第一接合层204a和第二接合层204b分别包括金属接合区域206和介电接合区域208。使第一接合层204a与第二接合层204b接触，使得第一接合层204a和第二接合层204b的金属接合区域206和介电接合区域208对准。然后增大第一接合层204a和第二接合层204b的温度以形成接合结构204。在可选实施例中，直接接合工艺、共熔接合工艺等可以用于将第一IC层202a接合至第二IC层202b。
如图16的截面图1600所示，减薄第二衬底102b以将第二衬底102b的厚度从第一厚度t1减小至第二厚度t2。在各个实施例中，可以通过沿线1602蚀刻和/或机械研磨第二衬底102b的背侧减薄第二衬底102b。在一些实施例中，可以通过第一研磨工艺、随后的第二研磨工艺和化学机械抛光(CMP)工艺减薄第二衬底102b。
如图17A至图17B的截面图1700和1708所示，选择性蚀刻第二衬底102b的背侧以限定穿过第二衬底102b延伸至第二互连线109w2的衬底通孔(TSV)开口1714。TSV开口1714由第二衬底102b的侧壁限定。TSV开口1714也可以由第二介电结构104b的侧壁限定。
在一些实施例中，TSV开口1714可以使用两个不同的蚀刻工艺形成。例如，如图17A的截面图1700所示，第一蚀刻工艺根据第二掩模层1706将第二衬底102b的背侧暴露于第二蚀刻剂1704，以限定中间TSV开口1702。中间TSV开口1702穿过第二衬底102b延伸至第二介电结构104b的与第二互连线109w2分隔开的表面。沿中间TSV开口1702的内表面形成衬垫802。在各个实施例中，衬垫可以通过沉积工艺(例如，CVD、PE-CVD、ALD等)形成。如图17B的截面图1708所示，第二蚀刻工艺根据第三掩模层1712将衬垫802和第二介电结构104b暴露于第三蚀刻剂1710，以限定暴露第二互连线109w2的TSV开口1714。在一些实施例中，第二蚀刻剂1704和/或第三蚀刻剂1710可以包括具有包括氟、氯等的蚀刻化学物质的干蚀刻剂。在一些实施例中，第二掩模层1706和第三掩模层1712可以包括光敏材料(例如，光刻胶)、硬掩模等。
如图18的截面图1800所示，在TSV开口1714内形成TSV 112。在一些实施例中，TSV112可以通过在TSV开口1714内形成一种或多种导电材料形成。在一些实施例中，衬垫802可以将一种或多种导电材料与第二衬底102b分隔开。在各个实施例中，一种或多种导电材料可以通过沉积工艺(例如，CVD、PE-CVD、ALD等)、镀工艺(例如，电镀、化学镀等)等形成。在各个实施例中，一种或多种导电材料可以包括钨、铜、铝等。在一些实施例中，在TSV开口1714内形成一种或多种导电材料之后可以实施平坦化工艺(例如，CMP工艺)以从沿第二衬底102b的背侧去除过量的一种或多种导电材料。
如图19的截面图1900所示，在TSV 112上形成接合焊盘结构114。在一些实施例中，接合焊盘结构114可以包括形成在TSV 112上的一个或多个再分布层(RDL)。在一些实施例中，可以在形成接合焊盘结构114之前在第二衬底102b的背侧上形成一个或多个下钝化层214-216。在一些实施例中，一个或多个下钝化层214-216可以通过沉积工艺(例如，CVD、PE-CVD、ALD等)形成。在这样的实施例中，可以图案化一个或多个下钝化层214-216以限定暴露TSV 112的第一开口1902。随后在第一开口1902内和一个或多个下钝化层214-216上方形成导电材料。可以随后图案化导电材料以限定接合焊盘结构114。在一些实施例中，导电材料可以包括铝、钨等。在各个实施例中，一种或多种导电材料可以通过沉积工艺、镀工艺等形成。
如图20的截面图2000所示，在接合焊盘结构114上方形成一个或多个上钝化层218-220。一个或多个上钝化层218-220可以包括第一上钝化层218和第二上钝化层220。在一些实施例中，一个或多个上钝化层218-220可以通过沉积工艺(例如，CVD、PE-CVD、ALD等)形成。
选择性图案化一个或多个上钝化层218-220以形成延伸穿过一个或多个上钝化层218-220的第二开口2002。在一些实施例中，第二开口2002暴露接合焊盘结构114的上表面。在一些实施例中，可以根据第四掩模层2006通过将一个或多个上钝化层218-220暴露于第四蚀刻剂2004选择性图案化一个或多个上钝化层218-220。在一些实施例中，第四蚀刻剂2004可以包括具有包括氟、氯等的蚀刻化学物质的干蚀刻剂。在一些实施例中，第四掩模层2006可以包括光敏材料(例如，光刻胶)、硬掩模等。
如图21的截面图2100所示，在由一个或多个上钝化层218-220限定的第二开口2002内形成导电接合结构118。在一些实施例中，导电接合结构118可以包括形成在接合焊盘结构114上的UBM 118a和形成在UBM118a上的导电凸块118b(例如，焊料凸块)。
图22示出了形成具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构的方法2200的一些实施例的流程图。
虽然本文公开的方法(例如，方法2200和3400)示出和描述为一系列步骤或事件，但是应该理解，这样的步骤或事件的示出顺序不应解释为限制意义。例如，除了本文示出和/或描述的那些步骤或事件之外，一些步骤可以以不同的顺序发生和/或与其它步骤或事件同时发生。此外，可能不需要全部示出的步骤实现本文的描述的一个或多个方面或实施例。此外，本文描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中执行。
在2202中，第一集成芯片(IC)层形成为在第一衬底上的第一介电结构内具有第一多个互连层。图11示出了对应于步骤2202的一些实施例的截面图1100。
在2204中，在第二衬底上的第一ILD层内形成包括第一互连线和第二互连线的第一互连线层。图12示出了对应于步骤2204的一些实施例的截面图1200。
在2206中，在第二ILD层内并且直接在第一互连线上方形成标准通孔。图13A至图13B示出了对应于步骤2206的一些实施例的截面图1300和1306。
在2208中，在第二ILD层内并且直接在第二互连线上方形成过尺寸通孔。图13A至图13B示出了对应于步骤2208的一些实施例的截面图1300和1306。
在2210中，在标准通孔和过尺寸通孔上方的额外的ILD层内形成一个或多个额外的互连层以限定第二IC层。图14示出了对应于步骤2210的一些实施例的截面图1400。
在2212中，第一IC层通过接合结构接合至第二IC层。图15示出了对应于步骤2212的一些实施例的截面图1500。
在2214中，减小第二衬底的厚度。图16示出了对应于步骤2214的一些实施例的截面图1600。
在2216中，选择性蚀刻第二衬底的背侧以限定延伸至第二互连线的TSV开口。图17A和图17B示出了对应于步骤2216的一些实施例的截面图1700。
在2218中，在TSV开口内形成TSV。图18示出了对应于步骤2218的一些实施例的截面图1800。
在2220中，在TSV上形成接合焊盘结构。图19示出了对应于步骤2220的一些实施例的截面图1900。
在2222中，在接合焊盘结构上形成一个或多个上钝化层。图20示出了对应于步骤2222的一些实施例的截面图2000。
在2224中，在接合焊盘结构上和延伸穿过一个或多个上钝化层的开口内形成导电接合结构。图21示出了对应于步骤2224的一些实施例的截面图2100。
图23至图33示出了形成具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构的方法的一些可选实施例的截面图2300-3300。虽然关于方法描述了图23至图33，但是应该理解，图23至图33中公开的结构不限于这样的方法，而是可以作为独立于方法的结构独立存在。
如图23的截面图2300所示，形成第一集成芯片(IC)层202a。第一IC层202a包括设置在第一衬底102a上的第一介电结构104a内的第一多个互连层106a。在一些实施例中，第一IC层202a可以如以上关于图11的截面图1100所描述的那样形成。
如图24A至图24B的截面图2400和2402所示，在第一ILD层414a内形成具有标准通孔111vs和过尺寸通孔111vo的通孔层。在一些实施例中，标准通孔111vs和过尺寸通孔111vo可以使用镶嵌工艺形成。例如，可以在第二衬底102b上形成第一ILD层414a，如图24A的截面图2400所示。随后图案化第一ILD层414a以限定标准通孔1302和过尺寸通孔1304。过尺寸通孔1304具有比标准通孔1302更大的宽度。如图24B的截面图2400所示，在标准通孔1302内形成标准通孔111vs，并且在过尺寸通孔1304内形成过尺寸通孔111vo。
如图25的截面图2500所示，在第一ILD层414a上方形成包括第一互连线109w1和第二互连线109w2的第一互连线层。在标准通孔111vs上形成第一互连线109w1，并且在过尺寸通孔111vo上方形成第二互连线109w2。在一些实施例中，可以在第一ILD层414a上的第二ILD层414b内形成第一互连线109w1和第二互连线109w2。在其它实施例中(未示出)，可以在第一ILD层414a内形成第一互连线109w1和第二互连线109w2。
如图26的截面图2600所示，在第一互连线109w1和第二互连线109w2上形成一个或多个额外的互连层1402以限定第二IC层202b。在一些实施例中，一个或多个额外的互连层1402可以如以上关于图14的截面图1400所描述的那样形成。
如图27的截面图2700所示，第一IC层202a通过接合结构204接合至第二IC层202b。在各个实施例中，第一IC层202a可以接合至如以上关于图15的截面图1500所描述的第二IC层202b。
如图28的截面图2800所示，减小第二衬底102b的厚度。在各个实施例中，可以如上文关于图16的截面图1600所描述的那样减小第二衬底102b的厚度。
如图29的截面图2900所示，选择性蚀刻第二衬底102b的背侧以限定穿过第二衬底102b延伸至过尺寸通孔111vo的TSV开口2902。在一些实施例中，TSV开口2902可以如以上关于图17A至图17B的截面图1700和1708所描述的那样形成。
如图30的截面图3000所示，在TSV开口2902内形成TSV 112。在一些实施例中，TSV112可以如以上关于图18的截面图1800所描述的那样形成。
如图31的截面图3100所示，在TSV 112上形成接合焊盘结构114。在一些实施例中，接合焊盘结构114可以如以上关于图19的截面图1900所描述的那样形成。
如图32的截面图3200所示，在接合焊盘结构114上方形成一个或多个上钝化层218-220。在一些实施例中，一个或多个上钝化层218-220可以如以上关于图20的截面图2000所描述的那样形成。
如图33的截面图3300所示，在由一个或多个上钝化层218-220限定的第二开口2002内形成导电接合结构118。在一些实施例中，导电接合结构118可以包括形成在接合焊盘结构114上的UBM 118a和形成在UBM118a上的导电凸块118b(例如，焊料凸块)。
图34示出了形成具有配置为用作TSV的停止层的过尺寸通孔的集成芯片结构的方法3400的一些可选实施例的流程图。
在3402中，第一集成芯片(IC)层形成为在第一衬底上的第一介电结构内具有第一多个互连层。图23示出了对应于步骤3402的一些实施例的截面图2300。
在3404中，在形成在第二衬底上的第一ILD层内形成标准通孔。图24A至图24B示出了对应于步骤3404的一些实施例的截面图2400-2402。
在3406中，在第一ILD层内形成过尺寸通孔。图24A至图24B示出了对应于步骤3406的一些实施例的截面图2400-2402。
在3408中，形成第一互连线层。第一互连线层包括形成在标准通孔上的第一互连线和形成在过尺寸通孔上的第二互连线。图25示出了对应于步骤3408的一些实施例的截面图2500。
在3410中，在第一互连线层上方的额外的ILD层内形成一个或多个额外的互连层以限定第二IC层。图26示出了对应于步骤3410的一些实施例的截面图2600。
在3412中，第一IC层通过接合结构接合至第二IC层。图27示出了对应于步骤3412的一些实施例的截面图2700。
在3414中，减小第二衬底的厚度。图28示出了对应于步骤3414的一些实施例的截面图2800。
在3416中，选择性蚀刻第二衬底的背侧以限定延伸至过尺寸通孔的TSV开口。图29示出了对应于步骤3416的一些实施例的截面图2900。
在3418中，在TSV开口内形成TSV。图30示出了对应于步骤3418的一些实施例的截面图3000。
在3420中，在TSV上形成接合焊盘结构。图31示出了对应于步骤3420的一些实施例的截面图3100。
在3422中，在接合焊盘结构上形成一个或多个上钝化层。图32示出了对应于步骤3422的一些实施例的截面图3200。
在3424中，在接合焊盘结构上和一个或多个上钝化层中的开口内形成导电接合结构。图33示出了对应于步骤3424的一些实施例的截面图3300。
因此，在一些实施例中，本发明涉及包括配置为用作衬底通孔(TSV)的停止层的过尺寸通孔的集成芯片结构。
在一些实施例中，本发明涉及集成芯片结构。集成芯片结构，包括：标准通孔，设置在衬底的第一侧上；过尺寸通孔，设置在衬底的第一侧上，并且与标准通孔横向分隔开，过尺寸通孔具有大于标准通孔的宽度；互连线，垂直接触过尺寸通孔；以及衬底通孔(TSV)，从衬底的第二侧延伸并且穿过衬底，以物理接触过尺寸通孔或互连线，TSV具有小于过尺寸通孔的宽度的最小宽度。在一些实施例中，过尺寸通孔垂直位于互连线和衬底的第一侧之间。在一些实施例中，互连线垂直位于过尺寸通孔和衬底的第一侧之间。在一些实施例中，TSV垂直通过互连线并且延伸至过尺寸通孔中。在一些实施例中，TSV垂直通过过尺寸通孔并且延伸至互连线。在一些实施例中，集成芯片结构还包括：栅极结构，设置在衬底上；第一层间介电(ILD)层，横向围绕栅极结构；以及第二ILD层，位于第一ILD层上，TSV延伸穿过第一ILD层，以在通过过尺寸通孔与第二ILD层分隔开的位置处接触过尺寸通孔。在一些实施例中，互连线和过尺寸通孔共同具有大于或等于约1000埃的厚度。在一些实施例中，过尺寸通孔横向延伸越过TSV的相对侧。在一些实施例中，过尺寸通孔具有比标准通孔的第二宽度大约2,000％和约5,000％之间的第一宽度。在一些实施例中，TSV具有物理接触互连线或过尺寸通孔的圆形表面。
在其它实施例中，本发明涉及集成芯片结构。集成芯片结构包括：第一集成芯片层，具有设置在第一衬底上的第一介电结构内的第一多个互连层；第二集成芯片层，具有设置在第二衬底上的第二介电结构内的第二多个互连层，第二多个互连层包括物理接触第一互连线的标准通孔以及物理接触第二互连线的过尺寸通孔，过尺寸通孔具有大于标准通孔的尺寸；以及衬底通孔(TSV)，延伸穿过第二衬底并且物理接触过尺寸通孔，过尺寸通孔横向围绕TSV的相对侧。在一些实施例中，过尺寸通孔具有大于TSV的面向第二互连线的表面的宽度的宽度。在一些实施例中，集成芯片结构还包括：栅极结构，设置在第二衬底上，TSV从第二衬底的侧壁之间垂直延伸至越过栅极结构的远离第二衬底的表面。在一些实施例中，集成芯片结构还包括：一个或多个中段制程(MEOL)互连件，设置在第二衬底上，TSV从第二衬底的侧壁之间垂直延伸至越过一个或多个MEOL互连件。在一些实施例中，集成芯片结构还包括：第一层间介电(ILD)层，位于第二衬底上；第二ILD层，位于第一ILD层上，第一ILD层具有高于第二ILD层的介电常数；并且TSV延伸穿过第一ILD层，以在通过过尺寸通孔与第二ILD层分隔开的位置处接触过尺寸通孔。在一些实施例中，第一ILD层是氧化物或低k介电材料，并且第二ILD层是极低k介电材料或超低k介电材料。在一些实施例中，集成芯片结构还包括：衬垫，设置为沿TSV的侧壁并且垂直延伸穿过第二介电结构的第一ILD层，衬垫与过尺寸通孔垂直分隔开非零距离。
在其它实施例中，本发明涉及形成集成芯片结构的方法。方法包括：在沿衬底的第一侧形成的第一层间介电(ILD)层内形成互连线；在沿衬底的第一侧形成的第二ILD层内形成标准通孔；在第二ILD层内形成过尺寸通孔，其中，过尺寸通孔具有大于标准通孔的宽度；蚀刻衬底以形成穿过衬底延伸至互连线或过尺寸通孔的衬底通孔(TSV)开口，其中，互连线接触过尺寸通孔；以及在TSV开口内形成一种或多种导电材料，以限定衬底通孔(TSV)。在一些实施例中，第一ILD层位于第二ILD层和衬底之间。在一些实施例中，第二ILD层位于第一ILD层和衬底之间。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种集成芯片结构，包括：
标准通孔，设置在衬底的第一侧上；
过尺寸通孔，设置在所述衬底的第一侧上，并且与所述标准通孔横向分隔开，其中，所述过尺寸通孔具有大于所述标准通孔的宽度；
互连线，垂直接触所述过尺寸通孔；以及
衬底通孔(TSV)，从所述衬底的第二侧延伸并且穿过所述衬底，以物理接触所述过尺寸通孔或所述互连线，其中，所述衬底通孔具有小于所述过尺寸通孔的宽度的最小宽度。
2.根据权利要求1所述的集成芯片结构，其中，所述过尺寸通孔垂直位于所述互连线和所述衬底的第一侧之间。
3.根据权利要求1所述的集成芯片结构，其中，所述互连线垂直位于所述过尺寸通孔和所述衬底的第一侧之间。
4.根据权利要求1所述的集成芯片结构，其中，所述衬底通孔垂直通过所述互连线并且延伸至所述过尺寸通孔中。
5.根据权利要求1所述的集成芯片结构，其中，所述衬底通孔垂直通过所述过尺寸通孔并且延伸至所述互连线。
6.根据权利要求1所述的集成芯片结构，还包括：
栅极结构，设置在所述衬底上；
第一层间介电(ILD)层，横向围绕所述栅极结构；以及
第二层间介电层，位于所述第一层间介电层上，其中，所述衬底通孔延伸穿过第一层间介电层，以在通过所述过尺寸通孔与所述第二层间介电层分隔开的位置处接触所述过尺寸通孔。
7.根据权利要求1所述的集成芯片结构，其中，所述互连线和所述过尺寸通孔共同具有大于或等于1000埃的厚度。
8.根据权利要求1所述的集成芯片结构，其中，所述过尺寸通孔横向延伸越过所述衬底通孔的相对侧。
9.一种集成芯片结构，包括：
第一集成芯片层，包括设置在第一衬底上的第一介电结构内的第一多个互连层；
第二集成芯片层，包括设置在第二衬底上的第二介电结构内的第二多个互连层，所述第二多个互连层包括：
标准通孔，物理接触第一互连线；
过尺寸通孔，物理接触第二互连线，其中，所述过尺寸通孔具有大于所述标准通孔的尺寸；以及
衬底通孔(TSV)，延伸穿过所述第二衬底并且物理接触所述过尺寸通孔，其中，所述过尺寸通孔横向围绕所述衬底通孔的相对侧。
10.一种形成集成芯片结构的方法，包括：
在沿衬底的第一侧形成的第一层间介电(ILD)层内形成互连线；
在沿所述衬底的第一侧形成的第二层间介电层内形成标准通孔；
在所述第二层间介电层内形成过尺寸通孔，其中，所述过尺寸通孔具有大于所述标准通孔的宽度；
蚀刻所述衬底以形成穿过所述衬底延伸至所述互连线或所述过尺寸通孔的衬底通孔(TSV)开口，其中，所述互连线接触所述过尺寸通孔；以及
在所述衬底通孔开口内形成一种或多种导电材料，以限定衬底通孔(TSV)。
CN202110034765.7A 2020-06-11 2021-01-12 集成芯片结构及其形成方法 Active CN113451246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/898,647 US11282769B2 (en) 2020-06-11 2020-06-11 Oversized via as through-substrate-via (TSV) stop layer
US16/898,647 2020-06-11

Publications (2)

Publication Number Publication Date
CN113451246A true CN113451246A (zh) 2021-09-28
CN113451246B CN113451246B (zh) 2024-06-07

Family

ID=77808843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110034765.7A Active CN113451246B (zh) 2020-06-11 2021-01-12 集成芯片结构及其形成方法

Country Status (5)

Country Link
US (3) US11282769B2 (zh)
KR (2) KR20210154671A (zh)
CN (1) CN113451246B (zh)
DE (1) DE102020116884B4 (zh)
TW (1) TWI793501B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139867A1 (en) * 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282769B2 (en) * 2020-06-11 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oversized via as through-substrate-via (TSV) stop layer
KR20220016411A (ko) * 2020-07-31 2022-02-09 삼성전자주식회사 반도체 소자
TWI832470B (zh) * 2022-10-04 2024-02-11 力晶積成電子製造股份有限公司 半導體結構的製造方法
KR20240079873A (ko) * 2022-11-29 2024-06-05 삼성전자주식회사 관통 비아를 갖는 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752337A (zh) * 2013-12-30 2015-07-01 国际商业机器公司 半导体结构及其形成方法
CN105845636A (zh) * 2010-04-16 2016-08-10 台湾积体电路制造股份有限公司 在用于接合管芯的中介层中的具有不同尺寸的tsv
CN109950221A (zh) * 2019-04-15 2019-06-28 德淮半导体有限公司 半导体装置及其制造方法
CN110534507A (zh) * 2018-05-25 2019-12-03 台湾积体电路制造股份有限公司 贯穿硅通孔设计、三维集成电路及其制造方法
CN110890343A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 集成电路芯片及熔断器的检测方法
CN111092090A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 集成芯片及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8422837B2 (en) 2008-02-28 2013-04-16 Nec Corporation Semiconductor device
US8299583B2 (en) * 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
JP5101575B2 (ja) 2009-07-28 2012-12-19 株式会社東芝 半導体装置およびその製造方法
KR101677507B1 (ko) 2010-09-07 2016-11-21 삼성전자주식회사 반도체 장치의 제조 방법
KR101870155B1 (ko) * 2012-02-02 2018-06-25 삼성전자주식회사 비아 연결 구조체, 그것을 갖는 반도체 소자 및 그 제조 방법들
DE102013104464B4 (de) 2013-03-15 2019-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
US10032712B2 (en) 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
KR102064863B1 (ko) * 2013-08-29 2020-01-10 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자 제조 방법
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
KR102379165B1 (ko) * 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
JP2017050340A (ja) 2015-08-31 2017-03-09 株式会社ソシオネクスト 半導体装置、及び半導体装置の製造方法
KR102450580B1 (ko) * 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
US11289402B2 (en) * 2019-02-22 2022-03-29 Samsung Electronics Co., Ltd. Semiconductor device including TSV and method of manufacturing the same
US11094704B2 (en) * 2019-10-31 2021-08-17 Sandisk Technologies Llc Method of forming a three-dimensional memory device and a driver circuit on opposite sides of a substrate
US11282769B2 (en) * 2020-06-11 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Oversized via as through-substrate-via (TSV) stop layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845636A (zh) * 2010-04-16 2016-08-10 台湾积体电路制造股份有限公司 在用于接合管芯的中介层中的具有不同尺寸的tsv
CN104752337A (zh) * 2013-12-30 2015-07-01 国际商业机器公司 半导体结构及其形成方法
CN110534507A (zh) * 2018-05-25 2019-12-03 台湾积体电路制造股份有限公司 贯穿硅通孔设计、三维集成电路及其制造方法
CN110890343A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 集成电路芯片及熔断器的检测方法
CN111092090A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN109950221A (zh) * 2019-04-15 2019-06-28 德淮半导体有限公司 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139867A1 (en) * 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures

Also Published As

Publication number Publication date
KR20210154671A (ko) 2021-12-21
US11282769B2 (en) 2022-03-22
KR20220136984A (ko) 2022-10-11
TWI793501B (zh) 2023-02-21
TW202147511A (zh) 2021-12-16
US20210391237A1 (en) 2021-12-16
DE102020116884A1 (de) 2021-12-16
KR102651281B1 (ko) 2024-03-25
US20220208651A1 (en) 2022-06-30
DE102020116884B4 (de) 2023-10-19
US11756862B2 (en) 2023-09-12
US20230361005A1 (en) 2023-11-09
CN113451246B (zh) 2024-06-07

Similar Documents

Publication Publication Date Title
US11410972B2 (en) Hybrid bonding technology for stacking integrated circuits
CN113451246B (zh) 集成芯片结构及其形成方法
US20220359646A1 (en) Backside capacitor techniques
US9773701B2 (en) Methods of making integrated circuits including conductive structures through substrates
KR101133625B1 (ko) 반도체 장치용 패드 구조
US9570418B2 (en) Structure and method for package warpage control using dummy interconnects
TWI727383B (zh) 半導體結構、三維積體電路結構及其製作方法
TWI807289B (zh) 封裝裝置及其形成方法
US11335610B2 (en) Semiconductor structure including interconnection to probe pad with probe mark and method of manufacturing the same
US20230369260A1 (en) Bond pad with enhanced reliability
TWI758122B (zh) 半導體結構及其形成方法
US20230245987A1 (en) Slotted bond pad in stacked wafer structure
US11355464B2 (en) Semiconductor device structure with bottle-shaped through silicon via and method for forming the same
US20230377968A1 (en) Redistribution layer metallic structure and method
TWI842221B (zh) 半導體結構、半導體配置及其形成方法
US20230352434A1 (en) Semiconductor device structure with composite bottle-shaped through silicon via

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant