DE10130934A1 - Grabenkondensator und entsprechendes Herstellungsverfahren - Google Patents
Grabenkondensator und entsprechendes HerstellungsverfahrenInfo
- Publication number
- DE10130934A1 DE10130934A1 DE10130934A DE10130934A DE10130934A1 DE 10130934 A1 DE10130934 A1 DE 10130934A1 DE 10130934 A DE10130934 A DE 10130934A DE 10130934 A DE10130934 A DE 10130934A DE 10130934 A1 DE10130934 A1 DE 10130934A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- capacitor
- dielectric
- filler material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000000945 filler Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 238000009736 wetting Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 33
- 210000004027 cell Anatomy 0.000 description 10
- 238000011161 development Methods 0.000 description 9
- 230000018109 developmental process Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Abstract
Die vorliegende Erfindung schafft einen Grabenkondensator, insbesondere zur Verwendung in einer Halbleiter-Speicherzelle, mit einem Graben (2), der in einem Substrat (1) gebildet ist; einem im Substrat (1) vorgesehenen Bereich (1a) als erste Kondensatorelektrode; einer dielektrischen Schicht (10) auf der Grabenwand als Kondensatordielektrikum und einem in dem Graben (2) vorgesehenen metallischen Füllmaterial (30'') als zweite Kondensatorelektrode; wobei im Graben (2) oberhalb des leitenden metallischen Füllmaterials (30'') ein dielektrisches Füllmaterial (35) mit einem Hohlraum (40) zur Aufnahme mechanischer Spannungen gebildet ist. Ebenfalls schafft die Erfindung ein entsprechendes Herstellungsverfahren.
Description
- Die vorliegende Erfindung betrifft einen Grabenkondensator und ein entsprechendes Herstellungsverfahren.
- Integrierte Schaltungen (ICs) oder Chips verwenden Kondensatoren zum Zwecke der Ladungsspeicherung. Ein Beispiel eines IC, welcher Kondensatoren zum Speichern von Ladungen verwendet, ist ein Speicher-IC, wie z. B. ein Chip für einen dynamischen Schreib-/Lesespeicher mit wahlfreiem Zugriff (DRAM). Der Ladungszustand ("0" oder "1") in dem Kondensator repräsentiert dabei ein Datenbit.
- Ein DRAM-Chip enthält eine Matrix von Speicherzellen, welche in Form von Zeilen und Spalten verschaltet sind. Üblicherweise werden die Zeilenverbindungen als Wortleitungen und die Spaltenverbindungen als Bitleitungen bezeichnet. Das Auslesen von Daten von den Speicherzellen oder das Schreiben von Daten in die Speicherzellen wird durch die Aktivierung geeigneter Wortleitungen und Bitleitungen bewerkstelligt.
- Üblicherweise enthält eine DRAM-Speicherzelle einen mit einem Kondensator verbundenen Transistor. Der Transistor enthält zwei Diffusionsbereiche, welche durch einen Kanal getrennt sind, oberhalb dessen ein Gate angeordnet ist. Abhängig von der Richtung des Stromflusses bezeichnet man den einen Diffusionsbereich als Drain und den anderen als Source. Die Bezeichnungen "Drain" und "Source" werden hier hinsichtlich der Diffusionsbereiche gegenseitig austauschbar verwendet. Die Gates sind mit einer Wortleitung verbunden, und einer der Diffusionsbereiche ist mit einer Bitleitung verbunden. Der andere Diffusionsbereich ist mit dem Kondensator verbunden. Das Anlegen einer geeigneten Spannung an das Gate schaltet den Transistor ein, ermöglicht einen Stromfluß zwischen den Diffusionsbereichen durch den Kanal, um so eine Verbindung zwischen dem Kondensator und der Bitleitung zu bilden. Das Ausschalten des Transistors trennt diese Verbindung, indem der Stromfluß durch den Kanal unterbrochen wird.
- Die in dem Kondensator gespeicherte Ladung baut sich mit der Zeit aufgrund eines inhärenten Leckstroms ab. Bevor sich die Ladung auf einen unbestimmten Pegel (unterhalb eines Schwellwerts) abgebaut hat, muß der Speicherkondensator aufgefrischt werden.
- Das fortlaufende Bestreben nach Verkleinerung der Speichervorrichtungen fördert den Entwurf von DRAMs mit größerer Dichte und kleinerer charakteristischer Größe, d. h. kleinerer Speicherzellenfläche. Zur Herstellung von Speicherzellen, welche eine geringeren Oberflächenbereich besetzen, werden kleinere Komponenten, beispielsweise Kondensatoren, verwendet. Jedoch resultiert die Verwendung kleinerer Kondensatoren in einer erniedrigten Speicherkapazität, was wiederum die Funktionstüchtigkeit und Verwendbarkeit der Speichervorrichtung widrig beeinflussen kann. Beispielsweise erfordern Leseverstärker einen ausreichenden Signalpegel zum zuverlässigen Auslesen der Information in den Speicherzellen. Das Verhältnis der Speicherkapazität zur Bitleitungskapazität ist entscheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu gering wird, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals sein. Ebenfalls erfordert eine geringere Speicherkapazität eine höhere Auffrischfrequenz.
- Ein Kondensatortyp, welcher üblicherweise in DRAMs verwendet wird, ist ein Grabenkondensator. Ein Grabenkondensator hat eine dreidimensionale Struktur, welche in dem Siliziumsubstrat ausgebildet ist. Eine Erhöhung des Volumens bzw. der Kapazität des Grabenkondensators kann durch tieferes Ätzen in das Substrat erreicht werden. In diesem Fall bewirkt die Steigerung der Kapazität des Grabenkondensators keine Vergrößerung der von der Speicherzelle belegten Oberfläche.
- Ein üblicher Grabenkondensator enthält einen in das Substrat geätzten Graben. Dieser Graben wird typischerweise mit p+- oder n+-dotiertem Polysilizium gefüllt, welches als eine Kondensatorelektrode dient (auch als Speicherkondensator bezeichnet). Die zweite Kondensatorelektrode ist das Substrat oder eine "vergrabene Platte". Ein Kondensatordielektrikum, welches z. B. Nitrid enthält, wird üblicherweise zur Isolation der zwei Kondensatorelektroden verwendet.
- In dem oberen Bereich des Grabens wird ein dielektrischer Kragen (vorzugsweise ein Oxidbereich) erzeugt, um einen Leckstrom zu verhindern bzw. den oberen Teil des Kondensators zu isolieren.
- Von großem Interesse ist es neuerdings, den spezifischen Widerstand der Elektroden eines derartigen Grabenkondensators zu erniedrigen, und zwar insbesondere, wenn der betreffende Grabenkondensator zur Herstellung von einem Halbleiterspeicher verwendet wird. Durch einen erniedrigten Widerstand, beispielsweise der im Graben befindlichen Elektrode, können die Anforderungen an den zugehörigen Auswahltransistor deutlich entspannt werden. Dies gilt insbesondere für DRAM-Generationen mit Gate-Längen von weniger als 90 nm.
- Bisher wurde die im Graben befindliche Elektrode in der Regel durch hochdotiertes Polysilizium gebildet, welches eine gute Kantenabdeckung von mehr als 90% und einen mittelmäßigen spezifischen Widerstand von mehr als 500.10-6 Ω cm aufweist.
- Daher ist es Aufgabe der vorliegenden Erfindung, einen verbesserten Grabenkondensator und ein entsprechendes Herstellungsverfahren mit erniedrigtem Elektrodenwiderstand anzugeben.
- Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1 angegebenen Grabenkondensator gelöst. Weiterhin wird diese Aufgabe durch das in Anspruch 7 angegebene Verfahren gelöst.
- Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.
- Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, die im Graben befindliche Elektrode durch eine Metallfüllung, insbesondere Aluminiumfüllung, auszubilden, welche vorteilhafterweise eine Kantenbedeckung von über 100% ermöglicht. Thermische Spannungen, die durch die unterschiedlichen Ausdehnungskoeffizienten des Metalls und des Substrats auftreten, werden durch eine mechanische Sicherung in Form eines Hohlraums aufgefangen, der in einer dielektrischen Füllung oberhalb der Elektrode vorgesehen ist. Der spezifische Widerstand der im Graben befindlichen Elektrode lässt sich durch die Verwendung eines entsprechenden Metalls auf typischerweise 5.10-6 Ω cm erniedrigen.
- Gemäß einer bevorzugten Weiterbildung wird ein Isolationskragen im oberen Bereich des Grabens gebildet.
- Gemäß einer weiteren bevorzugten Weiterbildung weist das metallische Füllmaterial Aluminium auf.
- Gemäß einer weiteren bevorzugten Weiterbildung weist das Koridensatordielektikum eine AlN/SiN-Schicht auf.
- Gemäß einer weiteren bevorzugten Weiterbildung wird oberhalb des Bereichs aus dem dielektrischen Füllmaterials eine Diffusionsbarrierenschicht zur Verhinderung einer Ausdiffusion des metallischen Füllmaterials vorgesehen.
- Gemäß einer weiteren bevorzugten Weiterbildung ist der Bereich aus dem metallischen Füllmaterial über eine leitende Kontaktschicht auf den Gräbenwänden im oberen Grabenbereich elektrisch anschließbar.
- Gemäß einer weiteren bevorzugten Weiterbildung wird die metallische Füllmaterialbereich als Kondensatorelektrode folgendermaßen durch Abscheiden einer Schicht aus dem metallischen Füllmaterial über dem Graben und Einschmelzen und Rückätzen der Schicht gebildet.
- Gemäß einer weiteren bevorzugten Weiterbildung wird der Hohlraum durch eine Abscheidung des dielektrischen Materials mit niedriger Kantenbedeckung gebildet wird.
- Gemäß einer weiteren bevorzugten Weiterbildung wird vor dem Abscheiden der Schicht aus dem metallischen Füllmaterial eine Benetzungschicht abgeschieden.
- Ein Ausführungsbeispiel der vorliegenden Erfindung ist in den Zeichnungen dargestellt und wird in der nachfolgenden Beschreibung näher erläutert.
- In den Figuren zeigen:
- Fig. 1-8 die zum Verständnis der Erfindung wesentlichen Verfahrensschritte zur Herstellung eines Ausführungsbeispiels des erfindungsgemäßen Grabenkondensators.
- Obwohl auf beliebige Grabenkondensatoren anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik nachstehend in bezug auf einen in einer DRAM- Speicherzelle verwendeten Grabenkondensator erläutert.
- Fig. 1a-f zeigen die zum Verständnis der Erfindung wesentlichen Verfahrensschritte zur Herstellung eines Ausführungsbeispiels des erfindungsgemäßen Grabenkondensators.
- In Fig. 1 bezeichnet 1 ein Siliziumsubstrat. In dem Siliziumsubstrat 1 wird in bekannter Art und Weise ein Graben 2 durch einen Ätzprozess gebildet, wobei eine Padnitridschicht 5 als Schutzschicht gegen mechanischen und chemischen Angriff des Siliziumsubstrats während folgender Prozeßschritte verwendet wird.
- Darauffolgend wird in bekannter Weise ein Isolationskragen 15 z. B. aus Siliziumoxid im oberen Grabenbereich gebildet. Dann wird ebenfalls in bekannter Weise an den Grabenwänden eine Barrierenschicht 10 bzw. ein Node-Dielektrikum aus AlN/SiN gebildet.
- In einem darauffolgenden Prozessschritt erfolgt die Abscheidung einer niederohmigen Kontaktschicht 20 auf der resultierenden Struktur, welche beispielsweise aus TaSix oder Ta besteht. Die Kantenabdeckung des Prozesses reicht in der Regel nicht aus, um eine niederohmige Elektrode auf der gesamten Länge des Grabens 2 zu erzeugen. Aluminiummetall wird später bei hohen Temperaturen Silizium aus TaSi herauslösen, aber die entstehenden Al-Ta-Verbindungen sind temperaturbeständig.
- In einem weiteren Prozessschritt erfolgt die Abscheidung einer dünnen Benetzungsschicht 25 aus TiN, Polysilizium oder Germanium mit guter Kantenbedeckung. Diese Benetzungsschicht 25 kann bei späteren Temperaturzyklen verbraucht werden, wie weiter unten erläutert wird.
- In einem nächsten Prozessschritt wird eine Metallschicht 30 aus Aluminium über der resultierenden Struktur abgeschieden. Dieser Prozessschritt kann eine schlechte Kantenbedeckung aufweisen, jedoch muss die Schichtdicke der Metallschicht 30 aus Aluminium ausreichen, um bei einem darauffolgenden Prozessschritt den gesamten Graben 2 aufzufüllen.
- Mit Bezug auf Fig. 2a, b erfolgt danach ein Aufheizen der Struktur auf ungefähr 600°C, wodurch das Aluminium der Metallschicht 30 in den Graben 2 vollständig eingeschmolzen wird, was zu einer modifizierten Metallschicht 30' führt. Fig. 2a zeigt in diesem Zusammenhang den oberen und Fig. 2b den unteren Grabenbereich. Ebenfalls ersichtlich aus Fig. 2b ist ein im Substrat 1 vorgesehener Bereich 1a als erste Kondensatorelektrode (Buried Plate).
- Bei diesem Prozess wird die Benetzungsschicht 25 verbraucht, wie durch die gestrichelte Linie in Fig. 2a angedeutet. Besteht die Benetzungsschicht 25 aus Polysilizium oder Germanium, wird das Aluminium der Metallschicht 30 in den Graben 2 getrieben, da Aluminium und Silizium eine eutektische Legierung mit einem erniedrigten Schmelzpunkt bilden. Das Polysilizium oder Germanium wird dabei in das Aluminium legiert. Im Falle einer Benetzungsschicht 25 aus TiN wird die gute Benetzung der TiN-Oberfläche mit Aluminium ausgenützt, was ein Eintreiben des Aluminiummetalls in den Graben 2 ermöglicht. Das TiN kann in nachfolgenden Prozessschritten in das Aluminium aufgelöst werden.
- Mit Bezug auf Fig. 3 erfolgt danach zunächst eine Rückätzung des Aluminiums zur Bildung einer Aluminiumelektrode 30" im Graben 2. Die Aluminium-Rückätzung kann nasschemisch unter Verwendung von H3PO4 (11,8 mol pro Liter) - HNO3 (0,6 mol pro Liter) selektiv zur Kontaktschicht 20 aus Ta- Six oder Ta erfolgen. Auch eine Plasmaätzung mit HBr-Plasma ist in diesem Zusammenhang möglich.
- In einem darauffolgenden Prozessschritt wird eine dielektrische Schicht 35 über der resultierenden Struktur abgeschieden. Die dielektrische Schicht 35 kann beispielsweise aus SiO2 oder SiN bestehen. Bei dieser Abscheidung wird ein Abscheideprozess mit geringer Kantenbedeckung verwendet, wodurch ein Hohlraum 40 über der Aluminiumelektrode 30" gebildet wird. Dieser Hohlraum 40 dient als Expansionsraum, wenn bei späteren Temperaturzyklen das Aluminiummetall stärker als das umgebende Substrat 1 bzw. die darauf befindlichen Schichten expandiert. Durch die Bildung des Hohlraums 40 wird die Entstehung von thermischen Spannungen, welche zu Defekten der Struktur führen könnten, vermieden.
- Mit Bezug auf Fig. 4 werden die dielektrische Schicht 35 und die Kontaktschicht 20 von der Oberfläche der Struktur durch einen chemisch-mechanischen Polierschritt zurückpoliert, wobei das Padnitrid 5 als Polierstopp dient.
- Mit Bezug auf Fig. 5 erfolgt dann eine selektive Ätzung der dielektrischen Schicht 35 bis unter das Ende des Isolationskragens 15.
- Die Kontaktschicht 20 und die Barrierenschicht 10, die gleichzeitig als Kondensatordielektrikum dient, werden in einem darauffolgenden Prozessschritt gemäß Fig. 6 selektiv zum Oxid ebenfalls bis zum Ansatz der dielektrischen Schicht 35 zurückgeätzt.
- Wie in Fig. 7 gezeigt, erfolgt dann eine Abscheidung und Rückätzung von TaSi mittels eines Prozessschritts mit schlechter Kantenbedeckung, wodurch eine leitende Diffusionsbarriere 42 über der dielektrischen Schicht 35 gebildet wird, welche seitlich einen Kontakt mit der Kontaktschicht 20 aufweist.
- Durch eine weitere Ätzung des Isolationskragens 15 kann das dielektrische Material noch weiter eingesenkt werden.
- Schließlich wird mit Bezug auf Fig. 8 die freigelegte Seitenwand die Siliziumsubstrats 1 durch eine Nitridierung versiegelt (aus Übersichtsgründen in Fig. 8 nicht dargestellt) und hochdotiertes Polysilizium 45 abgeschieden und zurückgeätzt, um einen Kontakt zur im Graben befindlichen Metallelektrode 30" zu bilden.
- Der weiter Prozessverlauf, insbesondere die Ausbildung des entsprechenden Auswahltransistors bei einer Verwendung in einem Speicherzellenfeld, sind im Stand der Technik wohl bekannt.
- Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
- Insbesondere sind die angeführten Materialien nur beispielhaft und durch andere Materialien mit geeigneten Eigenschaften ersetzbar. Das gleiche gilt für die genannten Ätzprozesse und Abscheidungsprozesse.
- Auch ist das gezeigte Einschmelzen vom Aluminium nur ein Beispiel und könnte auch durch den PAS-Prozeß bewerkstelligt werden, wobei Polysilizium und Aluminium interdiffundiert werden. Siehe dazu "Aluminium word line and bit line fabrication technology for COB DRAM using a polysiliconaluminum substitute" from Nakamura et al., 1999 Symposium on VLSI Technology, Digest of Technical Papers (IEEE Cat. No. 99CH36325.
Claims (13)
1. Grabenkondensator, insbesondere zur Verwendung in einer
Halbleiter-Speicherzelle, mit:
einem Graben (2), der in einem Substrat (1) gebildet ist;
einem im Substrat (1) vorgesehenen Bereich (1a) als erste Kondensatorelektrode;
einer dielektrischen Schicht (10) auf der Grabenwand als Kondensatordielektrikum; und
einem in dem Graben (2) vorgesehenen Bereich (30") aus einem metallischen Füllmaterial als zweite Kondensatorelektode;
wobei im Graben (2) oberhalb des Bereich (30") aus dem leitenden metallischen Füllmaterials ein Bereich (35) aus einem dielektischen Füllmaterial (35) mit einem Hohlraum (40) zur Aufnahme mechanischer Spannungen gebildet ist.
einem Graben (2), der in einem Substrat (1) gebildet ist;
einem im Substrat (1) vorgesehenen Bereich (1a) als erste Kondensatorelektrode;
einer dielektrischen Schicht (10) auf der Grabenwand als Kondensatordielektrikum; und
einem in dem Graben (2) vorgesehenen Bereich (30") aus einem metallischen Füllmaterial als zweite Kondensatorelektode;
wobei im Graben (2) oberhalb des Bereich (30") aus dem leitenden metallischen Füllmaterials ein Bereich (35) aus einem dielektischen Füllmaterial (35) mit einem Hohlraum (40) zur Aufnahme mechanischer Spannungen gebildet ist.
2. Grabenkondensator nach Anspruch 1, dadurch
gekennzeichnet, daß ein Isolationskragen (15) im oberen Bereich des
Grabens (2) gebildet ist.
3. Grabenkondensator nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß das metallische Füllmaterial Aluminium
aufweist.
4. Grabenkondensator nach Anspruch 1, 2 oder 3, dadurch
gekennzeichnet, daß das Kondensatordielektikum eine AlN
und/oder eine SiN-Schicht (10) aufweist.
5. Grabenkondensator nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß oberhalb des Bereichs (35)
aus dem dielektrischen Füllmaterials eine
Diffusionsbarrierenschicht (42) zur Verhinderung einer Ausdiffusion des
metallischen Füllmaterials vorgesehen ist.
6. Grabenkondensator nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß der Bereich (30") aus dem
metallischen Füllmaterial über eine leitende Kontaktschicht
(20) auf den Gräbenwänden im oberen Grabenbereich
elektrisch anschließbar ist.
7. Verfahren zur Herstellung eines Grabenkondensators,
insbesondere zur Verwendung in einer
Halbleiter-Speicherzelle, mit den Schritten:
Bilden eines Grabens (2) in einem Substrat (1), welches einen Bereich (1a) aufweist, der als erste Kondensatorelektrode dient;
Bilden einer dielektrischen Schicht (10) auf den Grabenwänden als Kondensatordielektrikum;
Vorsehen eines Bereichs (30") aus einem metallischen Füllmaterial im Graben (2) als zweite Kondensatorelektrode; und
Vorsehen eines Bereichs aus einem dielektischen Füllmaterial (35) mit einem Hohlraum (40) zur Aufnahme mechanischer Spannungen im Graben (2) oberhalb des Bereichs (30") aus dem leitenden metallischen Füllmaterial.
Bilden eines Grabens (2) in einem Substrat (1), welches einen Bereich (1a) aufweist, der als erste Kondensatorelektrode dient;
Bilden einer dielektrischen Schicht (10) auf den Grabenwänden als Kondensatordielektrikum;
Vorsehen eines Bereichs (30") aus einem metallischen Füllmaterial im Graben (2) als zweite Kondensatorelektrode; und
Vorsehen eines Bereichs aus einem dielektischen Füllmaterial (35) mit einem Hohlraum (40) zur Aufnahme mechanischer Spannungen im Graben (2) oberhalb des Bereichs (30") aus dem leitenden metallischen Füllmaterial.
8. Verfahren nach Anspruch 7, gekennzeichnet durch die
Schritte:
Abscheiden einer Schicht (30) aus dem metallischen Füllmaterial über dem Graben (2); und
Einschmelzen und Rückätzen der Schicht (30) zum Bilden des Bereichs (30") aus dem metallischen Füllmaterial.
Abscheiden einer Schicht (30) aus dem metallischen Füllmaterial über dem Graben (2); und
Einschmelzen und Rückätzen der Schicht (30) zum Bilden des Bereichs (30") aus dem metallischen Füllmaterial.
9. Verfahren nach Anspruch 7 oder 8, dadurch
gekennzeichnet, daß der Hohlraum (40) durch eine Abscheidung des
dielektrischen Materials mit niedriger Kantenbedeckung
gebildet wird.
10. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß oberhalb des Bereichs (35) aus
dem dielektrischen Füllmaterial eine
Diffusionsbarrierenschicht (42) zur Verhinderung einer Ausdiffusion des
metallischen Füllmaterials vorgesehen wird.
11. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß ein Isolationskragen (15) im
oberen Bereich des Grabens (2) gebildet wird.
12. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß der Bereich (30") aus dem
metallischen Füllmaterial über eine leitende Kontaktschicht (20)
auf den Gräbenwänden im oberen Grabenbereich elektrisch
angeschlossen wird.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
vor dem Abscheiden der Schicht (30) eine Benetzungschicht
(20) abgeschieden wird.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10130934A DE10130934A1 (de) | 2001-06-27 | 2001-06-27 | Grabenkondensator und entsprechendes Herstellungsverfahren |
| JP2003509537A JP4024753B2 (ja) | 2001-06-27 | 2002-06-12 | トレンチキャパシタおよびその製造方法 |
| TW091112842A TW550801B (en) | 2001-06-27 | 2002-06-12 | Trench capacitor and corresponding method of production |
| KR1020037016926A KR100649363B1 (ko) | 2001-06-27 | 2002-06-12 | 트렌치 캐패시터 및 그 제조 방법 |
| PCT/EP2002/006462 WO2003003462A2 (de) | 2001-06-27 | 2002-06-12 | Grabenkondensator und entsprechendes herstellungsverfahren |
| US10/482,154 US7339224B2 (en) | 2001-06-27 | 2002-06-12 | Trench capacitor and corresponding method of production |
| EP02747382A EP1399971A2 (de) | 2001-06-27 | 2002-06-12 | Grabenkondensator und entsprechendes herstellungsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10130934A DE10130934A1 (de) | 2001-06-27 | 2001-06-27 | Grabenkondensator und entsprechendes Herstellungsverfahren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10130934A1 true DE10130934A1 (de) | 2003-01-16 |
Family
ID=7689600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10130934A Withdrawn DE10130934A1 (de) | 2001-06-27 | 2001-06-27 | Grabenkondensator und entsprechendes Herstellungsverfahren |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7339224B2 (de) |
| EP (1) | EP1399971A2 (de) |
| JP (1) | JP4024753B2 (de) |
| KR (1) | KR100649363B1 (de) |
| DE (1) | DE10130934A1 (de) |
| TW (1) | TW550801B (de) |
| WO (1) | WO2003003462A2 (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004023805B4 (de) * | 2004-05-13 | 2007-03-08 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur mit integrierten Kondensatoren und entsprechende Halbleiterstruktur |
| FR2885452A1 (fr) * | 2005-05-04 | 2006-11-10 | St Microelectronics Sa | Circuit integre comprenant au moins un condensateur et procede de formation de condensateur |
| KR100780766B1 (ko) * | 2005-12-29 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
| US7344954B2 (en) * | 2006-01-03 | 2008-03-18 | United Microelectonics Corp. | Method of manufacturing a capacitor deep trench and of etching a deep trench opening |
| US7880268B2 (en) | 2006-05-12 | 2011-02-01 | Stmicroelectronics S.A. | MIM capacitor |
| US11063157B1 (en) * | 2019-12-27 | 2021-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench capacitor profile to decrease substrate warpage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0981158A2 (de) * | 1998-08-19 | 2000-02-23 | International Business Machines Corporation | Verfahren zur Herstellung eines vergrabenen Verbindungsstreifens für Grabenkondensator |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| SG66275A1 (en) * | 1990-05-31 | 1999-07-20 | Canon Kk | Semiconductor device containing electrostatic capacitive element and method for manufacturing same |
| JPH07130871A (ja) * | 1993-06-28 | 1995-05-19 | Toshiba Corp | 半導体記憶装置 |
| US5516720A (en) * | 1994-02-14 | 1996-05-14 | United Microelectronics Corporation | Stress relaxation in dielectric before metallization |
| JPH07335750A (ja) * | 1994-06-13 | 1995-12-22 | Hitachi Ltd | 半導体装置 |
| US6399976B1 (en) * | 1995-06-06 | 2002-06-04 | International Business Machines Corporation | Shrink-wrap collar for DRAM deep trenches |
| KR100230425B1 (ko) * | 1997-06-20 | 1999-11-15 | 윤종용 | 보이드를 갖는 트렌치 소자분리막 형성방법 |
| EP0981164A3 (de) * | 1998-08-18 | 2003-10-15 | International Business Machines Corporation | Füllung mit niedrigem Widerstand für Kondensator in tiefem Graben |
| WO2001017014A1 (de) | 1999-08-30 | 2001-03-08 | Infineon Technologies Ag | Speicherzellenanordnung und verfahren zu deren herstellung |
| JP2002289816A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2001
- 2001-06-27 DE DE10130934A patent/DE10130934A1/de not_active Withdrawn
-
2002
- 2002-06-12 EP EP02747382A patent/EP1399971A2/de not_active Withdrawn
- 2002-06-12 TW TW091112842A patent/TW550801B/zh not_active IP Right Cessation
- 2002-06-12 KR KR1020037016926A patent/KR100649363B1/ko not_active IP Right Cessation
- 2002-06-12 WO PCT/EP2002/006462 patent/WO2003003462A2/de active Application Filing
- 2002-06-12 JP JP2003509537A patent/JP4024753B2/ja not_active Expired - Fee Related
- 2002-06-12 US US10/482,154 patent/US7339224B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0981158A2 (de) * | 1998-08-19 | 2000-02-23 | International Business Machines Corporation | Verfahren zur Herstellung eines vergrabenen Verbindungsstreifens für Grabenkondensator |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100649363B1 (ko) | 2006-11-27 |
| JP4024753B2 (ja) | 2007-12-19 |
| TW550801B (en) | 2003-09-01 |
| US7339224B2 (en) | 2008-03-04 |
| KR20040015293A (ko) | 2004-02-18 |
| WO2003003462A2 (de) | 2003-01-09 |
| US20040245558A1 (en) | 2004-12-09 |
| WO2003003462A3 (de) | 2003-03-20 |
| JP2004531092A (ja) | 2004-10-07 |
| EP1399971A2 (de) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1162663B1 (de) | Herstellungsverfahren für eine DRAM-Speicherzelle | |
| DE19727466C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE4430483A1 (de) | MOS-Transistor, Halbeiterspeicherbauelement mit MOS-Transistoren und Herstellungsverfahren hierfür | |
| DE102018122648A1 (de) | Speichervorrichtungen und Verfahren zum Herstellen derselben | |
| DE3844120A1 (de) | Halbleitereinrichtung mit grabenfoermiger struktur | |
| DE102020112783A1 (de) | Nichtflüchtige speicheranordnung und herstellungstechnologie | |
| DE19718721A1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE3513034A1 (de) | Halbleitervorrichtung | |
| EP1145319B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
| DE3840559C2 (de) | ||
| EP0989603A2 (de) | Grabenkondesator mit Isolationskragen und entsprechendes Herstellungsverfahren | |
| EP0883185A1 (de) | Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE102004003084B3 (de) | Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren | |
| DE10328634B3 (de) | Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator | |
| DE10130934A1 (de) | Grabenkondensator und entsprechendes Herstellungsverfahren | |
| DE10128193C1 (de) | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung | |
| EP1709681B1 (de) | Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren | |
| DE60315295T2 (de) | Ferroelektrischer speicher mit in reihe geschalteten speicherzellen | |
| DE19929308C1 (de) | Verfahren zur Herstellung einer ferroelektrischen Speicheranordnung | |
| EP0648374A1 (de) | Planarisierungverfahren für integrierte halbleiterschaltungen | |
| DE19907174C1 (de) | Verfahren zum Herstellen einer DRAM-Zelle mit einem Grabenkondensator | |
| EP1352430B1 (de) | Herstellungsverfahren für einen DRAM- oder FeRAM-Speicher mit zwei Kondensatoren pro Auswahltransistor | |
| DE102004005694B3 (de) | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren | |
| EP1234332B1 (de) | Dram-zellenstruktur mit tunnelbarriere | |
| DE102005024944B3 (de) | Kontaktstruktur für einen Stack-DRAM-Speicherkondensator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ON | Later submitted papers | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |