-
Die
vorliegende Erfindung betrifft integrierte Schaltungen (ICs). Die
Erfindung betrifft insbesondere Speicher-ICs, beispielsweise ferroelektrische Speicher-ICs,
mit Reihenarchitektur.
-
ALLGEMEINER STAND DER TECHNIK
-
Ferroelektrische
Metalloxidkeramikmaterialien wie etwa Blei-Zirkonat-Titanat (PZT) sind im Hinblick
auf die Verwendung in ferroelektrischen Halbleiterspeicherbauelementen
untersucht worden. Es können
auch andere ferroelektrische Materialien wie etwa beispielsweise
Strontium-Bismut-Tantalat (SET) verwendet werden. 1 zeigt
eine herkömmliche
ferroelektrische Speicherzelle 105 mit einem Transistor 130 und
einem ferroelektrischen Kondensator 140. Eine Kondensatorelektrode 142 ist
an eine Plattenleitung 170 gekoppelt, und eine andere Kondensatorelektrode 141 ist
an den Transistor 130 gekoppelt, der den Kondensator je
nach dem Zustand (aktiv oder inaktiv) einer an das Transistorgate
gekoppelten Wortleitung 150 selektiv an eine Bitleitung 160 koppelt
oder von dieser entkoppelt.
-
Der
ferroelektrische Speicher speichert Informationen in dem Kondensator
als remanente Polarisation. Der in der Speicherzelle gespeicherte
Logikwert hängt
von der Polarisation des ferroelektrischen Kondensators ab. Zur Änderung
der Polarisation des Kondensators muß eine Spannung, die größer ist
als die Schaltspannung (Koerzitivspannung) an seine Elektroden angelegt
werden. Ein Vorteil des ferroelektrischen Kondensators besteht darin,
daß er
seinen Polarisationszustand nach dem Abschalten des Stroms beibehält, was
zu einer nichtflüchtigen
Speicherzelle führt.
-
2 zeigt
mehrere in einer Kette 202 konfigurierte ferroelektrische
Speicherzellen. Eine derartige Speicherarchitektur ist beispielsweise
in Takashima et al., Symposium an VLSI Circuits (1997) beschrieben.
Die Speicherzellen 205 der Kette, die jeweils einen parallel
an einen Kondensator 240 gekoppelten Transistor 230 umfassen,
sind in Reihe gekoppelt. Gates 233 der Zelltransistoren
beispielsweise sind Gateleiter, die als Wortleitungen dienen oder an
diese gekoppelt sind. Ein Ende 208 der Kette ist an eine
Bitleitung gekoppelt, während
das andere Ende 209 an eine Plattenleitung gekoppelt ist.
Mehrere Ketten sind durch Wortleitungen miteinander verbunden, um
einen Speicherblock oder ein Speicherarray zu bilden.
-
3 zeigt
einen herkömmlichen
Querschnitt einer Speicherkette 302. Wie gezeigt sind die Transistoren 330 der
Speicherzellen 305 auf einem Substrat 310 ausgebildet.
Benachbarte zelltransistoren teilen sich ein gemeinsames Diffusionsgebiet. Die
Kondensatoren 340 der Speicherkette sind paarweise gruppiert.
Die untere Elektrode 341 dient als eine gemeinsame Elektrode
für benachbarte
Kondensatoren. Die obere Elektrode 342 eines Kondensators
aus einem Kondensatorpaar ist an die obere Elektrode eines Kondensators
eines benachbarten Paars gekoppelt, wodurch eine Prioritätskette
entsteht. Die oberen Kondensatorelektroden sind über obere Elektrodenplugs 386 des
aktiven Bereichs an die Zelltransistoren gekoppelt.
-
Während Standby
oder wenn die Speicherkette nicht für einen Speicherzugriff ausgewählt ist, sind
die Wortleitungen der Kette aktiv, um die Zelltransistoren der Kette
leitend zu ma chen. Die Kondensatoren der Kette werden kurzgeschlossen,
wenn Transistoren leitend werden. Um aus einer Speicherzelle der
Kette Informationen abzurufen oder zu lesen, wird an die Plattenleitung
ein Impuls (z.B. 2,5 V) angelegt. Die der Zeilenadresse des Speicherzugriffs entsprechende
Wortleitung wird deaktiviert, was bewirkt, daß der Transistor der ausgewählten Zelle nicht
leitend wird. Infolgedessen produziert der Impuls ein elektrisches
Feld an dem Kondensator der ausgewählten Zelle.
-
Wegen
der gemeinsamen Benutzung von Diffusionsgebieten zwischen benachbarten
Zelltransistoren und der gemeinsamen Benutzung der oberen und unteren
Elektroden von benachbarten Zellkondensatoren wird das elektrische
Feld für
benachbarte Zellen in unterschiedlichen Richtungen verlaufen. Wie
angedeutet werden geradzahlige adressierte Speicherzellen ein in
einer ersten Richtung angelegtes elektrisches Feld aufweisen, während ungeradzahlige
adressierte Speicherzellen ein elektrisches Feld in einer zweiten
oder entgegengesetzten Richtung aufweisen werden. Abwechselnde Richtungen
für das
externe elektrische Feld über
Kondensatoren für
ungeradzahlige und geradzahlige Adressen führen zu einer asymmetrisch
gestalteten Hysteresekurve für
ungeradzahlige und geradzahlige Adressen. Infolgedessen wird das
Lesesignal für
ungeradzahlige und geradzahlige Adreßstellen verschieden sein.
Dies führt
zu einer Verbreiterung von Lesesignalverteilungen, wie in 4 gezeigt,
was das Erfassungsfenster unerwünschterweise
reduziert.
-
Aufgrund
der vorausgegangenen Erörterung ist
es wünschenswert,
eine verbesserte verkettete Architektur bereitzustellen, die asymmetrische
Hysteresekurven für
ungeradzahlige und geradzahlige Adreßstellen vermeidet.
-
Aus
US 2001/048624 ist eine
integrierte Schaltung gemäß dem Oberbegriff
von Anspruch 1 und dem Oberbegriff von Anspruch 2 bekannt.
-
KURZE DARSTELLUNG DER ERFINDUNG
-
Die
Erfindung betrifft Speicher-ICs. Die Speicherzellen sind in einem
Kettenspeicher mit x Speicherzellen angeordnet. Ein Speicher umfaßt einen Transistor
mit einem ersten und zweiten Diffusionsgebiet und einen Kondensator
mit einer dielektrischen Schicht zwischen der ersten und zweiten
Elektrode. Eine der Elektroden ist eine untere Elektrode, und die
andere ist eine obere Elektrode. Die erste Elektrode ist an das
erste Diffusionsgebiet gekoppelt, und die zweite Elektrode ist an
das zweite Diffusionsgebiet gekoppelt.
-
Bei
einer Ausführungsform
sind die Speicherzellen ferroelektrische Speicherzellen, bei denen die
ferroelektrischen Kondensatoren jeweils eine ferroelektrische Schicht
zwischen den ersten und zweiten Elektroden umfassen. Die Zelltransistoren
sind beispielsweise n-FETs.
-
Bei
einer Ausführungsform
sind die Speicherzellen zusammengeschaltet, indem die zweite Elektrode
der k-ten Speicherzelle der Kette an die erste Elektrode der (k+1)-ten
Speicherzelle der Kette gekoppelt ist. Indem die Speicherzellen
der Kette auf diese Weise zusammengeschaltet werden, verlaufen die
an einen beliebigen der Kondensatoren der Kette durch einen Plattenleitungsimpuls
angelegten elektrischen Felder in der gleichen Richtung. Als Ergebnis erzeugen
die Speicherzellen der Kette symmetrischere Hysteresekurven, wodurch
das Erfassungsfenster verbessert wird.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 zeigt
eine herkömmliche
ferroelektrische Speicherzelle;
-
2 zeigt
eine herkömmliche
Speicherkette;
-
3 zeigt
eine Querschnittsansicht einer herkömmlichen Speicherkette;
-
4 zeigt
die Lesesignalverteilung einer herkömmlichen verketteten Speicherarchitektur;
-
5 zeigt
eine Ausführungsform
der Erfindung zum Reduzieren asymmetrischer Hysteresekurven für ungeradzahlige
und geradzahlige Adreßstellen;
-
6 zeigt
eine Querschnittsansicht einer Speicherkette gemäß einer Ausführungsform
der Erfindung; und
-
7–10 zeigen
einen Prozeß zum Ausbilden
einer Speicherkette gemäß einer
Ausführungsform
der Erfindung.
-
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
-
5 zeigt
eine Speicherkette 502 gemäß einer Ausführungsform
der Erfindung. Wie gezeigt umfaßt
die Kette mehrere Speicherzellen 5051 –505x mit jeweils einem Transistor 530 und
einem Kondensator 540. Bei einer Ausführungsform umfaßt die Kette
acht Speicherzellen (z.B. x = 8). Das Bereitstellen von Speicherketten
anderer Größen eignet
sich ebenfalls. Bevorzugt ist die Anzahl der Speicherzellen in der
Kette gleich 2y, wobei y eine ganze Zahl
ist (z.B. x = 2y). Ein Transistor umfaßt ein erstes
und zweites Diffusionsgebiet 531 und 532, und
ein Kondensator umfaßt
eine erste Platte 541 und eine zweite Platte 542.
Die erste Platte beispielsweise ist die untere Elektrode, und die
zweite Platte ist die obere Elektrode. Die Transistoren sind beispielsweise n-FETs.
Es können
auch andere Arten von Transistoren wie etwa p-FETs oder eine Kombination
aus n- und p-FETs verwendet werden. Das Diffusionsgebiet des ersten
Transistors ist an die Platte des ersten Kondensators gekoppelt,
während
das Diffusionsgebiet des zweiten Transistors an die zweite Kondensatorplatte
gekoppelt ist.
-
Die
Speicherzellen sind in Reihe gekoppelt, um die Kette zu bilden.
Gemäß einer
Ausführungsform
der Erfindung ist die gleiche Seite jedes Zelltransistors (z.B.
erstes oder zweites Diffusionsgebiet 531 oder 532)
an die gleiche Art von Kondensatorelektrode (erste oder zweite Elektrode 541 oder 542)
gekoppelt. Beispielsweise ist die Sourceelektrode (z.B. erstes Diffusionsgebiet 531)
jedes Zelltransistors an die untere Kondensatorelektrode BE gekoppelt,
und die Drainelektrode (z.B. zweites Diffusionsgebiet 532)
jedes Zelltransistors ist an die obere Kondensatorelektrode TE gekoppelt.
Alternativ ist die Sourceelektrode jedes Zelltransistors an die
obere Kondensatorelektrode gekoppelt, während die Drainelektrode an
die untere Kondensatorelektrode gekoppelt ist.
-
Um
eine Zelle mit der anderen zusammenzuschalten, ist eine Art von
Kondensatorelektrode einer Zelle mit einer anderen Art von Elektrode
einer benachbarten Zelle gekoppelt. Wenn beispielsweise die BE an
das erste Diffusionsgebiet gekoppelt ist und die TE an das zweite
Diffusionsgebiet in jeder Zelle gekoppelt ist, ist die obere Elektrode
des Kondensators in der ersten Zelle 5051 der
Kette an die BE des Kondensators der zweiten Zelle 5052 gekoppelt. Alternativ ist die erste
Kondensatorelektrode die obere Elektrode und die zweite Kondensatorelektrode
die untere Elektrode.
-
Gateelektroden 533 der
Zelltransistoren können
Gateleiter sein, die als Wortleitungen dienen oder an diese gekoppelt
sind. Ein erstes Ende 508 der Kette ist an eine Bitleitung 560 gekoppelt.
Bei einer Ausführungsform
ist ein Auswahltransistor 504 zwischen das erste Ende der
Kette und die Bitleitung 560 gekoppelt. Der Auswahltransistor
wird von einem Blockauswahlsignal gesteuert, um die Kette selektiv mit
der Bitleitung zu koppeln oder von dieser zu entkoppeln. Ein zweites
Ende 509 der Kette ist an eine Plattenleitung 570 gekoppelt.
Für Ketten
mit einer geradzahligen Anzahl an Speicherzellen sind die ersten Diffusionsgebiete
der Zelltransistoren am Ende der Kette je nach welchem Ende der
Kette entweder an die Bitleitung oder Plattenleitung gekoppelt.
Mehrere Ketten sind durch Wortleitungen zusammengeschaltet, um einen
Speicherblock oder ein Speicherarray auszubilden.
-
Indem
die Speicherzellen gemäß der Erfindung
in Reihe gekoppelt werden, liegt das an einen beliebigen Kondensator
der Kette während
einer Leseoperation angelegte elektrische Feld unabhängig von
der Adreßstelle
in der gleichen Richtung. Infolgedessen sind die Hystereseschleifen
der Speicherzellen der Kette im wesentlichen symmetrisch. Dies reduziert
oder vermeidet verschiedene Lesesignale für ungeradzahlige und geradzahlige
Adreßstellen,
wodurch der Lesesignalspielraum vergrößert wird.
-
6 zeigt
einen Querschnitt einer Speicherkette 602 gemäß einer
Ausführungsform
der Erfindung. Die Speicherkette umfaßt mehrere auf einem Substrat 610 ausgebildete
Speicherzellen 6051 –605x . Zur Veranschaulichung umfaßt die Kette vier
Speicherzellen (z.B. x = 4). Die Speicherzellen umfassen jeweils
einen Zelltransistor 630 und einen Kondensator 640.
Die Transistoren des Speichers sind in einer Ausführungsform
n-FETs. Jeder Zelltransistor
enthält
ein erstes und zweites Diffusionsgebiet 631 und 632.
Bei einer Ausführungsform
teilen sich benachbarte Transistoren ein gemeinsames Diffusionsgebiet 632/631.
Die gemeinsame Verwendung von Diffusionsgebieten zwischen benachbarten Transistoren
reduziert vorteilhafterweise die Zellgröße. An einem ersten Ende der
Kette befindet sich ein Auswahltransistor 604 mit einem
an eine Bitleitung gekoppelten ersten Diffusionsgebiet. Das andere
Diffusionsgebiet ist ein gemeinsames Diffusionsgebiet mit dem ersten
Zelltransistor. Eine Plattenleitung ist an ein zweites Ende 609 der
Kette gekoppelt.
-
Bei
einer Ausführungsform
ist der Kondensator einer Speicherzelle ein ferroelektrischer Kondensator.
Der ferroelektrische Kondensator enthält eine ferroelektrische Schicht 643 zwischen
der ersten und zweiten Elektrode 641 und 642.
Leitendes Material wie etwa Edelmetall kann zum Ausbilden der Elektroden
verwendet werden. Andere Arten leitender Materialien wie etwa SRO
oder IrO sind ebenfalls geeignet. Es ist nicht notwendig, daß die ersten
und zweiten Elektroden aus der gleichen Art von Material ausgebildet
werden. Das ferroelektrische Material besteht bei einer Ausführungsform
aus PZT. Es können auch
SBT oder andere Arten ferroelektrischen Materials verwendet werden.
Wie gezeigt ist die erste Elektrode die untere Elektrode und die
zweite Elektrode die obere Elektrode. Die untere und obere Elektrode
sind jeweils an ein erstes und zweites Diffusionsgebiet eines Zelltransistors
gekoppelt, wodurch eine parallele Kopplung zwischen Transistor und Konden sator
einer Speicherzelle entsteht. Eine Verkapselungsschicht kann die
Kondensatoren bedecken, um als Barriere gegen Verunreinigungen wie etwa
Wasserstoff zu dienen. Die Verkapselungsschicht kann beispielsweise
aus Aluminiumoxid ausgebildet sein. Es können auch andere Arten von
Verkapselungsschicht verwendet werden.
-
Bei
einer Ausführungsform
ist die obere Kondensatorelektrode einer Speicherzelle an die untere Kondensatorelektrode
von einer benachbarten Speicherzelle gekoppelt. Zur Veranschaulichung
ist die obere Kondensatorelektrode der Speicherzelle 605k an die untere Kondensatorelektrode
der Speicherzelle 605k+1 gekoppelt,
wobei k zwischen 1 und x-1 liegt. Für die letzte Speicherzelle 605x der Kette ist die obere Elektrode
nur an das zweite Transistordiffusionsgebiet gekoppelt.
-
Die
untere Elektrode ist an das erste Diffusionsgebiet eines Zelltransistors
oder ein gemeinsames Diffusionsgebiet benachbarter Transistoren über einen
unteren Kondensatorplug 688 gekoppelt. Der untere Kondensatorplug
beispielsweise umfaßt
ein leitendes Material wie etwa Wolfram (W). Es eignen sich auch
andere Arten leitender Materialien wie etwa beispielsweise Polysilizium
oder Aluminium. Eine Barrierenschicht wie etwa Iridium kann vorgesehen werden,
um die Diffusion von Sauerstoff zu blockieren, um die Oxidation
des Plugs zu reduzieren oder zu verhindern. Eine nicht gezeigte
Haftungsschicht kann ebenfalls zwischen der Barriere und dem Plug vorgesehen
sein, um die Haftung zwischen der Barriere und einer Zwischenebenendielektrikums-(ILD – Interlevel
Dielectric)-Schicht 683 zu fördern.
-
Die
untere Elektrode erstreckt sich über
den oberen Abschnitt des Kondensators hinaus (z.B. ferroelektrische
und obere E lektrodenschicht), um einen Kontaktbereich zum Koppeln
an die obere Elektrode eines benachbarten Kondensators bereitzustellen.
Als Veranschaulichung erstreckt sich die untere Elektrode zumindest
auf einer Seite von dem Plug aus, wodurch der obere Abschnitt des
Kondensators von dem Plug versetzt sein kann. Der Kondensator beispielsweise
ist über
der Gateelektrode des Zelltransistors ausgebildet. Alternativ ist
der obere Abschnitt des Kondensators über dem Plug ausgebildet, während der
Kontaktbereich zu der oberen Elektrode eines benachbarten Kondensators
von dem Plug versetzt ist. Es eignen sich auch andere Layouts zum
Bereitstellen des Kontaktbereichs zu der oberen Elektrode eines
benachbarten Kondensators.
-
Die
obere Elektrode eines Kondensators ist bei einer Ausführungsform über einen
oberen Kondensatorplug 648, einen oberen Abschnitt des
unteren Kondensatorplugs 689 und eine Leitung 662 an die
untere Kondensatorelektrode einer benachbarten Speicherzelle gekoppelt.
Es eignen sich auch alternative Techniken zum Koppeln der oberen
Elektrode eines Kondensators an eine untere Elektrode eines benachbarten
Kondensators. Zu solchen Techniken zählen beispielsweise Kontaktbrückentechniken
und eine einzelne Metallschicht für Kontakt und Leitung.
-
Während eines
Lesens wird ein Impuls über die
Plattenleitung an die Kette angelegt, wodurch an dem Kondensator
der ausgewählten
Speicherzelle ein elektrisches Feld erzeugt wird. Das elektrische Feld
wird ungeachtet der Adreßstelle
in der Richtung der unteren Kondensatorplatte zu der oberen Kondensatorplatte
angelegt, wie durch die Pfeile angedeutet.
-
Alternativ
kann ein elektrisches Feld in der entgegengesetzten Richtung an
den Kondensator der ausgewählten
Zelle angelegt werden, indem das erste Transistordiffusionsgebiet
an die obere Kondensatorelektrode und das zweite Transistordiffusionsgebiet
an die untere Kondensatorelektrode gekoppelt ist. Dies würde auch
bedeuten, daß die
untere Kondensatorelektrode der Speicherzelle k an die obere Kondensatorelektrode
der Speicherzelle k+1 gekoppelt ist.
-
Die 7–10 zeigen
einen Prozeß zum Ausbilden
einer Speicherkette gemäß einer
Ausführungsform
der Erfindung. Unter Bezugnahme auf 7 wird ein
Halbleitersubstrat 610 bereitgestellt. Das Substrat wird
mit Zelltransistoren der Speicherkette vorbereitet. Andere Komponenten
für den
IC (nicht gezeigt) können
ebenfalls auf dem Substrat vorbereitet werden. Die Zelltransistoren
teilen sich bei einer Ausführungsform
ein gemeinsames Diffusionsgebiet mit benachbarten Zelltransistoren.
Die Zelltransistoren sind beispielsweise n-FETs. Ein nicht gezeigter Auswahltransistor
kann ebenfalls auf dem Substrat vorgesehen sein. Der Auswahltransistor
teilt sich ein gemeinsames Diffusionsgebiet mit dem ersten Zelltransistor.
-
Eine
ILD-Schicht 721 wird über
dem Substrat bereitgestellt. Das ILD umfaßt beispielsweise Siliziumoxid.
Es eignen sich auch andere Arten dielektrischer Materialien wie
etwa Siliziumnitrid, dotiertes oder undotiertes Silikatglas oder
Aufschleuderglas. Verschiedene Techniken können zum Ausbilden des ILD
verwendet werden, wie etwa chemische Dampfabscheidung (CVD).
-
Untere
Kondensatorelektrodenplugs 688 werden in der ILD-Schicht ausgebildet.
Die unteren Kondensatorelektrodenplugs sind an jeweilige Diffusionsgebiete
der Zelltransistoren gekoppelt. Die Plugs umfassen beispielsweise
ein leitendes Ma terial wie etwa Poly-Si. Es können auch andere Arten leitenden
Materials wie etwa Wolfram (W) verwendet werden.
-
Die
Plugs werden unter Verwendung herkömmlicher Techniken ausgebildet.
Beispielsweise wird eine Lackschicht auf der ILD-Schicht abgeschieden
und strukturiert, um Öffnungen
auszubilden, die Durchkontakten entsprechen, in denen Plugs ausgebildet
werden. Eine anisotrope Ätzung
wie etwa reaktive Ionenätzung
(RIE) wird dann vorgenommen. Die RIE beseitigt von der Lackmaske
freigelegte Abschnitte der ILD-Schicht, wodurch Durchkontakte hergestellt
werden. Dann wird ein leitendes Material auf dem Substrat abgeschieden,
wodurch die Durchkontakte gefüllt
werden. Überschüssiges leitendes Material über dem
ILD wird dann beispielsweise durch chemisch-mechanisches Polieren
entfernt. Das CMP erzeugt eine planare Oberfläche zwischen den Plugs und
dem ILD.
-
Eine
Linerschicht kann auf dem Substrat abgeschieden werden, um die Durchkontaktwände vor dem
Füllen
der Durchkontakte auszukleiden. Die Linerschicht dient der Erleichterung
des Füllprozesses. Zur
Auskleidung der Durchkontaktwände
kann auch eine Barriere vorgesehen werden. Die Barrierenschicht
blockiert die Diffusion von Sauerstoff und/oder Wasserstoff, um
eine Plugoxidation zu verhindern. Verschiedene Materialien wie etwa
Ti und TiN können
ebenfalls verwendet werden, um als die Liner- und Barrierenschicht
zu dienen. Je nach dem, ob die Liner- und/oder Barrierenschicht
leitend sind oder nicht, kann der Boden des Durchkontakts entfernt
werden, um das Diffusionsgebiet freizulegen.
-
Nach
dem Ausbilden der Plugs wird eine leitende Schicht 747 über herkömmliche
Techniken auf der ILD-Schicht abgeschieden. Die leitende Schicht dient
als die untere Kondensatorelektro de. Die leitende Schicht besteht
beispielsweise aus einem Edelmetall wie etwa Platin. Es eignen sich
auch andere Arten von leitenden Metallen.
-
Bei
einer Ausführungsform
wird eine Barrierenschicht vor dem Abscheiden der leitenden Schicht ausgebildet.
Die Barrierenschicht besteht beispielsweise aus Iridium. Es können auch
andere Materialien verwendet werden, die die Diffusion von Sauerstoff
blockieren können,
wie etwa IrO. Zur Förderung der
Haftung zwischen der Barrierenschicht und dem ILD kann eine Haftungsschicht
unter der Barrierenschicht vorgesehen werden. Die Haftungsschicht
besteht bei einer Ausführungsform
aus Ti. Es können auch
andere Arten von Haftungsförderungsmaterialien
verwendet werden, um als die Haftungsschicht zu dienen. Zur Ausbildung
der Barrieren- und Haftungsschicht können verschiedene Techniken
verwendet werden, beispielsweise Sputtern.
-
Bei
Anwendungen, wo der Plug Poly-Si umfaßt, wird eine Metallsilizidschicht
vor den Kondensatorschichten über
den ILD ausgebildet. Das Metallsilizid umfaßt beispielsweise Titan oder
Kobalt. Es eignen sich auch andere Metallsilizide. Das Metallsilizid wird
beispielsweise durch herkömmliche
Techniken ausgebildet.
-
Unter
Bezugnahme auf 8 wird die leitende Schicht
strukturiert, um untere Kondensatorelektroden 641 auszubilden.
Das Strukturieren der leitenden Schicht wird beispielsweise unter
Verwendung herkömmlicher
Masken- und Ätztechniken
erreicht. Die unteren Kondensatorelektroden werden an jeweilige
untere Kondensatorelektrodenplugs gekoppelt. Bei einer Ausführungsform
erstrecken sich die unteren Kondensatorelektroden auf einer Seite
von den Plugs und über
die Gateelektroden von Zelltransistoren. Es eignen sich auch andere
Layouts. Die verschiedenen Schichten des oberen Abschnitts des Kondensators
werden über
dem Substrat abgeschieden, wodurch das ILD und die unteren Kondensatorelektroden
bedeckt werden. Bei einer Ausführungsform
beinhalten verschiedene Schichten ferroelektrische und obere Elektrodenschichten.
Die ferroelektrische Schicht beispielsweise umfaßt PZT, während die obere Elektrodenschicht
aus einem Edelmetall wie etwa Platin besteht. Es können auch
andere Arten von ferroelektrischen und oberen Elektrodenschichten
verwendet werden. Diese Schichten werden strukturiert, um den oberen
Abschnitt der Kondensatoren 640 auszubilden. Zum Strukturieren
der verschiedenen Schichten können
verschiedene herkömmliche
Techniken wie etwa Maskieren und Ätzen verwendet werden.
-
Eine
dielektrische Schicht 823 wird über dem Substrat abgeschieden,
wodurch die Kondensatoren bedeckt werden. Es können verschiedene Arten von dielektrischen
Materialien verwendet werden. Bei einer Ausführungsform wird eine Verkapselungsschicht
vor dem Abscheiden der dielektrischen Schicht über dem Kondensator ausgebildet.
Materialien wie etwa Aluminiumoxid oder andere Arten von Materialien,
die die Diffusion von Wasserstoff blockieren können, können ebenfalls verwendet werden.
-
Unter
Bezugnahme auf 9 sind Plugs 689 und 674,
die die unteren beziehungsweise oberen Elektroden kontaktieren,
in der dielektrischen Schicht ausgebildet. Bei einer Ausführungsform
bestehen die Plugs aus Wolfram. Es können auch andere Arten leitender
Materialien wie etwa Aluminium verwendet werden. Die Plugs werden über herkömmliche
Techniken ausgebildet. Zu solchen Techniken zählen beispielsweise, Durchkontakte
in der dielektrischen Schicht auszubilden und sie mit leitendem
Material zu füllen. Überschüssige leitende
Materialien werden durch Polieren wie etwa CMP entfernt.
-
Wie
in 10 gezeigt, wird eine leitende Schicht über der
dielektrischen Schicht 823 abgeschieden, nachdem die Plugs 689 und 674 ausgebildet
sind. Bei einer Ausführungsform
besteht die leitende Schicht aus Aluminium. Es eignen sich auch andere
Arten leitender Materialien wie etwa Cu. Die leitende Schicht wird
dann strukturiert, um Leiter 962 auszubilden, die jeweils
die obere Elektrode eines Kondensators an die untere Elektrode eines
benachbarten Kondensators kuppeln. Bei einer alternativen Ausführungsform
werden die Leiter unter Verwendung einer Damascene-Technik ausgebildet.
Zu solchen Techniken zählen
beispielsweise das Abscheiden einer dielektrischen Schicht über der
dielektrischen Schicht 823, das Ausbilden von Gräben darin, das
Füllen
der Gräben
mit leitendem Material und Entfernen überschüssigen leitenden Materials
von der Oberfläche
der dielektrischen Schicht durch CMP. Es eignet sich auch das Ausbilden
der Durchkontakte und Leiter unter Verwendung von Dual-Damascene-Techniken.
-
Wenngleich
die Erfindung unter Bezugnahme auf verschiedene Ausführungsformen
besonders gezeigt und beschrieben worden ist, versteht der Fachmann,
daß an
der vorliegenden Erfindung Modifikationen und Änderungen vorgenommen werden können, ohne
von dem Gedanken und Schutzbereich davon abzuweichen. Der Schutzbereich
der Erfindung sollte deshalb nicht unter Bezugnahme auf die obige
Beschreibung bestimmt werden, sondern unter Bezugnahme auf die beigefügten Ansprüche zusammen
mit ihrem vollen Umfang an Äquivalenten.