DE19956078B4 - Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators - Google Patents

Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators Download PDF

Info

Publication number
DE19956078B4
DE19956078B4 DE19956078A DE19956078A DE19956078B4 DE 19956078 B4 DE19956078 B4 DE 19956078B4 DE 19956078 A DE19956078 A DE 19956078A DE 19956078 A DE19956078 A DE 19956078A DE 19956078 B4 DE19956078 B4 DE 19956078B4
Authority
DE
Germany
Prior art keywords
trench
insulating layer
layer
semiconductor substrate
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19956078A
Other languages
English (en)
Other versions
DE19956078A1 (de
Inventor
Martin Schreml
Anke Krasemann
Daniel Köhler
Moritz Haupt
Sabine Hennecke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19956078A priority Critical patent/DE19956078B4/de
Priority to PCT/DE2000/004114 priority patent/WO2001039256A2/de
Publication of DE19956078A1 publication Critical patent/DE19956078A1/de
Priority to US10/153,045 priority patent/US6777303B2/en
Application granted granted Critical
Publication of DE19956078B4 publication Critical patent/DE19956078B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensator, umfassend die Schritte:
a) Bereitstellen eines Halbleitersubstrats (5);
b) Bilden eines Grabens (10) in dem Halbleitersubstrat (5);
c) Festlegen einer vorgegebenen Höhe innerhalb des Grabens (10), durch die ein unterer Bereich (50) des Grabens (10), der sich unterhalb der vorgegebenen Höhe erstreckt, und ein oberer Bereich (45) des Grabens (10), der sich oberhalb der vorgegebenen Höhe erstreckt, festgelegt werden;
d) Ausbilden einer isolierenden Schicht (35) auf den Seitenwänden des Grabens (10) im oberen Bereich (45) und im unteren Bereich des Grabens zur Bildung eines Isolationskragens (75);
e) nachfolgend Auffüllen des Grabens (10) mit einem Opferfüllmaterial (40) im unteren Bereich (50) und im oberen Bereich (45) des Grabens (10) und Entfernen des Opferfüllmaterials (40) im oberen Bereich (45) des Grabens (10) bis zur vorgegebenen Höhe und Beibehalten des Opferfüllmaterials (40) im unteren Bereich (50) des Grabens (10) bis...

Description

  • Die Erfindung liegt auf dem Gebiet der Herstellung von Halbleiterspeichern und betrifft ein Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators.
  • Flüchtige Halbleiterspeicher (RAM) weisen i.d.R. in jeder einzelnen Speicherzelle einen Speicherkondensator und einen Auswahltransistor auf. Der Speicherkondensator kann entweder als sogenannter Stacked Kondensator oberhalb des Siliziumsubstrats ausgebildet sein oder in Form einer, sich in das Halbleitersubstrat erstreckenden Vertiefung vorliegen. Diese Vertiefung weist in der Regel ein Aspektverhältnis von größer 20:1 auf und wird in Fachkreisen üblicherweise als Graben (Trench) bezeichnet.
  • Eine derartige Speicherzelle kann beispielsweise der US 5,909,044 entnommen werden. Bei dieser ist die leitfähige Füllung des Grabens, welche die innere Elektrode des Kondensators bildet, gegenüber den aktiven Bereichen des zugeordneten Auswahltransistors mittels eines Isolationskragens im oberen Bereich des Grabens isoliert. Dieser Kragen wird gemäß der US 5,909,044 durch thermische Oxidation des Halbleitersubstrats im oberen Bereich des Grabens nach einem teilweisen Auffüllen des Grabens mit Polysilizium gebildet. Dabei wird wertvolle Halbleitersubstratfläche verbraucht. Um diesen Verbrauch zu minimieren, ist es bei dem genannten Verfahren erforderlich, die Gräben entsprechend schmaler auszubilden. Dadurch erhöht sich jedoch das Aspektverhältnis der Gräben, die dadurch schwieriger zu ätzen sind. Darüber hinaus kann sich bei der Oxidation beim Übergang vom Isolationskragen zum angrenzenden Dielektrikum ein unerwünschter sogenannter Vogelschnabel ausbilden.
  • Die gleichen Probleme treten auch bei dem Verfahren gemäß der US 5,937,292 auf, da auch hier der Isolationskragen durch thermische Oxidation gebildet wird.
  • Gemäß einem weiteren Verfahren, das in der EP 0 949 680 A2 beschrieben ist, wird der Isolationskragen durch ein konformes Abscheiden einer isolierenden Schicht mit anschließendem anisotropen Ätzen im oberen Bereich des Kragens gebildet. Die isolierende Schicht wird dabei auf den teilweise mit einem Opferfüllmaterial aufgefüllten Graben abgeschieden. Da das Opferfüllmaterial nach Abscheidung der isolierenden Schicht aus dem Graben wieder entfernt werden muss, ist die Bildung einer Öffnung in der isolierenden Schicht zum Opferfüllmaterial hin notwendig. Diese Öffnung wird durch die erwähnte anisotrope Ätzung gebildet. Da die isolierende Schicht eine gewisse Dicke aufweisen muss, um als Isolationsschicht dienen zu können, wird durch die isolierende Schicht der Querschnitt des Graben stark eingeengt. Außerdem weist die isolierende Schicht auf dem Opferfüllmaterial häufig eine größere Dicke als auf den Seitenwänden des Grabens auf, so dass die zu bildende Öffnung nur mit einer starken Überätzung der isolierenden Schicht gebildet werden kann. Dabei kann es jedoch vorkommen, dass die isolierende Schicht durch die anisotrope Ätzung von der Oberkante des Halbleitermaterials zurückgeätzt wird und somit dort nicht mehr als Isolationsschicht vorliegt. Das dort beschriebene Verfahren eignet sich daher nicht für die Herstellung von Grabenkondensatoren mit kleinem Querschnitt. Die gleichen Probleme treten auch bei der EP 0 949 684 A2 und US 5,945,704 auf.
    •
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Grabenkondensators zu benennen, das auch bei kleinem Querschnitt des Grabenkondensators die Bildung eines zuverlässigen Isolationskragens gewährleistet.
  • Diese Aufgabe wird erfindungsgemäß mit einem Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensator bereitgestellt, das die folgenden Schritte umfasst: Bereitstellen eines Halbleitersubstrats; Bilden eines Grabens in dem Halbleitersubstrat; Festlegen einer vorgegebenen Höhe innerhalb des Grabens, durch die ein unterer Bereich des Grabens, der sich unterhalb der vorgegebenen Höhe erstreckt, und ein oberer Bereich des Grabens, der sich oberhalb der vorgegebenen Höhe erstreckt, festgelegt werden; Ausbilden einer isolierenden Schicht auf den Seitenwänden des Grabens im oberen Bereich und im unteren Bereich des Grabens zur Bildung eines Isolationskragens; nachfolgend Auffüllen des Grabens mit einem Opferfüllmaterial im unteren Bereich und im oberen Bereich des Grabens und Entfernen des Opferfüllmaterials im oberen Bereich des Grabens bis zur vorgegebenen Höhe und Beibehalten des Opferfüllmaterials im unteren Bereich des Grabens bis zu vorgegebenen Höhe; Ausbilden einer im Vergleich zur isolierenden Schicht dünnen Strukturierungsschicht auf der isolierenden Schicht im oberen Bereich des Graben und auf dem Opferfüllmaterial; Bilden einer Öffnung in der Strukturierungsschicht zum Opferfüllmaterial hin, wobei die Strukturierungsschicht auf der isolierenden Schicht im oberen Bereich des Grabens verbleibt; nachfolgend Entfernen des Opferfüllmaterials aus dem unteren Bereich des Grabens; und nachfolgend Entfernen der isolierenden Schicht aus dem unteren Bereich des Grabens durch eine Ätzung der isolierenden Schicht selektiv zur Strukturierungsschicht, so dass im oberen Bereich des Grabens der Isolationskragen entsteht.
  • Kern der Erfindung ist die Abscheidung der isolierenden Schicht, aus der der Isolationskragen gebildet wird, vor dem teilweisen Befüllen des Grabens mit einem Opferfüllmaterial. Dadurch wird zunächst eine in etwa gleichmäßig dicke isolierende Schicht auf den Seitenwänden des Grabens gebildet. Daran schließt sich das teilweise Auffüllen des Grabens mit einem Opferfüllmaterial bis zu einer vorgegebenen Höhe an.
  • Diese Höhe definiert in etwa den Grenzbereich zwischen einem oberen und einem unteren Bereich des Grabens. Nach dem Auffüllen mit dem Opferfüllmaterial wird eine üblicherweise dünne Strukturierungsschicht im oberen Bereich des Grabens abge schieden und in dieser eine Öffnung zum Opferfüllmaterial hin gebildet. Dabei bleibt jedoch die isolierende Schicht weiterhin von der Strukturierungsschicht bedeckt. Die Strukturierungsschicht ist vorzugsweise deutlich dünner als die isolierende Schicht ausgebildet, so dass ihre Dicke auf dem Opferfüllmaterial ebenfalls deutlich geringer ist. Dadurch lässt sich diese Strukturierungsschicht vom Opferfüllmaterial auch relativ leicht entfernen. Ein starkes Überätzen ist hier nicht notwendig. Nachdem die Öffnung in der Strukturierungsschicht gebildet wurde, wird das Opferfüllmaterial aus dem Graben entfernt. Dies kann beispielsweise durch eine nasschemische Ätzung selektiv zur Strukturierungsschicht erfolgen. Die relativ dick ausgeführte isolierende Schicht dient beim Entfernen des Opferfüllmaterials gleichzeitig auch als Ätzstoppschicht und schützt somit das Halbleitersubstrat vor einem Angriff der Ätzchemie. Auch isotropes trockenchemisches Entfernen der Opferschicht selektiv zur isolierenden Schicht und Strukturierungsschicht ist möglich (z.B. mit SF6 im Falle von amorphen Silizium oder Polysilizium als Opferfüllmaterial).
  • Nach dem Entfernen des Opferfüllmaterials liegt die isolierende Schicht im unteren Bereich des Grabens frei und kann durch eine Ätzung selektiv zur Strukturierungsschicht entfernt werden. Dabei verbleibt die isolierende Schicht nur noch im oberen Bereich des Grabens und bildet dort den Isolationskragen.
  • Mit dem erfindungsgemäßen Verfahren werden die bei der EP 0 949 680 A2 auftretenden Probleme vermieden, so dass auch Grabenkondensatoren mit deutlich kleinerem Querschnitt hergestellt werden können. Diese Verfahren ist daher auch bei Strukturbreiten (Querschnitt) von ≤ 100nm anwendbar.
  • Ein weiterer Vorteil besteht darin, dass die isolierende Schicht zunächst vollständig aufgebracht und nachfolgend durch Ätzen aus dem unteren Bereich des Grabens entfernt wird. Dabei entstehen sehr glatte Übergänge vom Isolationskragen zum unteren Bereich des Grabens, die ein Befüllen des gesamten Grabens mit einem leitfähigen Material erleichtern.
  • Bevorzugt sollten die isolierende Schicht und das Opferfüllmaterial aus jeweils einem Material bestehen, das selektiv zum Material der Strukturierungsschicht ätzbar ist. Günstig ist weiterhin, wenn auch das Opferfüllmaterial selektiv zur isolierenden Schicht ätzbar ist. Dadurch kann die isolierende Schicht als Ätzstoppschicht beim Entfernen des Opferfüllmaterials wirken.
  • Die Herstellung des Grabenkondensators wird in vorteilhafter Weise dadurch abgeschlossen, dass nach Bildung des Isolationskragens der Graben mit einem Dielektrikum ausgekleidet und abschließend mit einem leitfähigen Material zur Bildung einer weiteren Elektrode des Grabenkondensators aufgefüllt wird. Die andere Elektrode wird dabei vom Halbleitersubstrat gebildet. Dieses kann vor dem Auskleiden des Grabens mit einem Dielektrikum geeignet dotiert werden.
  • Zur Vergrößerung der Kondensatorfläche wird der untere Bereich des Grabens nach Bildung des Isolationskragens durch einen Ätzschritt geeignet vergrößert, so dass der Grabenkondensator im Längsschnitt eine Flaschenform aufweist.
  • Weiterhin wird bevorzugt, dass ein thermisches Oxid vor der Abscheidung der isolierenden Schicht auf den Seitenwänden des Grabens gebildet wird. Dieses thermische Oxid weist nur eine relativ geringe Dicke auf, so dass kaum Halbleitermaterial verbraucht wird.
  • Es ist auch möglich, das dünne thermische Oxid nach Abscheidung der isolierenden Schicht durch eine Durchoxidation der isolierenden Schicht unterhalb dieser bilden. Günstig ist weiterhin ein thermischer Ausheilschritt, mit dem die isolierende Schicht verdichtet und die Grenzflächen zum thermischen Oxid beziehungsweise zum Halbleitersubstrat abgedichtet werden. Dadurch werden Leckströme von der äußeren Elektrode des Grabenkondensators zum Auswahltransistor entlang der isolierenden Schicht reduziert.
  • Im weiteren wird die Erfindung anhand eines Ausführungsbeispiels beschrieben und in Figuren dargestellt. Im einzelnen zeigen:
  • die 1a bis 1i einzelne Verfahrensschritte des erfindungsgemäßen Herstellungsverfahrens und
  • 2 einen erfindungsgemäß hergestellten Grabenkondensator mit zugeordnetem Auswahltransistor.
  • Zunächst wird ein Halbleitersubstrat 5, beispielsweise aus Silizium, bereitgestellt, in dem ein Graben 10 gebildet wird. Zu diesem Zweck wird auf die Oberfläche 22 des Halbleitersubstrats eine dünne Oxidschicht 15 und eine dicke Nitridschicht 20 sowie eine nicht gezeigte Hartmaskenschicht (z.B. aus TEOS oder BSG) abgeschieden und geeignet durch lithografische Verfahren strukturiert. Dadurch entsteht eine Hartmaske, die beim anisotropen Ätzen des Grabens 10 verwendet wird. Die nicht gezeigte Hartmaske wird danach wieder entfernt. Der Querschnitt des Grabens 10 kann je nach verwendeter Strukturbreite beispielsweise 70 bis 300nm betragen. Seine Tiefe liegt dagegen in der Regel zwischen 4 bis 10μm.
  • Nach Bildung des Grabens 10 wird zunächst eine wenige Nanometer dicke thermische Oxidschicht 25 auf den Seitenwänden 30 des Grabens 10 gebildet. Daran schließt sich die Ausbildung einer isolierenden Schicht 35 im Graben 10 an. Diese kann beispielsweise aus einem Oxid, einem Oxynitrid, einem Nitrid oder einem anderen geeigneten Material mit niedriger Dielektrizitätskonstante mit thermischer Stabilität bestehen. Be vorzugt werden Siliziumoxid, Siliziumoxynitrid und Siliziumnitrid. Diese Materialien lassen sich beispielsweise durch CVD-Verfahren (Chemical Vapor Deposition), LPCVD-Verfahren (Low Pressure Chemical Vapor Deposition) oder PECVD-Verfahren (Plasma Enhanced Chemical Vapor Deposition) weitestgehend konform abgeschieden. Sofern die isolierende Schicht 35 aus einem Oxid besteht, kann dieses durch eine LP-TEOS-Verfahren (Tetra-Ethyl-Ortho-Silicate) oder durch ein CVD-TEOS-Verfahren in Anwesenheit von Ozon abgeschieden werden. Es ist auch möglich, die isolierende Schicht 35 durch thermische Oxidation zu bilden.
  • Nach Bildung der isolierenden Schicht 35 wird diese einer Oxidation beziehungsweise einer Temperung bei etwa 1.000°C für 20 bis 90 Minuten in Stickstoffhaltiger Atmosphäre ausgesetzt. Dadurch wird zum einen das Material der isolierenden Schicht 35 verdichtet und zum anderen die Übergänge zwischen isolierender Schicht 35, thermischer Oxidschicht 25 und Halbleitersubstrat 5 abgedichtet, um Leckstrompfade zu vermeiden.
  • Sofern die isolierende Schicht 35 aus einem Oxid oder einem Oxynitrid besteht, kann die thermische Oxidschicht 25 nach der Abscheidung der isolierenden Schicht 35 durch Oxidation gebildet werden, so dass die isolierende Schicht 35 unmittelbar auf die Seitenwände 30 des Grabens abgeschieden wird. Gegebenenfalls kann die Oxidation der isolierenden Schicht 35 sowie deren Verdichtung (Densification) in einem einzigen Temperaturschritt zusammengefasst werden.
  • In einem nächsten Verfahrensschritt erfolgt das teilweise Auffüllen des Grabens mit einem Opferfüllmaterial bis zu einer vorgegebenen Höhe. Diese liegt typischerweise 1 bis 2μm unterhalb der Oberfläche 22 des Halbleitersubstrats 5. Dadurch wird der Graben 10 in einen oberen Bereich 45 und einen unteren Bereich 50 unterteilt. Als Opferfüllmaterialien eignen sich Polysilizium, amorphes Silizium, Siliziumnitrid, Siliziumoxynitrid oder Polymerlacke. Das Polysilizium sowie das amorphe Silizium kann dotiert oder undotiert sein. Das teilweise Auffüllen des Grabens erfolgt i.d.R. durch ein zunächst weitgehend vollständiges Befüllen des Grabens 10 mit anschließendem kontrolliertem Rückätzen des Opferfüllmaterials 40 bis zur vorgegebenen Höhe.
  • Im nächsten Verfahrensschritt, der in 1c dargestellt ist, erfolgt die Abscheidung einer Strukturierungsschicht 55 auf die isolierende Schicht 35 und das Opferfüllmaterial 40. Die Strukturierungsschicht 55 wird relativ dünn etwa zwischen 2 und 10 nm, vorzugsweise kleiner gleich 5nm ausgebildet. Als Materialien eignen sich Siliziumnitrid, amorphes Silizium, Polysilizium oder ein siliziumreicher Polymerlack (z.B. als Photolack), der beispielsweise durch ein Silylierung gehärtet wird. Ein solcher Lack ist beispielsweise unter der Bezeichnung CARL-Top-Resist bekannt. Da die Dicke der Strukturierungsschicht 55 auf dem Opferfüllmaterial 40 relativ gering ist, kann die Strukturierungsschicht 55 von dort auch relativ leicht entfernt werden. Dieser Schritt ist in 1d dargestellt. Sofern die Strukturierungsschicht 55 aus Siliziumnitrid besteht, kann die Öffnung 60 in der Strukturierungsschicht 55 oberhalb des Füllmaterials 40 durch anisotropes Ätzen mittels reaktivem Ionenätzen beispielsweise mit fluorhaltiger Chemie (CF4, C4F8) oder einem Ar/HBr-Gemisch gebildet werden.
  • Bei dem anisotropen Ätzen der Strukturierungsschicht 55 wird diese gleichzeitig von horizontalen Flächen entfernt, so dass die Strukturierungsschicht 55 in Form von seitlichen Randstegen 65 (Spacer) auf der isolierenden Schicht 35 im oberen Bereich 45 des Grabens 10 verbleibt. Die Strukturierungsschicht 55 schützt dort die isolierende Schicht 35 bei dem nachfolgenden Entfernen des Opferfüllmaterials 40 und dient weiterhin als Ätzmaske beim Ätzen der isolierenden Schicht 35. Daher sollten die Materialien für das Opferfüllmaterial 40 und die isolierende Schicht 35 so gewählt werden, dass diese selektiv zur Strukturierungsschicht 45 geätzt werden können.
  • Günstig ist es weiterhin, wenn das Opferfüllmaterial 40 selektiv zur isolierenden Schicht 35 entfernt werden kann. Einige geeignete Materialkombinationen sind in der nachfolgenden Tabelle aufgelistet:
    Figure 00100001
  • Die nach dem Entfernen des Opferfüllmaterials erhaltene Struktur ist in 1e dargestellt. Die relativ dick ausgebildete isolierende Schicht 35 dient beim Entfernen des Opferfüllmaterials 40 gleichzeitig als Ätzstoppschicht und schützt daher das Halbleitersubstrat 5 vor einem Angriff der Ätzchemie. Die Notwendigkeit für einen Schutz des Halbleitersubstrats besteht insbesondere, wenn das Halbleitersubstrat und das Opferfüllmaterial aus Silizium bestehen. Bei den bisher bekannten Verfahren (zum Beispiel EP 0 949 680 A2 ) bestand beim Entfernen des Opferfüllmaterials immer die Gefahr, dass das Halbleitermaterial angegriffen wird. Eine bei diesem Verfahren auf den Seitenwänden des Grabens befindliche dünne Oxidschicht reichte in der Regel nicht zum Schutz des Halbleitersubstrats aus. Dieses Problem wird bei dem erfindungsgemäßen Verfahren in einfacher Weise durch die aufgebrachte isolierende Schicht 35, aus der der Isolationskragen geschaffen werden soll, gelöst. Diese isolierende Schicht 35 ist in der Regel zwischen 20 und 50nm dick und widersteht daher für eine längere Zeit dem Angriff der Ätzchemie.
  • Das Opferfüllmaterial 40 kann im Falle von Polysilizium selektiv mit Schwefelfluorid (SF6) oder chlorhaltiger Chemie (CF4/O2/Cl2 bzw. NF3/Cl2) trockengeätzt werden. Nasschemisch kann Polysilizium oder amorphes Silizium selektiv zu Siliziumnitrid beziehungsweise Siliziumoxid durch NH4OH oder KOH entfernt werden. Sofern das Opferfüllmaterial aus einem Nitrid besteht, lässt sich dieses selektiv zu Oxid z.B. nasschemisch mittels Phosphorsäure entfernen. Zum Abtragen eines Polymerlacks, der als Opferfüllmaterial 40 dient, eignet sich das Verbrennen in sauerstoffhaltiger Atmosphäre (O2) oder in einer CF4/O2-Atmosphäre bzw. nasschemisch in einer Pirana-Lösung (H2SO4/H2O2).
  • Nach dem Entfernen des Opferfüllmaterials 40 schließt sich eine Ätzung der isolierenden Schicht 35 selektiv zur Strukturierungsschicht 50 an. Sofern die isolierende Schicht 35 aus einem Oxid besteht, wird diese mittels BHF selektiv zu der aus Siliziumnitrid bestehenden Strukturierungsschicht 55 im unteren Bereich 50 des Grabens 10 entfernt. Dabei kann es zu leichten Unterätzungen 70 der Strukturierungsschicht 55 kommen, die in 1f dargestellt sind. Diese können durch eine kurzzeitige Ätzung mittels HF/EG (Ethylen Glycol) innerhalb einer Minute entfernt werden. Es ist auch möglich, die Strukturierungsschicht 55 vollständig von der isolierenden Schicht 35 zu entfernen.
  • Bei Ätzen der isolierenden Schicht 35 selektiv zur Strukturierungsschicht 45 wird die isolierende Schicht 35 vollständig von der auf der Oberfläche 22 des Halbleitersubstrats 5 befindlichen Nitridschicht 20 entfernt. Dadurch verbleibt die isolierende Schicht 35 nur noch im oberen Bereich 45 des Grabens 10 und bildet dort den Isolationskragen 75.
  • In einem weiteren Verfahrensschritt, der in 1g dargestellt ist, wird der untere Bereich 50 des Grabens 10 durch Ätzung des Halbleitersubstrats 5 selektiv zur Strukturierungsschicht 55 aufgeweitet. Die Ätzung des aus monokristallinem Silizium bestehenden Halbleitersubstrats kann nasschemisch anisotrop mit NH4OH oder KOH bzw. trockenchemisch isotrop mit NF3/CL2 erfolgen.
  • Weitere Möglichkeiten zum Aufweiten des unteren Bereichs 50 des Grabens 10 können der US 5,849,638 sowie US 5,891,807 entnommen werden, deren Offenbarungsinhalt hiermit vollständig aufgenommen wird.
  • Die Aufweitung des unteren Bereichs 50 dient der Vergrößerung der nutzbaren Kondensatorfläche, um somit die Speicherkapazität zu erhöhen. Das Aufweiten ist jedoch nicht zwingend erforderlich, sofern der Graben 10 tief genug ausgebildet ist.
  • Nachfolgend wird das Halbleitersubstrat 5 im unteren Bereich 50 des Grabens 10 geeignet dotiert, um dadurch eine Elektrode 80 des Grabenkondensators 85 zu bilden. Die Dotierung des Halbleitersubstrats 5 kann beispielsweise durch Gasphasendotierung bei 950°C für 30 bis 60 Minuten in einer Arsin(AsH3) oder einer Phosphinatmosphäre (PH3) erfolgen. Eine weitere Möglichkeit besteht in der Abscheidung eines Arsen- oder Phosphorglases (AsG, PsG) auf die Seitenwände 30 des Grabens 10 und nachfolgendem Eintreiben des Arsens bei 1.050°C für 30 Minuten. Das Arsenglas muss anschließend beispielsweise durch eine HF-haltige Lösung entfernt werden, wobei der z.B. aus einem Oxid bestehende Isolationskragen 70 dabei durch die z.B. aus einer Nitridschicht bestehende Strukturierungsschicht 55 geschützt wird. Das Ergebnis diese Verfahrensschrittes ist in 1h gezeigt.
  • Abschließend wird der Graben 10 mit einem Dielektrikum 90 ausgekleidet und mit einem leitfähigen Material 95, das in der Regel aus hochdotiertem Polysilizium besteht, aufgefüllt.
  • Da die Abscheidung des leitfähigen Materials bevorzugt konform erfolgt, verbleibt ggf. ein Hohlraum 97 innerhalb des leitfähigen Materials 95, der sich jedoch nicht störend auf die elektrischen Eigenschaften des Grabenkondensators auswirken.
  • Das leitfähige Material 95 bildet die weitere Elektrode 95, die von der anderen Elektrode 80 durch das Kondensatordielektrikum 90 getrennt ist. Das Dielektrikum 90 kann aus einer bzw. aus mehreren Schichten aufgebaut sein, wobei häufig sogenannte ONO-Schichten (Oxid/Nitrid/Oxid) Anwendung finden. Andere Materialien sind beispielsweise Tantalpentoxid, Titanoxid oder Wolframoxid. Vor der Bildung des Dielektrikums 90 kann die Strukturierungsschicht 55 entfernt werden. Dadurch wird der Durchmesser des oberen Bereichs 45 des Grabens 10 vergrößert und das Auffüllen mit dem leitfähigen Material 95 erleichtert (1i).
  • Die weiteren Schritte zur Vollendung des Grabenkondensators 85 sind in der EP 0 949 680 A2 (US-Anmeldung 55506 vom 6.4.98) beschrieben, deren Offenbarungsgehalt hiermit vollständig aufgenommen wird.
  • In 2 ist eine vollständig hergestellte Speicherzelle mit einem Grabenkondensator 85 und zugeordnetem Auswahltransistor 100 dargestellt. Dieser sitzt seitlich oberhalb des Grabenkondensators 85, wobei dessen Source-Gebiet 105 mit der weiteren Elektrode 95 (innere Elektrode) über einen vergrabenen Anschluss 110 elektrisch leitend verbunden ist.
  • Der obere Bereich 45 des Grabenkondensators 85 sowie der zugeordnete Auswahltransistor 100 ist durch ein sogenanntes Shallow-Trench-Isolation-Gebiet 115 von benachbarten Transistoren bzw. Grabenkondensatoren getrennt. Das Dielektrikum 90 sowie der Isolationskragen 75 sind in der 2 nur schematisch dargestellt. Beide sind zumindest im Bereich des vergrabenen Anschlusses 110 zurückgeätzt worden, um den elektri schen Kontakt zwischen dem leitfähigen Material 95 und dem vergrabenen Kontakt 110 zu ermöglichen.
    •

Claims (18)

  1. Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensator, umfassend die Schritte: a) Bereitstellen eines Halbleitersubstrats (5); b) Bilden eines Grabens (10) in dem Halbleitersubstrat (5); c) Festlegen einer vorgegebenen Höhe innerhalb des Grabens (10), durch die ein unterer Bereich (50) des Grabens (10), der sich unterhalb der vorgegebenen Höhe erstreckt, und ein oberer Bereich (45) des Grabens (10), der sich oberhalb der vorgegebenen Höhe erstreckt, festgelegt werden; d) Ausbilden einer isolierenden Schicht (35) auf den Seitenwänden des Grabens (10) im oberen Bereich (45) und im unteren Bereich des Grabens zur Bildung eines Isolationskragens (75); e) nachfolgend Auffüllen des Grabens (10) mit einem Opferfüllmaterial (40) im unteren Bereich (50) und im oberen Bereich (45) des Grabens (10) und Entfernen des Opferfüllmaterials (40) im oberen Bereich (45) des Grabens (10) bis zur vorgegebenen Höhe und Beibehalten des Opferfüllmaterials (40) im unteren Bereich (50) des Grabens (10) bis zu vorgegebenen Höhe; f) Ausbilden einer im Vergleich zur isolierenden Schicht (35) dünnen Strukturierungsschicht (55) auf der isolierenden Schicht (35) im oberen Bereich (45) des Graben (10) und auf dem Opferfüllmaterial (40); g) Bilden einer Öffnung (60) in der Strukturierungsschicht (55) zum Opferfüllmaterial (40) hin, wobei die Strukturierungsschicht (55) auf der isolierenden Schicht (35) im oberen Bereich (45) des Grabens (10) verbleibt; h) nachfolgend Entfernen des Opferfüllmaterials (40) aus dem unteren Bereich (50) des Grabens (10); und i) nachfolgend Entfernen der isolierenden Schicht (35) aus dem unteren Bereich (50) des Grabens (10) durch eine Ätzung der isolierenden Schicht (35) selektiv zur Struktu rierungsschicht (55), so dass im oberen Bereich (45) des Grabens (10) der Isolationskragen (75) entsteht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die isolierende Schicht (35) und das Opferfüllmaterial (40) aus jeweils einem Material bestehen, das selektiv zum Material der Strukturierungsschicht (55) ätzbar ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleitersubstrat (5) als eine Elektrode (80) des Grabenkondensators (85) dient und nach Bildung des Isolationskragen (75) im Schritt i) folgende weitere Schritte durchgeführt werden: j) Auskleiden des Grabens (10) mit einem Dielektrikum (90); und k) Auffüllen des Grabens (10) mit einem leitfähigen Material (95) zur Bildung einer weiteren Elektrode (95) des Grabenkondensator (85).
  4. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die isolierende Schicht (35) aus Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid oder aus einer Kombination dieser Materialien besteht.
  5. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die isolierende Schicht (35) und/oder die Strukturierungsschicht (55) durch jeweils eine konforme Abscheidung ausgebildet werden.
  6. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die isolierende Schicht (35) mit einem CVD, LP-CVD oder PE-CVD-Verfahren abgeschieden wird.
  7. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass ein thermisches Oxid (25) vor dem Ausbilden der isolierenden Schicht (35) auf den Seitenwänden (30) des Grabens (10) gebildet wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass ein thermisches Oxid (25) nach dem Ausbilden der isolierenden Schicht (35) auf den Seitenwänden (30) des Grabens (10) unterhalb der isolierenden Schicht (35) durch eine Oxidation des Halbleitersubstrats (5) durch die isolierende Schicht (35) hindurch gebildet wird.
  9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass nach Bildung des thermischen Oxids (25) und der isolierenden Schicht (35) ein Temperaturschritt zum Verdichten der isolierenden Schicht (35) durchgeführt wird.
  10. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass im Schritt e) der Graben (10) zunächst vollständig mit dem Opferfüllmaterial (40) befüllt und anschließend bis zur vorgegebenen Höhe zurückgeätzt wird.
  11. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Opferfüllmaterial (40) aus Polysilizium, amorphen Silizium, Siliziumoxid, Siliziumnitrid oder Photolack besteht.
  12. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Strukturierungsschicht (55) aus Siliziumnitrid, Polysilizium, amorphen Silizium oder Photolack besteht.
  13. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Bilden der Öffnung (60) in der Strukturierungsschicht (55) durch anisotropes Ätzen erfolgt.
  14. Verfahren nach einem der Ansprüche 3 bis 13, dadurch gekennzeichnet, dass die Strukturierungsschicht (55) vor Schritt j) entfernt wird.
  15. Verfahren nach einem der Ansprüche 3 bis 14, dadurch gekennzeichnet, dass der untere Bereich (50) des Grabens (10) vor Schritt j) durch Ätzen des Halbleitersubstrats (5) vergrößert wird.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Ätzen des Halbleitersubstrats (5) isotrop trockenchemisch oder anisotrop naßchemisch erfolgt.
  17. Verfahren nach einem der Ansprüche 3 bis 16, dadurch gekennzeichnet, dass vor Schritt j) die Elektrode (80) im Halbleitersubstrat (5) durch Dotierung des Halbleitersubstrats (5) im unteren Bereich des Grabens (10) gebildet wird.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Dotierung des Halbleitersubstrats (5) durch Gasphasendotierung oder Belegung mit einer Dotierungsschicht mit anschließender Eindiffusion des Dotierstoffes in das Halbleitersubstrat (5) erfolgt.
DE19956078A 1999-11-22 1999-11-22 Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators Expired - Fee Related DE19956078B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19956078A DE19956078B4 (de) 1999-11-22 1999-11-22 Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators
PCT/DE2000/004114 WO2001039256A2 (de) 1999-11-22 2000-11-22 Verfahren zur herstellung eines isolationskragens in einem grabenkondensator
US10/153,045 US6777303B2 (en) 1999-11-22 2002-05-22 Method for fabricating an insulation collar in a trench capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19956078A DE19956078B4 (de) 1999-11-22 1999-11-22 Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators

Publications (2)

Publication Number Publication Date
DE19956078A1 DE19956078A1 (de) 2001-05-31
DE19956078B4 true DE19956078B4 (de) 2006-12-28

Family

ID=7929878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19956078A Expired - Fee Related DE19956078B4 (de) 1999-11-22 1999-11-22 Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators

Country Status (3)

Country Link
US (1) US6777303B2 (de)
DE (1) DE19956078B4 (de)
WO (1) WO2001039256A2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452970B (en) * 1999-10-19 2001-09-01 Mosel Vitelic Inc Structure and fabrication process of semiconductor trench-type capacitor
US6486024B1 (en) * 2000-05-24 2002-11-26 Infineon Technologies Ag Integrated circuit trench device with a dielectric collar stack, and method of forming thereof
TW507365B (en) * 2001-03-09 2002-10-21 Nanya Technology Corp Method for treating surface of sidewall of deep trench
DE10113187C1 (de) * 2001-03-19 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
DE10113252A1 (de) * 2001-03-19 2002-10-02 Infineon Technologies Ag Verfahren zur Herstellung eines mit einem Isolationskragen versehenen Grabens, insbesondere für einen Grabenkondensator
DE10146479C1 (de) * 2001-09-21 2003-04-10 Promos Technologies Inc Verfahren zur Herstellung von Tiefgrabenkondensatoren
DE10153110B4 (de) * 2001-10-22 2006-11-30 Infineon Technologies Ag Speicherzelle
US6740595B2 (en) * 2002-04-12 2004-05-25 Infineon Technologies Ag Etch process for recessing polysilicon in trench structures
DE10234165B4 (de) * 2002-07-26 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Füllen eines Grabens, der in einem Substrat gebildet ist, mit einem isolierenden Material
DE10303413B3 (de) * 2003-01-29 2004-08-05 Infineon Technologies Ag Verfahren zur Herstellung eines Oxidkragens für einen Grabenkondensator
DE10306318B4 (de) * 2003-02-14 2010-07-22 Infineon Technologies Ag Halbleiter-Schaltungsanordnung mit Grabenisolation und Herstellungsverfahren
US6696344B1 (en) * 2003-03-10 2004-02-24 Nanya Technology Corporation Method for forming a bottle-shaped trench
TWI227932B (en) * 2003-06-23 2005-02-11 Promos Technologies Inc Method for forming a bottle-shaped trench
TWI223378B (en) * 2003-07-03 2004-11-01 Nanya Technology Corp Method of controlling top width of a deep trench
US7585744B2 (en) * 2003-12-08 2009-09-08 Freescale Semiconductor, Inc. Method of forming a seal for a semiconductor device
US20050221557A1 (en) * 2004-03-30 2005-10-06 Infineon Technologies Ag Method for producing a deep trench capacitor in a semiconductor substrate
US7122439B2 (en) * 2004-11-17 2006-10-17 International Business Machines Corporation Method of fabricating a bottle trench and a bottle trench capacitor
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US20060234441A1 (en) * 2005-04-13 2006-10-19 Promos Technologies Inc. Method for preparing a deep trench
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7615480B2 (en) * 2007-06-20 2009-11-10 Lam Research Corporation Methods of post-contact back end of the line through-hole via integration
US8034702B2 (en) 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
US11355350B2 (en) * 2019-12-20 2022-06-07 Tokyo Electron Limited Etching method, substrate processing apparatus, and substrate processing system
US11063157B1 (en) * 2019-12-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor profile to decrease substrate warpage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
EP0949684A2 (de) * 1998-04-06 1999-10-13 Siemens Aktiengesellschaft Grabenkondensator mit epitaktischer vergrabener Schicht
EP0949680A2 (de) * 1998-04-06 1999-10-13 Siemens Aktiengesellschaft Grabenkondensator mit Isolationsring

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342792A (en) * 1986-03-07 1994-08-30 Canon Kabushiki Kaisha Method of manufacturing semiconductor memory element
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
US5422294A (en) * 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
EP0735581A1 (de) * 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM-Grabenkondensator mit isolierendem Ring
US5827765A (en) * 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5717628A (en) * 1996-03-04 1998-02-10 Siemens Aktiengesellschaft Nitride cap formation in a DRAM trench capacitor
US5656535A (en) 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
US5824580A (en) * 1996-07-30 1998-10-20 International Business Machines Corporation Method of manufacturing an insulated gate field effect transistor
US5937296A (en) * 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US5909044A (en) 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device
US5891807A (en) 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench
US6699794B1 (en) * 1998-03-09 2004-03-02 Siemens Aktiengesellschaft Self aligned buried plate
US6310375B1 (en) 1998-04-06 2001-10-30 Siemens Aktiengesellschaft Trench capacitor with isolation collar and corresponding manufacturing method
WO2001017014A1 (de) * 1999-08-30 2001-03-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
EP0949684A2 (de) * 1998-04-06 1999-10-13 Siemens Aktiengesellschaft Grabenkondensator mit epitaktischer vergrabener Schicht
EP0949680A2 (de) * 1998-04-06 1999-10-13 Siemens Aktiengesellschaft Grabenkondensator mit Isolationsring

Also Published As

Publication number Publication date
WO2001039256A3 (de) 2002-01-17
DE19956078A1 (de) 2001-05-31
US6777303B2 (en) 2004-08-17
US20020182819A1 (en) 2002-12-05
WO2001039256A2 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
DE19956078B4 (de) Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators
DE19906030B4 (de) Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt
DE102005038943B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors (FET) mit Leitungskanälen
DE10045019B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
EP1146557A2 (de) Grabenkondensator sowie dazugehöriges Herstellungsverfahren
DE10220898A1 (de) Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE102005025951A1 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE102017120571A1 (de) Verfahren zum reduzieren der kontakttiefenschwankung bei der halbleiterherstellung
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
WO2002069375A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE10153619B4 (de) Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung
EP1019958B1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
EP1164638A2 (de) Verfahren zur Erhöhung Kapazität von Grabenkondensatoren
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE102006036076B4 (de) Verfahren zum Herstellen eines Kondensatorbauelements
DE102006048270A1 (de) Verfahren zum Ausbilden eines isolierenden Grabens mit einem dielektrischen Material
DE10142591A1 (de) Verfahren zum Herstellen einer Grabenstruktur
DE102013100636A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE19843160B4 (de) Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung
DE102004022602A1 (de) Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
DE102020214792A1 (de) Mikromechanisches Bauelement
DE102007014115B3 (de) Integrierte Schaltung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee