FR2892229A1 - Procede de fabrication d'une couche d'accroche metallique - Google Patents

Procede de fabrication d'une couche d'accroche metallique Download PDF

Info

Publication number
FR2892229A1
FR2892229A1 FR0608823A FR0608823A FR2892229A1 FR 2892229 A1 FR2892229 A1 FR 2892229A1 FR 0608823 A FR0608823 A FR 0608823A FR 0608823 A FR0608823 A FR 0608823A FR 2892229 A1 FR2892229 A1 FR 2892229A1
Authority
FR
France
Prior art keywords
metal
deposition
substrate
layer
metal surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0608823A
Other languages
English (en)
Other versions
FR2892229B1 (fr
Inventor
Chien Hsueh Shih
Chen Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/331,552 external-priority patent/US7582557B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of FR2892229A1 publication Critical patent/FR2892229A1/fr
Application granted granted Critical
Publication of FR2892229B1 publication Critical patent/FR2892229B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1827—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment only one step pretreatment
    • C23C18/1831—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Un procédé comprenant notamment les étapes suivantes : fourniture d'un substrat avec une surface métallique exposée (400), réalisation d'un procédé de réduction sur la surface métallique (410), et transfert du substrat dans un milieu inerte ou réducteur vers une chambre (420) utilisée pour dépôt de couche métallique (430).

Description

PROCÉDÉ DE FABRICATION D'UNE COUCHE D'ACCROCHE MÉTALLIQUE DOMAINE DE
L'INVENTION
La présente invention concerne généralement la fabrication de semi-conducteurs, 10 et plus particulièrement, un procédé de formation d'une couche de revêtement métallique sur une ligne métallique. ÉTAT DE L'ART 15 Dans un procédé de fabrication de circuit intégré de semi-conducteur, le traitement final (BEOL, acronyme de l'expression anglaise Back End Of Line) mène à plusieurs interconnexions comportant alternativement des couches de métal (cuivre par exemple) séparées par des couches de diélectriques (ICD, acronyme de 20 l'expression anglaise Inter-Layer Dielectric), munies de sillons à travers les couches ICD reliant les couches métalliques. Dans un procédé typique de BEOL de fabrication de liaison de conduction, le remplissage de sillons par du cuivre (Cu) est réalisé par dépôt électrochimique dans un substrat constitué par un dépôt de vapeur plasma d'une couche d'accroche en 25 Cu. En appliquant ces techniques aux technologies de pointe telles qu'un noeud de 45 nanomètres, on peut observer des vides postérieurs au dépôt électrochimique, situés dans le dépôt de vapeur plasma de la couche de Cu due à des discontinuités de couche d'accroche. La couche d'accroche discontinue observée peut être provoquée par une couche fine ou de l'oxyde de Cu se dissolvant lorsque mis en 30 contact avec la solution acide de dépôt électrochimique. Une fois exposée à l'air, une surface métallique telle que du Cu peut être oxydée pour former un oxyde métallique, qui impacte défavorablement le traitement postérieur. Par exemple, lorsqu'exposée à l'air, la couche d'accroche de Cu par dépôt de vapeur plasma est oxydée pour former du CuO avant le dépôt 35 électrochimique de Cu. Une solution-type de dépôt électrochimique (l'électrolyte) est5 un acide, qui contient de 1% à 50% environ de H2SO4 ou acide sulfurique. Dans une telle solution acide, l'oxyde de Cu se dissout, et la couche d'accroche de Cu peut devenir discontinue. L'exposition du métal à l'air au cours du traitement peut compromettre le procédé de fabrication d'autres manières, tel qu'affecter une couche de revêtement métallique. En déterminant la performance d'une technologie de procédé BEOL, plusieurs critères peuvent être utilisés, notamment la densité de courant maximale (Jmax), la résistance de ligne Rs, et la migration de contrainte. Avec le franchissement de la technologie de circuits intégrés semi-conducteurs de 90 nanomètres vers des tailles de dispositifs plus petites, la densité de courant maximum désirée Jmax augmente. Par conséquent, une méthode pour améliorer l'électro-migration est souhaitable. Une couche de revêtement métallique peut être sélectivement déposée sur les surfaces métalliques exposées. Il est démontré qu'une amélioration de la performance d'électro-migration d'un facteur 10 dans l'interconnexion (VxMx, VxMx+1) peut être obtenue par l'utilisation sélective d'un revêtement métallique sur les lignes de cuivre. Une approche comprend le dépôt d'un revêtement de cobalt. Après polissage mécano-chimique, la couche de revêtement est sélectivement appliquée sur les lignes métalliques, mais pas sur le diélectrique. Après polissage mécano-chimique, il réside de l'oxyde de cuivre sur le dessus de la ligne de cuivre, du résidu post polissage mécano-chimique sur le diélectrique, et/ou de la contamination organique à partir du polissage mécano-chimique, à la fois sur le diélectrique et la surface de cuivre. Pour déposer uniformément une couche sélective de revêtement métallique sur la surface de Cu, l'oxyde de Cu doit être évacué. Une étape de pré-nettoyage est employée pour éliminer l'oxyde de cuivre. Une méthode conventionnelle comprend un procédé de nettoyage humide d'immersion de la plaque semi-conductrice dans une solution acide pour dissoudre l'oxyde de Cu. Par exemple, pour réaliser une performance élevée de sélectivité (pour éviter une fuite), une solution de nettoyage liquide comprenant du H2SO4, de l'acide citrique et un agent humidifiant, est appliquée au substrat ayant exposé des surfaces métallique et diélectrique. Le H2SO4, l'acide citrique et l'agent humidifiant éliminent l'oxyde métallique de la surface métallique, les résidus métalliques de la surface diélectrique, et les résidus organiques des surfaces métallique et diélectrique. Cependant, lors de l'élimination de l'oxyde de Cu par la solution acide décrite ci-dessus, un creux est créé, ce qui a pour conséquence un accroissement de la résistance de ligne. Par exemple, dans certains cas, après que l'oxyde métallique ait été éliminé, il a été observé une hausse de 3% à 5% de la résistance de ligne Rs. Par exemple, l'accroissement de la résistance de ligne pour un procédé comprenant le dépôt d'un revêtement de cobalt a été mesuré à 2,4 % environ. Un accroissement de Rs dégrade le signal de performance de signal de retard RC. En outre, du fait que la formation d'oxyde de Cu dépende du modèle, des différences de profondeurs des creux de Cu se produisent sur des zones denses et à iso-caractéristiques, résultant en un dépôt non-uniforme de revêtement métallique.
RÉSUMÉ DE LA PRÉSENTE INVENTION Dans certains modes de réalisation, un procédé comprenant les étapes suivantes : fourniture d'un substrat avec une surface métallique exposée ; réalisation d'un procédé de réduction sur la surface métallique ; et transfert du substrat dans un milieu inerte ou réducteur vers une chambre qui est utilisée pour le dépôt de couche métallique.
BRÈVE DESCRIPTION DES FIGURES La figure 1 est un diagramme montrant un exemple de procédé de dépôt non-électrolytique d'une couche de revêtement sur une couche métallique d'un substrat. La figure 2 est un diagramme montrant un substrat avec un exemple de couche de revêtement ayant une couche de colle et une couche de séparation (passivation). La figure 3 est un histogramme comparant l'accroissement de la résistance de ligne pour cinq variantes d'un procédé de dépôt de revêtement. La figure 4 est un organigramme d'un mode de réalisation de l'invention. La figure 5 est un organigramme d'un autre mode de réalisation de l'invention. 30 La figure 6A montre un sillon ayant une couche d'accroche. La figure 6B montre le sillon de la figure 6A, après qu'une partie du métal dans la couche d'accroche soit dissoute. La figure 7 est l'organigramme d'un exemple de procédé. La figure 8 est l'organigramme d'un exemple dans lequel un procédé sec-humide 35 intégré est utilisé pour former une couche d'accroche, suivi d'un remplissage par dépôt électrochimique et d'un autre procédé sec-humide intégré différent pour former une couche de revêtement.
DESCRIPTION DÉTAILLÉE DE L'INVENTION La présente description des exemples de mise en oeuvre est destinée à être lue avec les figures d'accompagnement qui doivent être considérés comme partie intégrante de la description. Dans cette description, des expressions relatives telles que "inférieur", "supérieur", "horizontal", "vertical", " dessus", "dessous", "en haut", "en bas", "au dessus" et "en dessous" aussi bien que leurs dérivées (par exemple "horizontalement", "vers le bas", "vers le haut" etc.) doivent être interprétées pour se rapporter à l'orientation telle que décrite ou montrée dans les figures en cours de description. Ces expressions relatives ont pour but de simplifier la description et n'imposent en aucun cas la construction ou l'exécution du procédé selon une orientation particulière. La figure 6A montre un exemple de structure d'interconnexion (600) comprenant le sillon (612) ayant une couche d'accroche (610) continue d'un métal, tel que du Cu formé le long de parois latérales et à la base. Sont également montrées des couches diélectriques sous-jacentes (602) et (606), et des couches d'arrêt d'attaque chimique (604) et (608). Le métal de la couche d'accroche (610) peut avoir une épaisseur non-uniforme. Par exemple, comme le montre la figure 6A, la couche d'accroche (610) peut avoir un métal plus mince à la base des parois latérales qu'au sommet des parois latérales.
La figure 6B montre le sillon (612) où une partie (610d) de la couche d'accroche (610) s'est dissoute, formant des discontinuités dans le métal. Une telle couche d'accroche métallique discontinue (Cu) dégrade le procédé postérieur de dépôt électrochimique pour former des vides (trous) dans le dispositif et causant la perte de rendement.
Un exemple décrit ci-dessous nettoie l'oxyde métallique de la surface métallique continue exposée d'un substrat, tel que la couche d'accroche (610) pour un sillon (612) de la structure d'interconnexion (600), comme montré en figure 6A. La figure 7 est l'organigramme d'un exemple de procédé. -5- Un exemple de procédé "sec-humide intégré" est décrit ci-dessous pour fabriquer un sillon par une réduction d'oxyde métallique directe pour un dépôt postérieur de métal de remplissage. Les descriptions ci-dessous ne sont pas limitées à des sillons conducteurs et peuvent être appliquées à d'autres caractéristiques telles qu'un creux de structure isolante, ou un contact, par exemple. En se référant maintenant à la figure 7, à l'étape 700, une structure d'interconnexion (600) ou creux avec une surface métallique exposée (610) est fournie. Le substrat métallique exposé peut être une couche d'accroche (610) en cuivre, et peut comporter une partie oxydée par exposition à l'air ambiant. Par exemple, le substrat peut être une couche d'accroche (610) de Cu qui est au moins partiellement oxydée pour former du CuO. À l'étape 710, un procédé de réduction est réalisé sur la surface métallique (610). L'oxyde est converti en métal (ou alliage si la couche d'accroche est constituée d'un alliage). À l'étape 720, la structure d'interconnexion (600) est transférée dans un milieu inerte ou réducteur vers une chambre (non montrée) qui est utilisée pour un dépôt de couche métallique. À l'étape 730, le dépôt de métal est réalisé, pour remplir le sillon (612) avec du métal. Nombre de modes de réalisation et de variations de ce procédé peuvent être réalisés par l'homme de l'art, d'après le procédé général décrit ci-dessus. Le substrat de métal continu n'est pas limité à l'élément de Cu. D'autres types de couches d'accroche peuvent être utilisés, comme par exemple du W, du Ru, du Co, du Ni, du Ti, ou un de leurs alliages. Dans certains modes de réalisation, une séparation métallique (par exemple Ta ou TaN) supporte la couche d'accroche de Cu.
Dans certains modes de réalisation, la séparation métallique sous-jacente située sous le sillon est un métal placable tel que du Co, du Ni, du Ru, ou un de leurs alliages, et il n'est pas besoin de déposer de couche d'accroche séparée. Le remplissage peut être directement déposé sur le Co, le Ni, le Ru, ou un alliage. Par exemple, dans les technologies à noeud de 22 et 16 nanomètres, des séparations placables peuvent être utilisées sans couche d'accroche de Cu, pour un dépôt direct du sillon de métal de remplissage. Dans l'exemple ci-dessus, un procédé de réduction sèche est réalisé à température relativement basse (par exemple, de 25 C à 200 C environ) pour transformer la surface d'oxyde métallique en métal sans causer d'agglomération de métal. Pour un dispositif à technologie à 45 ou 32 nanomètres, la couche d'accroche a une épaisseur de 5 à 30 nanomètres environ. Souvent, lorsqu'un oxyde métallique est réduit, le métal résultant peut être poreux et l'épaisseur peut augmenter, interférant avec le dépôt électrochimique postérieur. En utilisant une étape de recuit à basse température, de 25 C à 200 C environ, et en évitant une agglomération de métal, la structure de grain souhaitée est réalisée à travers la couche d'accroche et le remplissage postérieur de métal est également déposé avec la structure de grain uniforme souhaitée. Pour transformer l'oxyde métallique en métal, un plasma in-situ ou courant de plasma peut être appliqué dans un milieu à vide. Un courant de plasma est préféré pour éviter le bombardement direct du substrat par le plasma. Alternativement, une étape de cuisson thermique peut être réalisée dans du N2 gazeux, suivi d'une cuisson thermique dans du H2 gazeux ou gaz de formation (comprenant du H2 et du N2). L'étape de cuisson thermique fournit la structure de grain uniforme souhaitée à travers le substrat métallique (610). Le procédé de réduction sèche peut être réalisé avec ou sans traitement à l'ultra-violet (UV) ou à un faisceau d'électrons. Après le procédé de réduction sèche, la structure d'interconnexion (600) comprenant le substrat métallique (610) est transférée dans un milieu inerte (N2, Ar ou tout autre gaz noble par exemple) ou réducteur (H2 par exemple) vers une chambre pour un dépôt de métal postérieur. Dans des modes de réalisation préférés, le procédé de réduction sèche, le transfert, et le dépôt de métal postérieur sont tous réalisés dans un dispositif tampon sec et humide intégrée. Le dispositif tampon maintient le milieu inerte ou réducteur souhaité entre la chambre de procédé de réduction sèche et la chambre (humide, par exemple) de procédé postérieur.
Après que la structure ait été transférée vers la chambre pour traitement postérieur, l'opération de remplissage est réalisée. Pour remplir un sillon, plusieurs méthodes peuvent être utilisées pour le dépôt de métal, incluant de manière non-limitative : (a) un procédé de dépôt à sec, tel que dépôt de vapeur plasma, le dépôt de vapeur chimique, ou le dépôt de couche atomique ; (b) un procédé de dépôt humide, tel que galvanoplastie, le placage non-électrolytique, ou le dépôt par migration. Si un procédé de dépôt humide est utilisé, il est préférable que ce procédé soit réalisé par un outil "sec et humide" intégré. Si le creux doit être rempli par un procédé non-électrolytique, alors un procédé d'auto-activation est réalisé. L'auto-activation de cuivre (auto-initiation) est décrite ci-7-après dans la présentation du tableau 1. Dans des modes de réalisation où le sillon ou creux est rempli par galvanoplastie (dépôt électrochimique), il n'y a pas besoin de réaliser un procédé d'auto-activation. L'exemple décrit ci-dessus permet le remplissage de lacunes libres pour des interconnexions (sillons, creux, contacts) et peut être étendu à des technologies à nœuds au delà des 45 nanomètres. Dans certains modes de réalisation, la combinaison d'un procédé de réduction sèche, du transfert en milieu inerte ou réducteur, et d'un procédé de dépôt humide peut être utilisée pour former une couche de revêtement, soit seule, soit en combinaison avec la méthode d'obturation de lacune décrite ci-dessus. Un exemple est décrit ci-dessous sur la base de la figure 8. Tout d'abord, un procédé est décrit pour former une couche de revêtement en utilisant un procédé humide-sec intégré. Le procédé décrit ci-dessous permet de nettoyer l'oxyde métallique de la surface métallique exposée, les résidus métalliques de la surface diélectrique exposée, et les résidus organiques situés à la fois sur le métal et la surface diélectrique, avec peu ou pas d'accroissement de la résistance de ligne Rs. La figure 1 est un diagramme montrant le procédé et les changements de structure qui se produisent au cours du procédé. La figure 4 est l'organigramme d'un exemple de procédé. À l'étape 400 (figure 4), un substrat 110 est fourni avec du métal et des surfaces diélectriques exposés. Le métal exposé peut être une ligne de cuivre (120) et peut avoir une couche d'oxyde (122) sur sa surface exposée. Le diélectrique exposé du substrat (110) peut comporter des résidus (126) dessus. À l'étape 410, un procédé de réduction est réalisé sur la surface métallique (122) et la surface diélectrique (110). L'oxyde (122) et les résidus (126) sont enlevés. À l'étape 420, le substrat (110) est transféré dans un milieu inerte ou réducteur vers une chambre (non montrée) utilisée pour le dépôt sélectif de couche métallique. À l'étape 430, le dépôt sélectif de couche métallique est réalisé pour former la couche métallique (124).
La figure 5 est un organigramme montrant un mode de réalisation de l'invention. À l'étape 500, un substrat (110) est muni de surfaces métallique et diélectrique exposées. À l'étape 510, un procédé de réduction est réalisé sur la surface métallique (122) et la surface diélectrique (110). De préférence, le procédé de réduction est un procédé à sec effectué dans une chambre sèche et à vide. Dans certains modes de réalisation, le procédé de réduction comprend l'exposition du substrat à un plasma in-situ ou à un courant de plasma. Un plasma qui a du H2 ou du gaz en formation réduit l'oxyde de cuivre sans dissoudre le cuivre. Ainsi, la formation du creux observée lors du procédé de pré-nettoyage humide est évitée. Un courant de plasma est préféré parce qu'il évite des dégâts induit par plasma au substrat. Dans d'autres modes de réalisation, le procédé de réduction comprend une cuisson thermique dans du H2 ou un gaz en formation (comprenant du H2 et du N2). Un exemple d'étape de cuisson thermique peut être réalisé à une température entre 100 C et 400 C environ. Dans certains modes de réalisation, la température est de 200 C environ. Si une étape de cuisson thermique est utilisée, le substrat peut optionnellement être exposé à de l'ultra-violet ou à un faisceau d'électrons. À l'étape 520, le substrat (110) est transféré vers une chambre à gaz inerte (gaz noble ou azote par exemple) ou à milieu réducteur pour réaliser le dépôt non-électrolytique de couche de revêtement métallique sans étape de pré-nettoyage humide. Dans certains modes de réalisation, le substrat est placé dans une chambre intermédiaire entre le procédé de nettoyage à sec et le procédé de dépôt de revêtement humide. Ceci empêche l'oxyde de cuivre de se reformer sur les lignes.
Dans certains modes de réalisation, la chambre intermédiaire est une chambre à vide ou à basse pression, séparée de la chambre dans laquelle le procédé de nettoyage à sec est réalisé, et séparée de la chambre dans laquelle le procédé de dépôt humide est réalisé. Dans certains modes de réalisation, le procédé de nettoyage à sec, le transfert intermédiaire et le dépôt humide sont réalisés simultanément dans un dispositif tampon et la chambre intermédiaire est comprise dans le dispositif tampon. À l'étape 525, afin de s'assurer que le cobalt soit sélectivement déposé sur le cuivre, et non pas sur le diélectrique, une étape intermédiaire est réalisée entre celle de nettoyage de surface et celle de dépôt. Une fois que le substrat a été transféré vers la chambre pour dépôt de revêtement, une étape d'activation ou d'initiation est réalisée. Dans certains modes de réalisation, l'étape d'activation ou d'initiation est une activation ou initiation au palladium (Pd). Dans d'autres modes de réalisation, une étape est réalisée pour initier ou activer la surface de cuivre, désignée sous le nom de procédé d'auto-initiation. 2892229 -9- Les deux procédés d'initiation impliquent un procédé non-électrolytique dans une solution qui est différente de la solution utilisée pour déposer le revêtement de cobalt. Le tableau 1 liste plusieurs de solutions qui peuvent être utilisées pour les procédés d'auto-activation et d'activation au palladium, avant de déposer un revêtement de 5 cobalt sur les lignes de cuivre. Dans le tableau 1, "DMAB" désigne le "Diméthylamine Borane". -10-Tableau 1 Dépôt de couche de revêtement à base de Co sélectif Base de Co, activation au Pd Base de Co, activation au non Pd Fonction Composant (exemple) Co(p) Co(W, P) Co(Mo, P) Co(B) Co(P,B) Co(W,B) Co(Mo,B) Co(W,P,B) Co(Mo,P,B) Source de Co Sel de Co, CoCl2 ou CoSO4 V V V V V V V V V Source de M2 (W ou Mo) (NH4)2W04, Na2WO4, V V V H3[P(W3010)4] (NH4)2MoO4, Na2MoO4, V V V Agent réducteur et NaH2PO2.2 H2O V V V V V V source de N (P ou B) ù NaBH4, (CH3)2NHBH3 V V V V V V (DMAB) Activation de surface Migration de dépôt de Pd û Cu V Option Fixation chimique + absorption ions V de Pd Absorption Fixation de produit chimique V seulement (approche non-Pd) Agent complexe Na3C6H807 • 2 H2O V V Stabilisateur Pyridine, acide citrique, CrCI3 Option V V PH 8,5 û 10 V Température de dépôt 70 C - 80 C v V Stabilité de bain long Court -11-Pour le procédé d'activation au palladium, un des procédés suivants est utilisé : dépôt par migration de Cu û Pd ou procédé de liaison chimique avec adsorption d'ions de palladium. Le procédé de liaison chimique est un procédé d'attachement d'un groupe actif de molécules de faible masse (monomère) d'un polymère parent ou d'une membrane. Du polymère brut ou une modification de surface sont possibles. Dans le procédé d'initiation au palladium, des solutions non-électrolytiques de cobalt pourraient se former sur le cuivre, si l'initiation au palladium était utilisée, cette couche de palladium formerait un alliage de cuivre, ce qui causerait davantage un accroissement de Rs. Le procédé d'auto-initiation nécessite l'utilisation d'une solution non-électrolytique de cobalt ayant une composition pour rendre la surface de cuivre suffisamment active pour agir en tant que surface catalysatrice pour réduire le cobalt (c.-à-d. pour former le cobalt sur le cuivre). Le procédé d'auto-initiation permet au procédé de dépôt de cobalt d'être utilisé pour fournir la Rs minimale parce qu'aucune couche de palladium ne se forme sur le cuivre. Avec un procédé d'auto-initiation, il est possible de fournir un revêtement de cobalt ayant un accroissement de Rs de 2% à 2,4% de plus que la ligne de Cu sans revêtement. À l'étape 530, après l'auto-activation ou l'activation au palladium, un procédé de dépôt de couche de revêtement métallique non-électrolytique sélectif est réalisé. Les numéros de brevets américains 6495453, 6713377, 6207553 et 6204192 sont inclus par référence dans leurs intégralités. Ces brevets présentent une variété de techniques de dépôt non-électrolytique. Dans certains modes de réalisation, le produit de revêtement déposé sur le cuivre est un alliage de cobalt, de tungstène et de bore. Dans d'autres modes de réalisation, le produit de revêtement déposé sur le cuivre est un alliage de cobalt, de tungstène, de bore et de phosphore. Nombre d'autres alliages de cobalt peuvent être utilisés. De préférence, l'alliage de revêtement comprend plus de 80% de cobalt. Dans certains modes de réalisation, le dépôt non-électrolytique est réalisé à une température de 65 C à 95 C environ. Différentes compositions de solutions non-électrolytiques sont utilisées pour fournir le revêtement en alliage de cobalt selon le fait que le cuivre soit auto-activé ou activé au palladium. Pour l'initiation au palladium, un agent réducteur préféré comprend du phosphore (par exemple, du NaH2PO2.2 H2O), et l'alliage de revêtement peut être un -12- alliage de Co(P), un alliage de Co(W,P), ou un alliage de Co(Mo,P). Le bore est l'élément le plus utilisé pour le procédé d'auto-activation. L'agent réducteur pour l'auto-activation peut comprendre du bore (par exemple, NaBH4, (CH3)2NBBH3 (DMAB)) ou du phosphore (par exemple NaH2P02.2H2O) et l'alliage de revêtement peut être un alliage de Co(B), un alliage de Co(P,B), un alliage de Co(W,B), un alliage de Co(Mo,B), un alliage de Co(W,P,B) ou un alliage de Co(Mo,P,B). En réalisant le dépôt non-électrolytique, les propriétés souhaitées d'une couche supérieure de passivation sur du Cu sont différentes de celles d'une couche optimisée pour être déposée en dessous d'un diélectrique pour interface entre le cuivre et le diélectrique. Pour l'interface entre le Cu et le revêtement, un contact métallique pur avec du Cu est utilisé pour fournir une interface efficace et une forte liaison. Pour l'interface entre le Cu et la couche ICD au-dessus du Cu, un remplissage périphérique de grains est avantageux d'améliorer les propriétés de séparation du revêtement. À l'étape 535, une deuxième couche de revêtement optionnelle est déposée. La figure 2 montre une couche de revêtement avantageuse fournie par : le dépôt d'une première couche de métal quasi-pur sur l'interface de Cu ; et le dépôt d'une deuxième couche en tant que revêtement, où la deuxième couche a une remplissage périphérique de grains élevé pour de bonnes propriétés de séparation, une faible Rs, et pour la prévention de dégâts au plasma, de dégâts à attaque chimique, d'oxydation et de diffusion de Cu. Ainsi, l'interconnexion résultante comporte la première couche métallique (du cuivre par exemple) et un revêtement comportant une deuxième et une troisième couche métallique. La deuxième couche métallique est formée sur la première couche métallique en tant que une couche de colle et la troisième couche métallique est formée sur la deuxième couche métallique en tant que couche de passivation ou couche de séparation. La deuxième couche métallique peut comprendre au moins 95% environ d'atomes de Co ou de Ni, et la troisième couche métallique peut comprendre au plus 95% environ d'atomes de Co ou de Ni. Dans les deuxième et troisième couches métalliques, l'élément d'alliage comprend au moins l'un des éléments suivants : W, P, Mo, Re, et/ou B. Selon un mode de réalisation, la deuxième couche métallique est déposée en utilisant un produit chimique, et la troisième couche métallique est déposée en changeant simultanément un ou plusieurs des paramètres du processus. Le paramètre du processus qui est changé peut être par exemple, le taux de rotation -13- (t/mn), le débit, la concentration chimique, ou la température de la solution de dépôt non-électrolytique, ou bien une combinaison de ces paramètres. Par exemple, selon un mode de réalisation, un liquide à basse température est fourni sur un substrat chaud ; ceci crée une structure de film multicouche pour la première et dernière partie de la séparation résultante. À l'étape 545, après le dépôt non-électrolytique, un nettoyage humide post-dépôt est réalisé pour enlever des particules résiduelles, par exemple en utilisant un récurage pour racler les particules. Avantageusement, la structure résultante peut conduire à un accroissement de Rs de moins de 1% par rapport à un substrat formé par un procédé dans lequel il n'y pas d'étape de nettoyage par pré-dépôt humide ou sec. Exemple : Des échantillons ont été testés pour le procédé dans une chambre de dépôt de vapeur plasma, en comparant la résistance de ligne obtenue à différentes étapes de nettoyage par pré-dépôt. La figure 3 est un histogramme des informations recueillies. Tous les échantillons comprennent une couche de revêtement de cobalt. L'échantillon témoin (appelé : "aucun nettoyage/revêtement") a été obtenu sans réaliser d'étape de nettoyage par pré-dépôt humide ou sec. La résistance de ligne de cet échantillon sert de référence de comparaison de la résistance de ligne des autres échantillons. (Bien que la résistance de ligne de l'échantillon témoin soit meilleure que celle d'autres échantillons, l'échantillon témoin a une performance de migration de contrainte moins favorable). Ainsi, la méthode présentée ici est viable en référence à l'échantillon témoin en prenant en compte les autres caractéristiques que sont Jmax et la migration de contrainte). La barre appelée "nettoyage humide" représente l'art antérieur de nettoyage humide par solution acide, ayant un Rs d'environ 2.4% plus grand que celui de l'échantillon témoin. La barre appelée "nettoyage humide prolongé" a utilisé un procédé semblable àla barre "nettoyage humide", avec un temps de processus plus long et encore un plus grand accroissement de Rs.
L'échantillon utilisant un nettoyage au plasma H2 sec avant dépôt de revêtement présente une hausse de Rs de moins de 1% (environ 0,8%) par rapport à l'échantillon témoin. L'échantillon utilisant un nettoyage au plasma NH3 avant dépôt de revêtement a une hausse de Rs de 1% environ par rapport à l'échantillon témoin. - 14 - Ainsi, la méthode décrite cidessus peut fournir une couche de revêtement métallique avec une hausse de résistance de ligne de moins de 1% par rapport à l'échantillon obtenu sans pré-nettoyage. Aucune sélectivité n'est perdue si le diélectrique est de type K bas (constante diélectrique égale à 2,6 environ, par exemple) ou de type K très bas (constante diélectrique égale à 2,5 ou moins, par exemple). La performance d'électro-migration à la fois pour le sillon et le creux montre une amélioration d'un facteur 10 par rapport à la méthode sans formation de revêtement sur le métal. Plusieurs modes de réalisation de procédés de fabrication selon des modes de réalisation de l'invention ont été décrits ci-dessus. L'invention porte également sur les produits fabriqués par l'un des procédés décrits ci-dessus. Bien qu'un exemple comprenant une couche de cuivre métallique et un revêtement d'alliage de cobalt ait été décrit, le procédé ci-dessus peut être appliqué à des substrats ayant d'autres types de couches métalliques dessus, avec des couches de revêtement correspondantes compatibles.
La figure 8 est un organigramme montrant un exemple de procédé dans lequel le procédé sec-humide intégré décrit précédemment est utilisé pour former une couche d'accroche sans vide, suivi d'une étape de remplissage par dépôt électrochimique et d'une deuxième séquence de type sec-humide intégrée pour former une couche de revêtement. À l'étape 800, une couche d'accroche est munie d'une surface métallique continue exposée. À l'étape 810, un procédé de réduction est réalisé en utilisant un plasma in-situ, un courant de plasma, ou une cuisson thermique, avec ou sans traitement à l'ultra-violet ou au faisceau d'électrons. À l'étape 820, le substrat est transféré dans un milieu inerte ou réducteur à basse pression ou à vide vers une chambre pour un dépôt électrochimique postérieur. À l'étape 830, l'opération de remplissage par dépôt électrochimique est réalisée pour remplir le sillon. À l'étape 840, la surface supérieure du sillon rempli s'oxyde par contact à l'air.
Après l'étape 840, les étapes 510 à 545 (en figure 5) sont réalisées pour former une couche de revêtement sur le cuivre. Le fait que l'invention ait été décrite à travers des exemples de modes de réalisation ne la limite en rien à ces cas-ci. Ainsi, les revendications ci-annexées doivent être interprétées dans leur sens le plus large pour inclure d'autres variantes et modes de 2892229 -15- réalisation qui peuvent être appliqués par l'homme de l'art sans se départir ni de la portée, ni des équivalents de la présente invention.

Claims (12)

REVENDICATIONS
1) Procédé de production d'un dispositif semi-conducteur, comprenant les étapes 5 suivantes : fourniture d'un substrat avec une surface métallique exposée ; réalisation un procédé de réduction pour réduire la surface métallique ; et transfert du substrat dans un milieu inerte ou réducteur vers une chambre qui est utilisée pour le dépôt d'une couche métallique. 10
2) Le procédé selon la revendication 1, où le procédé de réduction est un procédé à sec réalisé dans une chambre sèche et à vide.
3) Le procédé selon la revendication 2, où une source gazeuse de plasma, 15 utilisée dans le procédé à sec, comprend de l'hydrogène ou un mélange hydrogène/azote:
4) Le procédé selon la revendication 1, où le procédé de réduction comprend une l'étape de cuisson thermique dans de l'hydrogène ou de l'hydrogène/azote.
5) Le procédé selon la revendication 4, où l'étape de cuisson thermique est réalisée à une température entre 25 C et 200 C environ.
6) Le procédé selon la revendication 4, où le substrat est exposé à de l'ultra-violet 25 ou à un faisceau d'électrons au cours de l'étape de cuisson thermique.
7) Le procédé selon la revendication 1, où la surface métallique exposée est oxydée avant la réalisation du procédé de réduction. 30
8) Le procédé selon la revendication 1, où le dépôt de métal est réalisé par un procédé de dépôt électrochimique ou procédé de dépôt par migration.
9) Le procédé selon la revendication 1, où le dépôt de couche métallique est réalisé par dépôt non-électrolytique.
10)Le procédé selon la revendication 1, où une étape d'activation de métal est réalisée avant le dépôt de la couche métallique. 20 35 2892229 -17-
11)Le procédé selon la revendication 10, où l'étape d'activation de métal est une étape d'auto-activation.
12)Le procédé selon la revendication 10, où l'étape d'activation de métal est une étape d'activation au palladium.
FR0608823A 2005-10-06 2006-10-06 Procede de fabrication d'une couche d'accroche metallique Active FR2892229B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US72495305P 2005-10-06 2005-10-06
US11/331,552 US7582557B2 (en) 2005-10-06 2006-01-13 Process for low resistance metal cap
US11/426,822 US7446034B2 (en) 2005-10-06 2006-06-27 Process for making a metal seed layer

Publications (2)

Publication Number Publication Date
FR2892229A1 true FR2892229A1 (fr) 2007-04-20
FR2892229B1 FR2892229B1 (fr) 2012-01-20

Family

ID=37909199

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0608823A Active FR2892229B1 (fr) 2005-10-06 2006-10-06 Procede de fabrication d'une couche d'accroche metallique

Country Status (5)

Country Link
US (1) US7446034B2 (fr)
KR (1) KR100785733B1 (fr)
FR (1) FR2892229B1 (fr)
SG (2) SG162751A1 (fr)
TW (1) TWI327764B (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003517B2 (en) * 2007-05-29 2011-08-23 Freescale Semiconductor, Inc. Method for forming interconnects for 3-D applications
US8283485B2 (en) * 2007-06-21 2012-10-09 Air Products And Chemicals, Inc. Process for selectively depositing copper thin films on substrates with copper and ruthenium areas via vapor deposition
US8823176B2 (en) * 2008-10-08 2014-09-02 International Business Machines Corporation Discontinuous/non-uniform metal cap structure and process for interconnect integration
TWI383455B (zh) * 2008-10-16 2013-01-21 Goldenchem Co Ltd Wafer Reduction Electroless Gold Plating Method
US9353444B2 (en) * 2014-03-25 2016-05-31 Lam Research Corporation Two-step deposition with improved selectivity
US9865673B2 (en) * 2015-03-24 2018-01-09 International Business Machines Corporation High resistivity soft magnetic material for miniaturized power converter
US10103056B2 (en) 2017-03-08 2018-10-16 Lam Research Corporation Methods for wet metal seed deposition for bottom up gapfill of features
US10508351B2 (en) * 2017-03-16 2019-12-17 Lam Research Corporation Layer-by-layer deposition using hydrogen

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022669A (en) 1995-05-02 2000-02-08 Symetrix Corporation Method of fabricating an integrated circuit using self-patterned thin films
US5749975A (en) 1995-12-28 1998-05-12 Micron Technology, Inc. Process for dry cleaning wafer surfaces using a surface diffusion layer
US5980977A (en) * 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
US6436816B1 (en) 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
US6218303B1 (en) * 1998-12-11 2001-04-17 Vlsi Technology, Inc. Via formation using oxide reduction of underlying copper
US6207553B1 (en) 1999-01-26 2001-03-27 Advanced Micro Devices, Inc. Method of forming multiple levels of patterned metallization
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
EP1087432A1 (fr) 1999-09-24 2001-03-28 Interuniversitair Micro-Elektronica Centrum Vzw Méthode d'amélioration de la qualité d'une couche métallique deposée par un bain de dépôt chimique
JP3805588B2 (ja) * 1999-12-27 2006-08-02 株式会社日立製作所 半導体装置の製造方法
US6743473B1 (en) * 2000-02-16 2004-06-01 Applied Materials, Inc. Chemical vapor deposition of barriers from novel precursors
US6475902B1 (en) * 2000-03-10 2002-11-05 Applied Materials, Inc. Chemical vapor deposition of niobium barriers for copper metallization
US6613697B1 (en) 2001-06-26 2003-09-02 Special Materials Research And Technology, Inc. Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof
US6828223B2 (en) 2001-12-14 2004-12-07 Taiwan Semiconductor Manufacturing Co. Localized slots for stress relieve in copper
US7550043B2 (en) * 2002-12-20 2009-06-23 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
US20040211357A1 (en) * 2003-04-24 2004-10-28 Gadgil Pradad N. Method of manufacturing a gap-filled structure of a semiconductor device
KR20060079144A (ko) * 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
KR100598259B1 (ko) 2003-07-31 2006-07-07 동부일렉트로닉스 주식회사 반도체의 하이브리드 레이어 배선 형성방법
US20050095830A1 (en) 2003-10-17 2005-05-05 Applied Materials, Inc. Selective self-initiating electroless capping of copper with cobalt-containing alloys
US20060003570A1 (en) 2003-12-02 2006-01-05 Arulkumar Shanmugasundram Method and apparatus for electroless capping with vapor drying
US20070037389A1 (en) * 2005-08-11 2007-02-15 Shu-Jen Chen Method for electroless plating metal cap barrier on copper
US7582557B2 (en) * 2005-10-06 2009-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Process for low resistance metal cap

Also Published As

Publication number Publication date
US20070082474A1 (en) 2007-04-12
TWI327764B (en) 2010-07-21
SG162751A1 (en) 2010-07-29
SG131847A1 (en) 2007-05-28
FR2892229B1 (fr) 2012-01-20
TW200717713A (en) 2007-05-01
KR100785733B1 (ko) 2007-12-18
US7446034B2 (en) 2008-11-04
KR20070038874A (ko) 2007-04-11

Similar Documents

Publication Publication Date Title
FR2892229A1 (fr) Procede de fabrication d'une couche d'accroche metallique
JP5568811B2 (ja) 基板中間体、基板及び貫通ビア電極形成方法
US9105696B1 (en) Method of coating surface of substrate hole with layer of reduced graphene oxide
FR2901406A1 (fr) Processus d'amelioration de la formation d'un couvercle de ligne en cuivre
EP2272085A2 (fr) Procede de formation d'une couche d'amorcage de depot d'un metal sur un substrat
EP3003973B1 (fr) Substrat conducteur electrique sur au moins une de ses faces muni d'un empilement de couches minces pour la croissance de nanotubes de carbone (ntc)
FR2872625A1 (fr) Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
EP2898121A1 (fr) Electrolyte et procédé d'électrodéposition de cuivre sur une couche barrière
US7582557B2 (en) Process for low resistance metal cap
JP6115684B2 (ja) 半導体装置、半導体装置の製造方法
EP3111467B1 (fr) Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
TWI646216B (zh) 於阻障層上沈積銅晶種層的方法
EP2138457B1 (fr) Procédé d'obtention de tapis de nanotubes de carbone sur substrat conducteur ou semi-conducteur
CA2409241A1 (fr) Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
KR101921845B1 (ko) 반도체 장치의 제조 방법, 반도체 장치
JP2004014626A (ja) シード膜及びその形成方法、Ｃｕ配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。
EP1316974A1 (fr) Procédé de fabrication d'un composant électronique incorporant un micro-composant inductif
FR3045674A1 (fr) Procede de metallisation d'un substrat semi-conducteur avec du cuivre mettant en oeuvre un siliciure de cobalt ou de nickel
FR2643775A1 (fr) Procede de realisation de lignes electriquement conductrices sur substrat isolant et circuit hyperfrequence en comportant application
FR3119104A1 (fr) Procédé de formation d’un réseau métallo-organique
WO2002054844A1 (fr) Procede de fabrication d'une circuiterie a plusieurs niveaux comportant pistes et microtraversees
FR2909802A1 (fr) Procede de fabrication d'une couche de siliciure ou de germano-siliciure sur des zones conductrices en silicium ou alliage silicium-germanium d'un substrat

Legal Events

Date Code Title Description
RN Application for restoration
FC Decision of inpi director general to approve request for restoration
PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18