FR2901406A1 - Processus d'amelioration de la formation d'un couvercle de ligne en cuivre - Google Patents

Processus d'amelioration de la formation d'un couvercle de ligne en cuivre Download PDF

Info

Publication number
FR2901406A1
FR2901406A1 FR0703572A FR0703572A FR2901406A1 FR 2901406 A1 FR2901406 A1 FR 2901406A1 FR 0703572 A FR0703572 A FR 0703572A FR 0703572 A FR0703572 A FR 0703572A FR 2901406 A1 FR2901406 A1 FR 2901406A1
Authority
FR
France
Prior art keywords
copper
layer
diffusion barrier
forming
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0703572A
Other languages
English (en)
Other versions
FR2901406B1 (fr
Inventor
Chien-Hsueh Shih
Ming Hsing Tsai
Chen Hua Yu
Ming-Shih Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of FR2901406A1 publication Critical patent/FR2901406A1/fr
Application granted granted Critical
Publication of FR2901406B1 publication Critical patent/FR2901406B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

Un circuit intégré inclut un substrat à semi-conducteur, une couche diélectrique à faible k au-dessus du substrat à semi-conducteur, une première ouverture dans la couche diélectrique à faible k, et une première couche barrière de diffusion dans la première ouverture recouvrant la couche diélectrique à faible k dans la première ouverture, dans lequel la première couche barrière de diffusion a une partie inférieure connectée aux parties de paroi latérale, et dans lequel les parties de paroi latérale ont des surfaces supérieures proches d'une surface supérieure de la couche diélectrique à faible k. Le circuit intégré inclut en outre une ligne conductrice remplissant la première ouverture, dans laquelle la ligne conductrice a une surface supérieure qui est inférieure aux surfaces supérieures des parties de paroi latérale de la couche barrière de diffusion, et un couvercle métallique sur la ligne conductrice et uniquement à l'intérieur d'une région située directement au-dessus de la ligne conductrice.

Description

Un procédé courant de formation de lignes métalliques est connu en tant
que damasquinage . Généralement, ce processus implique la formation d'une ouverture dans l'entre-couche diélectrique, qui sépare les couches de métallisation espacées verticalement. L'ouverture est typiquement formée en utilisant des techniques lithographiques et d'attaque classiques. Dès qu'une ouverture est formée, celle-ci est remplie de cuivre ou d'alliage de cuivre pour former une ligne métallique et/ou un trou d'interconnexion. L'excédent de matériau métallique sur la surface de l'entre-couche diélectrique est ensuite retiré grâce au polissage chimico-mécanique (PCM). Bien que le cuivre ait une faible résistivité et une fiabilité élevée, il souffre toujours de problèmes de fiabilité en matière d'électromigration (EM) et de migration des contraintes dans la mesure où les géométries continuent à diminuer et les densités de courant augmentent. Plusieurs approches sont ainsi explorées pour résoudre ces problèmes. La figure 1 illustre une structure d'interconnexion classique. Deux lignes en cuivre 2 et 4 sont formées adjacentes l'une à l'autre et sont isolées de la couche diélectrique à faible k 14 grâce à des couches barrières de diffusion 6 et 8, respectivement. Les couvercles métalliques 10 et 12, qui sont typiquement formés de matériaux souffrant moins d'électromigration, sont formés sur des lignes en cuivre 2 et 4, respectivement. La formation de couvercles métalliques augmente considérablement la fiabilité du circuit intégré en réduisant la migration en surface des lignes en cuivre. On a découvert que dans des conditions de contrainte, le temps moyen entre pannes (MTTF) de la structure d'interconnexion illustrée peut être dix fois supérieur à celui d'une structure d'interconnexion n'ayant aucun couvercle métallique. Une partie de la raison de cette amélioration est la réduction d'électromigration. Avec les couvercles métalliques, la formation de vide induit par les contraintes est également considérablement réduite. Cependant, l'introduction de couvercles métalliques génère un autre problème. Des couvercles métalliques sont typiquement formés sur des lignes en cuivre, ce qui augmente la hauteur des matériaux conducteurs. Par exemple, la formation des couvercles métalliques 10 et 12 augmente la hauteur des matériaux conducteurs de H' à H. La capacité parasite entre les lignes en cuivre 2 et 4 (ainsi que les matériaux conducteurs entourant les lignes en cuivre 2 et 4) forme un condensateur parasite, et la capacité est proportionnelle à la zone en coupe transversale des lignes 2 et 4. En conséquence, la formation de couvercles métalliques pousse la capacité parasite à être H/H' fois égale à la capacité dépourvue de formation de couvercles métalliques. En conséquence, le retard RC du circuit intégré augmente. Un effet supplémentaire provoqué par la formation des couvercles métalliques 10 et 12 est l'augmentation d'un courant de fuite. De façon classique, les couvercles métalliques 10 et 12 s'étendent à partir des lignes en cuivre 2 et 4 sur les bords supérieurs des couches barrières de diffusion 6 et 8. Ceci augmente le courant de fuite entre les couvercles métalliques 10 et 12, partiellement à cause de la conductivité élevée des couvercles métalliques 10 et 12 par rapport à la conductivité des couches barrières de diffusion 6 et 8. Afin de réduire la capacité parasite et le courant de fuite entre les caractéristiques conductrices voisines, un nouveau procédé de formation de structures d'interconnexion est requis.
Résumé de l'invention Selon un aspect de la présente invention, un procédé de formation d'un circuit intégré inclut la fourniture d'un substrat à semi-conducteur, la formation d'une couche diélectrique à faible k sur le substrat à semi-conducteur, la formation d'une ouverture s'étendant à partir d'une surface supérieure de la couche diélectrique à faible k dans la couche diélectrique à faible k, la formation d'une couche barrière de diffusion dans l'ouverture recouvrant la couche diélectrique à faible k dans l'ouverture dans laquelle la couche barrière de diffusion a un bord supérieur sensiblement au niveau d'une surface supérieure de la couche diélectrique à faible k, le remplissage d'une ligne en cuivre dans l'ouverture, l'évidement d'une surface supérieure de la ligne en cuivre, et la formation d'un couvercle métallique sur la ligne en cuivre en utilisant un procédé de dépôt sélectif dans lequel le couvercle métallique est uniquement formé sensiblement à l'intérieur d'une région située directement au-dessus de la ligne en cuivre. Selon un autre aspect de la présente invention, un procédé de formation d'un circuit intégré inclut la fourniture d'un substrat à semi-conducteur, la formation d'une couche diélectrique à faible k sur le substrat à semi-conducteur, la formation d'une ouverture s'étendant à partir d'une surface supérieure de la couche diélectrique à faible k dans la couche diélectrique à faible k, la formation d'une couche barrière de diffusion dans l'ouverture et le recouvrement de la couche diélectrique à faible k dans l'ouverture, le remplissage du cuivre dans l'ouverture, la planarisation du cuivre pour former une ligne en cuivre, l'oxydation d'une couche supérieure de la ligne en cuivre pour former une couche d'oxyde de cuivre, le retrait de la couche d'oxyde de 4 cuivre, et la formation d'une couche métallique sur la ligne en cuivre. Selon encore un autre aspect de la présente invention, un circuit intégré inclut un substrat à semi-conducteur, une couche diélectrique à faible k sur le substrat à semi- conducteur, une première ouverture dans la couche diélectrique à faible k, et une première couche barrière de diffusion dans la première ouverture et de revêtement de la couche diélectrique à faible k dans la première ouverture, dans lequel la première couche barrière de diffusion a une partie inférieure connectée aux parties de paroi latérale, et dans lequel les parties de paroi latérale ont des surfaces supérieures proches d'une surface supérieure de la couche diélectrique à faible k. Le circuit intégré inclut en outre le remplissage de la première ouverture par une ligne conductrice, moyennant quoi la ligne conductrice a une surface supérieure inférieure aux surfaces supérieures des parties de paroi latérale de la couche barrière de diffusion, et un couvercle métallique sur la ligne conductrice et uniquement à l'intérieur d'une région située directement sur la ligne conductrice. Selon encore un autre aspect de la présente invention, un circuit intégré inclut un substrat à semi-conducteur, une couche diélectrique à faible k sur le substrat à semi- conducteur, une couche barrière de diffusion, un couvercle métallique, une ligne en cuivre dans la couche diélectrique à faible k, dans lequel la ligne en cuivre est entourée par la couche barrière de diffusion à partir des côtés et du fond et par le couvercle métallique à partir du dessus, et dans lequel la ligne en cuivre a une surface supérieure inférieure à un bord supérieur de la couche barrière de diffusion. Le couvercle métallique est sensiblement limité à une région située directement au-dessus de la ligne en cuivre, et n'est pas étendue à une région située directement au-dessus du bord supérieur de la couche barrière de diffusion. Selon encore un autre aspect de la présente invention, un circuit intégré inclut un substrat à semi-conducteur, une couche diélectrique à faible k sur le substrat à semi-conducteur, une première ligne en cuivre dans la couche diélectrique à faible k, et une première couche barrière de diffusion séparant la première ligne en cuivre et la couche diélectrique à faible k à partir des côtés et du fond, dans lequel une surface supérieure de la première ligne en cuivre est évidée à partir d'un bord supérieur de la première couche barrière de diffusion pour former un premier évidement. Le circuit intégré inclut, en outre, un premier couvercle métallique recouvrant et remplissant au moins partiellement le premier évidement, dans lequel le premier couvercle métallique est sensiblement à l'intérieur d'une région située directement au-dessus de la première ligne en cuivre, une deuxième ligne en cuivre dans la couche diélectrique à faible k, une deuxième couche barrière de diffusion séparant la deuxième ligne en cuivre et la couche diélectrique à faible k à partir des côtés et du fond, dans lequel une surface supérieure de la deuxième ligne en cuivre est évidée à partir d'un bord supérieur de la deuxième couche barrière de diffusion pour avoir un deuxième évidement, et dans lequel les première et deuxième couches barrières de diffusion ont un espacement, et une deuxième couche métallique recouvrant et remplissant au moins partiellement le deuxième évidement, dans lequel le deuxième couvercle métallique est sensiblement à l'intérieur d'une région située directement au-dessus de la deuxième ligne en cuivre.
Les caractéristiques avantageuses de la présente invention incluent des capacités parasites et des courants de fuite réduits. Brève description des dessins Pour une compréhension plus complète de la présente invention, et de ses avantages, on fait à présent référence aux descriptions suivantes prises conjointement avec les dessins joints, parmi lesquels : la figure 1 illustre une structure d'interconnexion classique, dans laquelle des couvercles métalliques s'étendent sur les bords supérieurs des couches barrières de diffusion respectives ; les figures 2 à 7C sont des vues en coupe transversale des étages intermédiaires dans la fabrication d'un mode de réalisation préféré, et la figure 8 illustre un mode de réalisation d'une structure à double damasquinage de la présente invention. Description détaillée des modes de réalisation illustratifs La fabrication et l'utilisation des modes de réalisation préférés actuellement sont traitées en détail ci-dessous. Cependant, il faut noter que la présente invention fournit de nombreux concepts innovants applicables pouvant être réalisés dans une grande variété de contextes spécifiques. Les modes de réalisation spécifiques traités illustrent simplement des moyens spécifiques permettant de fabriquer et d'utiliser la présente invention, et ne limitent pas la portée de l'invention. Les figures 2 à 7C sont des vues en coupe transversale d'étages intermédiaires dans la fabrication d'un mode de réalisation préféré de la présente invention. La figure 2 illustre la formation de tranchées 22 et 24 dans une couche diélectrique 20. Dans le mode de réalisation préféré, la couche diélectrique 20 est une couche diélectrique intermécanique (IMD) ayant une constante diélectrique (valeur k) inférieure à environ 3,5. La couche diélectrique à faible k 20 contient, de préférence, de l'azote, du carbone, de l'hydrogène, de l'oxygène, du fluor, et des combinaisons de ceux-ci. Les matériaux exemplaires incluent un verre de silice non dopé (USG), un verre de silice fluoré (FSG), et similaire. En outre, la valeur k de la couche diélectrique à faible k 20 peut être inférieure à environ 2,5 (dénommée ainsi couche diélectrique à k extrêmement faible).
Une couche diélectrique 21, qui agit en tant que couche d'arrêt de polissage chimico-mécanique (PCM), est formée sur la couche diélectrique 20. De préférence,' la couche d'arrêt PCM 21 comprend un matériau choisi parmi le nitrure de silicium, l'oxynitrure de silicium, les oxydes, les oxydes dopés en carbone, les tétraéthylorthosilicates (TEOS) et des combinaisons de ceux-ci. Le procédé de formation préféré est le dépôt chimique en phase gazeuse assisté par plasma (PECVD). Cependant, d'autres procédés utilisés couramment tels que le CVD de plasma haute densité (HDPCVD), le CVD de couche atomique (ALCVD), et similaire peuvent également être utilisés. Dans un mode de réalisation exemplaire, dans lequel la couche d'arrêt PCM 21 comprend du nitrure de silicium ou du carbure de silicium, la formation est de préférence réalisée dans une chambre dans laquelle des précurseurs gazeux tels que le silane (SiH4) et l'ammoniac (NH3) sont introduits pour une réaction chimique. La figure 3 illustre une formation de couverture d'une couche barrière de diffusion 28, qui recouvre les parois latérales et les fonds des tranchées 22 et 24. La couche barrière de diffusion 28 est de préférence formée d'un matériau comprenant le titane, le nitrure de titane, le tantale, le nitrure de tantale, le ruthénium, le nitrure de ruthénium, le composé de titane, le composé de tantale, et des combinaisons de ceux-ci. Les procédés de formation préférés incluent le dépôt physique en phase gazeuse (PVD), le dépôt de couche atomique (ALD), et d'autres procédés utilisés couramment.
En faisant référence à la figure 4, une couche de germe (non montrée) qui inclut, de préférence, du cuivre ou des alliages de cuivre, est formée sur une couche barrière de diffusion 28. Un matériau conducteur 30 est ensuite rempli dans des souilles 22 et 24, en utilisant de préférence le placage. Le matériau conducteur 30 comprend de préférence du cuivre ou des alliages de cuivre, bien que d'autres matériaux tels que l'aluminium, le tungstène, l'argent, et des combinaisons de ceux-ci, puissent également être utilisés.
En faisant référence à la figure 5, un PCM est réalisé pour retirer tout excédent de matériau, et la surface supérieure du matériau conducteur 30 est réduite jusqu'à atteindre le niveau d'une surface supérieure de la couche diélectrique à faible k 20 (ou une surface supérieure de la couche d'arrêt PCM 21 si elle existe). Dans le cas où la couche d'arrêt PCM 21 existe, le PCM s'arrête au niveau de la couche d'arrêt PCM 21. En conséquence, les couches barrières de diffusion 40 et 42 et les lignes conductrices 32 et 34 sont formées. Tout au long de la description, les lignes conductrices 32 et 34 sont dénommées selon une autre possibilité lignes en cuivre 32 et 34, bien qu'elles puissent inclure d'autres matériaux conducteurs.
En faisant référence à la figure 6, les lignes en cuivre 32 et 34 sont évidées de préférence pour former des évidements 44 et 46, qui ont de préférence une profondeur comprise entre environ 100 Â et environ 300 Â, et davantage de préférence comprise entre environ 100 Â et environ 200 Â. Typiquement, après le processus PCM, la surface supérieure des lignes en cuivre 32 et 34 tendent à avoir une couche d'oxyde de cuivre naturel 38 (se référer à la figure 5), dû à l'exposition des lignes en cuivre dans un environnement contenant de l'oxygène. La couche d'oxyde de cuivre 38 est ensuite retirée en utilisant un acide, et ainsi les évidements 44 et 46 sont formés. Cependant, l'épaisseur de la couche d'oxyde de cuivre en surface formée naturellement 38 peut être supérieure ou inférieure à la profondeur souhaitée des évidements. Lorsque l'épaisseur de la couche d'oxyde de cuivre 38 est inférieure à ce que l'on souhaite, cette épaisseur est augmentée de préférence en oxydant les lignes métalliques 32 et 34 dans un environnement contenant de l'oxygène, par exemple, dans une chambre à plasma, en utilisant du plasma d'oxygène ou du plasma en aval. La couche d'oxyde de cuivre 38 est ensuite retirée dans un processus de nettoyage humide, par exemple, en utilisant du H2SO4, de l'acide citrique et un agent mouillant. Ce mode de réalisation (formation d'une couche d'oxyde de cuivre 38, puis retrait d'une couche d'oxyde 38) est avantageux par rapport au procédé d'attaque directe des lignes métalliques 32 et 34 pour former des évidements. La raison est que l'épaisseur de la couche d'oxyde est plus contrôlable, dans la mesure où après qu'une couche d'oxyde ayant une certaine épaisseur est formée, le processus pour une oxydation supplémentaire de lignes métalliques sous-jacentes 32 et 34 est ralenti du fait que les atomes/ions d'oxygène nécessitent à présent de pénétrer dans la couche d'oxyde avant d'atteindre les lignes métalliques 32 et 34.
Au contraire, si l'épaisseur de la couche d'oxyde de cuivre 38 est supérieure à ce que l'on souhaite, seule une partie supérieure de la couche d'oxyde de cuivre 38 est retirée, et la partie inférieure de la couche d'oxyde de cuivre 38 est réduite en cuivre. Le processus de réduction peut également être réalisé comme processus de nettoyage pour retirer l'oxyde de cuivre formé naturellement. Comme ceci est connu dans l'art, la résistance de la couche des lignes en cuivre 32 et 34 est proportionnelle à leur hauteur. En conséquence, il est souhaitable de trop évider les lignes en cuivre 32 et 34 de manière à provoquer une réduction de la résistance de couche. Une réaction de réduction est ainsi réalisée pour réduire l'oxyde restant en cuivre. La réaction de réduction est de préférence réalisée dans une solution de réduction en utilisant un procédé sans courant ou un procédé électrolytique. Pour la réduction sans courant, la solution de réduction inclut, de préférence, un composé de borane cyclique. Les exemples de tels composés de borane cyclique incluent le borane-morpholine, le borane-pipéridine, le borane-pyridine, le borane-pipérazine, le borane de 2,6-lutidine, le borane de N,N-diéthylaniline, le borane de 4-méthylmorpholine, le borane de 1,4-oxathiane, et des combinaisons de ceux-ci. Dans d'autres modes de réalisation, les solutions de réduction incluent, sans s'y limiter, le diméthylamineborane (DMAB), le diéthylamine-borane, le borane-morpholine, et des combinaisons de ceux-ci. Dans encore d'autres modes de réalisation, les solutions de réduction peuvent inclure l'ammonium, l'alcali, les borohydrides de métal alcalino- terreux, les hypophosphites, les sulfites, les bisulfites, les hydrosulfites, les métabisulfites, les dithionates, les tétrathionates, les thiosulfates, les thio-urées, les hydrazines, les hydroxylamines, les aldéhydes (incluant le formaldéhyde et le glyoxal), l'acide glyoxylique, les sucres réducteurs, et des combinaisons de ceux-ci. Selon une autre possibilité, l'action de réduction peut être réalisée en utilisant un procédé électrolytique, en appliquant un courant électrique, dans lequel la réduction de l'oxyde de cuivre en cuivre métallique est réalisée dans une solution à base d'alcalin contenant, par exemple, le LiOH ou le KOH. La figure 7A illustre des couvercles métalliques 48 et 50 formées sur les lignes conductrices 32 et 34, respectivement. Les couvercles métalliques 48 et 50 comprennent, de préférence, des matériaux tels que le cobalt, le nickel, le tungstène, le molybdène, le silicium, le zinc, le chrome, le bore, le phosphore, l'azote, et des combinaisons de ceux-ci. Les couvercles métalliques 48 et 50 peuvent également être des couches composites comprenant plus d'une couche, dans lesquelles chacune des couches inclut au moins l'un des matériaux mentionnés ci-dessus. L'épaisseur préférée des couvercles métalliques 48 et 50 est comprise, de préférence, entre environ 25 Â et environ 250 Â, et davantage de préférence entre 100 Â et environ 200 Â. Dans le mode de réalisation préféré, les couvercles métalliques 48 et 50 sont formés par un dépôt autocatalytique et sont formés sélectivement uniquement sur les surfaces exposées des lignes en cuivre 32 et 34, respectivement. Une caractéristique avantageuse de la formation sélective de couvercles métalliques 48 et 50 est que les surfaces supérieures des couvercles métalliques 48 et 50 peuvent être déposées à un niveau supérieur, égal ou inférieur à celui des couches barrières de diffusion respectives 40 et 42, en fonction des préférences de conception. Le dépôt autocatalytique est, de préférence, réalisé, par exemple, en utilisant un liquide de placage contenant des ions cobalt, un agent complexant, un tampon pH, un agent d'ajustement du pH, et un alkylamine- borane comme agent réducteur. En fonction de la composition préférée des couvercles métalliques 48 et 50, le liquide de placage peut contenir en outre des métaux réfractaires (point de fusion élevé) tels que les ions tungstène et les ions molybdène. Les ions cobalt contenus dans le liquide de placage peuvent être fournis à partir d'un sel de cobalt, par exemple, le sulfate de cobalt, le chlorure de cobalt ou l'acétate de cobalt. D'autres composants souhaités préférés dans les couvercles métalliques 48 et 50 sont également inclus dans le liquide de placage sous la forme d'ions. La structure formée dans les étapes mentionnées précédemment est immergée dans le liquide de placage, dans lequel la température du liquide de placage est, de préférence, dans une plage comprise entre environ 30 C et environ 90 C. Dans le mode de réalisation préféré, les couvercles métalliques 48 et 50 sont formés sélectivement uniquement sur les lignes en cuivre respectives 32 et 34, mais non sur des bords supérieurs des couches barrières de diffusion 40 et 42 et de la couche diélectrique 20. Ceci peut être atteint en utilisant un catalyseur sans palladium, ce qui permet un dépôt autocatalytique direct. Dans d'autres modes de réalisation, les couvercles métalliques 48 et 50 peuvent être formés par dépôt d'une couche de couvercle métallique en utilisant des techniques communes telles que le PVD, la pulvérisation, et l'ALD, puis l'attaque de la couche de couvercle métallique pour former des couvercles métalliques 48 et 50. Lors de la formation de couvercles métalliques 48 et 50, à cause de variations du processus, une petite quantité de matériaux de couvercle métallique peut être formée de façon non souhaitable sur les bords supérieurs des couches barrières de diffusion 40 et 42, et ainsi un nettoyage après la mise en place du couvercle est réalisé pour retirer les parties non souhaitées. Par exemple, un processus d'attaque peut être réalisé pour retirer les parties de couvercle métallique 48 et 50 sur les couches barrières 40 et 42, de telle sorte que seules les parties dans les évidements sont laissées. Selon une autre possibilité, un processus PCM peut être réalisé. Dans le mode de réalisation préféré, afin d'atteindre des résultats optimums, les surfaces supérieures des couches de couvercle métallique 48 et 50 sont mises à niveau avec les bords supérieurs des couches barrières de diffusion 40 et 42 et la couche d'arrêt PCM 21 (ou la surface supérieure de la couche diélectrique à faible k 20 si aucune couche d'arrêt PCM 21 n'est formée). Cependant, les surfaces supérieures des couvercles métalliques 48 et 50 peuvent être supérieures ou inférieures aux surfaces supérieures des couches barrières de diffusion 40 et 42, comme cela est illustré sur les figures 7B et 7C. La différence D' est de préférence inférieure à environ 50 A. Comme cela est connu dans l'art, les courants de fuite et la capacité parasite sont plus significatifs lorsque les lignes en cuivre sont proches les unes des autres. Les modes de réalisation préférés sont donc utilisés, de préférence, pour des schémas denses. Par exemple, si l'espacement S2 (se référer à la figure 7A) est inférieur à environ 0,9 pm, et plus particulièrement inférieur à environ 0,4 pm, et encore davantage de préférence inférieur à environ 0,2 pm, le mode de réalisation préféré s'applique. Selon une autre possibilité, la décision de l'application ou non du mode de réalisation préféré est déterminée par l'espacement relatif.
Si un rapport d'espacement S2 à une largeur W de la ligne en cuivre (incluant la couche barrière de diffusion 40) est inférieure à environ 10, le mode de réalisation préféré est de préférence appliqué. Si le rapport est inférieur à environ un, le mode de réalisation préféré est davantage de préférence utilisé. D'autre part, si le rapport est supérieur à environ 10, l'application ou non du processus de la présente invention est une décision de conception, et d'autres facteurs tels que le coût doivent être pris en considération. Dans les modes de réalisation fournis dans les paragraphes précédents, un processus à damasquinage unique est traité pour expliquer les concepts du mode de réalisation préféré. Un spécialiste de la technique réalise que l'enseignement est facilement disponible pour des processus à double damasquinage. La figure 8 illustre une structure d'interconnexion comprenant des structures à double damasquinage. De façon similaire, dans ce mode de réalisation, les couvercles métalliques 60 et 62 sont formés, de préférence, uniquement sur des lignes en cuivre respectives 64 et 67, et non sur les couches barrières de diffusion 66 et 68. Un spécialiste de la technique réalise les étapes de formation correspondantes. En utilisant les modes de réalisation préférés de la présente invention, les capacités parasites ainsi que les courants de fuite des structures d'interconnexion peuvent être réduits. Bien que la présente invention et ses avantages aient été décrits en détail, il faut comprendre que plusieurs changements, substitutions et modifications peuvent être effectués sans s'éloigner de l'esprit et de la portée de la présente invention, tels que définis dans les revendications jointes. En outre, la portée de la présente invention ne vise pas à être limitée aux modes de réalisation particuliers du processus, à la machine, à la fabrication et à la composition de matière, aux moyens, procédés et étapes décrits dans la présente description. Comme le notera facilement une personne ayant une connaissance ordinaire de la technique à partir de la description de la présente invention, les processus, machines, fabrication, compositions de matière, moyens, procédés, ou étapes, existant actuellement ou devant être mis au point ultérieurement, qui réalisent sensiblement la même fonction ou atteignent sensiblement le même résultat que les modes de réalisation correspondants décrits dans le présent document peuvent être utilisés selon la présente invention. En conséquence, les revendications jointes visent à inclure dans leur portée ces processus, machines, fabrication, compositions de matière, moyens, procédés ou étapes.

Claims (18)

REVENDICATIONS
1. Procédé de formation d'un circuit intégré, le procédé comprenant : - la fourniture d'un substrat à semi-conducteur ; - la formation d'une couche diélectrique à faible k sur le substrat à semi-conducteur ; - la formation d'une ouverture s'étendant à partir d'une surface supérieure de la couche diélectrique à faible k dans la couche diélectrique à faible k ; - la formation d'une couche barrière de diffusion dans l'ouverture recouvrant la couche diélectrique à faible k dans l'ouverture, dans laquelle la couche barrière de diffusion a un bord supérieur sensiblement au niveau d'une surface supérieure de la couche diélectrique à faible k ; - le remplissage d'une ligne en cuivre dans l'ouverture ; - l'évidement d'une surface supérieure de la ligne en cuivre ; et - la formation d'un couvercle métallique sur la ligne en cuivre, en utilisant un procédé de dépôt sélectif, dans lequel le couvercle métallique est uniquement formé sensiblement à l'intérieur d'une région située directement au-dessus de la ligne en cuivre.
2. Procédé selon la revendication 1, dans lequel le couvercle métallique a une surface supérieure qui est supérieure ou inférieure au bord supérieur de la couche barrière de diffusion.
3. Procédé selon la revendication 2, dans lequel l'étape d'évidement de la surface supérieure de la ligne en cuivre comprend : - l'oxydation de la surface supérieure de la ligne en cuivre pour former une couche d'oxyde de cuivre ; et - le retrait de la couche d'oxyde de cuivre de la surface supérieure de la ligne en cuivre.
4. Procédé selon la revendication 3, dans lequel l'étape d'oxydation de la surface supérieure de la ligne en cuivre comprend l'oxydation du plasma d'oxygène.
5. Procédé selon la revendication 1, comprenant en outre la réduction en cuivre d'une couche d'oxyde de cuivre sur la surface supérieure de la ligne en cuivre.
6. Procédé selon la revendication 1, dans lequel l'étape de formation du couvercle métallique est réalisée en utilisant un dépôt autocatalytique.
7. Procédé selon la revendication 6, dans lequel le dépôt autocatalytique est dépourvu de catalyseurs de palladium.
8. Procédé selon la revendication 1, dans lequel la barrière de diffusion a un espacement par rapport à une couche barrière de diffusion supplémentaire d'une ligne en cuivre voisine, et dans lequel un rapport de l'espacement à une largeur combinée de la ligne en cuivre et de la couche barrière de diffusion est inférieur à environ un.
9. Procédé de formation d'un circuit intégré, le procédé comprenant : - la fourniture d'un substrat à semi-conducteur ;- la formation d'une couche diélectrique à faible k sur le substrat à semi-conducteur ; - la formation d'une ouverture s'étendant à partir d'une surface supérieure de la couche diélectrique à faible k 5 dans la couche diélectrique à faible k ; - la formation d'une couche barrière de diffusion dans l'ouverture et le recouvrement de la couche diélectrique à faible k dans l'ouverture ; - le remplissage de cuivre dans l'ouverture ; 10 - la planarisation du cuivre pour former une ligne en cuivre ; - l'oxydation d'une couche supérieure de la ligne en cuivre pour former une couche d'oxyde de cuivre ; - le retrait de la couche d'oxyde de cuivre ; et 15 - la formation d'un couvercle métallique sur la ligne en cuivre.
10. Procédé selon la revendication 9, comprenant en outre la formation d'une couche d'arrêt de polissage chimicomécanique (PCM) sur la couche diélectrique à faible k avant 20 l'étape de formation de l'ouverture, dans lequel après l'étape de planarisation du cuivre, un bord supérieur de la couche barrière de diffusion est mis à niveau avec une surface supérieure de la couche d'arrêt PCM.
11. Procédé selon la revendication 9, dans lequel le 25 couvercle métallique est formé en utilisant un dépôt autocatalytique à l'aide de catalyseurs dépourvus de palladium, et dans lequel le couvercle métallique est uniquement à l'intérieur d'une région située directement au-dessus de la ligne en cuivre.
12. Procédé selon la revendication 9, dans lequel après l'étape de planarisation du cuivre, les parties horizontales de la couche barrière de diffusion sont retirées.
13. Procédé selon la revendication 9, dans lequel l'étape 5 d'oxydation de la couche supérieure de la ligne en cuivre comprend l'oxydation du plasma d'oxygène.
14. Procédé selon la revendication 9, comprenant en outre, avant l'étape de formation de la couche métallique, la réduction en cuivre d'une couche d'oxyde de cuivre sur une 10 surface supérieure de la ligne en cuivre.
15. Procédé selon la revendication 14, dans lequel l'étape de réduction est réalisée dans une solution de réduction comprenant un composé de borane cyclique choisi dans le groupe consistant essentiellement en du borane-morpholine, 15 du borane-pipéridine, du borane-pyridine, du boranepipérazi.ne, du borane de 2,6-lutidine, du borane de N,N-diéthylaniline, du borane de 4-méthylmorpholine, et du borane de 1,4-oxathiane, et des combinaisons de ceux-ci, et dans lequel la solution de réduction comprend, en outre, un 20 réducteur choisi dans le groupe consistant essentiellement en le diméthylamine-borane (DMAB), le diéthylamine-borane, le borane-morpholine et des combinaisons de ceux-ci.
16. Procédé selon la revendication 14, dans lequel l'étape de réduction est réalisée dans une solution de réduction 25 comprenant un réducteur choisi dans le groupe consistant essentiellement en l'ammonium, l'alcali, les borohydrides de métal alcalino-terreux, les hypophosphites, les sulfites, les bisulfites, les hydrosulfites, les métabisulfites, les dithionates, les tétrathionates, les thiosulfates, les thio- 30 urées, les hydrazines, les hydroxylamines, les aldéhydes (incluant le formaldéhyde et le glyoxal), l'acide21 glyoxylique, les sucres réducteurs, et des combinaisons de ceux-ci.
17. Procédé selon la revendication 14, dans lequel l'étape de réduction est réalisée en appliquant un courant dans une 5 solution à base d'alcalin.
18. Procédé selon la revendication 9, dans lequel le couvercle métallique a une surface supérieure qui est supérieure ou inférieure au bord supérieur de la couche barrière de diffusion. 10
FR0703572A 2006-05-18 2007-05-18 Processus d'amelioration de la formation d'un couvercle de ligne en cuivre Active FR2901406B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80148906P 2006-05-18 2006-05-18
US11/605,893 US8193087B2 (en) 2006-05-18 2006-11-28 Process for improving copper line cap formation

Publications (2)

Publication Number Publication Date
FR2901406A1 true FR2901406A1 (fr) 2007-11-23
FR2901406B1 FR2901406B1 (fr) 2013-12-20

Family

ID=38651042

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0703572A Active FR2901406B1 (fr) 2006-05-18 2007-05-18 Processus d'amelioration de la formation d'un couvercle de ligne en cuivre

Country Status (6)

Country Link
US (2) US8193087B2 (fr)
JP (1) JP4436384B2 (fr)
KR (1) KR100895865B1 (fr)
CN (1) CN101075578B (fr)
FR (1) FR2901406B1 (fr)
SG (1) SG137807A1 (fr)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836092B2 (ja) * 2008-03-19 2011-12-14 国立大学法人東北大学 半導体装置の形成方法
US7846841B2 (en) * 2008-09-30 2010-12-07 Tokyo Electron Limited Method for forming cobalt nitride cap layers
JP2010177393A (ja) * 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN102064098B (zh) * 2009-11-17 2012-10-24 台湾积体电路制造股份有限公司 从填充有中间层的沟槽生长ⅲ-ⅴ化合物半导体
US8304906B2 (en) * 2010-05-28 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Partial air gap formation for providing interconnect isolation in integrated circuits
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
JP5857615B2 (ja) * 2011-10-17 2016-02-10 富士通株式会社 電子装置およびその製造方法
JP6054049B2 (ja) * 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
US8669176B1 (en) * 2012-08-28 2014-03-11 Globalfoundries Inc. BEOL integration scheme for copper CMP to prevent dendrite formation
US8896090B2 (en) * 2013-02-22 2014-11-25 International Business Machines Corporation Electrical fuses and methods of making electrical fuses
US9209073B2 (en) 2013-03-12 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cap apparatus and method
US10032712B2 (en) * 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
US8860229B1 (en) 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US9929050B2 (en) * 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
CN103904025A (zh) * 2014-03-24 2014-07-02 上海华力微电子有限公司 提高金属连线电迁移可靠性的方法
US9324650B2 (en) * 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
CN107004633B (zh) * 2014-12-22 2020-10-30 英特尔公司 使用交替硬掩模和密闭性蚀刻停止衬垫方案使紧密间距导电层与引导通孔接触的方法和结构
CN109216267A (zh) * 2014-12-23 2019-01-15 英特尔公司 解耦过孔填充
US9633941B2 (en) 2015-08-21 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US9893120B2 (en) * 2016-04-15 2018-02-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
KR102662612B1 (ko) 2016-10-02 2024-05-03 어플라이드 머티어리얼스, 인코포레이티드 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
US10109524B2 (en) * 2017-01-24 2018-10-23 Globalfoundries Inc. Recessing of liner and conductor for via formation
US10832946B1 (en) 2019-04-24 2020-11-10 International Business Machines Corporation Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations
US11227833B2 (en) * 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11222843B2 (en) * 2019-09-16 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
CN112582336A (zh) * 2019-09-29 2021-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
US20220084948A1 (en) * 2020-09-17 2022-03-17 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5382447A (en) * 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
US5753309A (en) * 1995-12-19 1998-05-19 Surface Tek Specialty Products, Inc. Composition and method for reducing copper oxide to metallic copper
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US7338908B1 (en) * 2003-10-20 2008-03-04 Novellus Systems, Inc. Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
KR100645841B1 (ko) 1998-12-30 2007-03-02 주식회사 하이닉스반도체 연마정지막을 이용한 폴리실리콘 플러그 형성 방법
US6259160B1 (en) * 1999-04-21 2001-07-10 Advanced Micro Devices, Inc. Apparatus and method of encapsulated copper (Cu) Interconnect formation
US6323128B1 (en) * 1999-05-26 2001-11-27 International Business Machines Corporation Method for forming Co-W-P-Au films
US6395607B1 (en) * 1999-06-09 2002-05-28 Alliedsignal Inc. Integrated circuit fabrication method for self-aligned copper diffusion barrier
US6130157A (en) * 1999-07-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Method to form an encapsulation layer over copper interconnects
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6329701B1 (en) * 1999-10-04 2001-12-11 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line diffusion
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
US6207552B1 (en) * 2000-02-01 2001-03-27 Advanced Micro Devices, Inc. Forming and filling a recess in interconnect for encapsulation to minimize electromigration
TW486801B (en) * 2000-04-07 2002-05-11 Taiwan Semiconductor Mfg Method of fabricating dual damascene structure
JP4644924B2 (ja) * 2000-10-12 2011-03-09 ソニー株式会社 半導体装置およびその製造方法
DE10054544A1 (de) 2000-11-01 2002-05-08 Atotech Deutschland Gmbh Verfahren zum chemischen Metallisieren von Oberflächen
EP1209253A3 (fr) * 2000-11-28 2004-02-25 Shipley Co. L.L.C. Procédé de traitement des surfaces métalliques à adhésion élevée avec les résines époxy
US6709874B2 (en) * 2001-01-24 2004-03-23 Infineon Technologies Ag Method of manufacturing a metal cap layer for preventing damascene conductive lines from oxidation
US6717189B2 (en) * 2001-06-01 2004-04-06 Ebara Corporation Electroless plating liquid and semiconductor device
US6573606B2 (en) * 2001-06-14 2003-06-03 International Business Machines Corporation Chip to wiring interface with single metal alloy layer applied to surface of copper interconnect
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP4076131B2 (ja) 2002-06-07 2008-04-16 富士通株式会社 半導体装置の製造方法
US6670274B1 (en) * 2002-10-01 2003-12-30 Taiwan Semiconductor Manufacturing Company Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure
US6706625B1 (en) * 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
US6962873B1 (en) * 2002-12-10 2005-11-08 Novellus Systems, Inc. Nitridation of electrolessly deposited cobalt
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
US6975032B2 (en) * 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US20040121583A1 (en) * 2002-12-19 2004-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming capping barrier layer over copper feature
US6858527B2 (en) * 2003-04-14 2005-02-22 Intel Corporation Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
US6844258B1 (en) * 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
JP4209287B2 (ja) * 2003-08-25 2009-01-14 パナソニック株式会社 半導体装置の製造方法
CN1312745C (zh) 2003-12-16 2007-04-25 上海华虹（集团）有限公司 一种去除铜籽晶表面氧化膜及增强铜层黏附力的前处理方法
US7332422B2 (en) * 2005-01-05 2008-02-19 Chartered Semiconductor Manufacturing, Ltd. Method for CuO reduction by using two step nitrogen oxygen and reducing plasma treatment
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
KR100729126B1 (ko) * 2005-11-15 2007-06-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 형성 방법
US20070228571A1 (en) * 2006-04-04 2007-10-04 Chen-Hua Yu Interconnect structure having a silicide/germanide cap layer
US20070249156A1 (en) * 2006-04-20 2007-10-25 Griselda Bonilla Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby

Also Published As

Publication number Publication date
KR100895865B1 (ko) 2009-05-06
FR2901406B1 (fr) 2013-12-20
SG137807A1 (en) 2007-12-28
KR20070112035A (ko) 2007-11-22
US20120190191A1 (en) 2012-07-26
US8623760B2 (en) 2014-01-07
CN101075578A (zh) 2007-11-21
JP4436384B2 (ja) 2010-03-24
JP2007311799A (ja) 2007-11-29
CN101075578B (zh) 2010-09-15
US20070269978A1 (en) 2007-11-22
US8193087B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
FR2901406A1 (fr) Processus d'amelioration de la formation d'un couvercle de ligne en cuivre
US10700007B2 (en) Cobalt based interconnects and methods of fabrication thereof
US7651943B2 (en) Forming diffusion barriers by annealing copper alloy layers
US7642189B2 (en) Synergy effect of alloying materials in interconnect structures
US9048296B2 (en) Method to fabricate copper wiring structures and structures formed thereby
US9385034B2 (en) Carbonization of metal caps
US7944053B2 (en) Semiconductor device and method of manufacturing the same
US8759975B2 (en) Approach for reducing copper line resistivity
US20080296768A1 (en) Copper nucleation in interconnects having ruthenium layers
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
US20080213994A1 (en) Treating a liner layer to reduce surface oxides
FR2774809A1 (fr) Structure de couches barriere comportant deux couches et procede de fabrication
US6486560B1 (en) Semiconductor device fabricated by a method of reducing electromigration in copper lines by forming an interim layer of calcium-doped copper seed layer in a chemical solution
WO2009125143A2 (fr) Procede de formation d'une couche d'amorcage de depot d'un metal sur un substrat
CA2414400A1 (fr) Composant electronique incorporant un circuit integre et un micro-condensateur planaire
FR2890238A1 (fr) Structures d'interconnexion en cuivre et procede de fabrication de celles-ci
FR2887368A1 (fr) Interconnexions avec la contrainte harmonisee et procedes de fabrication de celles-ci
US20080188076A1 (en) Method for fabricating semiconductor device
US20100078817A1 (en) Interconnect Structure
US20060205193A1 (en) Method for forming SiC-based film and method for fabricating semiconductor device
FR2892229A1 (fr) Procede de fabrication d'une couche d'accroche metallique
WO2013135999A1 (fr) Procédé de réalisation de plaquettes semi-conductrices
US20090166869A1 (en) Semiconductor device and method of forming metal interconnection layer thereof
US20220122923A1 (en) Methods and materials for enhanced barrier performance and reduced via resistance
FR2789803A1 (fr) Procede de realisation d'une connexion metallique verticale dans un circuit integre

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18