FR2890238A1 - Structures d'interconnexion en cuivre et procede de fabrication de celles-ci - Google Patents
Structures d'interconnexion en cuivre et procede de fabrication de celles-ci Download PDFInfo
- Publication number
- FR2890238A1 FR2890238A1 FR0607252A FR0607252A FR2890238A1 FR 2890238 A1 FR2890238 A1 FR 2890238A1 FR 0607252 A FR0607252 A FR 0607252A FR 0607252 A FR0607252 A FR 0607252A FR 2890238 A1 FR2890238 A1 FR 2890238A1
- Authority
- FR
- France
- Prior art keywords
- cobalt
- conductor
- dielectric layer
- layer
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 41
- 229910052802 copper Inorganic materials 0.000 title claims description 37
- 239000010949 copper Substances 0.000 title claims description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims description 36
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 17
- 239000010941 cobalt Substances 0.000 claims abstract description 17
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 17
- JPNWDVUTVSTKMV-UHFFFAOYSA-N cobalt tungsten Chemical compound [Co].[W] JPNWDVUTVSTKMV-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 13
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 claims description 5
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 claims description 5
- QWPPOHNGKGFGJK-UHFFFAOYSA-N hypochlorous acid Chemical compound ClO QWPPOHNGKGFGJK-UHFFFAOYSA-N 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 230000002378 acidificating effect Effects 0.000 claims description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 150000003863 ammonium salts Chemical class 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims description 2
- 239000002002 slurry Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 2
- 239000012964 benzotriazole Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- OILJYSKMACHHGW-UHFFFAOYSA-N cobalt;methane Chemical compound C.[Co] OILJYSKMACHHGW-UHFFFAOYSA-N 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Des structures d'interconnexion en cuivre sont destinées à des interconnexions. La structure d'interconnexion présente un évidement en cuivre prévu dans une structure à damasquinage, du cuivre remplissant un trou d'interconnexion/une tranchée d'une couche de diélectrique. En outre, la structure d'interconnexion peut également présenter un évidement en cuivre rempli avec un couvercle en métal.
Description
STRUCTURES D'INTERCONNEXION EN CUIVRE
ET PROCEDE DE FABRICATION DE CELLES-CI
Arrière-plan technologique L'invention concerne, de manière générale, une structure d'interconnexion en cuivre, et plus particulièrement un évidement en cuivre formé dans une structure à damasquinage.
Les fabricants de puces essayent continuellement d'améliorer les procédés de fabrication pour obtenir des vitesses supérieures de fonctionnement de puces. Au fur et à mesure que les technologies des procédés pour semiconducteur évoluent, la vitesse de fonctionnement est freinée par un retard RC d'une connexion à plusieurs niveaux. Le retard RC est une multiplication de la résistance et de la capacité de l'interconnexion à plusieurs niveaux. Le cuivre compte parmi les meilleurs choix pour une utilisation pour une interconnexion à plusieurs niveaux, du fait de sa faible résistance.
Dans un processus d'interconnexion en cuivre classique, une couche d'arrêt de diélectrique, telle qu'une couche de nitrure est déposée après le PCM du cuivre (polissage chimico-mécanique). La faible interface entre le cuivre et la couche d'arrêt est un obstacle majeur à une confiance absolue. Pour améliorer l'interface entre le cuivre et la couche d'arrêt, un couvercle en métal tel que W, Co, CoWP et CoWB a été proposé. Cette mise en place d'un couvercle en métal est souvent formée par croissance sélective, qu'il n'est pas facile de contrôler et entraîne une croissance latérale du couvercle en métal. Le courant de fuite dû à la croissance latérale du couvercle en métal est un grand souci.
Résumé Des modes de réalisation de l'invention fournissent une structure d'interconnexion. La structure d'interconnexion comprend une structure à damasquinage et un conducteur en cuivre dans la structure à damasquinage. La structure à damasquinage comprend un trou d'interconnexion et/ou une tranchée prévue dans la couche de diélectrique. Une surface de dessus du conducteur est moins haute qu'une surface de dessus de la couche de diélectrique et un évidement du conducteur est ainsi formé.
Des modes de réalisation de l'invention fournissent en outre une autre structure d'interconnexion. La structure d'interconnexion comprend un évidement du conducteur dans une structure à damasquinage et un couvercle conducteur sur l'évidement du conducteur sans remplir de manière excessive l'évidement du conducteur.
Des modes de réalisation de l'invention fournissent en outre un procédé de fabrication d'une structure d'interconnexion. Un trou d'interconnexion/une tranchée est formé(e) dans la couche de diélectrique. Le trou d'interconnexion/la tranchée est ensuite rempli(e) en excès du conducteur en cuivre. Ensuite, un processus d'enlèvement du cuivre est effectué pour faire que la surface du dessus du conducteur en cuivre soit moins haute qu'une surface du dessus de la couche de diélectrique. Ainsi, un évidement en cuivre est formé.
Etant donné que la structure d'interconnexion comprend un évidement en cuivre, la croissance sélective d'un couvercle en métal dans l'évidement en cuivre peut être facilement contrôlée. Aucune croissance latérale du capuchon en métal n'est entraînée et ainsi, il n'y a pas de problème de manque ou de fuite.
Brève description des dessins
Des modes de réalisation de la présente invention seront mieux compris à partir de la description détaillée donnée ci-dessous dans les présentes et des dessins joints, qui sont donnés uniquement à titre d'illustration et n'ont pas pour but de limiter la présente invention.
Les figures lA à 1H sont des vues en coupe transversale montrant un procédé de formation d'une structure d'interconnexion selon un mode de réalisation de l'invention.
Description détaillée
Tel que le montre la figure 1A, un substrat à semi-conducteur 10 est fourni. Une interconnexion en métal 20 gravée à l'intérieur d'une couche isolante 25, c'est-à-dire de l'oxyde de silicium, est également représentée sur la figure. De plus, une couche de diélectrique 30 est déposée et gravée avec une partie de trou d'interconnexion 32 et une partie de tranchée 34. La structure double à damasquinage 60, incluant une partie de trou d'interconnexion 32 et une partie de tranchée 34 est ainsi formée. Bien qu'une structure double à damasquinage soit illustrée sur les figures lA à 1H, d'autres types de caractéristiques d'interconnexion sont également typiquement métallisés en utilisant cette technique.
Comme le montre la figure 1B, une couche barrière conductrice 42, de préférence incluant du tantale (Ta) ou du nitrure de tantale (TaN) est déposée sur la surface de dessus de la couche de diélectrique 30, et le revêtement interne des surfaces de la partie de trou d'interconnexion 32 et de la partie de tranchée 34. Une couche germe 44, par exemple une couche germe de cuivre, est ensuite déposée sur la couche barrière conductrice 42 de manière conforme, comme le montre la figure 1B.
Comme le montre la figure 1C, le trou d'interconnexion/la tranchée est rempli(e) en excès du conducteur 50, par exemple du cuivre ou de l'alliage de cuivre, grâce à un processus de placage, tel qu'un placage autocatalytique et une galvanoplastie. Il en résulte que le conducteur en cuivre 50 connecte électriquement l'interconnexion métallique sousjacente 20 par l'intermédiaire de la couche barrière conductrice 42.
Ensuite, un polissage chimico-mécanique (PCM) est effectué pour retirer une partie du conducteur du cuivre 50 et lisser la surface de dessus, de telle sorte que le conducteur en cuivre restant 50' est sensiblement sur le même plan que la surface de la couche barrière conductrice 42 (ou la couche germe 44, si elle existe) sur la couche de diélectrique 30, comme le montre la figure 1D. Ensuite, la couche germe 44 et la couche barrière conductrice 42 présentes sur la couche de diélectrique 30 sont enlevées grâce à une attaque chimique ou à tout autre processus de polissage chimico-mécanique, comme le montre la figure 1E. Ainsi, la surface du dessus du conducteur en cuivre 50' est légèrement plus haute que la surface du dessus de la couche de diélectrique 30.
Comme le montre la figure 1F, un évidement 52 du conducteur 50' ayant une profondeur de 20 Â à 200 Â est formé. L'évidement de cuivre 52 peut être formé grâce à un processus PCM. Le processus PCM est, de préférence, exécuté avec un agent d'oxydation de peroxyde d'hydrogène (H2O2), d'acide nitrique, d'acide hypochloreux, d'acide chromique, d'ammoniac, de sel d'ammonium et une bouillie d'agent de polissage tel que l'alumine (Al2O3) , et de l'eau déminéralisée (DI H2O) plus du BTA (BenzoTriAzole).
2890238 5 L'évidement de conducteur 52 peut également être formé grâce à un processus propre effectué après l'enlèvement de la couche barrière conductrice sur la couche de diélectrique 30. Le processus propre est effectué dans un environnement acide, dans lequel l'acide comprend l'acide nitrique, l'acide hypochloreux, l'acide chromique ou similaire.
En outre, comme le montre la figure 1G, un couvercle conducteur 54 est formé pour remplir l'évidement du conducteur 52. Typiquement, le couvercle conducteur 54 est formé grâce à une croissance sélective, de telle sorte que le matériau conducteur est uniquement formé sur la surface du conducteur en cuivre 50' et à l'intérieur de l'évidement. Dans un mode de réalisation préféré, la surface du couvercle conducteur 54 est sensiblement la même que la couche de diélectrique qui l'entoure 30. De préférence, la surface de la couche du couvercle conducteur 54 ne dépasse pas la surface de la couche de diélectrique qui l'entoure 30. Le couvercle conducteur 54 peut être fait de tout matériau conducteur approprié, tel qu'une couche de tungstène formée par DCPV. Le couvercle conducteur préféré 54 est un couvercle comprenant le cobalt. Le couvercle comprenant le cobalt peut être un cobalt métallique (Co), un tungstène- cobalt (CoW), un phosphure de tungstène-cobalt (CoWP) ou un borure de tungstène-cobalt (CoWB). S'il n'y a pas de processus propre après l'enlèvement de la couche barrière conductrice sur la couche de diélectrique ou de processus PCM supplémentaire pour former l'évidement de cuivre 52, l'évidement de cuivre 52 peut également être formé en utilisant un processus propre avant la mise en place du couvercle, c'est- à-dire avant la formation du couvercle conducteur 54. Le processus propre avant couvercle est effectué dans un environnement acide, dans lequel 2890238 6 l'acide comprend l'acide nitrique, l'acide hypochloreux, l'acide chromique ou similaire.
Un autre mode de réalisation de l'invention fournit une structure d'interconnexion. Comme le montre la figure 1F, la structure d'interconnexion comprend un évidement en cuivre 52 prévu dans une structure à damasquinage avec un conducteur en cuivre 50', qui remplit le trou d'interconnexion/la tranchée d'une couche de diélectrique 30. La profondeur préférée de l'évidement en cuivre est d'environ 20 Â à 200 Â.
En outre, un autre mode de réalisation d'une structure d'interconnexion de la présente invention, tel que représenté sur la figure 1G, comprend également un couvercle 54 formé sur un conducteur en cuivre 50'. Le couvercle 54 peut être en tout matériau conducteur approprié tel qu'une couche de tungstène formée par DCPV. De préférence, le couvercle conducteur 54 comprend du cobalt, par exemple du cobalt-méthane (Co), du tungstène-cobalt (CoW), du phosphure de tungstène-cobalt (CoWP), du borure de tungstène-cobalt (CoWB) ou une combinaison de ceux-ci.
Etant donné que la structure d'une connexion en cuivre comprend un évidement en cuivre, la croissance sélective d'un couvercle conducteur sur l'évidement en cuivre peut être bien contrôlée. Aucune croissance latérale du couvercle conducteur n'en résulte et ainsi aucune fuite et aucun manque ne se produit. Dans le mode de réalisation préféré, une couche d'arrêt d'attaque chimique 56 peut être formée pour recouvrir le couvercle conducteur 54 et la couche de diélectrique 30, comme le montre la figure 1H. Le couvercle comprenant du cobalt 54 améliore également l'interface entre le conducteur du cuivre 50' et la couche d'arrêt d'attaque chimique 56 mentionnée ci-dessus.
Alors que l'invention a été décrite à titre d'exemple et en termes du mode de réalisation préféré, il convient de comprendre que l'invention ne s'y limite pas.
Au contraire, elle a pour but de couvrir les différentes modifications et agencements similaires, (comme il apparaîtra évident aux spécialistes de la technique). Par conséquent, l'étendue des revendications jointes doit recevoir l'interprétation la plus large de façon à comprendre toutes ces modifications et agencements similaires.
Claims (17)
1. Structure d'interconnexion comprenant: - une structure à damasquinage comprenant un trou d'interconnexion et/ou une tranchée dans une couche de diélectrique; - un conducteur qui remplit le trou d'interconnexion et/ou la tranchée, dans lequel une surface du dessus du conducteur est moins haute qu'une surface du dessus de la couche de diélectrique; et - un couvercle comprenant du cobalt placé sur le conducteur.
2. Structure d'interconnexion, telle que revendiquée dans la revendication 1, dans laquelle une distance entre les surfaces du dessus du conducteur et la couche de diélectrique est égale à environ 20 Â à 200 Â.
3. Structure d'interconnexion, telle que revendiquée dans la revendication 1, dans laquelle une surface du dessus de la couche de couvercle est sensiblement la même que la surface du dessus de la couche de diélectrique.
4. Structure d'interconnexion, telle que revendiquée dans la revendication 3, dans laquelle le couvercle comprenant du cobalt comprend du cobalt métallique (Co), du tungstène-cobalt (CoW), du phosphure de tungstène-cobalt (CoWP) ou du borure de tungstène-cobalt (CoWB).
5. Structure d'interconnexion, telle que revendiquée dans la revendication 1, dans laquelle le conducteur comprend du cuivre ou un alliage de cuivre.
6. Structure d'interconnexion, telle que revendiquée dans la revendication 1, comprenant en outre une couche d'arrêt d'attaque chimique qui recouvre le couvercle comprenant du cobalt et la couche de diélectrique.
7. Procédé de fabrication d'une structure d'interconnexion, le procédé comprenant: - la formation d'une structure à damasquinage dans une couche de diélectrique; - le remplissage de la structure à damasquinage avec un matériau conducteur comme conducteur; - l'évidement d'une surface du conducteur pour qu'elle soit moins haute qu'une surface du dessus de la couche de diélectrique; et - la formation d'un couvercle comprenant du cobalt sur le conducteur évidé.
8. Procédé tel que revendiqué dans la revendication 7, dans lequel le conducteur est évidé grâce à un processus PCM.
9. Procédé tel que revendiqué dans la revendication 7, dans lequel le processus PCM est effectué avec un agent d'oxydation de peroxyde d'hydrogène (H202), d'acide nitrique, d'acide hypochloreux, d'acide chromique, d'ammoniac, de sel d'ammonium et une bouillie d'agent de polissage.
10. Procédé tel que revendiqué dans la revendication 7, comprenant en outre: - la formation d'une couche barrière conductrice et/ou une couche germe qui revêt intérieurement la structure à damasquinage avant le remplissage du matériau conducteur; - la réalisation d'un processus de polissage chimicomécanique pour rendre la surface du dessus du conducteur sensiblement sur le même plan qu'une surface du dessus de la couche barrière conductrice et/ou la couche germe sur la couche de diélectrique; et - l'enlèvement de la couche barrière conductrice et/ou de la couche germe sur la couche de diélectrique avant l'évidement de la surface du conducteur.
11. Procédé tel que revendiqué dans la revendication 7, dans lequel le couvercle comprenant du cobalt est formé sur le conducteur évidé, sans remplissage excessif du conducteur évidé.
12. Procédé tel que revendiqué dans la revendication 7, dans lequel le couvercle comprenant du cobalt comprend du cobalt métallique (Co), du tungstène-cobalt (CoW), du phosphure de tungstène-cobalt (CoWP) ou du borure de tungstène-cobalt (CoWB).
13. Procédé tel que revendiqué dans la revendication 7, dans lequel le couvercle comprenant du cobalt est formé grâce à une croissance sélective à l'intérieur du conducteur évidé.
14. Procédé tel que revendiqué dans la revendication 7, dans lequel le conducteur est évidé grâce à un processus propre qui est réalisé avant la formation du couvercle comprenant du cobalt.
15. Procédé tel que revendiqué dans la revendication 14, dans lequel le processus propre est exécuté dans un environnement acide et l'acide comprend l'acide nitrique, l'acide hypochloreux ou l'acide chromique.
16. Structure d'interconnexion, telle que revendiquée dans la revendication 7, dans laquelle le conducteur comprend du cuivre ou des alliages du cuivre.
17. Procédé tel que revendiqué dans la revendication 7, comprenant en outre la formation d'une couche d'arrêt d'attaque chimique qui recouvre le couvercle comprenant du cobalt et la couche de diélectrique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/209,891 US20070048991A1 (en) | 2005-08-23 | 2005-08-23 | Copper interconnect structures and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2890238A1 true FR2890238A1 (fr) | 2007-03-02 |
| FR2890238B1 FR2890238B1 (fr) | 2017-02-24 |
Family
ID=37735055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0607252A Active FR2890238B1 (fr) | 2005-08-23 | 2006-08-10 | Structures d'interconnexion en cuivre et procede de fabrication de celles-ci |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070048991A1 (fr) |
| JP (2) | JP2007059901A (fr) |
| CN (1) | CN1921102A (fr) |
| FR (1) | FR2890238B1 (fr) |
| TW (1) | TWI368294B (fr) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070048991A1 (en) * | 2005-08-23 | 2007-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper interconnect structures and fabrication method thereof |
| US7777344B2 (en) | 2007-04-11 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transitional interface between metal and dielectric in interconnect structures |
| US20090269507A1 (en) * | 2008-04-29 | 2009-10-29 | Sang-Ho Yu | Selective cobalt deposition on copper surfaces |
| JP5507909B2 (ja) * | 2009-07-14 | 2014-05-28 | 東京エレクトロン株式会社 | 成膜方法 |
| US8298948B2 (en) * | 2009-11-06 | 2012-10-30 | International Business Machines Corporation | Capping of copper interconnect lines in integrated circuit devices |
| CN104934368B (zh) * | 2011-11-04 | 2019-12-17 | 英特尔公司 | 形成自对准帽的方法和设备 |
| KR102306796B1 (ko) | 2011-11-04 | 2021-09-30 | 인텔 코포레이션 | 자기 정렬 캡의 형성 방법 및 장치 |
| CN103390607B (zh) * | 2012-05-09 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构及其形成方法 |
| CN102881647B (zh) * | 2012-10-12 | 2015-09-30 | 上海华力微电子有限公司 | 铜金属覆盖层的制备方法 |
| CN103972156B (zh) * | 2013-02-06 | 2016-09-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体互连结构及其制作方法 |
| US8951909B2 (en) * | 2013-03-13 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company Limited | Integrated circuit structure and formation |
| US9583359B2 (en) | 2014-04-04 | 2017-02-28 | Fujifilm Planar Solutions, LLC | Polishing compositions and methods for selectively polishing silicon nitride over silicon oxide films |
| US20150380296A1 (en) * | 2014-06-25 | 2015-12-31 | Lam Research Corporation | Cleaning of carbon-based contaminants in metal interconnects for interconnect capping applications |
| DE102018102685A1 (de) * | 2017-11-30 | 2019-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Kontaktbildungsverfahren und zugehörige Struktur |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521459A (ja) * | 1990-11-26 | 1993-01-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH08264538A (ja) * | 1995-03-28 | 1996-10-11 | Sumitomo Metal Ind Ltd | 配線の形成方法 |
| JP3540699B2 (ja) * | 1998-01-12 | 2004-07-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6232212B1 (en) * | 1999-02-23 | 2001-05-15 | Lucent Technologies | Flip chip bump bonding |
| US6046108A (en) * | 1999-06-25 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby |
| US6734559B1 (en) * | 1999-09-17 | 2004-05-11 | Advanced Micro Devices, Inc. | Self-aligned semiconductor interconnect barrier and manufacturing method therefor |
| US6620720B1 (en) * | 2000-04-10 | 2003-09-16 | Agere Systems Inc | Interconnections to copper IC's |
| JP2002110676A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 多層配線を有する半導体装置 |
| US6977224B2 (en) * | 2000-12-28 | 2005-12-20 | Intel Corporation | Method of electroless introduction of interconnect structures |
| KR20040018558A (ko) * | 2001-08-13 | 2004-03-03 | 가부시키 가이샤 에바라 세이사꾸쇼 | 반도체장치와 그 제조방법 및 도금액 |
| JP2003124189A (ja) * | 2001-10-10 | 2003-04-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004015028A (ja) * | 2002-06-11 | 2004-01-15 | Ebara Corp | 基板処理方法及び半導体装置 |
| JP2004095865A (ja) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100542388B1 (ko) * | 2003-07-18 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| JP2005044910A (ja) * | 2003-07-24 | 2005-02-17 | Ebara Corp | 配線形成方法及び配線形成装置 |
| JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US20070048991A1 (en) * | 2005-08-23 | 2007-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper interconnect structures and fabrication method thereof |
| KR20070071020A (ko) * | 2005-12-29 | 2007-07-04 | 동부일렉트로닉스 주식회사 | 캐핑 금속층에 의해 보호된 구리 금속 배선 및 그 제조방법 |
-
2005
- 2005-08-23 US US11/209,891 patent/US20070048991A1/en not_active Abandoned
-
2006
- 2006-07-14 TW TW095125785A patent/TWI368294B/zh active
- 2006-08-08 JP JP2006216248A patent/JP2007059901A/ja active Pending
- 2006-08-10 FR FR0607252A patent/FR2890238B1/fr active Active
- 2006-08-22 CN CNA2006101214272A patent/CN1921102A/zh active Pending
-
2009
- 2009-08-19 JP JP2009190454A patent/JP5528027B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20070048991A1 (en) | 2007-03-01 |
| JP5528027B2 (ja) | 2014-06-25 |
| JP2009278132A (ja) | 2009-11-26 |
| CN1921102A (zh) | 2007-02-28 |
| JP2007059901A (ja) | 2007-03-08 |
| TWI368294B (en) | 2012-07-11 |
| TW200723448A (en) | 2007-06-16 |
| FR2890238B1 (fr) | 2017-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2890238A1 (fr) | Structures d'interconnexion en cuivre et procede de fabrication de celles-ci | |
| US11158573B2 (en) | Interconnect structures | |
| US6900539B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6417094B1 (en) | Dual-damascene interconnect structures and methods of fabricating same | |
| US8178950B2 (en) | Multilayered through a via | |
| US9704784B1 (en) | Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer | |
| EP2816624B1 (fr) | Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat | |
| US7517736B2 (en) | Structure and method of chemically formed anchored metallic vias | |
| US6878632B2 (en) | Semiconductor device having a conductive layer with a cobalt tungsten phosphorus coating and a manufacturing method thereof | |
| US8368220B2 (en) | Anchored damascene structures | |
| KR100977947B1 (ko) | 반도체 장치 및 반도체 장치 제조 공정 | |
| US20080113508A1 (en) | Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill | |
| US20110227225A1 (en) | Copper alloy via bottom liner | |
| US6566248B1 (en) | Graphoepitaxial conductor cores in integrated circuit interconnects | |
| US8853074B2 (en) | Method of manufacturing semiconductor device | |
| US9324611B2 (en) | Corrosion resistant via connections in semiconductor substrates and methods of making same | |
| US6156642A (en) | Method of fabricating a dual damascene structure in an integrated circuit | |
| CN109686657B (zh) | 晶圆间键合结构的形成方法、晶圆的键合方法 | |
| US8404577B2 (en) | Semiconductor device having a grain orientation layer | |
| US6737356B1 (en) | Method of fabricating a semiconductor work object | |
| JP2007180408A (ja) | 半導体装置およびその製造方法 | |
| US6777332B2 (en) | Method for forming wiring structure | |
| US20020168846A1 (en) | Method for forming buried interconnect | |
| KR100868553B1 (ko) | 상호접속 장치 및 그 제조방법 | |
| KR100834283B1 (ko) | 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |