CN1921102A - 内连线结构及其制造方法、半导体装置 - Google Patents

内连线结构及其制造方法、半导体装置 Download PDF

Info

Publication number
CN1921102A
CN1921102A CNA2006101214272A CN200610121427A CN1921102A CN 1921102 A CN1921102 A CN 1921102A CN A2006101214272 A CNA2006101214272 A CN A2006101214272A CN 200610121427 A CN200610121427 A CN 200610121427A CN 1921102 A CN1921102 A CN 1921102A
Authority
CN
China
Prior art keywords
internal connection
cobalt
wire structure
conductor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101214272A
Other languages
English (en)
Inventor
石健学
蔡明兴
苏鸿文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1921102A publication Critical patent/CN1921102A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种铜内连线结构以做为内连线。上述内连线结构具有铜凹陷，其位于以铜填入位于介电层中的介层孔/沟槽的镶嵌结构中。另外，上述内连线结构也可以具有金属覆盖层，填入上述铜凹陷中。由于本发明的内连线结构包括铜凹陷，以选择性成长方式在上述铜凹陷上形成的金属覆盖层可受到良好的控制。

Description

内连线结构及其制造方法、半导体装置
技术领域
本发明关于一种铜内连线结构的制造方法，特别关于形成铜凹陷于镶嵌结构中。
背景技术
芯片制造业者持续不断地试图改进工艺以达到更高的芯片操作速率。在半导体工艺技术也同时发展的情形下，多层内连线的电阻/电容时间延迟(RCdelay)效应会妨碍芯片操作速率。多层内连线电阻以及多层内连线间电容的增加，产生了电阻/电容时间延迟效应。由于铜的电阻低，所以铜为多层内连线材料中的最佳选择的一。
在公知的铜内连线工艺中，在铜的化学机械抛光工艺(chemicalmechanical polishing，CMP)后会形成例如氮化物层的介电停止层(dielectricstop layer)。铜与停止层之间的界面不良是元件可靠度的主要阻碍。所以例如钨(W)、钴(Co)、磷钨化钴(CoWP)或硼钨化钴(CoWB)的金属覆盖层被提供以改善铜与停止层之间的界面。如此，上述的金属覆盖层通常以选择性成长方式形成，但此种形成方式却难以控制且会导致金属覆盖层往横向成长。因为金属覆盖层的横向成长而引起的漏电是重大的问题。
发明内容
有鉴于此，本发明的主要目的是提供一种铜内连线结构的制造方法，形成铜凹陷于镶嵌结构中，以改善上述公知技术的问题。
本发明提供一种内连线结构，包括：
镶嵌结构，包括介电层，以及位于该介电层中的介层孔和/或沟槽；
导体，填入该介层孔和/或该沟槽中，其中该导体的顶面低于该介电层的顶面；以及
含钴覆盖层，位于该导体上。
根据所述的内连线结构，其中该导体的该顶面与该介电层的该顶面之间的距离为20至200。
根据所述的内连线结构，其中该导体上的该含钴覆盖层的顶面与该介电层的该顶面大体上为共平面。
根据所述的内连线结构，其中该含钴覆盖层包括钴、钨化钴、磷钨化钴或硼钨化钴。
根据所述的内连线结构，其中该导体包括铜或铜合金。
根据所述的内连线结构，还包括蚀刻停止层，位于该含钴覆盖层以及该介电层上。
本发明还提供一种内连线结构的制造方法，包括：
在介电层中形成镶嵌结构；
在该镶嵌结构中填入导电材料以形成导体；
凹陷该导体的表面，使其低于该介电层的顶面；以及
在凹陷的该导体上形成含钴覆盖层。
根据所述的内连线结构的制造方法，其中该导体的凹陷工艺为化学机械抛光工艺。
根据所述的内连线结构的制造方法，其中该化学机械抛光工艺以过氧化氢、硝酸、次氯酸、铬酸、氨水或铵盐为氧化剂，以及以研浆为研磨剂进行。
根据所述的内连线结构的制造方法，还包括：
填入该导电材料之前，形成导电阻挡层和/或种子层衬于该镶嵌结构上；
进行化学机械抛光工艺使该导体的该表面大体上与位于该介电层上的该导电阻挡层和/或该种子层的顶面共平面；以及
凹陷该导体的该表面之前，移除位于该介电层上的该导电阻挡层和/或该种子层。
根据所述的内连线结构的制造方法，其中该含钴覆盖层形成于凹陷的该导体上，且该含钴覆盖层未延伸至该介电层的该顶面上。
根据所述的内连线结构的制造方法，其中该含钴覆盖层包括钴、钨化钴、磷钨化钴或硼钨化钴。
根据所述的内连线结构的制造方法，其中该含钴覆盖层以选择性成长方式形成。
根据所述的内连线结构的制造方法，其中形成该含钴覆盖层之前，进行清洁工艺以凹陷该导体。
根据所述的内连线结构的制造方法，其中该清洁工艺是在含酸环境进行，其中该酸包括硝酸、次氯酸或铬酸。
根据所述的内连线结构的制造方法，其中该导体包括铜或铜合金。
根据所述的内连线结构的制造方法，还包括形成蚀刻停止层，覆盖于该含钴覆盖层以及该介电层上。
本发明实施例提供一种内连线结构的制造方法，包括：镶嵌结构以及铜导体，上述铜导体位于上述镶嵌结构中。上述镶嵌结构包括介层孔和/或沟槽，其位于介电层中。上述导体的顶面低于上述介电层的顶面；以及形成导体凹陷。
此外，本发明实施例提供另一种内连线结构。上述内连线结构包括导体凹陷，其位于镶嵌结构中；以及导电覆盖层，位于上述导体凹陷上，且上述导电覆盖层未延伸至上述介电层的上述顶面上。
本发明实施例还提供一种内连线结构的制造方法，包括：形成介层孔/沟槽于介电层中。填入铜导体于上述介层孔/沟槽中，且大体上超过上述介电层的表面。之后，进行铜移除工艺，使上述导体的顶面低于上述介电层的顶面，以形成铜凹陷。
由于内连线结构包括铜凹陷，以选择性成长方式在上述铜凹陷上形成的金属覆盖层可受到良好的控制。上述金属覆盖层不会往横向成长而导致短路或漏电问题的发生。
附图说明
图1A-1H为剖面图，显示本发明实施例的内连线结构的制造方法。
其中，附图标记说明如下：
10        衬底
20        金属内连线；
25        絶缘层
30        介电层；
32        介层孔部位
34      沟槽部位
42      导电阻挡层
44      种子层；
50、50’导体
52      陷
54      覆盖层
56      蚀刻停止层
60      双镶嵌结构
具体实施方式
以下利用工艺剖面图，以更详细地说明本发明优选实施例的内连线结构及其制造方法。在本发明各实施例中，相同的符号表示相同的元件。
如图1A所示，提供半导体衬底10。如图1A所示，在例如氧化硅的絶缘层25内部图案化金属内连线20。另外，沉积介电层30，并图案化此介电层30使其具有介层孔部位32以及沟槽部位34，借以形成包含介层孔部位32以及沟槽部位34的双镶嵌结构60。虽然双镶嵌结构已显示在图1A至图1H，但非限于此双镶嵌结构，其它类型的内连线图案也是使用此典型的技术金属化。
如图1B所示，沉积导电阻挡层42于介电层30的顶面上以及衬于介层孔部位32以及沟槽部位34的表面，导电阻挡层42优选包括钽(Ta)或氮化钽(TaN)。接着，如图1B所示，顺应性地沉积例如铜种子层的种子层44于导电阻挡层42上。
如图1C所示，例如铜或铜合金的导体50，利用例如非电镀法或电镀法的镀膜工艺，填入于介层孔部位32以及沟槽部位34中且超过此两者的表面。借此，铜导体50经由导电阻挡层42电性连接至位于下方的金属内连线20。
接着，如图1D所示，进行化学机械抛光工艺以移除一部分铜导体50以及使其顶面平坦化，使得残留的铜导体50’大体上与位于介电层30上的导电阻挡层42共平面(或种子层44，假使仅存在种子层44时)。的后，如第1E图所示，以蚀刻或其它化学机械抛光工艺，移除位于介电层30上的种子层44以及导电阻挡层42。如此，残留的铜导体50’的顶面会稍微高于介电层30的顶面。
如图1F所示，形成铜导体50’的凹陷52，其深度为20至200。可用化学机械抛光工艺形成铜凹陷52。化学机械抛光工艺优选以过氧化氢(hydrogen peroxide，H2O2)、硝酸(nitric acid)、次氯酸(hypochlorous acid)、铬酸(chromic acid)、氨水(ammonia)或铵盐(ammonium salt)为氧化剂；以及以例如氧化铝(alumina，Al2O3)的研浆为研磨剂；和加入苯并三唑(Benzotriazole，BTA)的去离子水(Deionized Water，DI water)进行。
也可以用移除位于介电层30上的导电阻挡层42之后的清洁工艺形成导体的凹陷52。清洁工艺是在含酸环境进行，其中上述酸包括硝酸、次氯酸、铬酸或者类似的酸。
还或者，如图1G所示，形成导电覆盖层54以填充导体的凹陷52。典型地，导电覆盖层54以选择性成长方式形成，以致于导电材料只会形成于铜导体50’的表面上以及其凹陷中。在优选实施例中，导电覆盖层54的顶面与介电层30的顶面大体上为共平面(两者具有相同表面)。优选地，导电覆盖层54的顶面不超过介电层30的顶面。导电覆盖层54的材质可为任何适合的导电材料，例如以化学气相沉积法(CVD)形成的钨层。优选的导电覆盖层54为含钴覆盖层。含钴覆盖层可为钴(Co)、钨化钴(CoW)、磷钨化钴(CoWP)或硼钨化钴(CoWB)。假使移除位于介电层30上的导电阻挡层42之后，并无清洁工艺或额外的化学机械抛光工艺形成铜凹陷52，则铜凹陷52可以经由形成覆盖层前的预清洁工艺(pre-cap clean procss)。形成覆盖层前的预清洁工艺可在含酸环境进行，其中上述酸包括硝酸、次氯酸、铬酸或者类似的酸。
由于铜连线结构包括铜凹陷，以选择性成长方式在铜凹陷上形成的导电覆盖层可受到良好的控制。导电覆盖层不会往横向成长而导致短路或漏电问题的发生。如图1H所示，在优选实施例中，可形成蚀刻停止层56覆盖于导电覆盖层54以及介电层30上。而含钴覆盖层54也可改善铜导体50’以及其上的蚀刻停止层56之间的界面。
虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims (17)

1.一种内连线结构，包括：
镶嵌结构，包括介电层，以及位于该介电层中的介层孔和/或沟槽；
导体，填入该介层孔和/或该沟槽中，其中该导体的顶面低于该介电层的顶面；以及
含钴覆盖层，位于该导体上。
2.如权利要求1所述的内连线结构，其中该导体的该顶面与该介电层的该顶面之间的距离为20至200。
3.如权利要求1所述的内连线结构，其中该导体上的该含钴覆盖层的顶面与该介电层的该顶面大体上为共平面。
4.如权利要求3所述的内连线结构，其中该含钴覆盖层包括钴、钨化钴、磷钨化钴或硼钨化钴。
5.如权利要求1所述的内连线结构，其中该导体包括铜或铜合金。
6.如权利要求1所述的内连线结构，还包括蚀刻停止层，位于该含钴覆盖层以及该介电层上。
7.一种内连线结构的制造方法，包括：
在介电层中形成镶嵌结构；
在该镶嵌结构中填入导电材料以形成导体；
凹陷该导体的表面，使其低于该介电层的顶面；以及
在凹陷的该导体上形成含钴覆盖层。
8.如权利要求7所述的内连线结构的制造方法，其中该导体的凹陷工艺为化学机械抛光工艺。
9.如权利要求8所述的内连线结构的制造方法，其中该化学机械抛光工艺以过氧化氢、硝酸、次氯酸、铬酸、氨水或铵盐为氧化剂，以及以研浆为研磨剂进行。
10.如权利要求7所述的内连线结构的制造方法，还包括：
填入该导电材料之前，形成导电阻挡层和/或种子层衬于该镶嵌结构上；
进行化学机械抛光工艺使该导体的该表面大体上与位于该介电层上的该导电阻挡层和/或该种子层的顶面共平面；以及
凹陷该导体的该表面之前，移除位于该介电层上的该导电阻挡层和/或该种子层。
11.如权利要求7所述的内连线结构的制造方法，其中该含钴覆盖层形成于凹陷的该导体上，且该含钴覆盖层未延伸至该介电层的该顶面上。
12.如权利要求7所述的内连线结构的制造方法，其中该含钴覆盖层包括钴、钨化钴、磷钨化钴或硼钨化钴。
13.如权利要求7所述的内连线结构的制造方法，其中该含钴覆盖层以选择性成长方式形成。
14.如权利要求7所述的内连线结构的制造方法，其中形成该含钴覆盖层之前，进行清洁工艺以凹陷该导体。
15.如权利要求14所述的内连线结构的制造方法，其中该清洁工艺是在含酸环境进行，其中该酸包括硝酸、次氯酸或铬酸。
16.如权利要求7所述的内连线结构的制造方法，其中该导体包括铜或铜合金。
17.如权利要求7所述的内连线结构的制造方法，还包括形成蚀刻停止层，覆盖于该含钴覆盖层以及该介电层上。
CNA2006101214272A 2005-08-23 2006-08-22 内连线结构及其制造方法、半导体装置 Pending CN1921102A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/209,891 US20070048991A1 (en) 2005-08-23 2005-08-23 Copper interconnect structures and fabrication method thereof
US11/209,891 2005-08-23

Publications (1)

Publication Number Publication Date
CN1921102A true CN1921102A (zh) 2007-02-28

Family

ID=37735055

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101214272A Pending CN1921102A (zh) 2005-08-23 2006-08-22 内连线结构及其制造方法、半导体装置

Country Status (5)

Country Link
US (1) US20070048991A1 (zh)
JP (2) JP2007059901A (zh)
CN (1) CN1921102A (zh)
FR (1) FR2890238B1 (zh)
TW (1) TWI368294B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007573B (zh) * 2008-04-29 2013-02-13 应用材料公司 在铜表面上选择性钴沉积
CN103390607A (zh) * 2012-05-09 2013-11-13 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
CN103972156A (zh) * 2013-02-06 2014-08-06 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
CN104934368A (zh) * 2011-11-04 2015-09-23 英特尔公司 形成自对准帽的方法和设备
CN105225925A (zh) * 2014-06-25 2016-01-06 朗姆研究公司 用于互连件覆盖应用的金属互连件中的碳基污染物的清洁
CN109860293A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US10446493B2 (en) 2011-11-04 2019-10-15 Intel Corporation Methods and apparatuses to form self-aligned caps

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048991A1 (en) * 2005-08-23 2007-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Copper interconnect structures and fabrication method thereof
US7777344B2 (en) 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
US8298948B2 (en) * 2009-11-06 2012-10-30 International Business Machines Corporation Capping of copper interconnect lines in integrated circuit devices
CN102881647B (zh) * 2012-10-12 2015-09-30 上海华力微电子有限公司 铜金属覆盖层的制备方法
US8951909B2 (en) * 2013-03-13 2015-02-10 Taiwan Semiconductor Manufacturing Company Limited Integrated circuit structure and formation
US9583359B2 (en) 2014-04-04 2017-02-28 Fujifilm Planar Solutions, LLC Polishing compositions and methods for selectively polishing silicon nitride over silicon oxide films

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010774A (ko) * 1990-11-16 1992-06-27 아이자와 스스무 반도체장치의 제조방법
JPH08264538A (ja) * 1995-03-28 1996-10-11 Sumitomo Metal Ind Ltd 配線の形成方法
JP3540699B2 (ja) * 1998-01-12 2004-07-07 松下電器産業株式会社 半導体装置の製造方法
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6734559B1 (en) * 1999-09-17 2004-05-11 Advanced Micro Devices, Inc. Self-aligned semiconductor interconnect barrier and manufacturing method therefor
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
JP2002110676A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 多層配線を有する半導体装置
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
CN1329972C (zh) * 2001-08-13 2007-08-01 株式会社荏原制作所 半导体器件及其制造方法
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
JP2004015028A (ja) * 2002-06-11 2004-01-15 Ebara Corp 基板処理方法及び半導体装置
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
KR100542388B1 (ko) * 2003-07-18 2006-01-11 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2005044910A (ja) * 2003-07-24 2005-02-17 Ebara Corp 配線形成方法及び配線形成装置
JP2005217371A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070048991A1 (en) * 2005-08-23 2007-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Copper interconnect structures and fabrication method thereof
KR20070071020A (ko) * 2005-12-29 2007-07-04 동부일렉트로닉스 주식회사 캐핑 금속층에 의해 보호된 구리 금속 배선 및 그 제조방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007573B (zh) * 2008-04-29 2013-02-13 应用材料公司 在铜表面上选择性钴沉积
US11959167B2 (en) 2008-04-29 2024-04-16 Applied Materials, Inc. Selective cobalt deposition on copper surfaces
US11384429B2 (en) 2008-04-29 2022-07-12 Applied Materials, Inc. Selective cobalt deposition on copper surfaces
US10727183B2 (en) 2011-11-04 2020-07-28 Intel Corporation Methods and apparatuses to form self-aligned caps
US10446493B2 (en) 2011-11-04 2019-10-15 Intel Corporation Methods and apparatuses to form self-aligned caps
CN104934368A (zh) * 2011-11-04 2015-09-23 英特尔公司 形成自对准帽的方法和设备
CN103390607B (zh) * 2012-05-09 2015-12-16 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
CN103390607A (zh) * 2012-05-09 2013-11-13 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
CN103972156B (zh) * 2013-02-06 2016-09-14 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
CN103972156A (zh) * 2013-02-06 2014-08-06 中芯国际集成电路制造(上海)有限公司 半导体互连结构及其制作方法
CN105225925A (zh) * 2014-06-25 2016-01-06 朗姆研究公司 用于互连件覆盖应用的金属互连件中的碳基污染物的清洁
CN109860293A (zh) * 2017-11-30 2019-06-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN109860293B (zh) * 2017-11-30 2022-01-28 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW200723448A (en) 2007-06-16
JP2007059901A (ja) 2007-03-08
JP2009278132A (ja) 2009-11-26
FR2890238B1 (fr) 2017-02-24
TWI368294B (en) 2012-07-11
US20070048991A1 (en) 2007-03-01
JP5528027B2 (ja) 2014-06-25
FR2890238A1 (fr) 2007-03-02

Similar Documents

Publication Publication Date Title
CN1921102A (zh) 内连线结构及其制造方法、半导体装置
CN1287441C (zh) 掺杂碳和硅的铜互连
JP5089575B2 (ja) 相互接続構造体及びその製造方法
CN1124647C (zh) 半导体器件中的互连结构及其制作方法
KR100825648B1 (ko) 반도체 소자 및 그 제조 방법
CN1211855C (zh) 带有冗余衬垫的铜导电线
US6657304B1 (en) Conformal barrier liner in an integrated circuit interconnect
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US9129968B2 (en) Schemes for forming barrier layers for copper in interconnect structures
CN1819178A (zh) 半导体器件及其制造方法
CN1783476A (zh) 集成电路的内连线结构
CN1795552A (zh) 制造一种多层互连结构的方法
CN101043028A (zh) 半导体器件及其制造方法
CN1832159A (zh) 半导体元件
CN1790663A (zh) 半导体元件及制造铜导线的方法
CN1189934C (zh) 包含多孔绝缘材料的半导体器件及其制造方法
CN1324677C (zh) 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
CN1855423A (zh) 用于制造具有金属线的半导体器件的方法
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1797763A (zh) 集成电路及其制造方法
CN1230876C (zh) 一种去除钝化层的方法
CN103094197A (zh) 互连结构制造方法
KR100868553B1 (ko) 상호접속 장치 및 그 제조방법
JP2009188101A (ja) 半導体装置及びその製造方法
KR100292117B1 (ko) 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication