CN103972156A - 半导体互连结构及其制作方法 - Google Patents

半导体互连结构及其制作方法 Download PDF

Info

Publication number
CN103972156A
CN103972156A CN201310047322.7A CN201310047322A CN103972156A CN 103972156 A CN103972156 A CN 103972156A CN 201310047322 A CN201310047322 A CN 201310047322A CN 103972156 A CN103972156 A CN 103972156A
Authority
CN
China
Prior art keywords
dielectric
layer
inter
interconnect structure
semiconductor interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310047322.7A
Other languages
English (en)
Other versions
CN103972156B (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310047322.7A priority Critical patent/CN103972156B/zh
Publication of CN103972156A publication Critical patent/CN103972156A/zh
Application granted granted Critical
Publication of CN103972156B publication Critical patent/CN103972156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

本发明提供一种半导体互连结构及其制作方法，所述半导体互连结构至少包括衬底、位于衬底上的电介质膜、位于所述电介质膜上的第一层间介质、嵌入所述电介质膜和第一层间介质中的至少一个导电层、环绕所述导电层四周及底部的扩散阻挡层、覆盖所述导电层和扩散阻挡层的金属帽层及覆盖所述金属帽层和第一层间介质的电介质帽层；所述电介质帽层部分嵌入所述第一层间介质并包围所述金属帽层侧面。本发明的半导体互连结构及其制作方法将电介质帽层部分嵌入第一层间介质并包围所述金属帽层侧面，提高了导电层与电介质帽层之间的粘附性能，改善了互连结构中的抗电迁移特性，有效提高了器件可靠性。

Description

半导体互连结构及其制作方法
技术领域
本发明属于半导体集成电路制造领域，涉及一种半导体互连结构及其制造方法。
背景技术
随着集成电路CMOS 技术按照摩尔定律而高速发展，互连延迟逐渐取代器件延迟成为影响芯片性能的关键因素。互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C 正比于电路层绝缘介质的相对介电常数k，因此使用低k 材料作为不同电路层的绝缘介质代替传统的SiO2 介质已成为满足高速芯片的发展的需要。因此铜/ 低K 介质体系逐渐取代了传统的Al/SiO2 体系成为了业界的主流。
铜在低温时具有一定的溶解度，且铜与硅衬底发生反应，会形成铜的硅化物而使得器件失效。另外，铜原子在电介质中的扩散系数较高，当在电场的加速下，铜将很容易穿透绝缘介质层而迅速地到达硅衬底里面进去，一旦铜扩散到硅衬底中将会与硅作用而导致铜穿透晶体管的界面而使得器件发生短路现象，因此需要在铜与电介质层之间增加一个扩散阻挡层，来阻止铜的扩散。该层薄膜的基本要求为与Cu 及低K介质有良好的结合性，而其自身的K 值不能太高。
但是，随着线宽的不断缩小，铜导线顶部与电介质帽层相接的交界处的电致迁移问题也严重影响产品的可靠性，这也是业界面临的又一问题。在后道（BEOL）结构中，铜导线与电介质帽层的的粘接性不好，铜原子很容易在铜导线和电介质帽层的界面发生迁移，导致电路可靠性劣化。
目前有很多技术通过增强界面粘合型来改善铜的电致迁移问题，例如在铜导线上选择性沉积金属帽层或金属硅化物，但由于金属与电介质之间的粘附性不佳及其它因素，器件的可靠性仍需进一步提高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体互连结构及其制作方法，用于解决现有技术中由于导电互连线电迁移导致器件可靠性劣化的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体互连结构的制作方法，至少包 括以下步骤：
1)提供一衬底，在所述衬底上自下而上依次形成电介质膜和第一层间介质；
2)在所述第一层间介质及其下方的电介质膜处形成若干凹槽；
3)在所述凹槽中依次沉积扩散阻挡层和导电层，并进行平坦化；
4)进行回刻，去除所述凹槽顶部的所述扩散阻挡层和导电层的一部分；
5)去除所述凹槽顶部周围的部分第一层间介质；
6)在所述扩散阻挡层和导电层上选择性沉积金属帽层；
7)在所述金属帽层及所述第一层间介质上沉积电介质帽层，所述电介质帽层部分嵌入所述第一层间介质并包围所述金属帽层侧面。
可选地，所述步骤4）中，采用HNO3、第一混合液及第二混合液中的至少一种来去除所述扩散阻挡层和导电层的一部分，所述第一混合液为H2O2与H2SO4混合得到，所述第二混合液为H2O2与HCl混合得到。
可选地，所述第一层间介质为低介电常数电介质。
可选地，所述步骤5）中，采用稀氢氟酸去除所述凹槽顶部周围的部分第一层间介质。
可选地，所述金属帽层的材料为CoW、CoWB、CoWP及Ru中的一种或多种。
可选地，所述导电层的材料为导电金属、多晶硅、导电金属硅化物及包括至少一种导电金属的合金中的一种或多种。。
本发明还提供一种半导体互连结构，所述半导体互连结构至少包括衬底、位于衬底上的电介质膜、位于所述电介质膜上的第一层间介质、嵌入所述电介质膜和第一层间介质中的至少一个导电层、环绕所述导电层四周及底部的扩散阻挡层、覆盖所述导电层和扩散阻挡层的金属帽层及覆盖所述金属帽层和第一层间介质的电介质帽层；所述电介质帽层部分嵌入所述第一层间介质并包围所述金属帽层侧面。
可选地，所述金属帽层的厚度范围是5~25nm。
可选地，所述电介质帽层嵌入所述第一层间介质中的部分的厚度等于或大于所述金属帽层的厚度。
可选地，所述电介质帽层的材料为Si3N4、SiC、SiCN、SiC(N，H)及SiCH中的一种或多种。
如上所述，本发明的半导体互连结构及其制作方法，具有以下有益效果：电介质帽层部分嵌入所述第一层间介质并包围所述金属帽层侧面，提高了导电层与电介质帽层之间的粘附性能，改善了互连结构的电迁移问题，有效提高了器件可靠性。
附图说明
图1显示为本发明的半导体互连结构的制作方法中在衬底上自下而上依次形成电介质膜和第一层间介质的剖面示意图。
图2显示为本发明的半导体互连结构的制作方法中形成若干凹槽的示意图。
图3显示为本发明的半导体互连结构的制作方法中在凹槽中沉积扩散阻挡层和导电层并进行平坦化的示意图。
图4显示为本发明的半导体互连结构的制作方法中去除凹槽顶部的扩散阻挡层和导电层的一部分的示意图。
图5显示为本发明的半导体互连结构的制作方法中去除凹槽顶部周围的部分第一层间介质的示意图。
图6显示为本发明的半导体互连结构的制作方法中选择性沉积金属帽层的示意图。
图7显示为本发明的半导体互连结构的制作方法中沉积电介质帽层最终形成本发明的半导体互连结构的示意图。
元件标号说明
1 衬底
2 电介质膜
3 第一层间介质
4 凹槽
5 扩散阻挡层
6 导电层
7 金属帽层
8 电介质帽层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状 及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明的半导体互连结构的制作方法包括以下步骤：
步骤1），请参阅图1，如图所示，提供一衬底1，在所述衬底1上自下而上依次形成电介质膜2和第一层间介质3。
优选的，所述第一层间介质3为低介电常数电介质。低介电常数电介质能够降低互连之间的电容。
步骤2），请参阅图2，如图所示，采用标准的光刻和刻蚀工艺，在所述第一层间介质3及其下方的电介质膜2处形成若干凹槽4。依赖于是使用单嵌入或双嵌入结构，所述凹槽4对应于后续的互连过孔或线。
步骤3），请参阅图3，如图所示，在所述凹槽4中依次沉积扩散阻挡层5和导电层6，并进行平坦化。
具体的，所述导电层的材料为导电金属、多晶硅、导电金属硅化物及包括至少一种导电金属的合金中的一种或多种。本实施例中所述导电层6的材料优选为Cu，形成Cu互连线。扩散阻挡层5的作用是防止导电层6的原子或离子扩散到电介质中导致短路。所述扩散阻挡层5可采用但不限于溅射、化学气相沉积、原子层沉积等沉积工艺形成。
具体地，在所述凹槽4的侧壁和底部沉积一定厚度的扩散阻挡层后，利用导电金属材料填充所述凹槽4的剩余区域，形成导电层6以形成导电互连。最后采用化学机械抛光等常规平坦化工艺使所述扩散阻挡层5、导电层6及第一层间介质3的上表面齐平。
步骤4），请参阅图4，如图所示，进行回刻，去除所述凹槽4顶部的所述扩散阻挡层5和导电层6的一部分。
具体的，采用HNO3、第一混合液及第二混合液中的至少一种来去除所述扩散阻挡层和导电层的一部分，所述第一混合液为H2O2与H2SO4混合得到，混合比例为1:1~1:5，所述第二混合液为H2O2与HCl混合得到，混合比例为1:1~1:5。在上述过程中，所述扩散阻挡层和导电层顶部被同时腐蚀并去除。
步骤5），请参阅图5，如图所示，去除所述凹槽4顶部周围的部分第一层间介质3，以在所述凹槽4顶部周围的第一层间介质3上形成台阶结构。
具体的，可通过湿法腐蚀形成该台阶结构，本实施例优选为将步骤4）中得到的结构在稀氢氟酸（diluted hydrofluoric acid，DHF）中浸渍以腐蚀并去除所述凹槽顶部周围的部分第一层间介质3，形成所述台阶结构以使后续沉积的电介质帽层能嵌入其中。所述台阶结构的底部可与腐蚀后的导电层及扩散阻挡层上表面齐平或低于腐蚀后的导电层及扩散阻挡层上表 面。
步骤6），请参阅图6，如图所示，在所述扩散阻挡层5和导电层6上选择性沉积金属帽层7。
具体的，所述金属帽层7的材料为CoW、CoWB、CoWP及Ru中的一种或多种，其厚度范围是5~25nm。金属帽层能够提高导电层与电介质帽层之间的粘附性能，并降低导电层的原子输运，从而提高互连结构中的抗电迁移特性。
步骤7），请参阅图7，如图所示，在所述金属帽层7及所述第一层间介质3上沉积电介质帽层8，所述电介质帽层8部分嵌入所述第一层间介质3并包围所述金属帽层7侧面。
由于金属与介质的粘附力较弱，而电介质帽层8嵌入所述第一层间介质3的部分能够使金属帽层7与电介质帽层之间维持良好的机械接触，进一步提高导电层与电介质帽层之间的粘附力，从而进一步提高导电层6的抗电迁移特性，有效提高器件的可靠性。
具体的，所述电介质帽层的材料为Si3N4、SiC、SiCN、SiC(N，H)及SiCH中的一种或多种。
至此，制作得到本发明的半导体互连结构，在其它实施例中，还可以继续在所述电介质帽层8上沉积第二层间介质以构建下一级互连结构，在下一级互连结构中，电介质帽层同样是部分嵌入所述第二层间介质中。依次类推，可以得到多级互连结构。
本发明还提供一种半导体互连结构，请参阅图7，显示为本发明的半导体互连结构的剖面示意图，如图所示，所述半导体互连结构至少包括衬底1、位于衬底上的电介质膜2、位于所述电介质膜上的第一层间介质3、嵌入所述电介质膜2和第一层间介质3中的至少一个导电层6、环绕所述导电层6四周及底部的扩散阻挡层5、覆盖所述导电层6和扩散阻挡层5的金属帽层7及覆盖所述金属帽层7和第一层间介质3的电介质帽层8；所述电介质帽层8部分嵌入所述第一层间介质3并包围所述金属帽层7侧面。
具体的，所述金属帽层7的厚度范围是5~25nm。
具体的，所述电介质帽层8嵌入所述第一层间介质3中的部分的厚度等于或大于所述金属帽层7的厚度。其中，所述电介质帽层8嵌入所述第一层间介质3中的部分的厚度大于所述金属帽层7的厚度时，还可有效防止导电互连材料原子或离子在导电层与金属帽层的界面处的电迁移。
综上所述，本发明的半导体互连结构及其制作方法将电介质帽层部分嵌入到第一层间介质并包围所述金属帽层侧面，提高了导电层与电介质帽层之间的粘附性能，使互连结构中的抗电迁移特性得到提高，并且还可有效防止导电互连材料原子或离子在导电层与金属帽层的界面处的电迁移，进一步提高了器件可靠性。所以，本发明有效克服了现有技术中的种种缺 点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体互连结构的制作方法，其特征在于，所述半导体互连结构的制作方法至少包括以下步骤：
1)提供一衬底，在所述衬底上自下而上依次形成电介质膜和第一层间介质；
2)在所述第一层间介质及其下方的电介质膜处形成若干凹槽；
3)在所述凹槽中依次沉积扩散阻挡层和导电层，并进行平坦化；
4)进行回刻，去除所述凹槽顶部的所述扩散阻挡层和导电层的一部分；
5)去除所述凹槽顶部周围的部分第一层间介质；
6)在所述扩散阻挡层和导电层上选择性沉积金属帽层；
7)在所述金属帽层及所述第一层间介质上沉积电介质帽层，所述电介质帽层部分嵌入所述第一层间介质并包围所述金属帽层侧面。
2.根据权利要求1所述的半导体互连结构的制作方法，其特征在于：所述步骤4）中，采用HNO3、第一混合液及第二混合液中的至少一种来去除所述扩散阻挡层和导电层的一部分，所述第一混合液为H2O2与H2SO4混合得到，所述第二混合液为H2O2与HCl混合得到。
3.根据权利要求1所述的半导体互连结构的制作方法，其特征在于：所述第一层间介质为低介电常数电介质。
4.根据权利要求1所述的半导体互连结构的制作方法，其特征在于：所述步骤5）中，采用稀氢氟酸去除所述凹槽顶部周围的部分第一层间介质。
5.根据权利要求1所述的半导体互连结构的制作方法，其特征在于：所述金属帽层的材料为CoW、CoWB、CoWP及Ru中的一种或多种。
6.根据权利要求1所述的半导体互连结构的制作方法，其特征在于：所述导电层的材料为导电金属、多晶硅、导电金属硅化物及包括至少一种导电金属的合金中的一种或多种。
7.一种半导体互连结构，其特征在于：所述半导体互连结构至少包括衬底、位于衬底上的电介质膜、位于所述电介质膜上的第一层间介质、嵌入所述电介质膜和第一层间介质中的至少一个导电层、环绕所述导电层四周及底部的扩散阻挡层、覆盖所述导电层和扩散阻挡层的金属帽层及覆盖所述金属帽层和第一层间介质的电介质帽层；所述电介质帽层部分嵌入所述第一层间介质并包围所述金属帽层侧面。
8.根据权利要求7所述的半导体互连结构，其特征在于：所述金属帽层的厚度范围是5~25nm。
9.根据权利要求7所述的半导体互连结构，其特征在于：所述电介质帽层嵌入所述第一层间介质中的部分的厚度等于或大于所述金属帽层的厚度。
10.根据权利要求7所述的半导体互连结构，其特征在于：所述电介质帽层的材料为Si3N4、SiC、SiCN、SiC(N，H)及SiCH中的一种或多种。
CN201310047322.7A 2013-02-06 2013-02-06 半导体互连结构及其制作方法 Active CN103972156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310047322.7A CN103972156B (zh) 2013-02-06 2013-02-06 半导体互连结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310047322.7A CN103972156B (zh) 2013-02-06 2013-02-06 半导体互连结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103972156A true CN103972156A (zh) 2014-08-06
CN103972156B CN103972156B (zh) 2016-09-14

Family

ID=51241507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310047322.7A Active CN103972156B (zh) 2013-02-06 2013-02-06 半导体互连结构及其制作方法

Country Status (1)

Country Link
CN (1) CN103972156B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431464B2 (en) 2016-10-17 2019-10-01 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures
US10672653B2 (en) 2017-12-18 2020-06-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers
CN112366195A (zh) * 2020-10-10 2021-02-12 长江存储科技有限责任公司 键合方法及键合结构
CN112928018A (zh) * 2020-02-17 2021-06-08 长江存储科技有限责任公司 混合晶圆键合方法及其结构
CN118398596A (zh) * 2024-06-28 2024-07-26 杭州积海半导体有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921102A (zh) * 2005-08-23 2007-02-28 台湾积体电路制造股份有限公司 内连线结构及其制造方法、半导体装置
US20080088026A1 (en) * 2006-10-11 2008-04-17 International Business Machines Corporation Enhanced interconnect structure
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921102A (zh) * 2005-08-23 2007-02-28 台湾积体电路制造股份有限公司 内连线结构及其制造方法、半导体装置
US20080088026A1 (en) * 2006-10-11 2008-04-17 International Business Machines Corporation Enhanced interconnect structure
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431464B2 (en) 2016-10-17 2019-10-01 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures
US10741397B2 (en) 2016-10-17 2020-08-11 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures
US10672653B2 (en) 2017-12-18 2020-06-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers
US11315830B2 (en) 2017-12-18 2022-04-26 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers
US11404311B2 (en) 2017-12-18 2022-08-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers
CN112928018A (zh) * 2020-02-17 2021-06-08 长江存储科技有限责任公司 混合晶圆键合方法及其结构
CN112928018B (zh) * 2020-02-17 2024-03-15 长江存储科技有限责任公司 混合晶圆键合方法及其结构
CN112366195A (zh) * 2020-10-10 2021-02-12 长江存储科技有限责任公司 键合方法及键合结构
CN118398596A (zh) * 2024-06-28 2024-07-26 杭州积海半导体有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN103972156B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
CN102881638B (zh) 一种带有空气间隙的大马士革工艺
CN103579181A (zh) 混合互连设计及其形成方法
CN103972156B (zh) 半导体互连结构及其制作方法
WO2011043869A2 (en) Semiconductor device having a copper plug
US20130078806A1 (en) Method for Fabricating Copper Interconnections in an Ultra Low Dielectric Constant Film
US20070001303A1 (en) Integrated circuit system using dual damascene process
CN104112734A (zh) 双嵌套铜互连结构及其制作方法
CN101752298B (zh) 金属互连结构的制造方法
US10163795B2 (en) Electro-migration barrier for Cu interconnect
CN102446823A (zh) 一种大马士革制造工艺
CN103904025A (zh) 提高金属连线电迁移可靠性的方法
CN103560124A (zh) 一种穿硅通孔（tsv）结构及其制造方法
CN103367310B (zh) 互连结构及其形成方法
CN102487038B (zh) 铜互连结构及其形成方法
CN103094197B (zh) 互连结构制造方法
CN104112702A (zh) 在半导体制造中降低超低k介电层损伤的方法
CN103094196B (zh) 互连结构及其制造方法
CN103545292A (zh) 穿硅通孔（tsv）结构及其制造方法
CN102768985A (zh) 一种带有空气间隙的大马士革制造方法
CN104112701B (zh) 半导体结构及其制造方法
CN102324403B (zh) 超低介电常数薄膜铜互连的制作方法
CN102339791B (zh) 一种半导体器件制作方法
CN102810508B (zh) 改善刻蚀形貌并提升可靠性的铜互连制备方法
CN105280613A (zh) 铜互连结构及其形成方法
CN102693937B (zh) 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant