JP4836092B2 - 半導体装置の形成方法 - Google Patents

半導体装置の形成方法 Download PDF

Info

Publication number
JP4836092B2
JP4836092B2 JP2008071835A JP2008071835A JP4836092B2 JP 4836092 B2 JP4836092 B2 JP 4836092B2 JP 2008071835 A JP2008071835 A JP 2008071835A JP 2008071835 A JP2008071835 A JP 2008071835A JP 4836092 B2 JP4836092 B2 JP 4836092B2
Authority
JP
Japan
Prior art keywords
layer
forming
wiring
metal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008071835A
Other languages
English (en)
Other versions
JP2009231355A (ja
Inventor
淳一 小池
恵人 藤井
純 飯島
紀嘉 清水
和義 前川
幸司 有田
良太郎 八木
正樹 吉丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2008071835A priority Critical patent/JP4836092B2/ja
Priority to US12/382,624 priority patent/US8304908B2/en
Publication of JP2009231355A publication Critical patent/JP2009231355A/ja
Application granted granted Critical
Publication of JP4836092B2 publication Critical patent/JP4836092B2/ja
Priority to US13/633,562 priority patent/US8709939B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその形成方法に関し、特に、配線の信頼性と性能を向上することが可能なＣｕ多層配線構造、およびその形成方法に関する。
半導体集積回路の多層配線は主にＣｕ配線と絶縁層で形成される。絶縁層中に埋め込まれたＣｕ配線は、その側壁と底面がＴａ／ＴａＮなどのバリア層、即ち、Ｃｕ拡散防止膜で覆われており、その表面はＳｉＮ、ＳｉＣＮなどのキャップ層で覆われている。これらのキャップ層を形成する目的は、Ｃｕ配線の上部に絶縁層を形成する際のＣｕ配線表面の酸化防止、ならびに絶縁層形成後の隣り合うＣｕ配線間のＣｕ相互拡散防止である。
しかし、Ｃｕ配線表面と上部キャップ層との界面は密着性に乏しく、界面がＣｕ原子の主要拡散経路となって、エレクトロマイグレーション不良や絶縁層経時破壊（ＴＤＤＢ）を発生する原因となるため、現状のキャップ層材料では信頼性の観点から問題がある。このため、密着性とバリア性と耐酸化性に優れたキャップ層材料とその形成プロセスが求められている。
現状のキャップ層は各層の全面に形成されており、各層のＣｕ配線上だけでなく、各層の絶縁層上にも存在する。これらキャップ層の比誘電率は３〜７であり、層界面全面に存在することによって絶縁層の低誘電率化の要請にも拘わらず、比誘電率を増大させる傾向にあり、キャップ層が全面に形成されていることは、ロジック回路やメモリ回路における配線遅延の観点から好ましくない。このため、層界面全面にキャップ層を形成するのではなく、配線表面のみに形成して所望の特性を発現するキャップ層材料とその形成プロセスが求められている。
層界面全面にキャップ層が存在することは、ＣＭＯＳイメージセンサーの応用を考えても好ましくない。イメージセンサーに用いる場合には、絶縁層の可視光反射率が高いために、層界面全面に形成する現状のキャップ層は、センサー部に到達する光量が少なくなる問題点がある。このため、配線表面にのみキャップ層を形成することによって、絶縁層中の高反射率材料が存在しないようなキャップ層材料とその形成技術が求められている。
このような問題点を解決するために、種々の試みがなされている。例えば、非特許文献１では、Ｃｕ表面にＣｏＷＰを浸漬メッキしてキャップ層として用いることによって、界面の密着性が向上し、エレクトロマイグレーション寿命が向上することを報告している。しかし、このプロセスは通常７０℃以上の高温でメッキ処理する必要があるため、メッキ液の管理が非常に難しく、製造プロセスとして再現性を得ることが困難である。さらに、ＣｏＷＰ自体が耐酸化性を有しないために、ＣｏＷＰは密着性を改善する役割しかなく、追加プロセスでＳｉＣＮなどの従来型キャップ層を界面全面に形成して耐酸化性を確保している。また、絶縁層表面に不純物が存在すると、その箇所にＣｏＷＰが形成されるので、配線間リークやＴＤＤＢ特性に問題が起こり、これは配線間隔が狭くなるパターンの微細な世代ほど深刻化する。
非特許文献２では、Ｃｕ表面にＳｉＨ４とＮＨ３を反応させてＣｕＳｉＮ層を形成することによって、ＥＭ寿命が向上することが報告されている。しかし、ＳｉＨ４を用いてＣｕ表面にＣｕ−Ｓｉ固溶体を形成する際に、Ｓｉが多すぎるとその後のＮＨ３によるＳｉの窒化を試みてもＣｕ中にＳｉが残存して抵抗上昇の原因となる。また、ＣｕＳｉＮ自体が耐酸化性を有しないため、ＳｉＣＮなどの従来型キャップ層を界面全面に形成して耐酸化性を確保している。
特許文献１では、ＣｕあるいはＣｕ合金からなる配線部分と、誘電体からなる絶縁層部分からなる多層配線構造において、Ｓｂ，Ｉｎ，Ｓｎ，Ｈｆ，Ｔｉなどからなる金属をキャップ層として用いることによって、配線の信頼性が向上する技術を提案している。この文献の提案技術は、Ｃｕ配線と絶縁層の表面がそれぞれ露出している状態でキャップ層となる金属を成膜することにより、絶縁層表面のキャップ層金属は成膜時点で酸化物となり、Ｃｕ配線表面のキャップ層金属はＣｕ配線中に拡散して固溶体あるいは金属間化合物を形成するというものである。固溶したキャップ層金属は、Ｃｕ配線中の粒界に偏析したり、Ｃｕ配線と上部誘電体との界面に偏析することによって、Ｃｕの拡散速度が遅くなり、エレクトロマイグレーションやストレスマイグレーションによる不良が改善されるとしている。
一方、ＡｌやＴｉのような金属は、Ｃｕ配線表面に成膜しても大気にふれるだけで酸化物を形成し、これら酸化物は配線の信頼性を向上することができないとしている。従って、Ｃｕ配線表面に酸化物を形成するのではなく、キャップ層金属が固溶体を形成している状態を好ましいとしている。さらには、純Ｃｕにキャップ層金属が固溶すると、Ｃｕ配線の抵抗が上昇するため、キャップ層金属の厚さを０．５ｎｍ以上５．０ｎｍ以下の範囲とすることで固溶濃度を低い値とし、抵抗上昇の抑制を図っている。
しかし、このような低濃度の固溶体では、配線が酸化雰囲気に晒されたときに耐酸化性を有しておらず、Ｃｕ配線に上部絶縁層を形成するプロセス中にＣｕ配線が内部酸化されるという欠点がある。また、絶縁層が形成された後でも、その後の高温プロセスにおいてＣｕ配線と上部絶縁層間において相互拡散が生じるという問題点がある。さらに、絶縁層表面に形成されるキャップ金属の酸化物は絶縁膜として良好な特性を得ることが難しく、配線間のリーク電流やＴＤＤＢ特性を確保することは非常に困難であるため、現実的な手法ではない。また、これらは高誘電率層となるため、絶縁層全体の誘電率を高めることになり、配線遅延時間が長くなるという問題点もある。
上記の半導体配線とは異なるが、バルク材料において、ＳｎをＣｕ表面に被覆することによって内部のＣｕの酸化が抑制できることは一般に知られているが、いずれも被覆したＳｎメッキ層を酸化して使用するものではない。例えば、特許文献２では、銅管の内面にＳｎメッキを行って耐酸化性に優れた材料を作製しているが、メッキＳｎにピンホールが形成されて優先酸化が生じるために、メッキ溶液中の各成分の濃度を制御することでピンホールの無いＳｎメッキ層を厚さ１μｍに形成している。
また、特許文献３では、銅基材の表面にＮｉまたはＣｕまたはこれらの合金層をメッキして中間層とし、さらにその表面にＳｎメッキをして、Ｓｎ−Ｃｕ金属間化合物が分散したメッキ層を形成している。この最表面層の厚さを０．５μｍ以上とすることで耐酸化性を確保する。さらに特許文献４では、ＣｕとＳｎを含む金属間化合物拡散層を浸漬Ｓｎメッキ法によって０．２μｍ未満の厚さに形成し、さらにこの表面に腐食防止剤層としてベンゾトリアゾールまたはその誘導体を形成して耐酸化性を確保している。
このように、過去のバルク材上のＳｎメッキでは純ＳｎまたはＳｎ−Ｃｕ金属間化合物が形成されているが、耐酸化性を確保するためには、ミクロンレベルの厚膜である必要があり、厚さを減少した場合は中間層あるいは表面層を追加成膜する必要がある。
特開２００６−２０３１９７ 特開平１０−１８０４５ 特開２００３−８２４９９ 特開２００６−３１９２６９
Ｃ．Ｋ．Ｈｕ ｅｔ ａｌ．，Ｍｉｃｒｏｅｌｅｃ．Ｅｎｇ．，７０，４０６（２００３） Ｓ．Ｃｈｈｕｎ ｅｔ ａｌ．，Ｍｉｃｒｏｅｌｅｃ．Ｅｎｇ．，７６，１０６（２００４） Ｆ．ＤｅＣａｒｌｉ ａｎｄ Ｎ．Ｃｏｌｌａｒｉ，Ｍｅｔａｌｌｕｒｇ．ｉｔａｌ．４４（１９５２）１７８
上記で説明したように、半導体集積回路のＣｕ多層配線において、Ｃｕ配線と上部絶縁層の界面だけにキャップ層を形成しようとすることは、ＣｏＷＰ層やＣｕＳｉＮ層の形成によって試みられたが、これらの層自体に耐酸化性とバリア性はなく、従来のＳｉＮ，ＳｉＣＮ，ＳｉＣキャップ層と下部Ｃｕ配線との界面密着性を改善するに留まり、従来のキャップ層を層界面全面に形成する必要がある。このため、絶縁層の低誘電率化の障害となっている。さらに、Ｓｂ，Ｉｎ，Ｓｎ，Ｈｆ，Ｔｉなどからなる金属を用いて、Ｃｕ配線中に金属を拡散させて固溶体あるいは化合物として形成し、一方で絶縁層表面ではこれら金属の酸化物を形成する方法が試みられたが、Ｃｕ配線の抵抗が上昇する問題に加えて、Ｃｕ表面の酸化を防止することができず、さらに絶縁層の比誘電率を上昇するという問題がある。
上記問題点を鑑みて、本発明の第１の課題は、下部Ｃｕ配線と上部絶縁層との界面に新規界面層を形成して、この層に優れた密着性と耐酸化性と拡散バリア性を付与することである。第２の課題は、Ｃｕ配線上のみに前記の新規界面層を形成することにより、従来構造に比べ、絶縁層全体の誘電率を低く維持することである。第３の課題は、上記の新規界面層形成後にＣｕ配線の抵抗が従来のＣｕ配線の値に比べて大幅に増加しないようにすることである。これらの課題を解決する新規界面層とその形成工程とを提供することが本発明の目的である。
上記課題を解決するために、半導体ウェハ上に第１の絶縁層を形成し、前記第１の絶縁層上にＣｕの配線層を形成し、前記Ｃｕの配線層上に浸漬メッキ法によって金属層を形成し、前記金属層を酸化性雰囲気中で熱処理して金属酸化物層を形成し、前記金属酸化物層上に第２の絶縁層を形成する、各ステップを含む、多層配線構造を有する半導体装置を形成するための方法を提供する。
前記金属層を酸化するステップは、前記金属層を有する前記半導体ウェハを１５０℃以上４５０℃以下の温度範囲において酸化性雰囲気中で３０秒以上６０分以下の範囲で熱処理するステップを含むようにしても良い。
上記課題を解決するために、半導体ウェハ上に第１の絶縁層を形成し、前記第１の絶縁層に配線溝を形成し、前記配線溝中にＣｕ層を埋め込み、前記Ｃｕ層表面を化学機械研磨によって清浄化し、前記清浄化された前記Ｃｕ層表面上に金属層を浸漬メッキによって選択形成し、前記金属層を酸化性雰囲気中で熱処理して金属酸化物層を形成し、前記金属酸化層を含む前記第１の絶縁層上に第２の絶縁層を形成する、各ステップを含む、多層配線構造を有する半導体装置を形成するための方法を提供する。
上記方法において、前記配線溝を形成するステップと、前記Ｃｕ層を埋め込むステップ間に、前記配線溝の内面をバリア層となる膜で被覆するステップを設けても良い。また、前記金属酸化物を形成するステップは、前記金属層を含む前記半導体ウェハを１５０℃以上４５０℃以下の温度範囲において酸化性雰囲気中で３０秒以上６０分以下の範囲で加熱処理するステップであっても良い。
また、上記加熱処理工程において、前記金属酸化物層表面に酸化銅の粒子が析出した場合、当該酸化銅の粒子を除去し、その後第２の絶縁膜を形成するようにしても良い。
本発明によれば、半導体集積回路の多層配線において、Ｃｕ配線とその上層に形成されている絶縁層の界面に金属酸化物、例えば、Ｓｎ酸化物またはＺｎ酸化物のキャップ層を形成した多層配線構造とする。キャップ層を形成するＳｎ酸化物またはＺｎ酸化物は、酸素濃度を調整することによって絶縁体から半導体さらには導電体にすることが可能であり、絶縁層の誘電率を上昇しない。さらに、Ｓｎ酸化物またはＺｎ酸化物は、５００℃以下の温度では酸素を透過しないため、下部のＣｕ配線の酸化防止膜として機能する。
上記酸化物層の厚さを５ｎｍ〜５０ｎｍの範囲とする。厚さが５ｎｍ未満では、耐酸化性が不十分であり、下部Ｃｕ配線の酸化を防止することができない。また、５０ｎｍを越えるとこの層がＣｕ配線を置換して形成されるために、配線のＣｕ部分が減少し、配線実効抵抗を上昇する。厚さを５ｎｍ〜５０ｎｍ以下とすることによって、耐酸化性を有して配線抵抗を所望の範囲に維持することが可能となる。
上記Ｃｕ配線は、固溶している金属元素、例えばＳｎまたはＺｎの濃度が原子分率で２％以下であるようにする。こうすることで、Ｃｕ配線の抵抗を純Ｃｕ配線に比べて大幅に増加させることが無い。
金属酸化物層をＣｕの配線層上に選択的に形成することができるので、Ｃｕの配線層上を除いては、下層絶縁層と上層絶縁層の界面に低誘電率絶縁層以外の酸化物、炭化物、窒化物が存在しないようにすることが出来る。こうすることで、絶縁層界面に高誘電率の材料が形成されることを抑制し、絶縁層の実効比誘電率の上昇を抑制することが可能となる。
多層配線を形成するに際して、絶縁層中に形成されたＣｕ配線を化学機械研磨（ＣＭＰ）し、表面を清浄化した後に浸漬メッキ法を用いてＳｎまたはＺｎをＣｕ配線表面に選択的に形成する。浸漬メッキ法は置換メッキとも言われており、Ｃｕがメッキ液中のＳｎイオンまたはＺｎイオンに対して、容易に電子を与えることができ、これが原因でＳｎイオンがＳｎ原子になって、またはＺｎイオンがＺｎ原子になってＣｕ原子と置換する。よって、電子を容易に放出することのない絶縁層表面にはＳｎまたはＺｎが形成されることがない。その結果、Ｃｕ表面にのみＳｎまたはＺｎを選択的に形成することが可能である。Ｃｕ表面上に形成されたＳｎまたはＺｎは、形成条件によって純金属として存在する場合、Ｃｕ配線層中のＣｕ表面近傍に固溶体として存在する場合、Ｃｕと金属間化合物を形成して存在する場合等がある。
無電解メッキ法でＣｕ表面に形成された金属、例えばＳｎまたはＺｎ、あるいは下地Ｃｕとの固溶体あるいは化合物を酸素含有雰囲気中で加熱し、形成された金属、例えば、ＳｎまたはＺｎを選択的に酸化して、Ｃｕ配線表面に酸化物層を形成する。
なお、金属層を酸化性雰囲気中で熱処理して金属酸化物層を形成するステップにおいて、熱処理温度が１５０℃未満では形成される金属酸化物が充分な耐酸化性を有さず、４５０℃を超えると必要な金属酸化物が形成される以前にＣｕが外部へ多量に拡散するため好ましくない。また、低温では長時間の熱処理が必要となるため、熱処理時間の範囲は２０分以上６０分以下が好ましいが、５０分以上の熱処理はプロセス時間が長くなるのであまり好ましくない。高温では短時間の熱処理で充分であり、３０秒以上の熱処理によって耐酸化性を有する金属酸化物が形成できる。
以下に本発明の種々の実施形態を図面を参照して説明する。なお、以下の各図において、同一の符号は同じかあるいは類似の構成を示すので重複した説明は行わない。また、以下に示す各種の実施形態は、Ｃｕ配線層表面に形成する酸化物としてＳｎ酸化物を用いたものであるが、Ｚｎ酸化物を用いた場合でも同様の構造および形成工程によって本発明を実施できることは勿論である。
［第１の実施形態］
図１は、第１の実施形態にかかる半導体集積回路の多層配線構造を示す概略断面図である。なお、図１では、第１および第２の層間絶縁膜２、６間に形成した一層のＣｕ配線層４しか示していないが、第２の層間絶縁膜６を下層絶縁膜としてその上に同様の工程によって第２層のＣｕ配線層等を形成することによって多層配線構造とすることが出来ることは勿論である。また、絶縁層にはＳｉＯ２を示しているが、メチル基を端持するＳｉＯＣＨ等の無機系絶縁層、あるいはポリアリレン等の有機系絶縁膜等、半導体集積回路の多層配線に用いられるものであれば何でも良い。
図１において、１はＳｉウェハ、２は第１のＳｉＯ２層、３はＴａ薄膜、４はＣｕ配線層、５はＣｕ配線層４のキャップ層として機能するＳｎ酸化物層、６は第２のＳｉＯ２層を示す。Ｓｉウェハ１には、所望の半導体集積回路を形成するための種々のデバイス構造が周知の技術により作り込まれている。第１のＳｉＯ２層２は、Ｓｉウェハ１上にプラズマＣＶＤ法で形成され、Ｃｕ配線層４に対して下層絶縁膜として機能する。Ｔａ薄膜３は拡散バリア層であって、ＳｉＯ２層２上にＤＣスパッタ法を用いて形成され、後にＣｕ配線層４を形成する場合に下層絶縁膜２中の酸素がＣｕ配線層４中に拡散し酸化するのを防止する。
図２は、Ｃｕ配線層４およびキャップ層であるＳｎ酸化物層５の構造を、その形成工程を示す図面に沿って説明するための図である。まず、図２（ａ）に示す様に、Ｔａ薄膜３（図１参照）上にＣｕ薄膜４’を１６０ｎｍの厚さに形成した。次に、図（ｂ）に示すように、この試料に対して、室温で浸漬メッキ法によってＳｎを積層し、Ｓｎメッキ層５’を形成した。メッキ溶液の組成は、硫酸第１錫を４０グラム毎リットル、硫酸１００グラム毎リットル、クレゾールスルホン酸３０グラム毎リットル、界面活性剤１０グラム毎リットルであり、室温で成膜した。
図３は、Ｓｎメッキ層５’の積層後の試料断面を透過電子顕微鏡で観察した結果を示す。メッキ前は１６０ｎｍであったＣｕ膜４”（図２参照）の厚さはメッキ後、１０８ｎｍに減少しており、表面に形成されたＳｎメッキ層５’の厚さは３５ｎｍであった。これにより、無電解メッキによって、５２ｎｍの厚さに対応するＣｕが溶出して３５ｎｍの厚さのＳｎメッキ層に置換されたことがわかる。Ｘ線エネルギー分散分光（ＥＤＳ）法を用いた組成分析によると、３５ｎｍの厚さのＳｎメッキ層５’はＣｕを含有するＳｎリッチなＳｎ−Ｃｕ合金であり、また、場所によってはＣｕ６Ｓｎ５の組成を有する金属間化合物の存在も確認できた。
次に、この試料を２種類の異なる酸化性雰囲気において１８０℃、３０分の熱処理を行った。第１の雰囲気はＡｒ＋１０ｐｐｍＯ２であり、第２の雰囲気は大気である。酸化熱処理後にＸ線回折法を用いて熱処理前後の試料に存在する相の同定を行った。メッキ直後に存在する相は、図２（ｂ）に示す様に、Ｃｕ、Ｓｎ、Ｃｕ６Ｓｎ５であった。Ａｒ＋１０ｐｐｍＯ２雰囲気で熱処理を行った試料に存在する相は、図２（ｃ）に示す様に、Ｃｕ、ＳｎＯ２−ｘ（ｘ＝０〜０．５）であった。大気雰囲気で熱処理を行った試料に存在する相も同様に、Ｃｕ、ＳｎＯ２−ｘであった。Ｃｕ中にＳｎあるいは酸素が固溶するとＸ線回折のＣｕ回折ピーク位置の変化が見られるが、その形跡は観測されなかった。
なお、多層配線構造の形成工程とは離れるが、ＳｎＯ２−ｘ層６の効果を確認するために、熱処理後の試料に対し、さらに高温の３００℃で５分間の大気中加熱を行い、ＳｎＯ２−ｘ層６のＣｕ層４に対する耐酸化性および拡散バリア性を確認した。その結果、Ｃｕ回折ピークの位置はＣｕのそれであり、ピーク強度の顕著な変化も観測されず、Ｃｕ中へのＳｎの固溶および酸化は認められなかった。さらに、Ｓｎ酸化物被膜とＣｕ薄膜の密着性を調べるために、テープテストを行ったところ、メッキ直後、酸化熱処理後、高温大気酸化後のいずれの状態でも膜剥離は生じず、良好な密着性を示すことが明らかになった。
このように、ＳｎＯ２−ｘ層５は、通常の半導体プロセスで用いられる熱処理条件において、良好な耐酸化性、バリア性、密着性を有する配線構造を提供することができた。従って、図１に示す様に、Ｓｎ酸化物のキャップ層５上に直接、上部絶縁膜６を形成してその後の配線層の形成に備えることが出来る。
図示はしていないが、絶縁層６上には二層目のＣｕ配線層が一層目のＣｕ配線層と同様にして形成される。また、第１の配線層と第２の配線層は例えばビアホールを介して適宜接続されるが、これらの技術についは周知であるためここでは説明しない。
なお、第２の絶縁膜６をＴＥＯＳ−ＳｉＯ２によって形成する際に、下地のＣｕ層４は酸化されておらず、ＳｎＯ２−ｘ層５はＣｕ層４に対する充分な耐酸化性を有していた。
［第２の実施形態］
図４および図５に、第２の実施形態にかかる半導体集積回路の多層配線構造の形成方法を示す。この実施形態ではダマシンプロセスによってＣｕの多層配線構造を形成する。まず、図４の段階Ｉに示す様に、ＴＥＯＳ−ＳｉＯ２絶縁層１０上に、例えばシリコン窒化膜等のハードマスク兼キャップ層１１を、配線溝１２を形成する部分を残して形成し、エッチングを行って幅が１５０ｎｍの配線溝１２を形成する。なお、ＳｉＯ２層１０の下部には、ロジック回路、メモリ回路等を構成するための種々の拡散領域を作り込んだＳｉウェハが存在するが、図ではこれらは省略されている。
次に、図４の段階ＩＩに示す様に、Ｔａ／ＴａＮの拡散バリア層１３を例えばＤＣスパッタ法により形成し、更にその上にＣｕをスパッタして電界メッキのためのシード層１４を形成する。次に、段階ＩＩＩに示す様に、Ｃｕの電界メッキを行って、配線溝１２中にＣｕを埋め込みＣｕ配線層１５を形成する。
その後、図５の段階ＩＶに示す様に、配線層１５の上面に化学機械研磨（ＣＭＰ）を行って、配線溝１２以外の部分のＣｕメッキ層およびバリア層１３を除去すると共に、配線層１５の表面を清浄化する。この後、Ｓｎを浸漬メッキすることにより、図５の段階Ｖに示す様に、Ｃｕ配線層１５の表面部分にＳｎメッキ層１６を選択的に形成する。このときの浸漬メッキ条件は、硫酸第１錫４０グラム毎リットル、硫酸１００グラム毎リットル、クレゾールスルホン酸３０グラム毎リットル、界面活性剤１０グラム毎リットルであった。また成膜は室温で行った。
図７に、線幅が１５０ｎｍの配線部に埋め込まれたＣｕ配線上に形成した浸漬Ｓｎメッキ層１６（図５の段階Ｖ参照）の断面ＴＥＭ（透過電子顕微鏡）像を示す。この図から明らかなように、Ｓｎのメッキ層１６はＣｕ配線層１５上に選択的に形成されており、絶縁層１０上には形成されておらず、優れた選択形成特性を有していることが分かる。
Ｃｕ配線層１５上に選択的にＳｎメッキ層１６が形成されると、この状態の試料に大気雰囲気中において１８０℃、３０分の熱処理を行うことによって、図５の段階ＶＩに示すようにＣｕ表面上ではＳｎが選択酸化されＳｎＯ２−ｘのキャップ層１７が形成される。なお、この熱処理は、Ａｒ＋１０ｐｐｍＯ２の酸化性雰囲気中で行ってもよい。第１の実施形態の説明部分で述べたように、ＳｎＯ２−ｘ層１７はＣｕ配線層１５に対して有効なキャップ層として機能する。
図６の段階ＶＩＩ〜段階ＩＸは、図５の段階ＶＩに示す状態の試料上に第２のＣｕ配線層を形成する工程を示す。まず、図６の段階ＶＩＩに示す様に、例えば、ＳｉＯ２、ＳｉＯＣＨ等の第２の絶縁膜１８およびハードマスク１９を形成し、段階ＶＩＩＩに示す様にハードマスク１９をマスクとして用いてエッチングを行い、第２の配線溝２０を形成する。次に、図４の段階ＩＩから図５の段階ＶＩに示す第１の配線層１５およびキャップ層１７の形成方法と同様にして、第２の配線層２３およびキャップ層２４を形成する。なお、図６の段階ＩＸにおいて、２１はバリア層、２２はＣｕの電界メッキのためのシード層を示す。
以上のようにして、ダマシンプロセスにより、Ｃｕの多層配線構造が半導体ウェハ上に形成される。本発明者等は、図４〜図６に示すＣｕ多層配線構造の効果を検証するために、図５の段階ＶＩの状態の試料、即ち、第１の配線層１５上にＳｎ酸化物（ＳｎＯ２−ｘ）のキャップ層１７を形成した試料に対して、更にその後、３００℃で５分間の大気暴露を行い、Ｃｕの内部酸化の状況を調査した。その結果、配線内部のＣｕの酸化は認められなかった。このように、本実施形態においては、信頼性に優れたキャップ層１７がＣｕ表面上にのみ選択的に形成され、絶縁層１０上には形成されないので、絶縁層全体の誘電率が高くなることはない。
［第３の実施形態］
図８に第３の実施形態にかかる半導体集積回路の多層配線構造の形成方法を示す。本実施形態の多層配線構造は、第１のＣｕ配線層と第２のＣｕ配線層を、キャップ層を介さずに接続させたことを特徴とする。
図８の段階Ｉは、第２の実施形態における段階ＶＩＩ（図６参照）に相当する。段階Ｉの試料を形成する工程は、第２の本実施形態の段階Ｉ〜段階ＶＩと同じでよい。図８の段階Ｉに示す様に、第１のＣｕ配線層１５上に第２の絶縁層１８が形成されると、ハードマスク１９をエッチングのマスクとして用いて、絶縁膜１８中に配線溝３０を形成する（図８の段階ＩＩ参照）。このとき、第１のＣｕ配線層１５のキャップ層１７の一部をエッチングによって除去し、第１のＣｕ配線層１５の表面を露出する。その後、図８の段階ＩＩＩに示す様に、溝３０の内面にバリア層２１、電界メッキのシード層２２を形成し、Ｃｕの電界メッキを行って溝３０内にＣｕを埋め込み第２のＣｕ配線層２３を形成する。
このとき、第１のＣｕ配線層１５上のキャップ層１７はその一部がエッチングによって除去されているので、ＴａまたはＴａＮのバリア層２１は第１のＣｕ配線層１５上に直接形成される。Ｔａ等のバリア層２１は本来、導電性であり、従って、第１のＣｕ配線層１５と第２のＣｕ配線層２３での接続抵抗を低く抑えることが出来る。なお、第２の実施形態の場合でも、酸素濃度の調整により、Ｓｎ酸化物あるいはＺｎ酸化物で構成されるキャップ層１７は半導体あるいは導体となり、第１および第２のＣｕ配線層１５、２３間の接続抵抗を小さくすることが出来る。
［第４の実施形態］
図９に、第４の実施形態にかかる半導体集積回路の多層配線構造の形成方法を示す。図９の段階Ｉは、図２の実施形態の段階Ｖ（図５参照）に相当し、半導体ウェハ１０に形成した第１のＣｕ配線層１５上にＳｎの浸漬メッキによって、メッキ層１６を形成した状態を示す。段階ＩＩは、段階Ｉの試料を酸化性雰囲気中で加熱処理（アニール）した状態を示す。この場合、メッキ層１６の構造あるいはアニール処理条件によって、アニール後形成されたＳｎ酸化物層１７’の表面に酸化銅（ＣｕＯ２）粒子４０が析出する場合がある。この場合には、ＨＦ、Ｈ２Ｏ２等によって表面に析出したＣｕＯ２粒子４０を除去し、主にＳｎ酸化物からなるキャップ層１７とする（段階ＩＩＩ）。Ｓｎ酸化物のキャップ層１７が形成されると、第２あるいは第３の実施形態の場合と同様にして、多層配線構造を形成する。
第１の実施形態にかかる半導体集積回路の多層配線構造を示す概略断面図。 Ｃｕ配線層およびキャップ層の形成工程を示す図。 Ｓｎメッキ積層後の断面ＴＥＭ写真。 第２の実施形態にかかる半導体集積回路の多層配線構造の形成方法を示す図。 第２の実施形態にかかる半導体集積回路の多層配線構造の形成方法を示す図であって、特に、図４に示す工程の後の工程を示す図。 第２の実施形態にかかる半導体集積回路の多層配線構造の形成方法を示す図であって、特に、図５に示す工程の後の工程を示す図。 線幅が１５０ｎｍの配線部に埋め込まれたＣｕ配線上に形成した浸漬Ｓｎメッキ層の断面ＴＥＭ像。 第３の実施形態にかかる半導体集積回路の多層配線構造の形成方法を示す図。 第４の実施形態にかかる半導体集積回路の多層配線構造の形成方法を示す図。
符号の説明
１ Ｓｉウェハ
２ 第１のＳｉＯ２層
３ Ｔａ薄膜
４ Ｃｕ配線層
５ Ｓｎ酸化物層
６ 第２のＳｉＯ２層

Claims (11)

  1. 半導体ウェハ上に第１の絶縁層を形成し、
    前記第１の絶縁層表面にＣｕの配線層を形成し、
    前記Ｃｕの配線層上に浸漬メッキ法によって金属層を形成し、
    前記金属層を酸素雰囲気中で熱処理して金属酸化物層を形成し、
    前記金属酸化物層と前記第１の絶縁層上に第２の絶縁層を形成する、各ステップを含む、多層配線構造を有する半導体装置を形成するための方法。
  2. 請求項１に記載の方法において、前記金属層はＳｎまたはＺｎを材料として形成され、前記金属酸化物層はＳｎ酸化物又はＺｎ酸化物である、多層配線構造を有する半導体装置を形成するための方法。
  3. 請求項１又は２に記載の方法において、前記金属酸化物層は５ｎｍ〜５０ｎｍの厚さに形成されている、多層配線構造を有する半導体装置を形成するための方法。
  4. 請求項１乃至３の何れか１項に記載の方法において、前記第１の絶縁層を形成した後であって前記Ｃｕの配線層を形成する以前に、前記第１の絶縁層上にバリア層となるＣｕ拡散防止膜を形成するステップを含む、多層配線構造を有する半導体装置を形成するための方法。
  5. 請求項１乃至４の何れか１項に記載の方法において、前記金属層を熱処理するステップは、前記金属層を形成した前記半導体ウェハを１５０℃以上４５０℃以下の温度範囲において、酸化性雰囲気中で３０秒以上６０分以下の範囲で熱処理するステップを含む、多層配線構造を有する半導体装置を形成するための方法。
  6. 半導体ウェハ上に第１の絶縁層を形成し、
    前記第１の絶縁層に配線溝を形成し、
    前記配線溝中にＣｕ層を埋め込み、
    前記Ｃｕ層表面を化学機械研磨によって清浄化し、
    前記清浄化された前記Ｃｕ層表面上に金属層を浸漬メッキによって選択形成し、
    前記金属層を酸素雰囲気中で熱処理して金属酸化物層を形成し、
    前記金属酸化物層と前記第１の絶縁層上に第２の絶縁層を形成する、各ステップを含む、多層配線構造を有する半導体装置を形成するための方法。
  7. 請求項６に記載の方法であって、前記金属層はＳｎ又はＺｎを材料とし、前記金属酸化物層はＳｎ酸化物又はＺｎ酸化物である、多層配線構造を有する半導体装置を形成するための方法。
  8. 請求項６又は７に記載の方法であって、前記金属酸化物層は５ｎｍ〜５０ｎｍの厚さに形成されている、多層配線構造を有する半導体装置を形成するための方法。
  9. 請求項６乃至８の何れか１項に記載の方法であって、前記配線溝を形成するステップと前記Ｃｕ層を埋め込むステップ間に、前記配線溝の内面をバリア層となるＣｕ拡散防止膜で被覆するステップを含む、多層配線構造を有する半導体装置を形成するための方法。
  10. 請求項６乃至８の何れか１項に記載の方法であって、前記金属酸化物を形成するステップは、前記金属層を形成した前記半導体ウェハを１５０℃以上４５０℃以下の温度範囲において、酸化性雰囲気中で３０秒以上６０分以下の範囲で加熱処理するステップを含む、多層配線構造を有する半導体装置を形成するための方法。
  11. 請求項６乃至８の何れか１項に記載の方法であって、前記金属層を酸化性雰囲気中で熱処理して金属酸化物層を形成するステップにおいて、前記金属酸化物層の表面に酸化銅の粒子が析出した場合、当該酸化銅の粒子を除去するステップを含む、多層配線構造を有する半導体装置を形成するための方法。
JP2008071835A 2008-03-19 2008-03-19 半導体装置の形成方法 Expired - Fee Related JP4836092B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008071835A JP4836092B2 (ja) 2008-03-19 2008-03-19 半導体装置の形成方法
US12/382,624 US8304908B2 (en) 2008-03-19 2009-03-19 Semiconductor device having a multilevel interconnect structure and method for fabricating the same
US13/633,562 US8709939B2 (en) 2008-03-19 2012-10-02 Semiconductor device having a multilevel interconnect structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008071835A JP4836092B2 (ja) 2008-03-19 2008-03-19 半導体装置の形成方法

Publications (2)

Publication Number Publication Date
JP2009231355A JP2009231355A (ja) 2009-10-08
JP4836092B2 true JP4836092B2 (ja) 2011-12-14

Family

ID=41088059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008071835A Expired - Fee Related JP4836092B2 (ja) 2008-03-19 2008-03-19 半導体装置の形成方法

Country Status (2)

Country Link
US (2) US8304908B2 (ja)
JP (1) JP4836092B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086837A (ja) * 2009-10-16 2011-04-28 Tohoku Univ 半導体装置およびその形成方法
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04102354A (ja) * 1990-08-22 1992-04-03 Nec Corp 薄膜集積回路
US5766379A (en) * 1995-06-07 1998-06-16 The Research Foundation Of State University Of New York Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
JPH09213695A (ja) * 1996-02-01 1997-08-15 Fujitsu Ltd 半導体装置及びその製造方法
US6114188A (en) * 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
JP3327375B2 (ja) * 1996-04-26 2002-09-24 富士通株式会社 磁気抵抗効果型トランスデューサ、その製造方法及び磁気記録装置
JP3712245B2 (ja) 1996-06-27 2005-11-02 住友軽金属工業株式会社 内面錫めっき銅管の製造方法
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US5990416A (en) * 1998-04-16 1999-11-23 Battelle Memorial Institute Conductive metal oxide film and method of making
US6147000A (en) * 1998-08-11 2000-11-14 Advanced Micro Devices, Inc. Method for forming low dielectric passivation of copper interconnects
US6455425B1 (en) * 2000-01-18 2002-09-24 Advanced Micro Devices, Inc. Selective deposition process for passivating top interface of damascene-type Cu interconnect lines
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
KR100775159B1 (ko) * 2000-05-15 2007-11-12 에이에스엠 인터내셔널 엔.붸. 집적회로의 생산 공정
JP2002075994A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6551931B1 (en) * 2000-11-07 2003-04-22 International Business Machines Corporation Method to selectively cap interconnects with indium or tin bronzes and/or oxides thereof and the interconnect so capped
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
US6500749B1 (en) * 2001-03-19 2002-12-31 Taiwan Semiconductor Manufacturing Company Method to improve copper via electromigration (EM) resistance
JP3654354B2 (ja) * 2001-05-28 2005-06-02 学校法人早稲田大学 超ｌｓｉ配線板及びその製造方法
US6900119B2 (en) * 2001-06-28 2005-05-31 Micron Technology, Inc. Agglomeration control using early transition metal alloys
JP2003017570A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 半導体装置及びその製造方法
US6943451B2 (en) * 2001-07-02 2005-09-13 International Business Machines Corporation Semiconductor devices containing a discontinuous cap layer and methods for forming same
JP4753502B2 (ja) 2001-09-11 2011-08-24 株式会社神戸製鋼所 錫−銅金属間化合物分散錫めっき端子
US7176505B2 (en) * 2001-12-28 2007-02-13 Nantero, Inc. Electromechanical three-trace junction devices
US6797652B1 (en) * 2002-03-15 2004-09-28 Advanced Micro Devices, Inc. Copper damascene with low-k capping layer and improved electromigration reliability
JP4046155B2 (ja) * 2002-05-24 2008-02-13 大日本印刷株式会社 ガスバリア性フィルム
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
US7282835B2 (en) * 2003-06-26 2007-10-16 Murata Manufacturing Co., Ltd. Surface acoustic wave element
JP2005271515A (ja) * 2004-03-26 2005-10-06 Toray Ind Inc 導体層付き樹脂フィルム
JPWO2006001505A1 (ja) * 2004-06-25 2008-04-17 イビデン株式会社 プリント配線板及びその製造方法
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP2006031269A (ja) 2004-07-14 2006-02-02 Sharp Corp 情報表示装置、情報表示制御方法、情報表示制御プログラム、および情報表示制御プログラムを記録した記録媒体
US7636234B2 (en) * 2004-08-09 2009-12-22 Lam Research Corporation Apparatus configurations for affecting movement of fluids within a microelectric topography processing chamber
JP2006179599A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 半導体装置およびその製造方法
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7247946B2 (en) 2005-01-18 2007-07-24 International Business Machines Corporation On-chip Cu interconnection using 1 to 5 nm thick metal cap
US7544574B2 (en) * 2005-10-11 2009-06-09 Intermolecular, Inc. Methods for discretized processing of regions of a substrate
JP2007142022A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
DE102005057075B4 (de) * 2005-11-30 2012-04-26 Advanced Micro Devices, Inc. Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
US7829875B2 (en) * 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
US7929257B2 (en) * 2007-02-23 2011-04-19 Tdk Corporation Magnetic thin film having spacer layer that contains CuZn
US8085512B2 (en) * 2007-08-30 2011-12-27 Tdk Corporation CPP-type magnetoresistance effect element having a pair of free layers
US7892956B2 (en) * 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices

Also Published As

Publication number Publication date
US8709939B2 (en) 2014-04-29
US20090236747A1 (en) 2009-09-24
JP2009231355A (ja) 2009-10-08
US20130089979A1 (en) 2013-04-11
US8304908B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
US7468320B2 (en) Reduced electromigration and stressed induced migration of copper wires by surface coating
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
JP5078259B2 (ja) １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続
JP2002151518A (ja) 半導体装置およびその製造方法
US7960276B2 (en) Conductor-dielectric structure and method for fabricating
JP2008047719A (ja) 半導体装置の製造方法
US9263326B2 (en) Interconnection structure and method of forming the same
US8823176B2 (en) Discontinuous/non-uniform metal cap structure and process for interconnect integration
JP2007042662A (ja) 半導体装置
JP2006324584A (ja) 半導体装置およびその製造方法
JP4836092B2 (ja) 半導体装置の形成方法
JP2005244031A (ja) 半導体装置およびその製造方法
JP2009164471A (ja) 高信頼性銅配線及びその製造方法
KR100782202B1 (ko) 반도체 장치 및 그 제조 방법
JP2008060431A (ja) 半導体装置の製造方法
KR101076927B1 (ko) 반도체 소자의 구리 배선 구조 및 그 형성방법
JP2006253666A (ja) 半導体装置およびその製造方法
JP4492919B2 (ja) 半導体装置の製造方法
JP2011086837A (ja) 半導体装置およびその形成方法
JP4527393B2 (ja) 半導体装置用Ｃｕ系合金配線及びその製造方法
US20010029081A1 (en) Method for producing semiconductor device
JP2010003906A (ja) 半導体装置及びその製造方法
JP5239156B2 (ja) 配線形成方法及び半導体装置
JP2009266985A (ja) 半導体装置の製造装置
JP4152164B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110920

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees