KR100785733B1 - 금속 시드 층의 제조 방법 - Google Patents

금속 시드 층의 제조 방법 Download PDF

Info

Publication number
KR100785733B1
KR100785733B1 KR1020060091477A KR20060091477A KR100785733B1 KR 100785733 B1 KR100785733 B1 KR 100785733B1 KR 1020060091477 A KR1020060091477 A KR 1020060091477A KR 20060091477 A KR20060091477 A KR 20060091477A KR 100785733 B1 KR100785733 B1 KR 100785733B1
Authority
KR
South Korea
Prior art keywords
metal
deposition
layer
substrate
cap
Prior art date
Application number
KR1020060091477A
Other languages
English (en)
Other versions
KR20070038874A (ko
Inventor
쉬 치엔-흐스에
유 첸-후아
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/331,552 external-priority patent/US7582557B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20070038874A publication Critical patent/KR20070038874A/ko
Application granted granted Critical
Publication of KR100785733B1 publication Critical patent/KR100785733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1827—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment only one step pretreatment
    • C23C18/1831—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 예시적인 방법은 노출된 금속 표면을 갖는 기판을 제공하는 단계, 금속 표면에 대한 환원 공정을 수행하는 단계, 및 기판을 불활성 또는 환원 분위기에서 금속 층 증착을 위해 사용되는 챔버로 전달하는 단계를 포함한다.
반도체, 기판, 캡 층, 금속 층, 증착, 환원, 플라즈마

Description

금속 시드 층의 제조 방법{PROCESS FOR MAKING A METAL SEED LAYER}
도 1은 기판 상의 금속 층 위에 캡 층을 무전해 증착하기 위한 예시적 공정을 도시한 도면.
도 2는 접합 층과 장벽(패시베이션) 층을 갖춘 예시적 캡 층을 구비한 기판을 도시한 도면.
도 3은 캡 증착 공정에서 5가지 변형예에 대한 라인 저항 증가를 비교한 막대그래프.
도 4는 본 발명의 일 실시예의 흐름도.
도 5는 본 발명의 다른 실시예의 흐름도.
도 6a는 시드 층을 갖춘 비아를 도시한 도면.
도 6b는 시드 층 내의 금속 중 일부가 용해된 후, 도 6a의 비어를 도시한 도면.
도 7은 예시적 방법의 흐름도.
도 8은 시드 층을 형성하기 위해 사용되는 건식-습식 통합 공정이 사용된 후, 캡 층을 형성하기 위한 ECD 충진 및 다른 건식-습식 통합 공정이 후속하는 예의 흐름도.
본 출원은 2005년 10월 6일자로 출원된 미국 특허 가출원 제60/724,953호의 이점을 주장하는 2006년 1월 13일자로 출원된 미국 특허 출원 제11/331,552호의 일부계속출원이며, 두 출원 모두 그 전체 내용이 본 발명에 참조로 명확하게 포함되어 있다. 또한, 본 출원은 2006년 5월 30일자로 출원된 미국 특허 가출원 제60/803,430호의 이점을 주장하며, 이 출원은 그 전체 내용이 본 발명에 참조로 명확하게 포함되어 있다.
본 발명은 일반적으로 반도체 제조에 관한 것으로, 더욱 구체적으로는 금속 라인 상에 금속 캡 층(cap layer)을 형성하기 위한 방법에 관한 것이다.
반도체 집적 회로(IC) 제조 공정에서, BEOL(back end of line) 공정에 의해 교번하는 금속(예를 들면, 구리) 층과 층간 절연(ILD) 층을 포함하는 다수의 상호접속부(interconnect)가 형성되어, ILD 층을 관통하는 비아가 금속 층들을 접속시킨다.
전형적인 BEOL 전도성 비아 제조 공정에서, 구리(Cu) 간극 충진은 Cu 시드 층의 플라즈마 증착(plasma vapor deposition; PVD)에 의해 형성된 기판에서의 전기화학적 증착(ECD)에 의해 수행된다. 이 기술을 45 나노미터 노드(node)와 같은 선진 기술에 적용할 경우, 시드 층의 불연속성으로 인해 PVD Cu 시드 내에서 ECD 후 바닥 공극이 관찰될 수 있다. 관찰되는 불연속적인 시드 층은 산성 ECD 용액과 접촉한 때 얇은 시드 또는 구리 산화물의 용해에 의해 유발될 수도 있다.
공기에 노출되는 경우, 구리와 같은 금속 표면은 산화되어 금속 산화물을 형성하여, 이는 후속 공정에 악영향을 끼칠 수도 있다. 예를 들면, PVD Cu 시드 층이 공기에 노출되면, 구리 전기화학적 증착(ECD)에 앞서 산화되어 CuO를 형성하게 된다. 전형적인 ECD 용액(전해액)은 약 1% 내지 약 50%의 H2SO4를 함유한 산이거나 메탄술폰산(Methanesulfonic acid)이다. 이러한 산성 용액에서, Cu 산화물은 용해되며, Cu 시드 층은 불연속성을 갖게 될 수도 있다.
공정 중에 공기에 대한 금속의 노출은 금속 캡 층에 영향을 미치는 것과 같은 다른 방식으로 제조 공정에 악영향을 미칠 수도 있다. BEOL 공정 기술의 효율을 결정함에 있어서, 최대 전류 밀도(Jmax), 라인 저항(RS) 및 응력 이동(SM)을 포함하는 다양한 기준들이 사용된다. 반도체 IC 기술이 90 나노미터 기술로부터 더 작은 최소 배선폭(feature size)으로 이동함에 따라, 원하는 최대 전류 밀도(Jmax)가 증가한다. 따라서, 전자이동(EM)을 개선하는 방법이 요구된다.
금속 캡 층은 노출된 금속 표면에 대하여 선택적으로 증착될 수 있다. 구리 라인 상에 금속 캡을 선택적으로 사용함으로써, (VxMx, VxMx+1) 상호접속부에서 전자이동(EM) 효율을 10배 개선할 수 있다는 것이 입증되었다. 하나의 접근법으로 코발트 캡의 증착을 포함한다.
화학기계적 연마(chemical mechanical polishing; CMP) 후, 캡 층은 유전체가 아닌 금속 라인에 대하여 선택적으로 인가된다. CMP 이후, 구리 라인의 상부에 구리 산화물, 유전체 상에 일부의 CMP 후 잔류물 및/또는 유전체와 구리 표면 모두 의 상에 CMP로부터의 유기 오염물이 존재하게 된다. Cu 표면상에 선택적 금속 캡 층을 균일하게 증착하기 위하여, Cu 산화물은 제거되어야 한다. 구리 산화물을 제거하기 위해 예비 세척 단계가 사용되었다. 하나의 통상적인 방법은 산성 용액에 웨이퍼를 침지시켜 Cu 산화물을 용해시키는 습식 세척 공정을 포함한다. 예를 들면, (누설을 방지하기 위한) 고도의 선택도 효율을 얻기 위하여, 노출된 금속 및 유전체 표면을 갖춘 기판에 대해, H2SO4, 구연산 및 습윤제를 포함하는 습식 세척 용액이 인가된다. H2SO4, 구연산 및 습윤제는 금속 표면 상의 금속 산화물, 유전체 표면 상의 금속 잔류물, 금속 표면 및 유전체 표면 모두의 상의 유기 잔류물을 제거한다.
그러나, 전술한 산성 용액으로 Cu 산화물을 제거하는 동안, 리세스가 생성되며, 그로 인하여 라인 저항이 증가하게 된다. 예를 들면, 일부의 경우에서 금속 산화물이 제거된 후, 라인 저항(Rs)이 3% 내지 5% 증가하였음이 관찰되었다. 예를 들면, 코발트 캡의 증착을 포함하는 공정에 있어서, 약 2.4%의 라인 저항 증가가 측정되었다. Rs의 증가는 RC 신호 지연 성능을 저하시킨다. 또한, Cu 산화물 형성이 패턴에 좌우될 수 있기 때문에, Cu 리세스의 깊이차가 조밀한 절연 패턴 영역에서 발생하여, 불균일한 금속 캡 증착으로 이어진다.
일부 실시예에서, 노출된 금속 표면을 기판에 제공하는 단계; 금속 표면에 대해 환원 공정을 수행하는 단계; 및 불활성 또는 환원 분위기에서 기판을 금속 층 증착을 위하여 사용되는 챔버에 전달하는 단계를 포함하는 방법이 제공된다.
이하 예시적인 실시예의 설명은 전체 명세서의 일부로 간주되는 첨부 도면과 관련하여 읽히도록 의도된다. 설명에서, "더 낮은", "더 높은", "수평", "수직", "위", "아래", "상", "하", "상부" 및 "바닥"과 같은 상대적 용어와 아울러, 그 파생어(예를 들면, "수평으로", "아래로", "위로" 등)는 논의되는 도면에 도시되거나 설명된 배향을 참조하여 해석되어야 한다. 이러한 상대적 용어들은 설명의 편의를 위한 것이며, 장치가 특정 배향에서 작동되거나 구성될 필요가 있다는 것은 아니다.
도 6a는 측벽과 그 바닥을 따라 형성된 Cu와 같은 금속으로 이루어진 연속 시드 층(610)을 갖춘 비아(612)를 포함하는 상호접속 구조물(600)의 예를 도시하고 있다. 또한, 하부 유전체 층(602, 606)과 식각 정지 층(604, 608)이 도시되어 있다. 시드 층(610)의 금속은 불균일한 두께를 가질 수도 있다. 예를 들면, 도 6a에 도시된 바와 같이, 시드 층(610)은 측벽의 상부에서보다 측벽의 바닥에서 더 얇은 금속을 가질 수도 있다.
도 6b는 시드 층(610)의 일부(610d)가 용해되어 금속에 불연속 부분이 형성된 비아(612)를 도시하고 있다. 이러한 불연속적인 금속(Cu) 시드는 후속 ECD 공정을 저하시켜 특징부(비아) 내에 공극을 형성하게 되어 수율 손실을 유발한다.
후술되는 일례는 도 6a에 도시된 바와 같이, 상호접속 구조물(600) 내의 비아(612)를 위한 시드 층(610)과 같은 유형의 기판의 노출된 연속적인 금속 표면 상 에서 금속 산화물을 세척한다. 도 7은 예시적 공정의 흐름도이다.
후속하는 충진 금속 증착을 위하여 직접적인 금속 산화물 환원에 의한 금속 보존을 통하여 비아를 제조하는 "건식-습식 통합" 공정의 일례가 후술된다. 후술된 교시는 전도성 비아에 한정되지 않으며, 예를 들면 절연 구조의 트랜치(trench) 또는 접촉부와 같은 다른 특징부에도 적용될 수 있다.
이제 도 7을 참조하면, 단계 700에서 노출된 금속 표면(610)을 갖춘 상호접속 구조물(600) 또는 트랜치가 제공된다. 노출된 금속 기판은 구리 시드 층(610)일 수 있고, 그 일부가 주위 공기에 노출되어 산화될 수도 있다. 예를 들면, 기판은 CuO를 형성하도록 적어도 부분적으로 산화된 Cu 시드 층(610)일 수도 있다.
단계 710에서, 금속 표면(610)에 대한 환원 공정이 수행된다. 산화물은 금속(또는, 시드 층이 합금으로 형성된 경우, 합금)으로 변환된다.
단계 720에서, 상호접속 구조물(600)은 불활성 또는 환원 분위기에서 금속 층 증착을 위해 사용되는 챔버(도시 안됨)로 전달된다.
단계 730에서, 금속으로 비아(612)를 충진하도록 금속 증착이 수행된다.
이러한 공정에 대한 다양한 변형과 실시예가 전술한 일반적인 공정에 따라 당업자들에 의해 수행될 수 있다.
연속적인 금속 기판은 Cu 재료에 한정되지 않는다. 예를 들면, 연속적인 W, Ru, Co, Ni, Ti 또는 그 합금과 같은 다른 유형의 시드 층이 사용될 수도 있다. 일부 실시예에서, Cu 시드 층 아래에 장벽 금속(예를 들면, Ta 또는 TaN)이 배치된다. 일부 실시예에서, 비아 아래의 하부 장벽 금속은 Co, Ni, Ru, 또는 그 합금과 같이 도금가능한 금속이며, 별도의 시드 층을 증착할 필요가 없다. 충진재는 Co, Ni, Ru, 또는 그 합금 상에 직접 증착될 수 있다. 예를 들면, 22 및 16 나노미터 노드와 같은 기술에서, 비아 충진 금속의 직접 증착을 위하여, 도금가능한 장벽이 Cu 시드 층 없이 사용될 수도 있는 것으로 고려된다.
전술한 실시예에서, 금속 응집을 유발하지 않고, 표면 금속 산화물을 금속으로 변환시키기 위해 상대적으로 저온(예를 들어, 약 25℃ 내지 약 200℃)에서 건식 환원 공정이 수행된다. 45 또는 32 나노미터 기술 소자의 경우, 시드 층은 약 5 나노미터 내지 약 30 나노미터의 두께를 갖는다. 종종, 금속 산화물이 환원된 때, 산출된 금속이 다공성일 수 있고, 두께가 증가할 수 있으며, 후속하는 전기화학적 증착을 저해할 수 있다. 약 25℃ 내지 약 200℃의 저온 어닐링 단계를 이용함으로써, 금속 응집을 회피하고, 시드 층 전체에서 원하는 입자 구조가 구현되며, 또한 후속하여 증착된 금속 충진재가 원하는 균일한 입자 구조로 증착된다.
금속 산화물을 금속으로 변환시키기 위하여, 현장에서의 플라즈마 또는 하류 플라즈마가 진공 분위기에서 적용될 수 있다. 기판에 대한 플라즈마의 직접 충돌을 회피하기 위해, 하류 플라즈마가 바람직하다. 대안적으로, N2 가스 내에서 그리고 그에 후속하여 H2 또는 (H2 및 N2를 포함하는) 성형 가스에서 열 베이킹(thermal baking) 단계가 수행될 수 있다. 열 베이킹 단계는 금속 기판(610) 전체에 대해 원하는 입자 구조를 균일하게 제공한다. 자외선(UV) 또는 전자비임(e-beam) 처리에 의한 또는 이들 없이 건식 환원 공정이 수행될 수 있다.
건식 환원 공정 후, 금속 기판(610)을 포함하는 상호접속 구조물(600)은 불활성(예를 들면, N2, Ar 또는 기타 희가스(noble gas)) 또는 환원(예를 들면, H2) 분위기에서 후속 금속 증착용 챔버로 전달된다. 일부 바람직한 실시예에서, 건식 환원 공정, 전달 및 후속 금속 증착은 건식 및 습식 통합 클러스터 툴(cluster tool) 내에서 모두 수행된다. 클러스터 툴은 건식 환원 공정 챔버와 후속(예를 들면, 습식) 공정 챔버 사이에서의 원하는 불활성 또는 환원 분위기를 유지한다.
구조물이 후속 공정용 챔버로 전달된 후, 충진 작업이 수행된다. 비아를 충진하기 위하여, (a) PVD, 화학적 증착(CVD) 또는 원자 층 증착(ALD)과 같은 건식 공정 증착; 및 (b) 전기도금, 무전해 도금 또는 치환 증착과 같은 습식 공정 증착을 포함하지만 이들로 한정되지 않는 다양한 금속 증착 방법이 사용될 수 있다. 습식 증착 공정이 사용되는 경우, 이 공정은 "건식-습식" 통합 툴에 의해 수행되는 것이 바람직하다.
비아 또는 트랜치를 무전해 공정으로 충진하고자 한다면, 자기 활성화 공정이 수행된다. 이하, 표 1에서 논의된 구리 자기 활성화(자기 개시)에 대해 추가로 설명된다. 비아 또는 트랜치가 전기도금(전기화학적 증착)에 의해 충진되는 실시예에서, 자기 활성화 공정을 수행할 필요가 없다.
전술한 예는 상호접속부(비아, 트랜치, 접촉부)에 대한 무공극 간극 충진을 가능하게 하고, 45 나노미터 노드를 초과하는 기술로까지 확장될 있다.
일부 실시예에서, 건식 환원 공정, 불활성 또는 환원 분위기에서의 전달 및 습식 증착 공정의 조합은 단독으로 또는 전술한 간극 충진 방법과 조합하여 캡 층을 형성하기 위해 사용될 수 있다. 도 8을 참조하여, 일례가 후술된다.
먼저, 습식-건식 통합 공정을 사용하여 캡 층을 형성하기 위한 공정이 설명된다. 후술되는 공정은 노출된 금속 표면 상의 금속 산화물, 노출된 유전체 표면 상의 금속 잔류물 및 금속 표면과 유전체 표면 모두의 상의 유기 잔류물을 세척할 수 있으며, 이 때 라인 저항(Rs)을 거의 또는 전혀 증가시키지 않는다. 도 1은 이 공정과, 공정 중에 발생하는 구조 변화를 도시한 도면이다. 도 4는 예시적 공정의 흐름도이다.
단계 400(도 4)에서, 노출된 금속 및 유전체 표면을 갖춘 기판(110)이 제공된다. 노출된 금속은 구리 라인(120)일 수 있으며, 그 노출된 표면에 산화물 층(122)을 가질 수도 있다. 기판(110)의 노출된 유전체는 그 상에 잔류물(126)을 가질 수도 있다.
단계 410에서, 금속 표면(122)과 유전체 표면(110)에 대한 환원 공정이 수행된다. 산화물(122)과 잔류물(126)이 제거된다.
단계 420에서, 기판(110)은 불활성 또는 환원 분위기에서 선택적 금속 층 증착을 위해 사용되는 챔버(도시 안됨)로 전달된다.
단계 430에서, 금속 층(124)을 형성하도록 선택적 금속 층 증착이 수행된다.
도 5는 본 발명의 일 실시예를 도시하는 흐름도이다.
단계 500에서, 기판(110)에는 노출된 금속 및 유전체 표면이 제공된다.
단계 510에서, 금속 표면(122)과 유전체 표면(110)에 대한 환원 공정이 수행된다. 바람직하게는, 환원 공정은 건식 및 진공 챔버에서 수행되는 건식 공정이다. 일부 실시예에서, 환원 공정은 현장에서의 플라즈마 또는 하류 플라즈마에 기판을 노출시키는 단계를 포함한다. H2 또는 성형 가스를 갖는 플라즈마는 구리를 용해시키지 않고 구리 산화물을 환원시킨다. 따라서, 습식 예비 세척 공정에서 관찰되는 리세스는 생성되지 않는다. 하류 플라즈마는 기판에 대해 플라즈마에 의해 유발되는 손상을 회피할 수 있기 때문에 바람직하다.
다른 실시예에서, 환원 공정은 H2 또는 (H2 및 N2를 포함하는) 성형 가스 내에서의 열 베이킹을 포함한다. 예시적인 열 베이킹 단계는 약 100℃ 내지 약 400℃의 온도에서 수행될 수 있다. 일부 실시예에서, 온도는 약 200℃이다.
열 베이킹 단계가 사용되면, 기판은 자외선(UV) 또는 전자비임에 선택적으로 노출될 수eh 있다.
단계 520에서, 습식 예비 세척 단계 없이 무전해 금속 캡 층 증착을 수행하기 위해, 기판(110)은 불활성 가스(예를 들면, 희가스 또는 질소) 또는 환원 분위기에서 챔버로 전달된다. 일부 실시예에서, 기판은 건식 세척 공정과 습식 캡 증착 공정 사이에서 중간 챔버 내에 위치된다. 이에 따라, 구리 산화물이 라인 상에 재형성되는 것을 방지한다.
일부 실시예에서, 중간 챔버는 건식 세척 공정이 수행되는 챔버로부터 분리되고 습식 증착 공정이 수행되는 챔버로부터 분리된 진공 또는 저압 챔버이다.
일부 실시예에서, 건식 세척 공정, 중간 전달 및 습식 증착은 클러스터 툴에서 모두 수행되며, 중간 챔버는 이 클러스터 툴 내에 포함된다.
단계 525에서, 코발트가 유전체가 아닌 구리 상에 선택적으로 증착되는 것을 보장하기 위해, 표면 세척과 증착 사이에서 하나의 단계가 수행된다. 캡 증착용 챔버로 기판이 전달되면, 활성화 또는 개시 단계가 수행된다. 일부 실시예에서, 활성화 또는 개시 단계는 팔라듐(Pd) 활성화 또는 Pd 개시이다. 다른 실시예에서, 구리 표면을 개시 또는 활성화하기 위한, 자기 개시 공정으로 지칭되는 단계가 수행된다.
개시 공정들은 모두 코발트 캡의 증착을 위해 사용된 용액과는 다른 용액 내에서의 무전해 공정을 수반한다. 표 1은 구리 라인 상에 코발트 캡을 증착하기 전에 자기 활성화 및 Pd 활성화 공정을 위해 사용될 수 있는 다양한 용액을 나열한다. 표 1에서, "DMAB"는 "디메틸아민 보란"을 나타낸다.
선택적 Co기반 캡 층 증착 Co기반, Pd활성화 Co기반, Pd비활성화
작용 성분(예) Co (P) Co (W,P) Co (Mo,P) Co (B) Co (P,B) Co (W,B) Co (Mo,B) Co (W,P,B) Co (Mo,P,B)
Co 공급원 Co염,CoCl2 또는 CoSO4 v V v v v v v v v
M2(W 또는 Mo) 공급원 (NH4)2WO4, Na2WO4, H3[P(W3O10)4] V v v
(NH4)2MoO4, Na2MoO4 v v v
환원제 및 N(P 또는 B) 공급원 NaH2PO2ㆍ2H2O v V v v v v
NaBH4, (CH3)2NHBH3(DMAB) v v v v v v
표면 활성화 Pd-Cu 치환 증착 v 옵션
화학개질+Pd이온흡착 v
화학개질단독 (비Pd방법)_ v
착화제 Na3C6H5O7ㆍ2H2O v v
안정제 피리딘,구연산,CrCl3 옵션 v
PH 8.5-10 v v
증착 온도 70-80℃ v v
욕(bath) 안정도 길다 짧다
Pd 활성화 공정의 경우, 하기의 공정 중 하나가 사용된다: Pd-Cu 치환 증착 또는 Pd 이온 흡착에 의한 화학적 접목(grafting)이 사용된다. 화학적 접목은 어미 중합체(parent polymer) 또는 멤브레인에 대한 저분자량 활성화기(단량체)의 부착 공정이다. 거대 중합체(bulk polymer) 또는 표면 개질이 가능하다.
Pd 개시 공정에서, 코발트 무전해 용액은 구리 상에서 성장할 수 있다. 팔라듐 개시가 사용되면, 팔라듐 층은 구리 합금을 형성하게 되고, 이는 라인 저항(Rs)을 더욱 증가시키게 된다.
자기 개시 공정은 코발트를 환원시키기 위하여(즉, 구리 상에서 코발트를 성장시키기 위하여), 촉매 표면으로서 작용하기에 충분할 정도로 구리 표면을 활성화시키는 조성물을 가진 무전해 코발트 용액의 사용을 수반한다. 자기 개시 공정은 구리 상에 Pd 층이 전혀 형성되지 않기 때문에 코발트 증착 공정이 최소 Rs를 제공하기 위해 사용될 수 있게 한다. 자기 개시 공정에 의하여, 캡이 없는 Cu 라인보다 약 2% 내지 약 2.4% 크게 Rs가 증가된 코발트 캡을 제공할 수 있다.
단계 530에서, 자기 활성화 또는 Pd 활성화 후, 선택적 무전해 금속 캡 층 증착 공정이 수행된다.
미국 특허 제6,495,453호, 제6,713,377호, 제6,207,553호 및 제6,204,192호는 그 전체 내용에 본 발명에 참조로 포함된다. 이 특허들은 다양한 무전해 증착 기술을 교시한다.
일부 실시예에서, 구리 상에 증착된 캡 재료는 코발트 텅스텐 및 보론의 합금이다. 다른 실시예에서, 구리 상에 증착된 캡 재료는 코발트, 텅스텐, 보론 및 인의 합금이다. 많은 다른 코발트 합금이 사용될 수도 있다. 바람직하게는, 캡 합금은 80% 이상의 코발트를 함유한다. 일부 실시예에서, 무전해 증착은 약 65℃ 내지 약 95℃의 온도에서 수행된다.
구리가 자기 활성화인지 또는 Pd 활성화인지의 여부에 따라, 코발트 합금 캡을 제공하기 위하여 상이한 무전해 용액 조성물이 사용된다. 팔라듐 개시의 경우, 바람직한 환원제는 인(예를 들면, NaH2PO2ㆍ2H2O)을 포함하며, 캡의 합금은 Co(P) 합금, Co(W,P) 합금 또는 Co(Mo,P) 합금일 수 있다. 보론은 자기 활성화 공정을 위해 가장 많이 사용되는 원소이다. 자기 활성화용 환원제는 보론(예를 들면, NaBH4, (CH3)2NHBH3(DMAB)) 또는 인(예를 들면, NaH2PO2ㆍ2H2O)을 포함할 수 있으며, 캡의 합금은 Co(B) 합금, Co(P,B) 합금, Co(W,B) 합금, Co(Mo,B) 합금, Co(W,P,B) 합금 또는 Co(Mo,P,B) 합금일 수 있다.
무전해 증착을 수행함에 있어서, Cu 상의 상부 패시베이션 층에 대해 요구되는 특성은 구리와 유전체 사이의 계면을 위하여 유전체 아래에 증착되도록 최적화된 층과 상이하다. Cu와 캡 사이의 계면을 위하여, 우수한 계면과 견고한 접합을 제공하도록 구리와 접촉하는 순수한 금속이 사용된다. Cu와 Cu 위의 ILD 사이의 계면을 위하여, 입계 스터핑(grain boundary stuffing)이 캡의 장벽 특성을 향상시키는 데에 유리하다.
단계 535에서, 선택적인 제2 캡 층이 증착된다. 도 2는 Cu 계면 상에 매우 순수한 금속으로 이루어진 제1 층을 증착하는 단계; 및 캡으로서 제2 층을 증착하는 단계로 제공된 유리한 캡 층을 도시하고 있으며, 여기서 제2 층은 우수한 장벽 특성, 낮은 Rs와 플라즈마 손상, 식각 손상, 산화 및 구리 확산의 억제를 위해 고도로 스터핑된 입계를 갖는다. 따라서, 산출된 상호접속부는 제1 금속 층(예를 들면, 구리)과, 제2 및 제3 금속 층으로 이루어진 캡을 포함한다. 제2 금속 층은 접합 층으로서 제1 금속 층 위에 형성되며, 제3 금속 층은 패시베이션 층 또는 장벽 층으로서 제2 금속 층 위에 형성된다. 제2 금속 층은 약 95 원자% 이상의 Co 또는 Ni를 함유할 수 있으며, 제3 금속 층은 약 95 원자% 이하의 Co 또는 Ni를 함유할 수 있다. 제2 및 제3 금속 층에서, 합금 원소는 W,P,Mo,Re 및/또는 B 원소 중 하나 또는 그 이상의 원소를 포함한다.
일 실시예에서, 제2 금속 층은 하나의 화학물질을 이용하여 증착되며, 제3 금속 층은 하나 또는 그 이상의 공정 변수를 동시에 변화시킴으로써 증착된다. 변화되는 공정 변수는, 예를 들어 회전속도(rpm), 유량, 화학적 농도 또는 무전해 증착 용액의 온도, 또는 이들 변수의 조합일 수 있다. 예를 들면, 일 실시예에서, 저온 액체가 고온 기판 상에 제공되며, 이는 산출된 장벽의 전후 부분에 다층 막 구조물이 생성되게 한다.
단계 545에서, 무전해 증착 후, 잔류 입자를 제거하기 위해, 예를 들면 입자를 씻어내는 스크럽 세척(scrub clean)을 이용하여 습식 증착 후 세척이 수행된다.
유리하게는, 산출된 구조물은 습식 또는 건식 예비 증착 세척 단계가 없는 공정으로 제조된 기판에 비해, 1% 미만의 Rs 증가를 나타낼 수 있다.
예
PVD 공정 챔버에서 샘플을 시험하였고, 상이한 예비 증착 세척 단계로 얻은 라인 저항을 비교하였다. 도 3은 수집한 데이터의 막대그래프이다.
모든 샘플은 코발트 캡 층을 포함하였다. 습식 또는 건식 예비 증착 세척 단계를 수행하지 않고, ("무세척/캡"으로 표시한) 대조군 샘플을 제조하였다. 이 샘플의 라인 저항이 기준선 역할을 하고, 이에 대해 다른 샘플의 라인 저항을 비교하였다. (대조군 샘플의 라인 저항은 다른 샘플보다 우수하였으나, 대조군 샘플은 열등한 응력 이동 성능을 가졌다. 따라서, 다른 특성(Jmax, SM)을 고려할 때, 본 명세서에 개시된 방법은 대조군 샘플과 확실하게 비교된다) "습식 세척"으로 표시된 바아(bar)는 대조군 샘플보다 약 2.4% 큰 Rs를 갖는 종래 기술의 습식 세척 산성 용액을 나타낸다. "장시간 습식 세척"으로 표시된 바아는 "습식 세척" 바아와 유사한 공정을 사용하였으며, 더 긴 공정 시간을 갖고 훨씬 큰 Rs 증가를 나타내었다.
캡 증착 전에 건식 H2 플라즈마 세척을 사용한 샘플은 대조군 샘플에 비해 1% 미만(약 0.8%)의 Rs 증가를 나타내었다. 캡 증착 전에 NH3 플라즈마 세척을 사용한 샘플은 대조군 샘플에 비해 약 1%의 Rs 증가를 나타내었다.
따라서, 전술한 방법은 예비 세척 없이 형성된 샘플에 비해 1% 미만의 라인 저항을 갖는 금속 캡 층을 제공할 수 있다. 유전체가 저 K 유형(예를 들면, 약 2.6의 유전 상수)인지 또는 초저 K 유형(예를 들면, 2.5 또는 그 이하의 유전 상수)인지에 관계없이, 선택도가 소실되지 않는다. 비아와 트랜치 모두에 대한 EM 성능은 금속 위에 캡을 형성하지 않는 방법에 비해 10배 초과의 개선을 나타낸다.
본 발명의 실시예에 따른 제조 방법의 다양한 실시예가 상술되어 있다. 또한, 본 발명은 전술한 방법 중 임의의 방법으로 제조된 제품을 포함한다.
구리 금속 층과 코발트 합금 캡을 포함하는 예가 설명되었지만, 전술한 방법은 다른 유형의 금속 층을 그 상에 갖고 그에 대응하여 상용성인 캡 층을 가진 기판에 적용될 수 있다.
도 8은 무공극 시드 층을 제조하기 위해 전술한 건식-습식 통합 방법이 사용되고, 그에 후속하여 ECD 충진 단계 및 캡 층을 제조하기 위한 제2 건식-습식 통합 절차가 사용되는 공정의 일례를 도시한 흐름도이다.
단계 800에서, 시드 층에 노출된 연속적인 금속 표면이 제공된다.
단계 810에서, 현장에서의 플라즈마, 하류 플라즈마, 또는 자외선(UV) 또는 전자비임에 의한 또는 이들 없는 열 베이킹을 이용하여 환원 공정이 수행된다.
단계 820에서, 기판은 저압 또는 진공의 불활성 또는 환원 분위기에서 후속 ECD용 챔버로 전달된다.
단계 830에서, 비아를 충진하도록 ECD 충진 작업이 수행된다.
단계 840에서, 충진된 비아의 상부 표면이 공기에 노출되어 산화된다.
단계 840 이후, 구리 위에 캡 층을 형성하기 위해, 단계 510 내지 545(도 5)가 수행된다.
본 발명을 예시적 실시예와 관련하여 설명하였지만, 본 발명은 이에 한정되는 것은 아니다. 오히려, 첨부된 특허청구범위는 본 발명의 등가의 사상 및 범주로부터 벗어남이 없이 당업자에 의해 이루어질 수 있는 다른 변형 및 실시예를 포함하도록 넓게 해석되어야 한다.
본 발명은 노출된 금속 표면을 갖는 기판을 제공하는 단계, 금속 표면에 대한 환원 공정을 수행하는 단계, 및 기판을 불활성 또는 환원 분위기에서 금속 층 증착을 위해 사용되는 챔버로 전달하는 단계를 포함하는 반도체 제조 방법을 제공하며, 이 방법에 의해 낮은 라인 저항 증가를 갖는 금속 캡 층을 제공할 수 있고 선택도가 소실되지 않으며 EM 성능이 개선된다.

Claims (12)

  1. 반도체 소자 제조 방법으로서,
    노출된 금속 표면을 갖는 기판을 제공하는 단계;
    금속 표면을 환원시키기 위해 환원 공정을 수행하되, 상기 노출된 금속 표면은 환원 공정이 수행되기 전에 산화되는 단계; 및
    기판을 불활성 또는 환원 분위기에서 금속 층 증착을 위하여 사용되는 챔버로 전달하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서, 환원 공정은 건식 및 진공 챔버에서 수행되는 건식 공정인 반도체 소자 제조 방법.
  3. 제2항에 있어서, 건식 공정에서 사용되는 플라즈마의 가스 공급원은 수소 또는 수소/질소를 포함하는 반도체 소자 제조 방법.
  4. 제1항에 있어서, 환원 공정은 수소 또는 수소/질소 내에서의 열 베이킹(thermal bake) 단계를 포함하는 반도체 소자 제조 방법.
  5. 제4항에 있어서, 열 베이킹 단계는 25℃ 내지 200℃의 온도에서 수행되는 반도체 소자 제조 방법.
  6. 제4항에 있어서, 기판은 열 베이킹 단계 중에 자외선(UV) 또는 전자비임(e-beam)에 노출되는 반도체 소자 제조 방법.
  7. 삭제
  8. 제1항에 있어서, 금속 층 증착은 전기화학적 증착 공정 또는 치환 증착 공정에 의해 수행되는 반도체 소자 제조 방법.
  9. 제1항에 있어서, 금속 층 증착은 무전해 증착에 의해 수행되는 반도체 소자 제조 방법.
  10. 제1항에 있어서, 금속 층 증착 이전에, 금속 활성화 단계가 수행되는 반도체 소자 제조 방법.
  11. 제10항에 있어서, 금속 활성화 단계는 자기 활성화 단계인 반도체 소자 제조 방법.
  12. 제10항에 있어서, 금속 활성화 단계는 팔라듐 활성화 단계인 반도체 소자 제 조 방법.
KR1020060091477A 2005-10-06 2006-09-20 금속 시드 층의 제조 방법 KR100785733B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US72495305P 2005-10-06 2005-10-06
US60/724,953 2005-10-06
US11/331,552 2006-01-13
US11/331,552 US7582557B2 (en) 2005-10-06 2006-01-13 Process for low resistance metal cap
US11/426,822 US7446034B2 (en) 2005-10-06 2006-06-27 Process for making a metal seed layer
US11/426,822 2006-06-27

Publications (2)

Publication Number Publication Date
KR20070038874A KR20070038874A (ko) 2007-04-11
KR100785733B1 true KR100785733B1 (ko) 2007-12-18

Family

ID=37909199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060091477A KR100785733B1 (ko) 2005-10-06 2006-09-20 금속 시드 층의 제조 방법

Country Status (5)

Country Link
US (1) US7446034B2 (ko)
KR (1) KR100785733B1 (ko)
FR (1) FR2892229B1 (ko)
SG (2) SG162751A1 (ko)
TW (1) TWI327764B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003517B2 (en) * 2007-05-29 2011-08-23 Freescale Semiconductor, Inc. Method for forming interconnects for 3-D applications
US8283485B2 (en) * 2007-06-21 2012-10-09 Air Products And Chemicals, Inc. Process for selectively depositing copper thin films on substrates with copper and ruthenium areas via vapor deposition
US8823176B2 (en) * 2008-10-08 2014-09-02 International Business Machines Corporation Discontinuous/non-uniform metal cap structure and process for interconnect integration
TWI383455B (zh) * 2008-10-16 2013-01-21 Goldenchem Co Ltd Wafer Reduction Electroless Gold Plating Method
US9353444B2 (en) * 2014-03-25 2016-05-31 Lam Research Corporation Two-step deposition with improved selectivity
US9865673B2 (en) 2015-03-24 2018-01-09 International Business Machines Corporation High resistivity soft magnetic material for miniaturized power converter
US10103056B2 (en) 2017-03-08 2018-10-16 Lam Research Corporation Methods for wet metal seed deposition for bottom up gapfill of features
US10508351B2 (en) * 2017-03-16 2019-12-17 Lam Research Corporation Layer-by-layer deposition using hydrogen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010067081A (ko) * 1999-12-27 2001-07-12 가나이 쓰토무 연마 방법, 배선 형성 방법, 반도체 장치의 제조 방법 및반도체 집적 회로 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022669A (en) 1995-05-02 2000-02-08 Symetrix Corporation Method of fabricating an integrated circuit using self-patterned thin films
US5749975A (en) * 1995-12-28 1998-05-12 Micron Technology, Inc. Process for dry cleaning wafer surfaces using a surface diffusion layer
US5980977A (en) * 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
US6436816B1 (en) * 1998-07-31 2002-08-20 Industrial Technology Research Institute Method of electroless plating copper on nitride barrier
US6218303B1 (en) * 1998-12-11 2001-04-17 Vlsi Technology, Inc. Via formation using oxide reduction of underlying copper
US6207553B1 (en) * 1999-01-26 2001-03-27 Advanced Micro Devices, Inc. Method of forming multiple levels of patterned metallization
US6204192B1 (en) * 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
EP1087432A1 (en) * 1999-09-24 2001-03-28 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal layer deposited from a plating bath
US6743473B1 (en) * 2000-02-16 2004-06-01 Applied Materials, Inc. Chemical vapor deposition of barriers from novel precursors
US6475902B1 (en) * 2000-03-10 2002-11-05 Applied Materials, Inc. Chemical vapor deposition of niobium barriers for copper metallization
US6613697B1 (en) 2001-06-26 2003-09-02 Special Materials Research And Technology, Inc. Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof
US6828223B2 (en) * 2001-12-14 2004-12-07 Taiwan Semiconductor Manufacturing Co. Localized slots for stress relieve in copper
US7550043B2 (en) * 2002-12-20 2009-06-23 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
US20040211357A1 (en) * 2003-04-24 2004-10-28 Gadgil Pradad N. Method of manufacturing a gap-filled structure of a semiconductor device
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
KR100598259B1 (ko) * 2003-07-31 2006-07-07 동부일렉트로닉스 주식회사 반도체의 하이브리드 레이어 배선 형성방법
US20050095830A1 (en) 2003-10-17 2005-05-05 Applied Materials, Inc. Selective self-initiating electroless capping of copper with cobalt-containing alloys
US20060003570A1 (en) 2003-12-02 2006-01-05 Arulkumar Shanmugasundram Method and apparatus for electroless capping with vapor drying
US20070037389A1 (en) * 2005-08-11 2007-02-15 Shu-Jen Chen Method for electroless plating metal cap barrier on copper
US7582557B2 (en) * 2005-10-06 2009-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Process for low resistance metal cap

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010067081A (ko) * 1999-12-27 2001-07-12 가나이 쓰토무 연마 방법, 배선 형성 방법, 반도체 장치의 제조 방법 및반도체 집적 회로 장치

Also Published As

Publication number Publication date
US20070082474A1 (en) 2007-04-12
US7446034B2 (en) 2008-11-04
KR20070038874A (ko) 2007-04-11
FR2892229B1 (fr) 2012-01-20
TW200717713A (en) 2007-05-01
TWI327764B (en) 2010-07-21
SG162751A1 (en) 2010-07-29
SG131847A1 (en) 2007-05-28
FR2892229A1 (fr) 2007-04-20

Similar Documents

Publication Publication Date Title
KR100785733B1 (ko) 금속 시드 층의 제조 방법
US6821909B2 (en) Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US7432200B2 (en) Filling narrow and high aspect ratio openings using electroless deposition
TWI393186B (zh) 用以安排金屬沈積用之基板表面的方法及整合之系統
US6899816B2 (en) Electroless deposition method
US9062378B2 (en) Compositions for the currentless deposition of ternary materials for use in the semiconductor industry
US20070071888A1 (en) Method and apparatus for forming device features in an integrated electroless deposition system
US6905622B2 (en) Electroless deposition method
US7622382B2 (en) Filling narrow and high aspect ratio openings with electroless deposition
US7566661B2 (en) Electroless treatment of noble metal barrier and adhesion layer
KR20060129408A (ko) 단일 챔버 내의 무전해 증착 중에 박막 조성을 선택적으로변경하는 방법 및 장치
US7582557B2 (en) Process for low resistance metal cap
US6398855B1 (en) Method for depositing copper or a copper alloy
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
WO2007092868A2 (en) Method for preparing a metal feature surface prior to electroless metal deposition
US20060003570A1 (en) Method and apparatus for electroless capping with vapor drying
US20080045013A1 (en) Iridium encased metal interconnects for integrated circuit applications
JP2006063386A (ja) 半導体装置の製造方法
JP2006120664A (ja) 半導体装置の製造方法
JP2005536628A (ja) 無電解堆積法
EP1022355B1 (en) Deposition of copper on an activated surface of a substrate
JP2000204481A (ja) 基質活性面上の銅析出

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181123

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 13