JP5670085B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5670085B2
JP5670085B2 JP2010087323A JP2010087323A JP5670085B2 JP 5670085 B2 JP5670085 B2 JP 5670085B2 JP 2010087323 A JP2010087323 A JP 2010087323A JP 2010087323 A JP2010087323 A JP 2010087323A JP 5670085 B2 JP5670085 B2 JP 5670085B2
Authority
JP
Japan
Prior art keywords
layer
metal
metal layer
semiconductor device
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010087323A
Other languages
English (en)
Other versions
JP2011222600A (ja
Inventor
文生 中村
文生 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2010087323A priority Critical patent/JP5670085B2/ja
Publication of JP2011222600A publication Critical patent/JP2011222600A/ja
Application granted granted Critical
Publication of JP5670085B2 publication Critical patent/JP5670085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、導電層に挟まれたバリアメタル層を有する半導体装置の製造方法に関する。
従来から、例えば特許文献1に記載のように、アルミニウムからなるビアプラグ用のバリアメタル層として、2つのチタン層の間に窒化チタン層が挟まれた3層構造を用いる技術が広く知られている。バリアメタル層を構成するチタン層のうち、基板側に形成された下層のチタン層は、アルミニウムの結晶配向性を向上させてビアプラグの配線抵抗を低下させる。またバリアメタル層を構成するチタン層のうち、ビアプラグ側に形成された上層のチタン層はバリアメタル層に対するアルミニウムの濡れ性を向上させてバリアメタル層とビアプラグとの密着性を高める。このような3層構造のバリアメタル層であれば、ストレスマイグレーションやエレクトロマイグレーションが抑制されてビアプラグの信頼性が高められるようになる。
近年では、半導体装置の高密度化を実現させるために、例えば特許文献2に記載のように、配線構造に対する微細化が強く求められている。一方、配線構造を微細化する上では配線自体の微細化が必要不可欠であるため、電流密度が増大することにより上記エレクトロマイグレーションが一層深刻化してしまう。そこで、このような半導体装置の配線構造においては、抵抗率が低く且つ、エレクトロマイグレーションの耐性に優れた銅が配線材料として多用され、銅配線に対するバリアメタル層にも上記3層構造が採用されている。
特開平10−93160号公報 特開2007−311461号公報
ところで、上記バリアメタル層を構成する3層のうち、2つのチタン層は、アルゴンガス等の希ガスの雰囲気にてチタンターゲットがスパッタされることにより形成される。これに対して、窒化チタン層は、窒素ガスを含有する雰囲気にてチタンターゲットがスパッタされる反応性スパッタにより形成される。
ここで、スパッタチャンバ内にはスパッタ粒子がチャンバ壁に直に付着しない様に、基板ステージとターゲット以外の空間において放電中のプラズマを完全に囲むように防着板が設置されている。そのため、反応性スパッタが行われる際、生成物であるチタンの窒化物は、薄膜として基板上に堆積するばかりでなく、窒化チタン層の成膜処理が繰り返されて防着板の内表面に窒化チタンが堆積し続ける。その結果、強い膜ストレスを有して柱状結晶構造で堆積する特徴を持った窒化チタンが防着板の内表面から剥離してパーティクルが発生するようになる。そこで、反応性スパッタにおいては、パーティクルの発生を抑制する目的で、以下のような処理が実施されている。
窒素ガスを含有する雰囲気にてターゲットがスパッタされた後には、チタンターゲットが希ガスの雰囲気でスパッタされる。これにより、膜ストレスが弱く、防着板との密着性が高いチタンによって防着板の内表面が被覆される。次いで、窒素ガスを含有する雰囲気にてチタンターゲットがスパッタされる。これらが繰り返される処理によれば、防着板の
内表面に被覆されたチタンが防着板の内表面と窒化チタンとの間の密着層として機能するようになる。そのため、窒化チタンの剥離によるパーティクルの発生が抑えられるようになる。しかしながら、こうした処理を施しても、膜の剥離を完全に抑制する事が出来ず、処理を繰り返して積層の回数が増えてくると、遂には密着効果よりストレスによる剥離効果が強くなり、パーティクルの発生に至る。そのため、密着膜(チタン膜)をより厚く形成するなどして処理の効果を高める事が一般的である。また、こうした処理は基板成膜に寄与しないため、実質的なターゲットの寿命を短くすることに加えて、その処理に要する時間が基板成膜の他に余計に必要となる。その結果、半導体装置の生産性の低下は免れ得ないこととなる。さらに防着板の内表面をチタンによって被覆するため、防着板の定期的な交換頻度も多くなる上、基板が載置されることになるステージ上にチタンを堆積させないために、ダミー用の基板が別途必要となってしまう。
なお、こうした問題は、チタンを構成材料とするバリアメタル層に限らず、反応性スパッタで窒化物や酸化物が形成されるバリアメタル層であれば概ね共通する問題であって、例えばタンタルを構成材料とするバリアメタル層においても生じることになる。
本発明は、上記従来の実情に鑑みてなされたものであり、その目的は、バリアメタル層を有する半導体装置を製造するに際し、パーティクルの発生を抑制可能な半導体装置の製造方法を提供することにある。
以下、上記課題を解決するための手段及びその作用効果について記載する。
請求項1に記載の発明は、2つの金属層の間に金属化合物層が挟まれてなるバリアメタル層を有する半導体装置の製造方法であって、チタン及びタンタルのいずれか一方の金属元素から構成されるターゲットを希ガスの雰囲気でスパッタして前記2つの金属層を導電層上に積層する過程において、前記導電層上に第1金属層を形成し、前記第1金属層の表面に対して酸化、窒化、酸窒化のいずれか一つの処理を施して該第1金属層の表面を含む前記第1金属層の厚さ方向の一部第1金属化合物層を形成した後に第1金属化合物層上に中間金属層を形成し、該中間金属層の表面に対して酸化、窒化、酸窒化のいずれか一つの処理を施して前記中間金属層の表面を含む前記中間金属層の厚さ方向の一部に第2金属化合物層を形成し前記第2金属化合物層の上に第2金属層を形成する、それを要旨とする。
配線を構成するバリアメタル層には、配線の信頼性を確保する上で、ストレスマイグレ
ーションやエレクトロマイグレーション等の現象を抑える機能が求められる。そして金属酸化物層、金属窒化物層、及び金属酸窒化物層のいずれかは、同現象を抑制する上で、不可欠な構成要素である。上記製造方法によれば、金属酸化物層、金属窒化物層、若しくは金属酸窒化物層が、(a)及び(b)のうち、()の表面処理により形成される。
(a)金属化合物層に対する酸化、窒化、及び酸窒化のいずれか一つの処理
(b)金属層に対する酸化、窒化、酸窒化のいずれか一つの処理
例えば酸素ガスを用いて生成したプラズマによる酸化処理、酸素ガスを用いた熱酸化処理、窒素ガスを用いて生成したプラズマによる窒化処理、酸素ガス及び窒素ガスを用いて生成したプラズマによる酸窒化処理、それらによって金属化合物層が形成される。そのため、反応性スパッタが用いられることなく、バリアメタル層が形成可能となる。それゆえに、パーティクル源となり得る反応性スパッタがバリアメタル層の形成に際して不要になる分、半導体装置の製造過程においてパーティクルの発生が抑制できるようになる。
なお、金属層や金属化合物層の表面処理によって得られる金属化合物層では、金属化合物の堆積によって得られる金属化合物層と比較して、十分なバリア性が得られない場合もある。この点、上記製造方法によれば、層間において構成元素が異なるように複数の金属化合物層が積層されることから、複数の金属化合物層による相乗効果によってバリア性を担保することが可能にもなる。
また、本願発明者らの鋭意研究により、複数の金属化合物層の間に金属層が介在するバリアメタル層の構造によれば、該金属層が介在しない場合と比較して、バリア性が向上することが見出された。上記(b)の処理が施されることになれば、このような複数の金属化合物層の間に金属層が介在するような構造が、反応性スパッタが用いられることなく、実現可能となる。それゆえに、パーティクル源となり得る反応性スパッタが用いられることなくバリアメタル層が形成可能であるため、半導体装置の製造過程においてパーティクルの発生が抑制できるようになる。
請求項2に記載の発明は、請求項1に記載の半導体装置の製造方法において、前記導電層上に絶縁膜を形成して前記導電層の一部を露出させる貫通孔を前記絶縁膜に形成した後に、前記貫通孔における内表面の全体に前記バリアメタル層を形成し、前記バリアメタル層で覆われた前記貫通孔内に他の導電層を埋め込むことをその要旨とする。
絶縁膜の下地となる導電層と、該絶縁膜に形成された貫通孔内に埋め込まれる導電層との接続箇所においては、貫通孔の内表面の全体を覆うかたちのバリアメタル層が一般に採用される。貫通孔内へ導電層を確実に埋め込むためには、こうしたバリアメタル層に対しても高い埋め込み性が求められる。上記製造方法によれば、貫通孔の内表面の全体に形成された金属層に対する表面処理によって金属化合物層が形成されることから、別途金属化合物層を成膜する製造方法と比較して、導電層の埋め込み性が担保されることのみによってバリアメタル層の埋め込み性が確保可能になる。それゆえに、バリアメタル層に埋め込み性が求められる上記のような配線構造に対して、埋め込み性が失われることなく、上述した効果が得られるようになる。
請求項3に記載の発明は、請求項1又は2に記載の半導体装置の製造方法において、前記酸化する処理は、酸化の対象となる層を加熱しつつ該層の表面に酸素を供給する熱処理、又は酸化の対象となる層の表面に対して酸素含有ガスのプラズマを供給するプラズマ処理であることを要旨とする。
請求項4に記載の発明は、請求項1〜3のいずれか一項に記載の半導体装置の製造方法において、前記窒化する処理は、窒化の対象となる層の表面に窒素含有ガスのプラズマを供給するプラズマ処理であることを要旨とする。
請求項5に記載の発明は、請求項1〜4のいずれか一項に記載の半導体装置の製造方法において、前記酸窒化する処理は、酸窒化の対象となる層の表面に窒素含有ガス及び酸素含有ガスのプラズマを供給するプラズマ処理であることを要旨とする。
上記製造方法では、チタン若しくはタンタルからなる各層を酸化、窒化、及び酸窒化のいずれかの処理にて、チタン若しくはタンタルの化合物からなる層を形成する。これに際し、熱酸化処理、あるいは、窒素含有ガスのプラズマや、窒素含有ガス及び酸素含有ガスのプラズマにより窒化処理や酸窒化処理を実施したりしていることから、反応性スパッタに起因する上記パーティクルの発生を抑制しつつも、化合物層を確実に形成することで、バリアメタル層としての機能を維持することができる。
本発明に係る半導体装置の製造方法を用いた半導体装置の製造装置における一実施の形態の概略構成を示す概略構成図。 (a)(b)半導体装置が有する配線の断面構造の一例を示す断面図。 (a)(b)半導体装置の製造工程を示すフローチャート。 半導体装置を加熱処理する以前及び以後におけるシート抵抗値とそれの変化率とを示すグラフ。
以下、本発明に係る半導体装置の製造方法を具体化した一実施の形態について、図1〜図3を参照して説明する。図1は、上記半導体装置の製造装置の概略構成を示している。
図1に示されるように、半導体装置の製造装置は、複数の基板処理チャンバを有するクラスター型の製造装置である。半導体装置の製造装置は、複数の基板処理チャンバからなる第1処理部10と、同じく複数の基板処理チャンバからなる第2処理部20と、第1処理部10と第2処理部20とを接続するバッファ室30とから構成されている。
第1処理部10は、バッファ室30と複数の基板処理チャンバとに接続された第1搬送チャンバ11を備えている。第1搬送チャンバ11の内部には、処理対象物である基板Sを各基板処理チャンバとバッファ室30とに搬送する搬送部としての搬送ロボットR1が搭載されている。また第1搬送チャンバ11の外側には、2つのロードロックチャンバ12a,12bと、2つのリフロースパッタチャンバ13a,13bと、2つの長距離スパッタチャンバ14a,14bとが接続されている。なお、長距離スパッタチャンバ14a,14bはいずれか一つでもよい。
ロードロックチャンバ12a,12bは、半導体装置の製造装置内に処理前の基板Sを搬入するためのチャンバであって且つ、半導体装置の製造装置外へ処理後の基板Sを搬出するためのチャンバである。
リフロースパッタチャンバ13a,13bは、アルミニウムからなるターゲットと、基板Sの温度を350℃〜450℃程度に昇温するための図示されない昇温装置とを有している。そしてリフロースパッタチャンバ13a,13bは、基板Sの温度を350℃〜450℃に維持しつつターゲットをスパッタさせて基板Sの表面にアルミニウム膜を堆積させる。
長距離スパッタチャンバ14a,14bは、アルミニウムからなるターゲットと、基板Sの温度を100℃以下で維持するための図示されない冷却装置とを有している。長距離スパッタチャンバ14a,14bは、基板Sとターゲットと間の距離であるTS距離が上記リフロースパッタチャンバ13a,13bのTS距離よりも十分に長くなるように構成されている。長距離スパッタチャンバ14a,14bにおけるTS距離は、ターゲットから放出されたスパッタ粒子が基板Sの表面に略垂直に入射する距離に予め設定されている。そして長距離スパッタチャンバ14a,14bは、基板Sの温度を100℃以下で維持しつつ、基板Sの表面の略法線方向に沿ってアルミニウム粒子を堆積させる。このように、長距離スパッタチャンバ14a,14bは、ロングスロースパッタ法(LTS法)によってアルミニウムの薄膜を形成する。
第2処理部20は、バッファ室30と複数の基板処理チャンバとに接続された第2搬送チャンバ21を備えている。第2搬送チャンバ21の内部にも、上記第1搬送チャンバ11と同様、各基板処理チャンバとバッファ室30とに基板Sを搬送する搬送部としての搬送ロボットR2が搭載されている。また第2搬送チャンバ21の外側には、還元チャンバ22と、脱ガスチャンバ23と、成膜部としての成膜チャンバ24a,24bと、表面処理部としての表面処理チャンバ25と、冷却チャンバ26とが接続されている。
還元チャンバ22は、水素ガスの雰囲気をチャンバ内に形成して基板Sを水素ガス雰囲気で加熱する。そして還元チャンバ22は、基板Sの表面を水素雰囲気に曝しつつ基板Sの表面を水素ガスによって還元するとともに、基板Sの表面に吸着していた吸着水や吸着ガスを基板Sの表面から取り除く。なお、基板Sの表面に導電層である銅配線が露出している場合には、銅配線の表面が大気等によって酸化されているため、このような水素ガスによる還元処理が特に必要とされる。
脱ガスチャンバ23は、不活性ガスの雰囲気をチャンバ内に形成して基板Sの表面に付着したガスを不活性ガスでパージする。そして脱ガスチャンバ23は、基板Sを高い真空度の下で加熱して基板Sの表面あるいは内部に吸着したガスを熱的に取り除く。なお、上述したように、基板Sの表面に吸着していた吸着水や吸着ガスが還元処理によっても取り除くことができるため、既に還元処理が実施された状態の基板Sに対しては、このような脱ガス処理を敢えて実施する必要は無い。例えば、基板Sの表面に銅配線が露出している
場合には、上述した還元処理が必要とされるため、脱ガス処理を還元処理に代えることが可能である。反対に、上述した還元処理が実施されない場合、例えばリフロースパッタチャンバ13a,13bにおける成膜状態を個別に確認する際には、上述した還元処理を行うことなく、表面全体がシリコン酸化膜からなる基板Sが用いられるため、製造装置の運用上、このような脱ガス処理が必要になる。
成膜チャンバ24a,24bは、それぞれチタンあるいはタンタルを主成分とするターゲットを有して、アルゴンガス、キセノンガス、ヘリウムガス等の希ガスの雰囲気をチャンバ内に形成する。そして成膜チャンバ24a,24bは、希ガスの雰囲気でターゲットをスパッタして、ターゲットの構成元素からなる金属膜を基板Sの表面に形成する。
表面処理チャンバ25には、酸素ガス及び窒素ガスのいずれかを供給するガス供給部と、チャンバ内で基板Sを所定温度まで加熱する加熱機構と、チャンバ内でプラズマを生成するプラズマ源とが設けられている。プラズマ源としては、表面処理チャンバ25の外部に配設された高周波アンテナに高周波電力を供給してプラズマを誘起する誘導結合方式、あるいは、チャンバ内に対向配置された電極のいずれかに高周波電力を供給してプラズマを誘起する容量結合方式等、公知の方式が採用可能である。そして表面処理チャンバ25は、成膜チャンバ24aにて形成された薄膜の表面に、酸化処理、窒化処理、酸窒化処理を施す。なお、対向配置された電極や基板のステージに配置された電極を成膜チャンバ24a,24bが有するとともに、同成膜チャンバ24a,24b内に酸素含有ガス及び窒素含有ガスが供給される構成であれば、成膜チャンバ24a,24bにおいても、上述したような酸化処理、窒化処理、酸窒化処理が可能である。そのため、このような構成からなる成膜チャンバ24a,24bであれば、上述した表面処理チャンバ25に代わり、成膜処理の直後に表面処理を実施することも可能である。
冷却チャンバ26は、成膜チャンバ24a,24bにおける成膜処理、表面処理チャンバ25における表面処理等、第2処理部20で実行される各種処理により加熱された基板を冷却する。なお、成膜チャンバ24a,24bにおいて基板が十分に冷却される構成であれば、この冷却チャンバ26を割愛してもよい。
第1搬送チャンバ11及び第2搬送チャンバ21と、これらのそれぞれに接続された各種チャンバとの間には、2つのチャンバ間を連通あるいは非連通とするゲートバルブ40が設けられている。また、半導体装置の製造装置が備える全チャンバには、それぞれチャンバ内を所定の圧力に排気する排気装置50が接続されている。
半導体装置の製造装置には、成膜チャンバ24a,24b、表面処理チャンバ25、搬送ロボットR1,R2等の駆動態様を制御する制御部60が設けられている。制御部60は、成膜チャンバ24a,24bでの成膜条件を膜種ごとに示すプログラム、表面処理チャンバ25での処理条件を処理の内容ごとに示すプログラム、搬送ロボットR1,R2による基板Sの搬送の順序を搬送先での処理の内容と共に示すシーケンス、それらが記憶された記憶部60aを有する。
そして制御部60は、記憶部60aに記憶されたプログラムとシーケンスとを読み込んで搬送処理、成膜処理、表面処理を実行する。つまり、制御部60は、読み込んだシーケンスとプログラムとに従って、成膜チャンバ24a,24b及び表面処理チャンバ25によって形成される積層膜の構成を制御する。
次に、上記半導体装置の製造装置を用いて、当該半導体装置の製造工程の一部、詳細には、バリアメタル層とアルミニウム配線とを形成する工程フローを、先に示した図1、及び図2、図3を参照して説明する。まず、上記半導体装置の製造装置を用いて形成される
配線の構造について以下に説明する。図2は、二種類の配線の構造を示す断面図であって、(a)は第1のスタック構造、(b)は第2のスタック構造の断面図である。なお、記憶部60aには、第1のスタック構造を形成するための工程フローに対応するシーケンスと、第2のスタック構造を形成するための工程フローに対応するシーケンスとが記憶されている。
図2(a)に示されるように、第1のスタック構造では、銅からなる下地配線ML上の絶縁層DLに設けられたビアホールHに、バリアメタル層BM、ライナー層SL、バルク層PLからなるビアプラグが埋め込まれている。バリアメタル層BMは、最もビアホールHの内表面に近い層であるチタン若しくはタンタルからなる第1金属層BMbを有している。そして、第1金属層BMbには、該第1金属層BMbと同一の金属元素を含んで構成元素が互いに異なる第1金属化合物層Bn1と第2金属化合物層Bn2とが積層されるとともに、これらの上層として第2金属層BMtが積層されている。
図2(b)に示されるように、第2のスタック構造におけるバリアメタル層BMは、第1のスタック構造と同様に、最もビアホールHの内表面に近い層であるチタン若しくはタンタルからなる第1金属層BMbを有している。そして、第1金属層BMbには、該第1金属層BMbと同一の金属元素を含んで構成元素が互いに異なる第1金属化合物層Bn1と第2金属化合物層Bn2とに挟まれた中間金属層BMmが積層されるとともに、これらの上層として第2金属層BMtが積層されている。
次に、第1のスタック構造及び第2のスタック構造を形成するための工程フローについて以下に説明する。図3(a)は第1のスタック構造を形成するための工程フローを示すフローチャートであり、図3(b)は第2のスタック構造を形成するための工程フローを示すフローチャートである。まず、第1のスタック構造を形成するための工程フローについて説明する。
図3(a)に示される工程フローの実施に先立ち、ビアホールHが形成された絶縁層DLを有する基板Sが、上記ロードロックチャンバ12aから半導体装置の製造装置に搬入される。次いで、基板Sは、搬送ロボットR1,R2により、ロードロックチャンバ12aから、第1搬送チャンバ11、バッファ室30、及び第2搬送チャンバ21を介して還元チャンバ22に搬送される。
還元チャンバ22内では、水素ガス雰囲気で基板Sを加熱する還元処理が実施される(還元工程:ステップS11)。半導体装置の製造装置に搬送されるまでの間に大気中に含まれる酸素等の酸化源によって酸化された下地配線ML(導電層)の表面は、この還元処理によって還元されるとともに、吸着していた吸着水や吸着ガスを取り除かれる。
続いて、基板Sは搬送ロボットR2によって脱ガスチャンバ23から成膜チャンバ24aに搬送される。成膜チャンバ24aにおいては、チタンあるいはタンタルからなるターゲットがアルゴンガス等の希ガスの雰囲気でスパッタされて、ビアホールHの内表面にバリアメタル層BMの最下層となる第1金属層BMbが形成される(第1成膜工程:ステップS12)。例えば、記憶部60aから読み込まれたシーケンスに膜種としてチタンが設定されている場合、成膜チャンバ24aにおいては、チタンターゲットが希ガスの雰囲気でスパッタされて、ビアホールHの内表面に第1金属層BMbとしてチタン層が形成される。
第1金属層BMbが形成されると、基板Sは搬送ロボットR2により成膜チャンバ24aから表面処理チャンバ25に搬送される。表面処理チャンバ25ではまず、第1金属層BMbの表面が酸素雰囲気で酸化される(第1表面処理工程:ステップS13)。この酸
化処理により、金属酸化物からなる第1金属化合物層Bn1が、第1金属層BMbの表面から所定の厚さに渡り形成される。なお、第1金属層BMbの表面に施される酸化としては、酸素雰囲気下で第1金属層BMbが加熱される熱酸化であってもよく、あるいは第1金属層BMbの表面が酸素プラズマに曝されるプラズマ酸化であってもよい。ただし、この酸化処理は、第1金属層BMbの全てが酸化されるものではなく、あくまで第1金属層BMbの表面を含む厚さ方向の一部が金属酸化物層になる処理である。
なお、第1表面処理工程は、バリア性能を向上させるための処理であるため、製造する半導体装置のバリア性能が確保できる場合は、省略することもできる。
続いて、同表面処理チャンバ25では、酸素ガスと窒素ガスとからなる雰囲気、あるいは窒素ガスのみからなる雰囲気が形成されて、次のいずれかの表面処理が実施される(第2表面処理工程:ステップS14)。
・窒素ガス及び酸素ガスから生成されたプラズマによる酸窒化
・窒素ガスから生成されたプラズマによる窒化
この第2表面処理工程により、第1金属化合物層Bn1が、その表面から所定の厚さに渡り、窒化あるいは酸窒化されて、第1金属化合物層Bn1とは構成元素が互いに異なる第2金属化合物層Bn2が形成される。
また、上述したように第1表面処理工程(ステップS13)を省略している場合は、第2表面処理工程(ステップS14)にて、プラズマによる酸化処理、窒化処理、酸窒化処理のいずれか1つを行ってもよい。
例えば、記憶部60aから読み込まれたシーケンスに表面処理として窒化が設定されている場合、表面処理チャンバ25においては、上記熱酸化が実行された後、窒素ガスのみからなる雰囲気が形成されて、第1金属化合物層Bn1の表面に窒化チタン層が形成される。また記憶部60aから読み込まれたシーケンスに酸窒化が設定されている場合、表面処理チャンバ25においては、上記熱酸化が実行された後、窒素ガス及び酸素ガスからなる雰囲気が形成されて、第1金属化合物層Bn1の表面に酸窒化チタン層が形成される。
なお、第1金属化合物層Bn1の窒化あるいは酸窒化は、第1金属化合物層Bn1の全てが窒化あるいは酸窒化されるものではなく、あくまで第1金属化合物層Bn1の表面を含む厚さ方向の一部が、窒化あるいは酸窒化される処理である。
これらステップS12〜ステップS14までの一連の工程が実行されることにより、第1金属層BMb、第1金属化合物層Bn1、第2金属化合物層Bn2の順に積層された3層構造の積層膜が形成される。そして2つの金属化合物層Bn1,Bn2の構成元素が互いに異なるものになる。
上記3層構造が形成されると、基板Sは、上記搬送ロボットR2によって表面処理チャンバ25から成膜チャンバ24bに搬送される。成膜チャンバ24bでは、第1金属層BMbと同一または別の構成元素からなる第2金属層BMtが形成される(第2成膜工程:ステップS15)。これにより、2つの金属層BMb,BMtによって挟まれて互いに異なる構成元素からなる2層の金属化合物層Bn1,Bn2を有するバリアメタル層BMが形成される。
このようなバリアメタル層BMが形成された基板Sは、搬送ロボットR2によって成膜チャンバ24bから冷却チャンバ26に搬送される。そして、冷却チャンバ26では、該基板Sの温度を、例えば成膜チャンバ24bでの成膜工程後の200〜300℃程度から50℃程度にまで低下する冷却工程が実施される(ステップS16)。
冷却チャンバ26にて冷却された基板Sは、搬送ロボットR2により冷却チャンバ26からバッファ室30を経由して第1搬送チャンバ11へと搬送される。基板Sは、バッファ室30にて一時的に保持される。
バッファ室30に保持された基板Sは、これ以降の工程に用いられるチャンバが他の基板Sの処理に用いられていない等の条件が成立すると、搬送ロボットR1により長距離スパッタチャンバ14a,14bのいずれかに搬送される。長距離スパッタチャンバ14a,14bでは、アルミニウムからなるターゲットが例えばアルゴンガス等の希ガスの雰囲気でスパッタされることにより、上記バリアメタル層BMの上層にアルミニウムからなるライナー層SLが形成される。
この際、長距離スパッタチャンバ14a,14bでは、ターゲットと基板Sとの距離であるいわゆるTS距離が、例えば230mm〜350mmに設定されている。なお、上記成膜チャンバ24a,24bあるいはリフロースパッタチャンバ13a,13bにおいては、上記TS距離が、例えば30mm〜100mmに設定されている。
このように、長距離スパッタチャンバ14a,14bでは、上記TS距離を大きくすることで基板S上の所定の点からターゲットを見込む立体角を小さくし、全スパッタ粒子のうちで基板Sに略垂直に入射するものの割合を増大させている。こうしたロングスロースパッタ法によれば、ビアホールHの底部も含めて、その内表面全体にアルミニウムからなるライナー層SLが形成されるようになる(ライナー層形成工程:ステップS17)。また、基板Sの温度が100℃以下となる条件でアルミニウム膜が形成されるため、ライナー層SLを構成するアルミニウム粒子の粒径がより小さなものとなる。
ビアホールHの内表面にライナー層SLが形成されると、搬送ロボットR1により、基板Sは長距離スパッタチャンバ14a,14bからリフロースパッタチャンバ13a,13bに搬送される。なお、ステップS17にて長距離スパッタチャンバ14aを用いた場合には、搬送ロボットR1により基板Sを搬送する距離がより短くなるため、リフロースパッタチャンバ13aを用いることが好ましい。他方、ステップS17にて長距離スパッタチャンバ14bを用いた場合には、同様の理由から、リフロースパッタチャンバ13bを用いることが好ましい。
リフロースパッタチャンバ13a,13bに基板Sが搬送されると、基板Sの温度が例えば300℃〜450℃とされた状態で、アルミニウムターゲットがアルゴンガス等の希ガスの雰囲気でスパッタされ、ビアホールHの全体を埋め込むようにバルク層PLが成膜される(バルク層形成工程:ステップS18)。
バルク層PLを高温で成膜することによって、スパッタエネルギーに加えて熱エネルギーをアルミニウム粒子に与えることができる。そして、アルミニウム粒子の流動性を向上させることができる。また、上記ライナー層形成工程においてライナー層を低温で成膜することによって、アルミニウムのグレイン径を、より小さくすることができるとともに、グレインの境界線を、より細かく形成することができる。バルク層のアルミニウム粒子はこのグレインの境界線に沿って流動する性質を有しているため、こうしたライナー層との組合せによって、バルク層の流動性を更に向上することが可能である。そして、アルミニウム粒子の流動性も基板Sの全体にわたり発現されることになる。その結果、ビアホールHにおいては、ボイドの発生が抑制されつつ、ビアホールHの内部にバルク層PLが完全に埋め込まれるようになる。
そして、バリアメタル層BM、ライナー層SL、及びバルク層PLからなる配線が形成された基板Sは、搬送ロボットR1によって、リフロースパッタチャンバ13a,13b
からロードロックチャンバ12bに搬送されて、半導体装置の製造装置から搬出される。
次に、第2のスタック構造を形成するための工程フローについて以下に説明する。なお、第2のスタック構造におけるバリアメタル層BMは、第1のスタック構造におけるバリアメタル層BMと比較して、金属層BMb,BMtにて挟まれた部分の構造が異なるものである。そのため、第2のスタック構造を形成するための工程フローは、2つの金属層BMb,BMtにて挟まれた部分に対応する工程のみが、第1のスタック構造の工程フローと異なるものである。以下では、第1のスタック構造の工程フローと異なる工程について詳細に説明する。
図3(b)に示されるように、ステップS21〜ステップS23の4つの工程では、先の図3(a)に示す工程と同様、還元チャンバ22での還元工程、成膜チャンバ24aでの第1成膜工程、表面処理チャンバ25での第1表面処理工程が実施される。
第1表面処理工程を経て第1金属層BMbの一部が酸化された基板Sは、搬送ロボットR2によって、表面処理チャンバ25から再び成膜チャンバ24aに搬送され、第1金属化合物層Bn1上に、第1成膜工程にて形成された第1金属層BMbと同一の構成元素からなる中間金属層BMmが形成される(中間成膜工程:ステップS24)。なお、中間成膜工程は、成膜チャンバ24aに限らず、成膜チャンバ24bにて実施するようにしてもよい。
中間金属層BMmが形成された基板Sは、搬送ロボットR2によって、成膜チャンバ24aから再び表面処理チャンバ25へと搬送される。表面処理チャンバ25においては、次のいずれかの処理による表面処理工程が実施される(第2表面処理工程:ステップS25)。
・熱酸化による金属層表面の熱酸化処理
・酸素ガスから生成されたプラズマによるプラズマ酸化処理
・窒素ガスから生成されたプラズマによるプラズマ窒化処理
・窒素ガス及び酸素ガスから生成されたプラズマによるプラズマ酸窒化処理
この第2表面処理工程により、中間金属層BMmには、その表面から所定の厚さに渡り、金属酸化物層、金属窒化物層、金属酸窒化物層のいずれかからなる第2金属化合物層Bn2が形成される。
上記表面処理チャンバ25にて第2金属化合物層Bn2が形成されると、基板Sは、搬送ロボットR2によって該表面処理チャンバ25から成膜チャンバ24bに搬送される。この成膜チャンバ24bでは、第2金属層BMtが第2金属化合物層Bn2に積層される(第2成膜工程:ステップS26)。
上述した製造工程を経ることで、ビアホールHの内表面には、第1金属層BMb、第1金属化合物層Bn1、中間金属層BMm、第2金属化合物層Bn2、及び第2金属層BMtがこの順に積層された構成を有するバリアメタル層BMが形成される。バリアメタル層BMが形成されて以降のステップS27〜ステップS29にて実施される処理は、先の図3(a)に示されるステップS16〜ステップS18にて実施される処理と同様であり、これらの処理を経ることにより、第2のスタック構造が形成される。
ここで、上述した2つの工程フローでは、第1金属化合物層Bn1の形成に際し、第1金属層BMbの表面に対する酸化を施すようにしている(ステップS13、ステップS23)。また、バリアメタル層BMが有する第2金属化合物層Bn2の形成に際し、中間金属層BMmの表面あるいは第1金属化合物層Bn1の表面に対する酸化、窒化、若しくは
酸窒化を施すようにしている(ステップS14、ステップS25)。そして、第1金属化合物層Bn1、及び第2金属化合物層Bn2の形成に際し、金属元素からなるターゲットを窒素ガスの雰囲気、又は酸素ガスの雰囲気でスパッタする反応性スパッタが用いられていない。そのため、パーティクル源となり得る反応性スパッタがバリアメタル層BMの形成に際して不要になる分、半導体装置の製造過程においてパーティクルの発生が抑制できるようになる。
上述した2つの工程フローで形成されたバリアメタル層BMであれば、2つの金属化合物層Bn1,Bn2の各々が、下地配線MLとアルミニウム配線との相互拡散を抑制するバリア性を有するようになる。表面処理によって得られる金属化合物層では、金属化合物を形成するための元素が表面処理の対象となる層の厚さ方向に十分に拡散しない虞がある。そのため、金属化合物層に必要とされるバリア性が、金属化合物の粒子の堆積によって得られる層よりも低くなる場合もある。この点、上述した2つの工程フローによれば、金属化合物層が表面処理によって形成されるものの、隣接する層間において互いに構成元素が異なるように2つの金属化合物層Bn1,Bn2が積層されることから、2つの金属化合物層Bn1,Bn2による相乗効果によってバリア性を担保することが可能になる。
また、第1金属層BMbに対する表面処理により第1金属化合物層Bn1が形成され、第1金属化合物層Bn1あるいは中間金属層BMmに対する表面処理によって第2金属化合物層Bn2が形成される。そのため、金属化合物層が別途成膜される製造方法と比較して、バリアメタル層BMの膜厚の均一性が高められる。それゆえに、ライナー層SLやバルク層PLの埋め込み性が向上可能になる。また、第2金属層BMtがチタン層である場合、チタンに対するアルミニウムの濡れ性が高いため、ビアホールHの内表面の全体にわたり、均一な膜厚からなるライナー層SLが形成されやすくなる。ひいては、ビアホールHへのアルミニウムの埋め込みが、より確実なものとなる。
[実施例]
表面がシリコン酸化物で覆われた12インチのシリコンウエハを基板Sとして用いて、シリコンウエハの表面に、銅を構成元素とする下地配線ML(導電層)を形成した。次いで、先の図3(a)及び図3(b)に示される工程フローのいずれかによりバリアメタル層BMと同様の積層膜を形成し、さらに上記ライナー層形成工程(ステップS17、ステップS28)と同様の条件にて、アルミニウムを構成元素とする導電層を形成して、実施例の試験用積層膜を得た。
そして試験用積層膜のシート抵抗値Rsiを測定後、415℃で10分間加熱した後、加熱処理後のシート抵抗値Rspを測定した。各シート抵抗値Rsi,Rspの測定結果を図4に示す。図4の各水準における左側の棒グラフは加熱処理前のシート抵抗値Rsiを、他方、右側の棒グラフは加熱処理後のシート抵抗値Rspを示している。なお、10分間の加熱処理によって2つの導電層の構成元素が相互拡散した場合には、加熱処理以前よりもシート抵抗値が大きくなる。そのため、加熱処理前のシート抵抗値に対する加熱処理後のシート抵抗値の変化率(Rsp/Rsi)によって、バリアメタル層のバリア性を評価した。
[実施例1]
バリアメタル層として以下の膜構造を用いた。
第1金属層BMb:チタン層(3nm)
第1金属化合物層Bn1:酸化チタン層(3nm)
中間金属層BMm:チタン層
第2金属化合物層Bn2:酸化チタン層
中間金属層BMmと第2金属化合物層Bn2との総膜厚:3nm
第2金属層BMt:チタン層(3nm)
なお、各酸化チタン層はいずれもチタン層に熱酸化処理を施して形成した。実施例1から得たシート抵抗値及びその変化率を以下に示す。
加熱処理前のシート抵抗値Rsi:0.120Ω/sq
加熱処理後のシート抵抗値Rsp:0.132Ω/sq
シート抵抗の変化率:1.10。
[実施例2]
バリアメタル層として以下の膜構造を用いた。
第1金属層BMb:チタン層(3nm)
第1金属化合物層Bn1:酸化チタン層(3nm)
中間金属層BMm:チタン層(1〜3nm)
第2金属化合物層Bn2:窒化チタン層(1〜3nm)
第2金属層BMt:チタン層(3nm)
なお、酸化チタン層は最下層のチタン層に熱酸化処理を施して形成し、窒化チタン層は中間金属層BMmにプラズマ窒化処理を施して形成した。実施例2から得たシート抵抗値及びその変化率を以下に示す。
加熱処理前のシート抵抗値Rsi:0.120Ω/sq
加熱処理後のシート抵抗値Rsp:0.134Ω/sq
シート抵抗の変化率:1.12
[実施例3]
バリアメタル層として以下の膜構造を用いた。
第1金属層BMb:チタン層(6nm)
第1金属化合物層Bn1:酸化チタン層
第2金属化合物層Bn2:窒化チタン層
第1金属化合物層Bn1と第2金属化合物層Bn2との総膜厚:3nm
第2金属層BMt:チタン層(3nm)
なお、酸化チタン層は最下層のチタン層に熱酸化処理を施して形成し、窒化チタン層は該熱酸化処理によって形成された酸化チタン層にプラズマ窒化処理を施して形成した。実施例3から得たシート抵抗値及びその変化率を以下に示す。
加熱処理前のシート抵抗値Rsi:0.120Ω/sq
加熱処理後のシート抵抗値Rsp:0.194Ω/sq
シート抵抗の変化率:1.62
[実施例4]
バリアメタル層として以下の膜構造を用いた。
第1金属層BMb:チタン層(3nm)
第1金属化合物層Bn1:酸化チタン層(3nm)
中間金属層BMm:チタン層(3nm)
第2金属化合物層Bn2:酸窒化チタン層(1〜3nm)
第2金属層BMt:チタン層(3nm)
なお、酸化チタン層は最下層のチタン層に熱酸化処理を施して形成し、酸窒化チタン層は中間金属層BMmにプラズマ酸窒化処理を施して形成した。実施例4から得たシート抵抗値及びその変化率を以下に示す。
加熱処理前のシート抵抗値:0.120Ω/sq
加熱処理後のシート抵抗値:0.120Ω/sq
シート抵抗の変化率:1.00
[比較例]
実施例と同じく、表面がシリコン酸化物で覆われた12インチのシリコンウエハを基板Sとして用いて、シリコンウエハの表面に、銅を構成元素とする導電層を下地配線MLとして形成した。次いで、以下に示す膜構造のバリアメタル層を形成し、さらに上記ライナー層形成工程(ステップS17、ステップS28)と同様の条件にて、アルミニウムを構成元素とする導電層を形成して、比較例の試験用積層膜を得た。
チタン層(3nm)/酸化チタン層(3nm)/窒化チタン層(3nm)/チタン層(3nm)
なお、窒化チタン層は反応性スパッタにて形成した。
そして実施例と同じく、試験用積層膜のシート抵抗値Rsiを測定後、415℃で10分間加熱した後、加熱処理後のシート抵抗値Rspを測定した。比較例から得たシート抵抗値及びその変化率を以下に示す。
加熱処理前のシート抵抗値:0.120Ω/sq
加熱処理後のシート抵抗値:0.180Ω/sq
シート抵抗の変化率:1.50
以上のように、2つのチタン化合物層の間にチタン層が介在する第2のスタック構造によれば、該チタン層が介在しない第1のスタック構造と比較して、バリア性が向上することが分った。つまり、新たに発明されたバリアメタル層の構造によれば、バリアメタル層を挟む一対の導電層における構成元素の相互拡散がより抑制されることが認められた。また、実施例1〜実施例4においては、反応性スパッタを用いることなく試験用積層膜を形成したことから、該試験用積層膜に認められたパーティクルを抑制することができた。なお、上述したようなバリア性やパーティクルの抑制効果は、金属層としてタンタル層を適用した場合にも同様に認められた。
以上説明したように、上記実施の形態によれば、以下に列挙する効果が得られるようになる。
(1)バリアメタル層BMの形成に際して、チタンあるいはタンタルからなる第1金属層BMbに対して酸化を施して第1金属化合物層Bn1を形成した。また、中間金属層BMm、第2金属層BMt、あるいは第1金属化合物層Bn1に対して酸化、窒化、あるいは酸窒化を施して第2金属化合物層Bn2を形成した。そして反応性スパッタを用いることなく、バリアメタル層BMを形成するようにした。これにより、パーティクル源となり得る反応性スパッタがバリアメタル層の形成に際して不要になる分、半導体装置の製造過程においてパーティクルの発生が抑制できるようになる。
(2)隣接する層間で構成元素が異なるように2つの金属化合物層Bn1,Bn2が積層されることから、2つの金属化合物層Bn1,Bn2による相乗効果によって、バリアメタル層BMにおけるバリア性を担保することが可能にもなる。
(3)2つの金属化合物層Bn1,Bn2の間に中間金属層BMmが介在するバリアメタル層BMによれば、中間金属層BMmが介在しない場合と比較して、高いバリア性が得られる。そして、2つの金属化合物層Bn1,Bn2の間に中間金属層BMmが介在する構造であっても、パーティクルの発生が抑制できるようになる。
(4)第1金属層BMbに対する表面処理によって、第1金属化合物層Bn1を形成し、中間金属層BMmあるいは第1金属化合物層Bn1に対する表面処理によって、第2金属化合物層Bn2を形成するようにした。これにより、別途、これら金属化合物層Bn1
,Bn2を成膜する製造方法と比較して、ライナー層SL及びバルク層PLにおいて、高い埋め込み性が得られるようになる。
(5)チタン若しくはタンタルからなる中間金属層BMmに対して、酸化、窒化、及び酸窒化のいずれかの処理を施すことで、チタン若しくはタンタルの化合物からなる第2金属化合物層Bn2を形成するようにした。これに際し、熱酸化処理、プラズマ窒化処理、プラズマ酸窒化処理を実施するようにした。そのため、反応性スパッタに起因する上記パーティクルの発生を抑制しつつも、第2金属化合物層Bn2を確実に形成することができる。
なお、上記実施の形態は、以下のように適宜変更して実施することもできる。
・上記各処理における温度、時間等の条件は、処理対象等によって適宜変更可能である。
・上記半導体装置の製造装置における各種チャンバの配置は上述したものに限らず、任意に変更可能である。
・絶縁層DLの下地となる導電層を銅からなる下地配線MLによって形成し、該絶縁層DLに形成された貫通孔に埋め込まれる導電層をアルミニウムによって形成するようにした。これに限らず、これら2つの導電層は同一の金属材料からなるようにしてもよい。また、導電層の形成材料としては、上記銅及びアルミニウムの他、タングステンや、これらの合金を採用することも可能である。さらには、絶縁層DLの下地となる導電層をシリコン基板の表層となるように構成してもよい。
・なお、絶縁膜の下地となる導電層をアルミニウムで形成した場合には、還元チャンバ22をスパッタチャンバに変更し、ビアホールHから露出するアルミニウム膜の酸化層を希ガス雰囲気でスパッタして除去する構成が好ましい。
・上記半導体装置の製造装置には、アルミニウムの薄膜を形成するチャンバとして長距離スパッタチャンバ14a,14bを設けるようにした。これに限らず、ビアホールHへの埋め込みが確保できる方法を用いたチャンバであれば、例えばコリメータ式スパッタチャンバやバイアススパッタチャンバ等を用いることもできる。
・第1金属化合物層Bn1を金属酸化物層としたが、これに限らず、第1金属層BMbに窒化処理あるいは酸窒化処理を施して、第1金属化合物層Bn1を窒化物層あるいは酸窒化物層としてもよい。
・第1金属層BMb、中間金属層BMm、第1金属化合物層Bn1に施される各種の表面処理は、熱処理やプラズマ処理と同様に、金属層や金属化合物層の表面が、酸化、窒化、酸窒化される処理であれば他の乾式あるいは湿式の化学的な方法を用いるようにしてもよい。
・上記バリアメタル層BMは、上記下地配線MLとアルミニウム配線との間に限らず、2つの導電層間、例えば配線と配線との間、配線と受動素子との間、配線と能動素子との間等に適用することもできる。
・バリアメタル層BMの積層態様は、上記実施例1〜4に示したものに限らない。要は、2つの金属層の間に複数の金属化合物層が挟まれた構成であればよい。この場合、隣り合う金属化合物層は、金属酸化物層、金属窒化物層、及び金属酸窒化物層のうちから、互いに異なる構成元素の組み合わせを選択すればよい。そして、下層となる金属層に対して、酸化、窒化、酸窒化のいずれか一つの処理を施した後に、さらに該金属層に対して既に
施された処理とは異なる処理を同金属化合物層の表面に対して施す構成であればよく、下層となる金属層の成膜を含めて、これら一連の処理を繰り返す構成であってもよい。
・また、同バリアメタル層は、2つの金属層の間に他の金属層を挟む2つの金属化合物層が1つ以上挟まれた構成であればよい。この場合、金属層を挟む2つの金属化合物層はそれぞれ、上記金属酸化物層、金属窒化物層、及び金属酸窒化物層から任意に選択可能である。そして、下層となる金属層に対して、酸化、窒化、酸窒化のいずれか一つの処理を施した後に新たな金属層を積層し、この新たな金属層の表面に対して酸化、窒化、酸窒化のいずれか一つの処理を施す構成であればよく、またこれら一連の処理を繰り返す構成であってもよい。
・また上述したように、第2表面処理工程(ステップS14)にてプラズマによる表面処理を実行する場合であれば、半導体装置のバリア性能が確保できる範囲においては、第1表面処理工程(ステップS13)を割愛することもできる。このような構成であっても、反応性スパッタ方法を用いることなくバリア性を有したバリア膜が得られる以上、上述した効果に準じた効果を得ることが可能である。
10…第1処理部、11…第1搬送チャンバ、12a,12b…ロードロックチャンバ、13a,13b…長距離スパッタチャンバ、14a,14b…リフロースパッタチャンバ、20…第2処理部、21…第2搬送チャンバ、22…還元チャンバ、23…脱ガスチャンバ、24a,24b…スパッタチャンバ、25…表面処理チャンバ、26…冷却チャンバ、30…バッファ室、40…ゲートバルブ、50…排気装置、60…制御部、60a…記憶部、BM…バリアメタル層、BMb…第1金属層、BMm…中間金属層、BMt…第2金属層、Bn1…第1金属化合物層、Bn2…第2金属化合物層、DL…絶縁層、H…ビアホール、ML…下地配線、PL…バルク層、R1,R2…搬送ロボット、S…基板、SL…ライナー層。

Claims (5)

  1. 2つの金属層の間に金属化合物層が挟まれてなるバリアメタル層を有する半導体装置の製造方法であって、
    チタン及びタンタルのいずれか一方の金属元素から構成されるターゲットを希ガスの雰囲気でスパッタして前記2つの金属層を導電層上に積層する過程において、
    前記導電層上に第1金属層を形成し、前記第1金属層の表面に対して酸化、窒化、酸窒化のいずれか一つの処理を施して該第1金属層の表面を含む前記第1金属層の厚さ方向の一部第1金属化合物層を形成した後に第1金属化合物層上に中間金属層を形成し、該中間金属層の表面に対して酸化、窒化、酸窒化のいずれか一つの処理を施して前記中間金属層の表面を含む前記中間金属層の厚さ方向の一部に第2金属化合物層を形成し、前記第2金属化合物層上に第2金属層を形成する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記導電層上に絶縁膜を形成して前記導電層の一部を露出させる貫通孔を前記絶縁膜に形成した後に、前記貫通孔における内表面の全体に前記バリアメタル層を形成し、前記バリアメタル層で覆われた前記貫通孔内に他の導電層を埋め込む
    ことを特徴とする半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法において、
    前記酸化する処理は、酸化の対象となる層を加熱しつつ該層の表面に酸素を供給する熱処理、又は酸化の対象となる層の表面に対して酸素含有ガスのプラズマを供給するプラズマ処理である
    ことを特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれか一項に記載の半導体装置の製造方法において、
    前記窒化する処理は、窒化の対象となる層の表面に窒素含有ガスのプラズマを供給するプラズマ処理である
    ことを特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれか一項に記載の半導体装置の製造方法において、
    前記酸窒化する処理は、酸窒化の対象となる層の表面に窒素含有ガス及び酸素含有ガスのプラズマを供給するプラズマ処理である
    ことを特徴とする半導体装置の製造方法。
JP2010087323A 2010-04-05 2010-04-05 半導体装置の製造方法 Active JP5670085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010087323A JP5670085B2 (ja) 2010-04-05 2010-04-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010087323A JP5670085B2 (ja) 2010-04-05 2010-04-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011222600A JP2011222600A (ja) 2011-11-04
JP5670085B2 true JP5670085B2 (ja) 2015-02-18

Family

ID=45039229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010087323A Active JP5670085B2 (ja) 2010-04-05 2010-04-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5670085B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
KR102303302B1 (ko) 2017-04-28 2021-09-16 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129223A (ja) * 1991-11-01 1993-05-25 Seiko Epson Corp 半導体装置の製造方法
JPH06204170A (ja) * 1993-01-07 1994-07-22 Seiko Epson Corp 半導体装置およびその製造方法
JP3312445B2 (ja) * 1993-11-08 2002-08-05 ソニー株式会社 半導体装置の配線形成方法、及び、半導体装置における配線
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
JPH09120991A (ja) * 1995-08-07 1997-05-06 Applied Materials Inc 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
US5972179A (en) * 1997-09-30 1999-10-26 Lucent Technologies Inc. Silicon IC contacts using composite TiN barrier layer
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
JP3528665B2 (ja) * 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2007295004A (ja) * 2007-07-27 2007-11-08 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011222600A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
TWI392056B (zh) 半導體裝置及其製造方法
US20070026673A1 (en) Semiconductor device having a multilayer interconnection structure and fabrication process thereof
KR20200111244A (ko) 휨-방지 층을 갖는 반도체 장치
KR20130088200A (ko) 제조장치
KR20080016463A (ko) 반도체 장치의 제조 방법
TWI446448B (zh) 積體電路結構之製造方法
JP5082411B2 (ja) 成膜方法
JPH0936230A (ja) 半導体装置の製造方法
JP5670085B2 (ja) 半導体装置の製造方法
JP5142849B2 (ja) 成膜装置および成膜方法
KR19990063479A (ko) 반도체 장치 및 그 제조 방법
KR101396624B1 (ko) 성막 방법 및 처리 시스템
US7939421B2 (en) Method for fabricating integrated circuit structures
KR100560666B1 (ko) 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
JP2003249499A (ja) 半導体装置の製造方法
WO2006093023A1 (ja) 半導体装置及びその製造方法
WO2013125449A1 (ja) 半導体装置の製造方法、記憶媒体及び半導体装置
JPH11168071A (ja) Ti/TiN膜の連続形成方法
JP2004193499A (ja) 半導体装置、その製造方法、及びその製造装置
JP2008141051A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH10233444A (ja) 半導体装置の製造方法
JP2016219491A (ja) Ti/TiN積層膜の形成方法および半導体装置の製造方法
JP3607515B2 (ja) 半導体装置およびその製造方法
JP5137332B2 (ja) 成膜装置の運転方法
KR102506953B1 (ko) 다층 금속 유전체 필름의 pvd 퇴적 및 어닐링

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141217

R150 Certificate of patent or registration of utility model

Ref document number: 5670085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250