CN109712887A - 一种半导体器件集电区的制造方法 - Google Patents
一种半导体器件集电区的制造方法 Download PDFInfo
- Publication number
- CN109712887A CN109712887A CN201811541415.4A CN201811541415A CN109712887A CN 109712887 A CN109712887 A CN 109712887A CN 201811541415 A CN201811541415 A CN 201811541415A CN 109712887 A CN109712887 A CN 109712887A
- Authority
- CN
- China
- Prior art keywords
- collecting zone
- semiconductor substrate
- semiconductor devices
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体器件制造领域，具体涉及一种半导体器件集电区的制造方法，其包括如下步骤：在半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板，进行如下工序：注入工序，从半导体基板的背面进行硼注入；沉积工序，在半导体基板的背面进行铝薄膜沉积；形成工序，通过在所述注入工序和所述沉积工序后，对所述半导体基板进行退火处理，从而形成在所述半导体基板的背面形成p型集电区。本方法能够得到掺杂浓度较高的p型集电区，并且与集电区形成后的背面电极制作工艺兼容，从而有效提高半导体器件的空穴注入效率和电导调制效应，降低器件的导通损耗。
Description
技术领域
本发明涉及半导体器件制造领域，具体涉及一种半导体器件的集电区制造方法。
背景技术
对于双极型半导体器件，如二极管或绝缘栅双极型晶体管（IGBT, insulatedgate bipolar transistor）中，通过背面p型集电区的形成，实现少子空穴从集电区向漂移区的注入，结合器件正面n型发射区的电子注入，能够在漂移区中形成电子-空穴等离子体，从而产生电导调制效应，能够大幅度降低器件的导通电阻，从而降低器件在通态状态下的损耗。
在半导体器件的制造工艺中，通常在半导体基板的背面使用硼注入形成p型集电区。但是，在实际工艺顺序中，当进行半导体基板的背面工艺时，正面金属电极已经制作完成。在这种情况下，如果采用热退火的方式对硼注入区域进行激活处理，要求温度必须控制在500℃以下，因为正面的金属电极在450℃以上就有可能和半导体基板发生反应或向基体中扩散，严重影响器件的性能。这一温度限制对于硼注入后的退火激活而言，其激活率将很难提高。因为硼在硅中的激活受温度影响很大，在500℃以下和600℃以上的大部分温度范围内，温度越高，激活率越高。例如硼离子在硅衬底中注入后的退火激活，当注入剂量为1E13 cm-2时，如果要达到90%的激活率，退火温度需要达到800℃，这一温度对于器件的正面电极结构显然是不能承受。而若要保持温度在500℃以下的退火，那么硼离子的激活率将会非常低，也就意味着p型集电区无法达到较高的载流子浓度，这将直接影响器件的性能。因此，如何提高p型集电区的掺杂浓度成为了提高双极型半导体器件电导调制效应的关键要素之一。
发明内容
使用硼注入形成p型集电区时，由于硼的激活率受到退火温度的限制，激活率很难提高，因此集电区难以形成足够高的载流子浓度，使得器件集电区的空穴注入效率和漂移区电导调制效应受到限制，导致器件无法实现更低的通态损耗。同时，由于空穴注入效率不足，也会对器件的短路能力等可靠性问题造成影响,为解决上述问题，本申请特提出一种半导体器件的制造方法。
为实现上述技术效果，本申请的技术方案如下：
一种半导体器件集电区的制造方法，包括如下步骤：
在半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板，进行如下工序：
注入工序，从半导体基板的背面进行硼注入；
沉积工序，在半导体基板的背面进行铝薄膜沉积；
形成工序，通过在所述注入工序和所述沉积工序后，对所述半导体基板进行退火处理，从而形成在所述半导体基板的背面形成p型集电区。
进一步地，所述半导体器件是二极管或绝缘栅双极型晶体管。
进一步地，所述硼注入的能量为15KeV~300KeV。
进一步地，所述硼注入的剂量为1E14cm-2~5E15cm-2。
进一步地，所述铝薄膜的沉积厚度为0.1nm~1000nm。
进一步地，所述退火处理的退火温度为400℃~500℃。
进一步地，所述退火处理的退火时间为10min~200min。
本申请的优点为：
本发明在硼注入的基础上，通过铝薄膜沉积及扩散增加了p型集电区的掺杂浓度，能够有效提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。同时，在器件制造工序上，由于背面集电区形成后将进行金属电极的沉积，通常沉积的第一层金属就是铝薄膜，因此本发明的制造工序与传统工艺兼容，保证器件生产加工工艺的简单可控。
附图说明
图1是本发明的半导体器件集电区的特征制造工序的截面图（之1）。
图2是本发明的半导体器件集电区的特征制造工序的截面图（之2）。
图3是本发明的半导体器件集电区的特征制造工序的截面图（之3）。
图4是本发明的半导体器件集电区的特征制造工序的截面图（之4）。
图5是本发明的半导体器件集电区的特征制造工序的截面图（之5）。
图6是本发明的半导体器件集电区的集电区浓度与传统注入方法的集电区载流子浓度分布对比图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步详细的说明。
实施例1
一种半导体器件集电区的制造方法包括如下步骤：
在半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板，进行如下工序：
注入工序，从半导体基板的背面进行硼注入；
沉积工序，在半导体基板的背面进行铝薄膜沉积；
形成工序，通过在所述注入工序和所述沉积工序后，对所述半导体基板进行退火处理，从而形成在所述半导体基板的背面形成p型集电区。
本发明在硼注入的基础上，通过铝薄膜沉积及扩散增加了p型集电区的掺杂浓度，能够有效提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。同时，在器件制造工序上，由于背面集电区形成后将进行金属电极的沉积，通常沉积的第一层金属就是铝薄膜，因此本发明的制造工序与传统工艺兼容，保证器件生产加工工艺的简单可控。
实施例2
一种半导体器件集电区的制造方法，包括如下步骤：
在半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板，进行如下工序：
注入工序，从半导体基板的背面进行硼注入；
沉积工序，在半导体基板的背面进行铝薄膜沉积；
形成工序，通过在所述注入工序和所述沉积工序后，对所述半导体基板进行退火处理，从而形成在所述半导体基板的背面形成p型集电区。
所述半导体器件是二极管或绝缘栅双极型晶体管。
所述硼注入的能量为15KeV~300KeV。所述硼注入的剂量为1E14cm-2~5E15cm-2。
所述铝薄膜的沉积厚度为0.1nm~1000nm。
所述退火处理的退火温度为400℃~500℃。所述退火处理的退火时间为10min~200min。
本发明在硼注入的基础上，通过铝薄膜沉积及扩散增加了p型集电区的掺杂浓度，能够有效提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。同时，在器件制造工序上，由于背面集电区形成后将进行金属电极的沉积，通常沉积的第一层金属就是铝薄膜，因此本发明的制造工序与传统工艺兼容，保证器件生产加工工艺的简单可控。
实施例3
如图1所示，半导体器件为IGBT，半导体基板包括器件IGBT的正面结构、n型漂移区101和位于半导体基板背面的n+缓冲层110。形成的正面结构包括n型发射区102、p型基区103、沟槽栅极104、栅氧105、绝缘层106以及正面金属电极107。背面集电区的制造方法是本发明的技术特征所在。
具体步骤如下：
步骤1. 如图2所示，对半导体基板背面进行硼(B)注入。B离子的注入能量为15KeV~300KeV，例如设定为20KeV~60KeV。硼离子的注入剂量为1E13cm-2~5E15 cm-2，例如设定为5E14cm-2~2E15 cm-2。
步骤2. 如图3所示，对B离子注入后的半导体基板进行铝(Al)薄膜沉积，采取溅射或蒸发的工艺。Al薄膜的沉积厚度为0.1nm~1000nm，例如设定为5nm~50nm。
步骤3. 如图4所示，对B注入和Al薄膜沉积后的半导体基板进行退火处理。因为器件正面的金属电极已经形成，为了防止高温下金属与半导体基板发生反应或向基体中扩散，退火处理的温度为400℃~500℃，例如设定为450℃~490℃。退火处理的时间为10min~200min，例如设定为30min~60min。通过退火处理，注入的B离子被激活，形成p型掺杂；同时沉积于半导体基板背面的Al薄膜向半导体基板扩散，同样形成p型掺杂，从而在形成p型集电区的同时，增加了p型集电区总的掺杂浓度。
步骤4. 进行背面金属电极的制作，通过溅射或蒸发的方式沉积背面金属，例如通过溅射依次沉积Al-Ti-Ni-Ag金属层，形成背面金属电极，完成半导体器件的器件制造，形成器件结构100，如图5所示。值得一提的是，制作金属电极沉积的第一层金属为Al薄膜，与沉积工序中采用的Al薄膜相同，因此保证了制造工艺的兼容性。
上述步骤1~步骤3是本发明的特征技术方案，在本实施方式中，本发明在硼注入的基础上，通过铝薄膜沉积及扩散增加了p型集电区的掺杂浓度，能够有效提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。如此形成的集电区和缓冲层载流子浓度分布与仅采用B注入形成p型集电区的载流子浓度示意图如图6所示，图中n+缓冲层采取相同工艺条件，载流子浓度分布几乎相同，当采用B注入和Al薄膜沉积形成p型集电区时，能够在p型集电区获得更高的载流子浓度，因此有更多的空穴载流子注入漂移区，得到更高的空穴注入效率，从而使漂移区实现更高的电导调制效应，能够有效降低器件导通压降和导通损耗。
Claims (7)
1.一种半导体器件集电区的制造方法，其特征在于：包括如下步骤：
在半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板，进行如下工序：
注入工序，从半导体基板的背面进行硼注入；
沉积工序，在半导体基板的背面进行铝薄膜沉积；
形成工序，通过在所述注入工序和所述沉积工序后，对所述半导体基板进行退火处理，从而形成在所述半导体基板的背面形成p型集电区。
2.根据权利要求1所述的半导体器件集电区的制造方法，其特征在于：所述半导体器件是二极管或绝缘栅双极型晶体管。
3.根据权利要求1所述的半导体器件集电区的制造方法，其特征在于：所述硼注入的能量为15KeV~300KeV。
4.根据权利要求1所述的半导体器件集电区的制造方法，其特征在于：所述硼注入的剂量为1E14cm-2~5E15cm-2。
5.根据权利要求1所述的半导体器件集电区的制造方法，其特征在于：所述铝薄膜的沉积厚度为0.1nm~1000nm。
6.根据权利要求1所述的半导体器件集电区的制造方法，其特征在于：所述退火处理的退火温度为400℃~500℃。
7.根据权利要求1所述的半导体器件集电区的制造方法，其特征在于：所述退火处理的退火时间为10min~200min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811541415.4A CN109712887A (zh) | 2018-12-17 | 2018-12-17 | 一种半导体器件集电区的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811541415.4A CN109712887A (zh) | 2018-12-17 | 2018-12-17 | 一种半导体器件集电区的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109712887A true CN109712887A (zh) | 2019-05-03 |
Family
ID=66256696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811541415.4A Pending CN109712887A (zh) | 2018-12-17 | 2018-12-17 | 一种半导体器件集电区的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109712887A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114512537A (zh) * | 2022-04-19 | 2022-05-17 | 北京芯可鉴科技有限公司 | 绝缘栅双极型晶体管igbt的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163467A (ja) * | 1996-11-27 | 1998-06-19 | Hitachi Ltd | 半導体装置及び電極形成方法 |
| JP2005135979A (ja) * | 2003-10-28 | 2005-05-26 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| CN101452951A (zh) * | 2007-12-04 | 2009-06-10 | 科达半导体有限公司 | 非穿通(npt)绝缘栅双极型晶体管igbt及其制造方法 |
| CN101789375A (zh) * | 2010-02-09 | 2010-07-28 | 清华大学 | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 |
| US20120313139A1 (en) * | 2011-06-07 | 2012-12-13 | Renesas Electronics Corporation | Igbt and diode |
| CN106548938A (zh) * | 2015-09-23 | 2017-03-29 | 杭州士兰集成电路有限公司 | 半导体器件制作方法 |
| CN107785258A (zh) * | 2016-08-31 | 2018-03-09 | 株洲中车时代电气股份有限公司 | 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法 |
-
2018
- 2018-12-17 CN CN201811541415.4A patent/CN109712887A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163467A (ja) * | 1996-11-27 | 1998-06-19 | Hitachi Ltd | 半導体装置及び電極形成方法 |
| JP2005135979A (ja) * | 2003-10-28 | 2005-05-26 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| CN101452951A (zh) * | 2007-12-04 | 2009-06-10 | 科达半导体有限公司 | 非穿通(npt)绝缘栅双极型晶体管igbt及其制造方法 |
| CN101789375A (zh) * | 2010-02-09 | 2010-07-28 | 清华大学 | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 |
| US20120313139A1 (en) * | 2011-06-07 | 2012-12-13 | Renesas Electronics Corporation | Igbt and diode |
| CN106548938A (zh) * | 2015-09-23 | 2017-03-29 | 杭州士兰集成电路有限公司 | 半导体器件制作方法 |
| CN107785258A (zh) * | 2016-08-31 | 2018-03-09 | 株洲中车时代电气股份有限公司 | 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| 夏海良 等: "《半导体器件制造工艺》", 30 April 1986 * |
| 朱国夫 等: "耐高压大电流IGBT管芯的设计与工艺关键技术研究", 《绍兴文理学院学报》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114512537A (zh) * | 2022-04-19 | 2022-05-17 | 北京芯可鉴科技有限公司 | 绝缘栅双极型晶体管igbt的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101789375B (zh) | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 | |
| CN103618006B (zh) | 一种快恢复二极管及其制造方法 | |
| CN113571415B (zh) | Igbt器件及其制作方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN106129110B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN104465791A (zh) | 一种快恢复二极管的结构和背面的制备方法 | |
| CN110429077B (zh) | 一种适用于功率半导体器件的抗单粒子烧毁结构 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN203312299U (zh) | 一种超势垒整流器件 | |
| CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
| CN104167436A (zh) | 一种半导体功率器件的结构 | |
| CN109712887A (zh) | 一种半导体器件集电区的制造方法 | |
| WO2014086075A1 (zh) | 一种igbt结构及其制备方法 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN109671772A (zh) | 一种功率半导体器件及其集电区的制造方法 | |
| CN114300544A (zh) | 一种快恢复二极管及其制作方法 | |
| CN104167356A (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN210272367U (zh) | 一种基于三维半导体晶圆的快恢复二极管结构 | |
| CN105932043A (zh) | 具有超势垒集电极结构的igbt器件及其制造方法 | |
| CN102931216B (zh) | 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法 | |
| CN113851379A (zh) | Igbt器件及其制作方法 | |
| CN103579323B (zh) | 一种宽元胞绝缘栅双极型晶体管 | |
| CN108346705A (zh) | 一种快速恢复二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190503 |
|
| RJ01 | Rejection of invention patent application after publication |