JP2003332562A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法

Info

Publication number
JP2003332562A
JP2003332562A JP2002134281A JP2002134281A JP2003332562A JP 2003332562 A JP2003332562 A JP 2003332562A JP 2002134281 A JP2002134281 A JP 2002134281A JP 2002134281 A JP2002134281 A JP 2002134281A JP 2003332562 A JP2003332562 A JP 2003332562A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
manufacturing
single crystal
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002134281A
Other languages
English (en)
Other versions
JP3801091B2 (ja
Inventor
Hiroyuki Fujisawa
広幸 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2002134281A priority Critical patent/JP3801091B2/ja
Publication of JP2003332562A publication Critical patent/JP2003332562A/ja
Application granted granted Critical
Publication of JP3801091B2 publication Critical patent/JP3801091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】表面に露出した中空欠陥や非中空欠陥を補修
し、耐圧良品率を向上できる炭化珪素半導体装置および
その製造方法を提供すること。 【解決手段】n型単結晶の炭化珪素基板1の上に、n型
のエピタキシャル層2を形成し、炭化珪素基板1および
エピタキシャル層2内に存在する中空欠陥や非中空欠陥
を、KOHでエッチングして、中空欠陥3及び非中空欠
陥4の上部にエッチピット6を形成し、エッチピット6
や中空欠陥4内に、熱酸化または堆積法で二酸化珪素膜
5を充填する。このように、エッチピット6や、中空欠
陥3内部に二酸化珪素膜5を充填することで、中空欠陥
3及び非中空欠陥4とショットキー電極10が、直接接
触することを防止し、ショットキー電極10とエピタキ
シャル層2の界面での電界強度を緩和して、耐圧良品率
の向上を図る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、炭化珪素エピタ
キシャル基板に形成する炭化珪素半導体装置およびその
製造方法に関する。
【0002】
【従来の技術】炭化珪素はシリコンと比較してバンドギ
ャップが大きい、飽和ドリフト速度が大きい、熱伝導度
が高い、絶縁破壊電界強度が1桁程度大きいなどの特徴
を有し、シリコンの限界を超える特性をもつパワーデバ
イス用材料として期待されている。
【0003】しかし、現状の炭化珪素の単結晶基板(S
iC基板)やこの単結晶基板上に炭化珪素のエピタキシ
ャル膜が形成された炭化珪素のエピタキシャル基板に
は、マイクロパイプと呼ばれる中空欠陥が基板を貫通し
て多数個存在し、このエピタキシャル基板を用いて形成
するショットキーダイオードなどの炭化珪素半導体装置
では、この中空欠陥が耐圧低下やもれ電流増加の要因と
なっている。この耐圧低下は、ショットキー電極と中空
欠陥が直接接触することで、ショットキー電極からエピ
タキシャル基板への空乏層の伸びが中空欠陥箇所(結晶
性が崩れている箇所)で抑えられ、電界強度が高くなる
ために、引き起こされる。
【0004】また、もれ電流の増大は、ショットキー電
極と結晶性が崩れている中空欠陥とが接触するために、
引き起こされることが知られている。この耐圧低下を防
止するために、これらの中空欠陥を減らす努力がなされ
ており、International Confere
nce on Silicon Carbide an
d Related Materials 2001,
TuA2−3において、St.G.Mullerらによ
り直径50mmの六方晶系炭化珪素単結晶では、中空欠
陥密度は1平方センチメートル当たり0.9個まで減ら
したことが報告されているが、完全にゼロになるまでに
は至っていない。
【0005】さらに、半導体チップの面積が小さい場合
には、80%台の耐圧良品率が得られているものの、大
面積化すると、この耐圧良品率は大幅に低下する。ここ
で、欠陥はエピタキシャル成長直後のエピタキシャル膜
への欠陥の他に、プロセス途中の例えばイオン注入の活
性化熱処理等での歪みが考えられる。このため、エピタ
キシャル膜の形成直後にエッチングして絶縁膜を充填し
ても、その後のプロセス中の熱処理で歪みが生じてもれ
電流が増えることが考えられる。
【0006】
【発明が解決しようとする課題】この耐圧良品率を向上
させる施策として、いくつかの改善案が提案されてい
る。米国特許USP6100111においては、中空欠
陥の場所を検知し、その上部に保護層を形成すること
で、電極と中空欠陥が直接接触することを防止する方法
(これは、中空欠陥を保護層で補修する方法である)
や、中空欠陥周辺に接合終端耐圧構造を形成しその上部
に保護層を形成して、中空欠陥に印加される電界強度を
和らげて、且つ、電極と中空欠陥が直接接触しないよう
にする方法が示されている。
【0007】しかしながら、この方法では、中空欠陥検
知やその位置情報を保存したり、位置情報を基に個別に
保護膜や接合終端耐圧構造を形成する製造装置や製造工
程が必要になるなど、製造コストが高くなる。中空欠陥
の場所を検知することなく、中空欠陥を補修する方法
(中空欠陥内に保護層を形成する方法)としては、特開
平9−027489号公報に開示されており、それは、
中空欠陥の内部に、二酸化珪素膜や窒化珪素膜を形成す
ることが示されている。しかし、この方法は中空欠陥の
内部には二酸化珪素膜や窒化珪素膜を形成されるが、表
面での中空欠陥を被覆する保護膜の領域が狭く、電極と
中空欠陥との距離が小さいために、耐圧低下を引き起こ
す確率が高い。また、非中空欠陥は欠陥の断面積が小さ
く、非中空欠陥の内部には二酸化珪素膜や窒化珪素膜が
形成されない。そのため、これらの非中空欠陥と電極が
直接接触して、耐圧低下を引き起こす。
【0008】また、特開平10−120496号公報に
おいて、基板表面にレジストを塗布し、裏面から紫外線
を照射することで欠陥以外の部分を露光させ、欠陥部分
上を被覆しているレジスト膜を除去し、このレジスト膜
をマスクに内部の欠陥部分をエッチングし、エッチング
された箇所に絶縁物を充填する方法が開示されている。
【0009】しかし、これら方法は、空洞体積の大きい
中空欠陥には有効であるが、レジスト膜の感光可能な最
小線幅より小さな欠陥には効果がない。尚、前記の非中
空欠陥には、らせん転位、刃状転位、小傾角粒界、積層
欠陥などがあり、らせん転位は耐圧を低下させることが
Solid State Electronics,V
olume42,No12,p2157などで報告され
ている。また耐圧低下以外にもリーク電流の増加などの
悪影響が考えられる。
【0010】いづれの方法にしても、前記の従来の方法
では、欠陥を補修する際に、欠陥の場所を検知する工程
が必要であったり、また、断面積の大きな中空欠陥にし
か有効でない。図8は、従来の炭化珪素半導体装置で、
同図(a)は要部断面図、同図(b)は同図(a)のX
−X線で切断した表面での要部平面図である。この炭化
珪素半導体装置はショットキーダイオードであり、前記
の改善策が講じられていない場合である。
【0011】エピタキシャル基板100は、n型の炭化
珪素の単結晶基板1と炭化珪素のn型のエピタキシャル
層2で構成され、中空欠陥3と非中空欠陥4が含まれて
いる。このエピタキシャル基板100の表面と裏面にア
ノード電極となるショットキー電極10とカソード電極
となるオーミック電極11がそれぞれ形成されている。
【0012】中空欠陥とは穴が開いているものであり、
非中空欠陥とは穴が開いていないが原子配列の乱れたの
である。中空欠陥は、通常単結晶基板を貫いており、そ
の上にエピタキシャル層を形成すると連続して貫いてい
ることが多い。非中空欠陥は貫いているものもあれば、
途中で発生しているものもある。中空欠陥3や非中空欠
陥4とショットキー電極10がA部、B部で接触してい
るために、ショットキー電極から伸びる空乏層が、この
欠陥部分で伸びなくなり、そのため、A部、B部での電
界強度が高くなり、耐圧良品率が低下する。
【0013】この発明の目的は、前記の課題を解決し
て、表面に露出した中空欠陥や非中空欠陥を補修し、耐
圧良品率を向上できる炭化珪素半導体装置およびその製
造方法を提供することである。
【0014】
【課題を解決するための手段】前記の目的を達成するた
めに、炭化珪素の単結晶基板に、半導体装置を形成する
炭化珪素半導体装置の製造方法において、前記単結晶基
板表面に露出する欠陥をKOH溶液でエッチングしてエ
ッチピットを形成する工程と、該エッチピットに絶縁膜
を充填する工程とを有する製造方法とする。
【0015】また、炭化珪素の単結晶基板に、半導体装
置を形成する炭化珪素半導体装置の製造方法において、
前記単結晶基板表面に露出した欠陥をKOH溶液でエッ
チングしてエッチピットを形成する工程と、単結晶基板
を回転し、該単結晶基板表面に対して斜め方向に所定の
イオン種のイオン注入を行う工程と、前記欠陥箇所を絶
縁膜で充填する工程とを有する製造方法とする。
【0016】また、炭化珪素の単結晶基板と該単結晶基
板上に形成した炭化珪素のエピタキシャル層とを有する
炭化珪素のエピタキシャル基板に、半導体装置を形成す
る炭化珪素半導体装置の製造方法において、前記エピタ
キシャル層表面に露出する欠陥を、KOH溶液でエッチ
ングしてエッチピットを形成する工程と、該エッチピッ
トに絶縁膜を充填する工程とを有する製造方法とする。
【0017】また、炭化珪素の単結晶基板と該単結晶基
板上に形成した炭化珪素のエピタキシャル層とを有する
炭化珪素のエピタキシャル基板に、半導体装置を形成す
る炭化珪素半導体装置の製造方法において、前記エピタ
キシャル層表面に露出した欠陥をKOH溶液でエッチン
グしてエッチピットを形成する工程と、エピタキシャル
基板を回転し、該エピタキシャル基板表面に対して斜め
方向に所定のイオン種のイオン注入を行う工程と、前記
欠陥箇所を絶縁膜で充填する工程とを有する製造方法と
する。
【0018】また、前記所定のイオン種が、不活性化イ
オンであるとよい。また、前記不活性イオンが、アルゴ
ンであるとよい。また、前記所定のイオン種が、前記エ
ピタキシャル層の導電型とは逆導電型となる不純物であ
るとよい。また、前記所定のイオン種が、深い準位を形
成するイオンであるとよい。
【0019】また、前記深い準位を形成するイオンが、
バナジウムであるとよい。また、前記絶縁膜が、二酸化
珪素膜であるとよい。また、前記二酸化珪素膜が、熱酸
化膜と堆積酸化膜の積層膜であるとよい。また、前記絶
縁膜が、窒化珪素膜であるとよい。また、前記窒化珪素
膜が、熱窒化膜と堆積窒化膜の積層膜であるとよい。
【0020】また、炭化珪素の単結晶基板と、該単結晶
基板内の欠陥が表面に露出した箇所に形成されたエッチ
ピットと、該エッチピットを充填する絶縁膜、不活性膜
および半絶縁膜のいずれか一つ、とを有する炭化珪素半
導体装置とするとよい。また、炭化珪素の単結晶基板
と、該基板上に形成されたエピタキシャル層と、該エピ
タキシャル層内の欠陥が表面に露出した箇所に形成され
たエッチピットと、該エッチピットを充填する絶縁膜、
不活性膜および半絶縁膜のいずれか一つと、を有する炭
化珪素半導体装置とするとよい。
【0021】前記のように、欠陥箇所をKOH溶液でエ
ッチングして、エッチピットを形成し、このエッチピッ
トに、絶縁膜や不活性イオン層(不活性層)や深い準位
のイオン層(半絶縁層)を充填することで、中空欠陥
(マイクロパイプ)や非中空欠陥の露出部を補修し、電
界強度を緩和して、素子の耐圧良品率を向上させる。
【0022】
【発明の実施の形態】以下の説明で、図7と同一部位に
は同一の符号を記した。図1は、この発明の第1実施例
の炭化珪素半導体装置の要部断面図である。表面の面方
位が(0001)Si面、厚さ300μmから400μ
m、抵抗率0.02Ωcm程度の六方晶系のn型の炭化
珪素の単結晶基板1(支持基板となる)の上に、不純物
濃度が1×1016cm-3、厚さ10μmのn型の炭化珪
素のエピタキシャル層2(活性領域となる)を形成す
る。この単結晶基板1上にエピタキシャル層2を形成し
た基板がエピタキシャル基板100である。
【0023】炭化珪素基板1およびエピタキシャル層2
内に存在する中空欠陥や非中空欠陥を、KOHでエッチ
ングして、中空欠陥3及び非中空欠陥4の上部(表面に
露出した箇所)にエッチピット6を形成する。このと
き、非中空欠陥4の内部はエッチングされないが、中空
欠陥3の内部はエッチングされる。このエッチピット6
や中空欠陥3内に、熱酸化または堆積法で二酸化珪素膜
5を充填する。つぎにオーミック電極11及びショット
キー電極10を形成し、ショットキーダイオードを形成
する。
【0024】前記のように、前記のエッチピット6や中
空欠陥3内部に、二酸化珪素膜5を充填することで、中
空欠陥3および非中空欠陥4とショットキー電極10
が、直接接触することを防止し、ショットキー電極10
とエピタキシャル層2の界面での電界強度を緩和して、
素子耐圧が確保できるようになる。また、結晶性が崩れ
ている中空欠陥3および非中空欠陥4と接触しないため
に、もれ電流の増大は防止される。
【0025】つまり、エッチピット6に二酸化珪素膜5
を充填することで、表面に露出している中空欠陥3や非
中空欠陥4が不活性化される領域(中空欠陥の修復領域
の大きさをL1、非中空欠陥の修復領域の大きさをL2
とする)を大きくすることができる。この修復領域の大
きさL1、L2を大きくすることで、非中空欠陥4とシ
ョットキー電極10が二酸化珪素膜5で隔てられる横方
向での距離を大きくできて、耐圧良品率を高くすること
ができる。
【0026】尚、図1の要部断面図で、図示しない外側
には、ガードリングなどの耐圧構造部が形成されること
は勿論である。図2は、この発明の第2実施例で、図1
の半導体装置の製造方法であり、同図(a)から同図
(d)は、工程順に示した要部工程断面図である。同図
(a)において、図1で説明したn型のエピタキシャル
基板100を用意する。このエピタキシャル基板100
には中空欠陥3や非中空欠陥4が存在する。
【0027】同図(b)において、エピタキシャル基板
100を約500℃の溶融KOH溶液で数分間エッチン
グし、中空欠陥3および非中空欠陥4の表面露出部にエ
ッチピット6を形成する。このエッチピット6の大きい
ものは最大幅で20μm程度である。また、このとき中
空欠陥3の内部もエッチングされる。同図(c)におい
て、1100℃ 5時間、水素と酸素を流してウェット
酸化を行い約30nmの熱酸化膜を得た。さらに450
℃でシランと酸素を流して減圧化学的気相堆積(LPC
VD)法により膜厚3μmの二酸化珪素膜5を中空欠陥
3内部およびエッチピット6に充填した。図では、約3
0nmの熱酸化膜は省略している。
【0028】同図(d)において、エピタキシャル基板
100の表面側、裏面側を被覆する二酸化珪素膜5と図
示しない熱酸化膜を研磨で除去し、二酸化珪素膜5が中
空欠陥3および非中空欠陥4の上部にのみ残るようにす
る。つぎに、図1に示すショットキー電極10とオーミ
ック電極11を形成することで、ショットキーダイオー
ドを形成する。
【0029】例えば、直径1mmのショットキーダイオ
ードを形成した場合、耐圧1.2kVクラスにおいて、
良品率は、従来50%であったのに対して、本発明の第
1実施例のショットキーダイオードでは75%に向上し
た。図3は、この発明の第3実施例の炭化珪素半導体装
置の要部断面図である。図1との違いは、エッチピット
6の下に不活性層であるアルゴンイオン注入層21を形
成し、修復距離L1、L2を大きくした点である。こう
することで、第1実施例より、さらに電界強度が緩和
し、耐圧良品率を向上できる。
【0030】図4は、この発明の第4実施例で、図3の
半導体装置の製造方法であり、同図(a)から同図
(d)は、工程順に示した要部工程断面図である。同図
(a)において、図1で説明したn型のエピタキシャル
基板100を用意する。このエピタキシャル基板100
には中空欠陥3や非中空欠陥4が存在する。その後、こ
のエピタキシャル基板100を約500℃の溶融KOH
溶液で数分間エッチングし、中空欠陥3および非中空欠
陥4の表面露出部にエッチピット6を形成する。このエ
ッチピット6の大きいものは最大幅で20μm程度であ
る。また、このとき中空欠陥3の内部もエッチングされ
る。
【0031】同図(b)において、エピタキシャル基板
100を複数回回転させ、このエピタキシャル基板10
0に対して、45°の方向から、300〜400keV
で5×1012cm-2の不活性であるアルゴン(Ar)イ
オンをイオン注入した。エピタキシャル基板100に対
して、斜めにイオン注入22を行うことで、中空欠陥3
の側面およびエッチピット6の側壁にもアルゴンを注入
することができる。この場合、エピタキシャル基板を斜
めにしても構わない。
【0032】同図(c)において、1500℃で30分
間アルゴン雰囲気で熱処理をすることにより、エッチピ
ット6側面に深さ約0.5μmのアルゴンイオン注入層
21を形成する。この表面のアルゴンイオン注入層21
の深さは約0.35μmである。同図(c)において、
熱酸化により二酸化珪素膜5を形成した。この時、イオ
ン注入されたエッチピット6側面は、アルゴンのイオン
注入によるダメージにより、酸化が他の部分より速く進
むため、エッチピット6より、広い領域に二酸化珪素膜
5が形成される。さらに堆積法により二酸化珪素膜5を
中空欠陥3およびエッチピット6に充填する。
【0033】同図(d)において、エピタキシャル層2
の表面を覆う二酸化珪素膜5とアルゴンイオン注入層2
1、およびエピタキシャル基板100の裏面の二酸化珪
素膜5を研磨により除去し、二酸化珪素膜5が中空欠陥
3および非中空欠陥4の上部にのみ残るようにする。つ
ぎに、図3に示すショットキー電極10とオーミック電
極11を形成することで、ショットキーダイオードを形
成する。
【0034】第4実施例では第1実施例よりも修復領域
L1、L2が大きくなるために、欠陥部に印加される電
界を第1実施例よりも効果的に低減することが出来る。
例えば、直径1mmのショットキーダイオードを形成し
た場合、耐圧1.2kVクラスにおいて、良品率は80
%に向上した。尚、前記したアルゴンの代わりに、エピ
タキシャル層と逆導電型の不純物(ボロンなど)をイオ
ン注入して、このイオン注入箇所をコンペンセーション
(補償)し、この箇所の抵抗値を高め、半絶縁化を図る
ことで、同様の効果が期待できる。
【0035】図5は、この発明の第5実施例の炭化珪素
半導体装置の要部断面図である。図1との違いは、エッ
チピット6の下に半絶縁層であるバナジウムイオン注入
層23を形成し、表面からの修復距離L3を大きくした
点である。こうすることで、第1実施例より、さらに電
界強度が緩和し、耐圧良品率を向上できる。図6は、こ
の発明の第6実施例で、図5の半導体装置の製造方法で
あり、同図(a)から同図(d)は、工程順に示した要
部工程断面図である。
【0036】同図(a)において、図1で説明したn型
のエピタキシャル基板100を用意する。このエピタキ
シャル基板100には中空欠陥3や非中空欠陥4が存在
する。その後、このエピタキシャル基板100を約50
0℃の溶融KOH溶液で数分間エッチングし、中空欠陥
3および非中空欠陥4の表面露出部にエッチピット6を
形成する。このエッチピット6の大きいものは最大幅で
20μm程度である。また、このとき中空欠陥3の内部
もエッチングされる。
【0037】同図(b)において、エピタキシャル基板
100を複数回回転させ、このエピタキシャル基板10
0に対して、45°の方向から、1MeVで5×1012
cm -2のバナジウムイオン(深い準位をもつイオン)を
イオン注入した。エピタキシャル基板100に対して、
斜めにイオン注入24を行うことで、中空欠陥3の側面
およびエッチピット6の側壁にもバナジウムを注入する
ことができる。
【0038】同図(c)において、1500℃で30分
間アルゴン雰囲気で熱処理をすることにより、炭化珪素
中で深い順位が形成され、エッチピット6側面に深さ約
1μmの半絶縁層であるバナジウムイオン注入層23を
形成する。表面のバナジウムイオン注入層23の深さは
約0.7μmである。同図(c)において、熱酸化によ
り二酸化珪素膜5を形成した。この時、イオン注入され
たエッチピット6側面は、バナジウムのイオン注入によ
るダメージにより、酸化が他の部分より速く進むため、
エッチピット6より、広い領域に二酸化珪素膜5が形成
される。さらに堆積法により二酸化珪素膜5を中空欠陥
3およびエッチピット6に充填する。
【0039】同図(d)において、エピタキシャル層2
の表面を覆う二酸化珪素膜5とバナジウムイオン注入層
23、およびエピタキシャル基板100の裏面の二酸化
珪素膜5を研磨により除去し、二酸化珪素膜5が中空欠
陥3および非中空欠陥4の上部にのみ残るようにする。
つぎに、図5に示すショットキー電極10とオーミック
電極11を形成することで、ショットキーダイオードを
形成する。
【0040】第6実施例では第1実施例よりも修復領域
L1、L2が大きくなるために、欠陥部に印加される電
界を第1実施例よりも効果的に低減することが出来る。
例えば、直径1mmのショットキーダイオードを形成し
た場合、耐圧1.2kVクラスにおいて、良品率は80
%に向上した。尚、前記した二酸化珪素膜の代わりに窒
化珪素膜等(熱窒化膜と堆積窒化膜の2層の窒化珪素膜
を含む)を用いても構わない。
【0041】図7は、この発明の第7実施例の炭化珪素
半導体装置の要部断面図である。図1との違いは、エピ
タキシャル基板100の代わりに、炭化珪素の薄い単結
晶基板15を用いた点である。この場合も、前記した効
果が期待できる。尚、この薄い単結晶基板15がエピタ
キシャル層2と同等の働きをして活性層となる。また、
図1、図3、図5のエピタキシャル基板100の代わり
に単結晶基板15を用いて、図1、図3、図5に相当す
る炭化珪素半導体装置を製作した場合も同様の効果が期
待できる。
【0042】図7の炭化珪素半導体装置の製造方法の一
例を説明する。炭化珪素の厚い単結晶基板の中空欠陥3
や非中空欠陥4を修復した後で、表面にショットキー電
極10を形成した後、裏面を研磨などで削り、化学的処
理をして、数十μmの所定の厚さとする。この薄くした
単結晶基板15の裏面(研磨した面)に、窒素イオンま
たはリンをイオン注入してn形の高い不純物濃度のイオ
ン注入層12を形成し、このイオン注入層12を介して
オーミック電極11を形成する。
【0043】尚、以上の実施例では、単結晶基板あるい
はエピタキシャル膜の形成直後に生じた欠陥だけではな
く、プロセス途中のイオン注入の活性化熱処理などで生
じた歪みによる欠陥に対しても適用できる。このため、
ショットキー電極成膜直前に実施するのが最適である。
【0044】
【発明の効果】この発明によれば、炭化珪素のエピタキ
シャル基板や単結晶基板に存在する中空欠陥および非中
空欠陥の上部にエッチピットを形成し、このエッチピッ
トを二酸化珪素膜等の絶縁膜や、アルゴン層などの不活
性層や、バナジウム層などの半絶縁層を埋め込む(充填
する)ことで修復領域を大きくし、この大きな修復領域
により、ショットキー電極と中空欠陥および非中空欠陥
が直接接触するのを防止できる。これによって電界強度
が緩和され、また、もれ電流の増大が防止されて、素子
の耐圧良品率を向上させることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例の炭化珪素半導体装置の
要部断面図
【図2】この発明の第2実施例で、図1の半導体装置の
製造方法であり、(a)から(d)は、工程順に示した
要部工程断面図
【図3】この発明の第3実施例の炭化珪素半導体装置の
要部断面図
【図4】この発明の第4実施例で、図3の半導体装置の
製造方法であり、(a)から(d)は、工程順に示した
要部工程断面図
【図5】この発明の第5実施例の炭化珪素半導体装置の
要部断面図
【図6】この発明の第6実施例で、図5の半導体装置の
製造方法であり、(a)から(d)は、工程順に示した
要部工程断面図
【図7】この発明の第7実施例の炭化珪素半導体装置の
要部断面図
【図8】従来の炭化珪素半導体装置で、(a)は要部断
面図、(b)は(a)のX−X線で切断した表面での要
部平面図
【符号の説明】
1、15 単結晶基板 2 エピタキシャル層 3 中空欠陥 4 非中空欠陥 5 二酸化珪素膜 6 エッチピット 10 ショットキー電極 11 オーミック電極 12 イオン注入層 21 アルゴンイオン注入層 22、24 イオン注入 23 バナジウムイオン注入層 100 エピタキシャル基板 L1 中空欠陥の修復領域の大きさ L2 非中空欠陥の修復領域の大きさ

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】炭化珪素の単結晶基板に、半導体装置を形
    成する炭化珪素半導体装置の製造方法において、 前記単結晶基板表面に露出する欠陥をKOH溶液でエッ
    チングしてエッチピットを形成する工程と、該エッチピ
    ットに絶縁膜を充填する工程とを有することを特徴とす
    る炭化珪素半導体装置の製造方法。
  2. 【請求項2】炭化珪素の単結晶基板に、半導体装置を形
    成する炭化珪素半導体装置の製造方法において、 前記単結晶基板表面に露出した欠陥をKOH溶液でエッ
    チングしてエッチピットを形成する工程と、単結晶基板
    を回転し、該単結晶基板表面に対して斜め方向に所定の
    イオン種のイオン注入を行う工程と、前記欠陥箇所を絶
    縁膜で充填する工程とを有することを特徴とする炭化珪
    素半導体装置の製造方法。
  3. 【請求項3】炭化珪素の単結晶基板と該単結晶基板上に
    形成した炭化珪素のエピタキシャル層とを有する炭化珪
    素のエピタキシャル単結晶基板に、半導体装置を形成す
    る炭化珪素半導体装置の製造方法において、 前記エピタキシャル層表面に露出する欠陥をKOH溶液
    でエッチングしてエッチピットを形成する工程と、該エ
    ッチピットに絶縁膜を充填する工程とを有することを特
    徴とする炭化珪素半導体装置の製造方法。
  4. 【請求項4】炭化珪素の単結晶基板と該単結晶基板上に
    形成した炭化珪素のエピタキシャル層とを有する炭化珪
    素のエピタキシャル基板に、半導体装置を形成する炭化
    珪素半導体装置の製造方法において、 前記エピタキシャル層表面に露出した欠陥をKOH溶液
    でエッチングしてエッチピットを形成する工程と、エピ
    タキシャル基板を回転し、該エピタキシャル基板表面に
    対して斜め方向に所定のイオン種のイオン注入を行う工
    程と、前記欠陥箇所を絶縁膜で充填する工程とを有する
    ことを特徴とする炭化珪素半導体装置の製造方法。
  5. 【請求項5】前記所定のイオン種が、不活性化イオンで
    あることを特徴とする請求項2または4に記載の炭化珪
    素半導体装置の製造方法。
  6. 【請求項6】前記不活性イオンが、アルゴンであること
    特徴とする請求項5に記載の炭化珪素半導体装置の製造
    方法。
  7. 【請求項7】前記所定のイオン種が、前記エピタキシャ
    ル層の導電型とは逆導電型となる不純物であることを特
    徴とする請求項2または4に記載の炭化珪素半導体装置
    の製造方法。
  8. 【請求項8】前記所定のイオン種が、深い準位を形成す
    るイオンであることを特徴とする請求項2または4に記
    載の炭化珪素半導体装置の製造方法。
  9. 【請求項9】前記深い準位を形成するイオンが、バナジ
    ウムであることを特徴とする請求項8に記載の炭化珪素
    半導体装置の製造方法。
  10. 【請求項10】前記絶縁膜が、二酸化珪素膜であること
    を特徴とする請求項1〜4のいづれか一項に記載の炭化
    珪素半導体装置の製造方法。
  11. 【請求項11】前記二酸化珪素膜が、熱酸化膜と堆積酸
    化膜の積層膜であることを特徴とする請求項10に記載
    の炭化珪素半導体装置の製造方法。
  12. 【請求項12】前記絶縁膜が、窒化珪素膜であることを
    特徴とする請求項1〜4のいづれか一項に記載の炭化珪
    素半導体装置の製造方法。
  13. 【請求項13】前記窒化珪素膜が、熱窒化膜と堆積窒化
    膜の積層膜であることを特徴とする請求項12に記載の
    炭化珪素半導体装置の製造方法。
  14. 【請求項14】炭化珪素の単結晶基板と、該単結晶基板
    内の欠陥が表面に露出した箇所に形成されたエッチピッ
    トと、該エッチピットを充填する絶縁膜、不活性膜およ
    び半絶縁膜のいずれか一つ、とを有することを特徴とす
    る炭化珪素半導体装置。
  15. 【請求項15】炭化珪素の単結晶基板と、該基板上に形
    成されたエピタキシャル層と、該エピタキシャル層内の
    欠陥が表面に露出した箇所に形成されたエッチピット
    と、該エッチピットを充填する絶縁膜、不活性層および
    半絶縁層のいずれか一つ、とを有することを特徴とする
    炭化珪素半導体装置。
JP2002134281A 2002-05-09 2002-05-09 炭化珪素半導体装置およびその製造方法 Expired - Fee Related JP3801091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002134281A JP3801091B2 (ja) 2002-05-09 2002-05-09 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002134281A JP3801091B2 (ja) 2002-05-09 2002-05-09 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003332562A true JP2003332562A (ja) 2003-11-21
JP3801091B2 JP3801091B2 (ja) 2006-07-26

Family

ID=29696976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002134281A Expired - Fee Related JP3801091B2 (ja) 2002-05-09 2002-05-09 炭化珪素半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3801091B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004566A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
JP2009012998A (ja) * 2007-07-03 2009-01-22 Fuji Electric Device Technology Co Ltd 単結晶炭化珪素基板の製造方法
WO2009088081A1 (ja) * 2008-01-09 2009-07-16 Rohm Co., Ltd. 半導体装置及びその製造方法
JP2009218267A (ja) * 2008-03-07 2009-09-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2011113997A (ja) * 2009-11-24 2011-06-09 Toyota Central R&D Labs Inc 半導体装置とその製造方法
DE102011004392A1 (de) 2010-02-23 2011-08-25 DENSO CORPORATION, Aichi-pref. Siliziumcarbid-Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode und Verfahren zum Herstellen derselben
JP2012012227A (ja) * 2010-06-29 2012-01-19 New Japan Radio Co Ltd 結晶欠陥の除去方法
US8154027B2 (en) 2009-01-13 2012-04-10 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate
JP2013247251A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
JP2014225660A (ja) * 2013-04-27 2014-12-04 日亜化学工業株式会社 半導体レーザ装置及びその製造方法並びにサブマウントの製造方法
US20140370695A1 (en) * 2010-12-27 2014-12-18 Soitec Method for fabricating a semiconductor device
JP2015501084A (ja) * 2010-12-27 2015-01-08 ソイテックSoitec 半導体デバイスを製造するための方法
WO2017064913A1 (ja) * 2015-10-13 2017-04-20 住友電気工業株式会社 半導体積層体
WO2018037522A1 (ja) * 2016-08-25 2018-03-01 三菱電機株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927489A (ja) * 1995-07-11 1997-01-28 Nippondenso Co Ltd 半導体基板及びその製造方法
JP2001077024A (ja) * 1999-09-07 2001-03-23 Oki Electric Ind Co Ltd 半導体基板及びその製造方法
JP2002134760A (ja) * 2000-10-20 2002-05-10 Fuji Electric Co Ltd 炭化珪素ショットキダイオードおよびその製造方法
JP2002329670A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003124128A (ja) * 2001-10-12 2003-04-25 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927489A (ja) * 1995-07-11 1997-01-28 Nippondenso Co Ltd 半導体基板及びその製造方法
JP2001077024A (ja) * 1999-09-07 2001-03-23 Oki Electric Ind Co Ltd 半導体基板及びその製造方法
JP2002134760A (ja) * 2000-10-20 2002-05-10 Fuji Electric Co Ltd 炭化珪素ショットキダイオードおよびその製造方法
JP2002329670A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003124128A (ja) * 2001-10-12 2003-04-25 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004566A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
JP2009012998A (ja) * 2007-07-03 2009-01-22 Fuji Electric Device Technology Co Ltd 単結晶炭化珪素基板の製造方法
US8310028B2 (en) 2008-01-09 2012-11-13 Rohm Co., Ltd. Semiconductor device with crystal defect and manufacturing method thereof
WO2009088081A1 (ja) * 2008-01-09 2009-07-16 Rohm Co., Ltd. 半導体装置及びその製造方法
JPWO2009088081A1 (ja) * 2008-01-09 2011-05-26 ローム株式会社 半導体装置及びその製造方法
JP5543786B2 (ja) * 2008-01-09 2014-07-09 ローム株式会社 半導体装置及びその製造方法
JP2009218267A (ja) * 2008-03-07 2009-09-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US8154027B2 (en) 2009-01-13 2012-04-10 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate
DE202009019026U1 (de) 2009-01-13 2015-08-11 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Substrat und Epitaxie-Wafer
US8709950B2 (en) 2009-01-13 2014-04-29 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate
JP2011113997A (ja) * 2009-11-24 2011-06-09 Toyota Central R&D Labs Inc 半導体装置とその製造方法
DE102011004392A1 (de) 2010-02-23 2011-08-25 DENSO CORPORATION, Aichi-pref. Siliziumcarbid-Halbleitervorrichtung mit einer Schottky-Sperrschichtdiode und Verfahren zum Herstellen derselben
US8436365B2 (en) 2010-02-23 2013-05-07 Denso Corporation SiC semiconductor device having Schottky barrier diode and method for manufacturing the same
JP2012012227A (ja) * 2010-06-29 2012-01-19 New Japan Radio Co Ltd 結晶欠陥の除去方法
JP2015500572A (ja) * 2010-12-27 2015-01-05 ソイテックSoitec 半導体デバイスを製造するための方法
JP2015501084A (ja) * 2010-12-27 2015-01-08 ソイテックSoitec 半導体デバイスを製造するための方法
US20140370695A1 (en) * 2010-12-27 2014-12-18 Soitec Method for fabricating a semiconductor device
TWI584380B (zh) * 2010-12-27 2017-05-21 Soitec公司 半導體裝置的製造方法
CN110189996A (zh) * 2010-12-27 2019-08-30 索泰克公司 半导体结构及其制造方法、使用该半导体结构的器件
JP2013247251A (ja) * 2012-05-25 2013-12-09 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
JP2019062212A (ja) * 2013-04-27 2019-04-18 日亜化学工業株式会社 半導体レーザ装置
JP2014225660A (ja) * 2013-04-27 2014-12-04 日亜化学工業株式会社 半導体レーザ装置及びその製造方法並びにサブマウントの製造方法
WO2017064913A1 (ja) * 2015-10-13 2017-04-20 住友電気工業株式会社 半導体積層体
CN108028181A (zh) * 2015-10-13 2018-05-11 住友电气工业株式会社 半导体堆叠体
US10395924B2 (en) 2015-10-13 2019-08-27 Sumitomo Electric Industries, Ltd. Semiconductor stack
US10580647B2 (en) 2015-10-13 2020-03-03 Sumitomo Electric Industries, Ltd. Semiconductor stack
US10734222B2 (en) 2015-10-13 2020-08-04 Sumitomo Electric Industries, Ltd. Semiconductor stack
JP2021057606A (ja) * 2015-10-13 2021-04-08 住友電気工業株式会社 半導体積層体
JP7020533B2 (ja) 2015-10-13 2022-02-16 住友電気工業株式会社 半導体積層体
CN108028181B (zh) * 2015-10-13 2022-03-01 住友电气工业株式会社 半导体堆叠体
CN109690740A (zh) * 2016-08-25 2019-04-26 三菱电机株式会社 半导体装置的制造方法
WO2018037522A1 (ja) * 2016-08-25 2018-03-01 三菱電機株式会社 半導体装置の製造方法
CN109690740B (zh) * 2016-08-25 2023-08-08 三菱电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
JP3801091B2 (ja) 2006-07-26

Similar Documents

Publication Publication Date Title
JP3801091B2 (ja) 炭化珪素半導体装置およびその製造方法
US10403554B2 (en) Method for manufacturing semiconductor device
JP2003243654A (ja) 炭化珪素半導体装置およびその製造方法
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
JP6545362B2 (ja) 半導体装置および半導体装置の製造方法
JPS60201666A (ja) 半導体装置
JP5866827B2 (ja) 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
JP2950025B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US6900483B2 (en) Semiconductor device and method for manufacturing the same
JP2013254826A (ja) 半導体装置およびその製造方法
JP2020004779A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6958732B2 (ja) 半導体装置の製造方法
KR100689918B1 (ko) 유전체 분리형 반도체 장치 및 그 제조 방법
TW202125841A (zh) 肖特基能障二極體
FR2525814A1 (fr) Procede de formation d'une couche protectrice dans une structure a semi-conducteurs
JP2003060193A (ja) 半導体装置およびその製造方法
JP3921764B2 (ja) 半導体装置の製造方法
US20210057221A1 (en) Method for preparing ohmic contact electrode of gallium nitride-based device
JP4116161B2 (ja) 過電圧保護機能付半導体装置及びその製造方法
US9761453B2 (en) Method for manufacturing a silicon carbide semiconductor element
JPS61285766A (ja) 半導体装置の製造方法
JP2012012227A (ja) 結晶欠陥の除去方法
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
EP4095888A1 (en) Semiconductor device having a reduced concentration of carbon vacancies and method for manufacturing a semiconductor device
JP2005340242A (ja) Soi基板のゲート酸化膜の評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees