JP2021057606A - 半導体積層体 - Google Patents

半導体積層体 Download PDF

Info

Publication number
JP2021057606A
JP2021057606A JP2020207768A JP2020207768A JP2021057606A JP 2021057606 A JP2021057606 A JP 2021057606A JP 2020207768 A JP2020207768 A JP 2020207768A JP 2020207768 A JP2020207768 A JP 2020207768A JP 2021057606 A JP2021057606 A JP 2021057606A
Authority
JP
Japan
Prior art keywords
recess
epi
main surface
substrate
semiconductor laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020207768A
Other languages
English (en)
Other versions
JP7020533B2 (ja
Inventor
太郎 西口
Taro Nishiguchi
太郎 西口
雄 斎藤
Takeshi Saito
雄 斎藤
裕史 山本
Yasushi Yamamoto
裕史 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2021057606A publication Critical patent/JP2021057606A/ja
Application granted granted Critical
Publication of JP7020533B2 publication Critical patent/JP7020533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B25/00—Annealing glass products
    • C03B25/02—Annealing glass products in a discontinuous way
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【解決手段】半導体積層体は、炭化珪素からなる基板と、基板上に配置され、炭化珪素からなるエピ層と、を備える。エピ層の、基板とは反対側の主面であるエピ主面は、ｃ面に対するオフ角が４°以下であるカーボン面である。エピ主面には、平面視で外形形状が長方形状である複数の第１凹部が形成されている。第１凹部内には、第１凹部よりも深い凹部である第２凹部が形成されている。【選択図】図３

Description

本発明は半導体積層体に関するものである。
本出願は、２０１５年１０月１３日出願の日本出願第２０１５−２０２０２４号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
特許文献１では、特定の材料からなる電極をＳｉＣ半導体装置に採用する場合において、絶縁膜の信頼性を向上させることにより動作の信頼性を向上させる方策が提案されている。
特開２０１４−３８８９９号公報
本開示に従った半導体積層体は、炭化珪素からなる基板と、基板上に配置され、炭化珪素からなるエピ層と、を備える。エピ層の、基板とは反対側の主面であるエピ主面は、ｃ面に対するオフ角が４°以下であるカーボン面である。エピ主面には、平面視で外形形状が長方形状である複数の第１凹部が形成されている。第１凹部内に形成され、第１凹部よりも深い凹部である第２凹部の密度は、エピ主面において１０ｃｍ−２以下である。
図１は、半導体積層体の構造の一例を示す概略断面図である。 図２は、エピ主面の状態を示す概略平面図である。 図３は、図２の線分Ａ−Ａに沿う断面の一例を示す概略断面図である。 図４は、図２の線分Ａ−Ａに沿う断面の一例を示す概略断面図である。 図５は、半導体積層体の概略的な製造方法を示すフローチャートである。
［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。本願の半導体積層体は、炭化珪素からなる基板と、基板上に配置され、炭化珪素からなるエピ層（エピタキシャル層）と、を備える。エピ層の、基板とは反対側の主面であるエピ主面（エピタキシャル層主面）は、ｃ面に対するオフ角が４°以下であるカーボン面である。エピ主面には、平面的に見て（平面視で）外形形状が長方形状である複数の第１凹部が形成されている。第１凹部内に形成され、第１凹部よりも深い凹部である第２凹部の密度は、エピ主面において１０ｃｍ−２以下である。
炭化珪素からなるエピ層を動作層として含む半導体装置においては、その動作の信頼性に問題が生じる場合がある。本発明者らはその原因について検討し、以下のような知見を得た。炭化珪素からなる基板上に炭化珪素からなるエピ層が形成された半導体積層体を用いてＳｉＣ半導体装置を製造する場合、エピ層上に二酸化珪素からなる絶縁膜や金属などの導電体からなる電極が形成される。本発明者らの検討によれば、エピ層を構成する炭化珪素結晶のｃ面（｛０００１｝面）に対するオフ角が４°以下のカーボン面であるエピ層の主面（エピ主面）には、平面的に見て外形形状が長方形状である複数の第１凹部が形成される。この第１凹部内には、第１凹部よりも深い凹部である第２凹部が存在する場合がある。そして、この第２凹部が多数存在する状態でエピ主面上に絶縁膜である酸化膜（たとえば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のゲート酸化膜）を形成して半導体装置を製造した場合、酸化膜の厚みのばらつきに起因して電界集中が生じ、酸化膜の信頼性が低下する。その結果、上記第２凹部の存在が、ＳｉＣ半導体装置の動作の信頼性を低下させる。これに対し、エピ主面における上記第２凹部の密度を低減することにより、より具体的には１０ｃｍ−２以下とすることにより、動作の信頼性の低下を抑制することができる。
本願の半導体積層体においては、エピ主面における上記第２凹部の密度が１０ｃｍ−２以下とされている。その結果、本願の半導体積層体によれば、ＳｉＣ半導体装置の動作の信頼性を向上させることを可能とする半導体積層体を提供することができる。
なお、六方晶炭化珪素の｛０００１｝面（ｃ面）のうち、最表面に珪素原子が並ぶ面はシリコン面、炭素原子が並ぶ面はカーボン面と定義される。本願において、エピ主面が、ｃ面に対するオフ角が４°以下であるカーボン面である状態とは、エピ主面が、カーボン面を主体とする結晶面から構成される面であって、｛０００１｝面とのなす角が４°以下である状態を意味する。
上記半導体積層体において、上記第１凹部は、上記エピ層を厚み方向に貫通する貫通転位に接続されていてもよい。このような第１凹部内に形成される第２凹部を低減することにより、ＳｉＣ半導体装置の動作の信頼性を向上させることができる。
上記半導体積層体において、上記第２凹部の密度は、前記エピ主面において０ｃｍ−２を超えていてもよい。第２凹部の深さに応じて第２凹部の密度が０ｃｍ−２を超えることを許容することにより、エピ層の膜厚のバラツキを抑制することができる。
上記半導体積層体において、第１凹部の深さは１ｎｍ以下であってもよい。第２凹部の深さは１０ｎｍ以上であってもよい。深さ１ｎｍ以下の第１凹部内に形成された深さ１０ｎｍ以上の第２凹部を低減することにより、ＳｉＣ半導体装置の動作の信頼性を向上させることができる。
上記半導体積層体において、上記第２凹部の深さは２ｎｍ以上であってもよい。深さ２ｎｍ以上の第２凹部を低減することにより、ＳｉＣ半導体装置の動作の信頼性を一層向上させることができる。
上記半導体積層体において、上記第２凹部の密度は、上記エピ主面において１ｃｍ−２以下であってもよい。第２凹部の密度を１ｃｍ−２以下にまで低減することにより、ＳｉＣ半導体装置の動作の信頼性を一層向上させることができる。
上記半導体積層体において、上記基板の直径は１００ｍｍ以上であってもよい。このようにすることにより、半導体積層体を用いたＳｉＣ半導体装置の製造を効率よく実施することができる。ＳｉＣ半導体装置の製造の効率を一層向上させる観点から、上記基板の直径は１５０ｍｍ以上であってもよい。
なお、エピ主面における第２凹部の密度は、たとえば以下のように測定することができる。レーザーテック社製のＳＩＣＡ ６Ｘを用い、対物レンズの倍率を１０倍として、エピ主面全体を評価する。このとき、エピ主面に存在する凹部であって、第１凹部の深さ（たとえば１ｎｍ以下）よりも深い領域（すなわち第２凹部）を有するもののみを検出するように深さの閾値を設定し（たとえば深さ１０ｎｍ以上の領域を有するもののみを検出するように閾値を設定し）、平面的に見て外形形状が長方形状であるもののみを計数することで、内部に第２凹部が形成された第１凹部の密度、すなわち第２凹部の密度を算出することができる。このようにして算出されるエピ主面における第２凹部の密度が、本願の半導体積層体においては１０ｃｍ−２以下であり、１ｃｍ−２以下であることが好ましく、０．５ｃｍ−２以下であることがより好ましい。
［本願発明の実施形態の詳細］
次に、本発明にかかる半導体積層体の一実施の形態を、以下に図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図１を参照して本実施の形態における半導体積層体について説明する。半導体積層体であるエピ基板１は、基板１０とエピ層２０とを備えている。基板１０およびエピ層２０は炭化珪素（ＳｉＣ）からなっている。より具体的には、基板１０およびエピ層２０は六方晶ＳｉＣ、たとえば４Ｈ−ＳｉＣからなっている。基板１０は、第１主面１１および第２主面１２を有している。第１主面１１および第２主面１２の、基板１０を構成するＳｉＣのｃ面（｛０００１｝面）とのなす角は４°以下である。第１主面１１はカーボン面である。第２主面１２はシリコン面である。
エピ層２０は、第１主面２１と第２主面２２とを有している。第１主面２１は、エピ基板１のエピ主面である。エピ層２０は、基板１０の第１主面１１に第２主面２２において接触して配置されている。エピ層２０は、基板１０の第１主面１１上にエピタキシャル成長により形成されたＳｉＣ層である。すなわち、エピ層２０は、基板１０の結晶構造が引き継がれたＳｉＣ層である。エピ層２０の、基板１０とは反対側の主面である第１主面２１は、ｃ面に対するオフ角が４°以下であるカーボン面である。
図２は、第１主面２１を、エピ層２０の厚み方向に離れた位置から見た状態を示す平面図である。図３および図４は、図２の線分Ａ−Ａに沿う断面の一例を示す概略断面図である。図２を参照して、エピ主面である第１主面２１には、平面的に見て外形形状が長方形状である複数の第１凹部３１が形成されている。図３を参照して、第１凹部３１内には、第１凹部３１よりも深い凹部である第２凹部３２が形成される場合がある。第２凹部３２の第１主面２１からの深さｄ２は、第１凹部３１の第１主面２１からの深さｄ１よりも大きい。本実施の形態のエピ基板１では、第２凹部３２の密度は、第１主面２１において１０ｃｍ−２以下である。本実施の形態のエピ基板１では、図３のように第２凹部３２が形成されている第１凹部３１に比べて、図４のように第２凹部３２が形成されていない第１凹部３１の割合が大きくなっている。
ＳｉＣ半導体装置の動作の信頼性を低下させる第２凹部３２の密度が１０ｃｍ−２以下にまで低減されていることにより、本実施の形態のエピ基板１は、ＳｉＣ半導体装置の動作の信頼性を向上させることを可能とする半導体積層体となっている。
図２および図３を参照して、長方形形状を有する第１凹部３１の一方の短辺に隣接するように第２凹部３２は形成される。図３および図４を参照して、第１凹部３１は、エピ層を厚み方向に貫通する貫通転位４１に接続されている。別の観点から説明すると、貫通転位４１に一対一で対応するように、第１凹部３１は形成されている。図３を参照して、第１凹部３１内に第２凹部３２が形成されている場合、貫通転位４１は第２凹部３２の底に接続されている。図４を参照して、第１凹部３１内に第２凹部３２が形成されていない場合、貫通転位４１は第１凹部３１の底に接続されている。いずれの場合においても、貫通転位４１は、長方形形状を有する第１凹部３１の一方の短辺に隣接する領域に接続されている。
なお、貫通転位４１は、格子面のずれによって発生する線状の欠陥である。貫通転位４１には、貫通刃状転位と貫通らせん転位の２種類が含まれる。貫通刃状転位は、結晶の変位方向を示すバーガースベクトルと転位線が直交する結晶欠陥である。貫通刃状転位の結晶欠陥の形状は、完全な結晶面に１枚の余剰な原子面が刃状に入り込んだ形状であり、転位線がｃ面を貫通する。一方、らせん転位は、バーガースベクトルと転位線が平行な結晶欠陥であり、原子面が転位線の周りでらせん状をなす。転位線は、貫通刃状転位と同様にｃ面を貫通する。また、大きなバーガースベクトルを持つ貫通らせん転位は、パイプ状の孔を形成するマイクロパイプとなる。
通常、炭化珪素基板には上述の２種類の欠陥（貫通刃状転位及び貫通らせん転位）が存在し、本実施形態に係るエピ基板１の基板１０にも、やはり上述の２種類の欠陥が存在する。例えば、基板１０に存在する貫通転位密度は、貫通刃状転位が２０００ｃｍ−２以下、貫通らせん転位が５００−１０００ｃｍ−２の範囲、マイクロパイプが１ｃｍ−２以下である。これらの貫通転位がエピ層２０に伝搬するため、かなりの数の貫通転位４１がエピ層２０に形成される。そして、貫通転位の種類により、第２凹部３２の深さが変化する。定性的には、第２凹部３２の深さは、貫通刃状転位＜貫通らせん転位＜マイクロパイプ、の順に深くなる。即ち、貫通刃状転位と貫通らせん転位とを比較すると、貫通らせん転位が形成されている方が第凹部３２の深さが深くなる。また、貫通らせん転位の中でも大きなバーガースベクトルを持つマイクロパイプが形成されていると、第２凹部３２の深さが更に深くなる。
このように、エピ層２０には、形成された貫通転位４１の種類に応じて、種々の深さの第２凹部３２が形成されている。
本実施の形態のエピ基板１において、第１凹部３１の深さｄ１は１ｎｍ以下である。また、第２凹部３２の深さｄ２は１０ｎｍ以上である。深さ１ｎｍ以下の第１凹部３１内に形成される深さ１０ｎｍ以上の第２凹部３２の密度を１０ｃｍ−２以下にまで低減することにより、ＳｉＣ半導体装置の動作の信頼性を向上させることができる。
また、深さは２ｎｍ以上の第２凹部３２の密度を１０ｃｍ−２以下にまで低減することが好ましい。これにより、ＳｉＣ半導体装置の動作の信頼性を一層向上させることができる。
さらに、エピ基板１において、第２凹部３２の密度は、第１主面２１において１ｃｍ−２以下であることが好ましい。深さ１０ｎｍ以上、さらに深さ２ｎｍ以上の第２凹部３２の密度を１ｃｍ−２以下にまで低減することにより、ＳｉＣ半導体装置の動作の信頼性を一層向上させることができる。
また、基板１０の直径は１００ｍｍ以上であることが好ましく、１５０ｍｍ以上であることが好ましい。このようにすることにより、エピ基板１を用いたＳｉＣ半導体装置の製造を効率よく実施することができる。
次に、本実施の形態におけるエピ基板１の製造方法の一例について説明する。図５を参照して、本実施の形態のエピ基板１の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図１を参照して、たとえば所望の濃度でｎ型不純物を含む４Ｈ−ＳｉＣからなるインゴットがスライスされる。その後、表面の平坦化処理、洗浄等のプロセスを経て、基板１０が準備される。第１主面１１は、ｃ面に対するオフ角が４°以下であるカーボン面である。
次に、工程（Ｓ２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ２０）では、図１を参照して、工程（Ｓ１０）において準備された基板１０の第１主面１１上にエピタキシャル成長により炭化珪素からなるエピ層２０が形成される。エピ層２０は、たとえば所望の濃度のｎ型不純物を含むように形成される。具体的には、工程（Ｓ１０）において準備された基板１０が炉内において適切な温度に加熱されつつ、炉内に炭化珪素およびｎ型不純物の原料ガスが供給されることにより、エピ層２０が形成される。これにより、基板１０上にエピ層２０が形成された構造体が得られる。
このとき、本発明者らの検討によれば、ｃ面に対するオフ角が４°以下のカーボン面であるエピ層２０の第１主面２１には、図３に示すように、平面的に見て外形形状が長方形状である複数の第１凹部３１が形成される。また、第１凹部３１内には、第１凹部よりも深い凹部である第２凹部３２が形成される。第１凹部３１の深さｄ１は、たとえば１ｎｍ以下である。また、平面視における外形形状が長方形状である第１凹部３１の長辺の長さは、たとえば２０μｍ以上３０μｍ以下である。
次に、工程（Ｓ３０）として酸化膜形成工程が実施される。この工程（Ｓ３０）では、工程（Ｓ２０）において得られた構造体が、たとえば熱酸化される。これにより、エピ層２０の第１主面２１を含むように酸化膜が形成される。
次に、工程（Ｓ４０）として酸化膜除去工程が実施される。この工程（Ｓ４０）では、工程（Ｓ３０）において形成された酸化膜が、たとえばフッ酸により除去される。ここで、本発明者らの検討によれば、工程（Ｓ３０）を工程（Ｓ２０）の条件を考慮した適切な条件で実施したうえで、工程（Ｓ４０）を実施することで第２凹部３２の密度を有効に低減することができる。
第２凹部３２の深さｄ２は、工程（Ｓ２０）におけるエピ層２０の成長条件に依存する。そして、工程（Ｓ４０）における酸化膜の除去によって第２凹部３２の密度を有効に低減するためには、工程（Ｓ３０）における酸化膜の厚さおよび酸化膜の形成速度が重要である。具体的には、まず、工程（Ｓ２０）において形成された第２凹部３２の深さｄ２に対して十分に厚い酸化膜を工程（Ｓ３０）において形成する必要がある。たとえば、第２凹部３２の深さｄ２が１０ｎｍ程度である場合、エピ層２０の第１主面２１を含むように形成される酸化膜の厚みは、深さｄ２以上、すなわち１０ｎｍ以上とする必要がある。熱酸化による酸化膜の形成においては、基板１０の第２主面１２を含む領域にも酸化膜が形成されることから、トータルの酸化膜の厚みとしては、深さｄ２の２倍以上、すなわち２０ｎｍ以上とする必要がある。より確実に第２凹部３２の密度を低減するためには、トータルの酸化膜の厚みは、深さｄ２の３倍以上、すなわち３０ｎｍ以上とすることが好ましい。
さらに、上記酸化膜の厚みの条件が適切であることに加えて、酸化膜の形成速度も重要である。本発明者らの検討によれば、酸化膜の形成速度が不十分な場合、上記酸化膜の厚みの条件が適切であっても、第２凹部３２の密度を有効に低減することはできない。酸化膜の形成速度は、たとえば熱酸化の温度を上昇させることにより大きくすることができる。
このように、工程（Ｓ３０）における酸化膜の厚さおよび酸化膜の形成速度を適切に設定することにより、第２凹部３２の密度を有効に低減することができる。エピ層２０の第１主面２１において、図３のように第２凹部３２が形成されている第１凹部３１に比べて、図４のように第２凹部３２が形成されていない第１凹部３１の割合が大きくなる。その結果、第２凹部３２の密度を１０ｃｍ−２以下にまで低減した本実施の形態のエピ基板１を製造することができる。
このように、本実施形態に係るエピ基板１においては、第２凹部３２の密度の上限を１０ｃｍ−２以下とするが、下限は特に無く、理想的には０ｃｍ−２であることが好ましい。しかしながら、第２凹部３２の密度を０ｃｍ−２にしようとすると、第２凹部３２の深さ最大値を考慮して酸化膜の厚みを決定する必要があり、上述の工程（Ｓ３０）において、酸化膜の厚さを相当に厚くする必要がある。つまり、トータルの酸化膜の厚みを、第２凹部３２の深さｄ２の４倍以上の４０ｎｍ以上、５倍以上の５０ｎｍ以上とする必要が生じる可能性もある。
しかしながら、あまりに酸化膜の膜厚を厚くすると、膜厚バラツキが生じ易くなる。その後、酸化膜は除去されるため、最終的にはエピ層２０の膜厚にバラツキが生じ易くなる。その結果、後にエピ基板１にデバイスを作製したときに、デバイス特性にバラツキが生じるおそれがある。つまり、第２の凹部３２の密度を０ｃｍ−２にしようとすると、エピ層２０の膜厚のバラツキ、更にはデバイス特性のバラツキという副作用が発生するおそれがある。よって、第２凹部３２の深さによっては、即ち、第２凹部３２が深い場合には、第２凹部３２の密度が０ｃｍ−２を超えるようにエピ基板１の製造プロセスを実施してもよい。このように、第２凹部３２の深さを考慮し、第２凹部３２の深さが相当に深い場合には、最初から第２凹部３２の密度が０ｃｍ−２を超えるようなプロセス目標で、プロセス条件を設定してもよい。これにより、エピ主面２１における第凹部３２の密度を確実に１０ｃｍ−２以下とする製造プロセスを実現することができる。
第２凹部の密度を低減するための熱酸化の条件について検討する実験を行った。実験の手順は以下の通りである。
まず、同一条件で上記工程（Ｓ１０）および（Ｓ２０）を実施し、３つのサンプルを作製した。次に、得られたサンプルに対して異なった熱酸化の条件で工程（Ｓ３０）を実施した。その後、同一条件で工程（Ｓ４０）を実施した。そして、エピ表面であるエピ層２０の第１主面２１における第２凹部３２の存在をＡＦＭにより確認した。得られた結果は以下の通りである。
工程（Ｓ３０）を実施する前における第２凹部３２の深さは、最大で２０ｎｍであった。そして、工程（Ｓ３０）において、酸化温度１１５０℃および１３５０℃の２つの条件でトータルの厚み（エピ層２０の第１主面２１側の厚みと基板１０の第２主面１２側の厚みとの和）が６０ｎｍの酸化膜を形成した。その後、フッ酸を用いて酸化膜を除去した後（工程（Ｓ４０））、ＡＦＭにてエピ層２０の第１主面２１を観察したところ、第２凹部３２の存在は確認されなかった。一方、別のサンプルについて、酸化温度１０５０℃の条件でトータルの厚み８０ｎｍの酸化膜を形成する工程（Ｓ３０）を実施した。そして、フッ酸を用いて酸化膜を除去した後（工程（Ｓ４０））、ＡＦＭにてエピ層２０の第１主面２１を観察したところ、深さ４ｎｍ程度の第２凹部３２の存在が確認された。
以上の実験結果から、工程（Ｓ３０）において形成される酸化膜の厚みが十分であることに加えて、酸化膜の形成速度（熱酸化の温度）を十分に高くすることも重要であるといえる。そして、酸化膜の形成条件を適切に設定した上記実施の形態における製造方法により、深さ１ｎｍ以下の第１凹部３１内に形成された深さ１０ｎｍ以上（または２ｎｍ以上）の第２凹部３２の密度が１０ｃｍ−２以下（または１ｃｍ−２以下）にまで低減された本実施の形態のエピ基板１が製造可能であることが確認される。
今回開示された実施の形態および実施例はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、請求の範囲によって規定され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ エピ基板
１０ 基板
１１ 第１主面
１２ 第２主面
２０ エピ層
２１ 第１主面
２２ 第２主面
３１ 第１凹部
３２ 第２凹部
４１ 貫通転位

Claims (10)

  1. 炭化珪素からなる基板と、
    前記基板上に配置され、炭化珪素からなるエピ層と、を備え、
    前記エピ層上に、酸化膜を形成するための半導体積層体であって、
    前記エピ層の、前記基板とは反対側の主面であるエピ主面は、ｃ面に対するオフ角が４°以下であるカーボン面であり、
    前記エピ主面には、平面視で外形形状が長方形状である複数の第１凹部が形成されており、
    前記第１凹部内には、前記第１凹部よりも深い凹部である第２凹部が形成されており、
    平面視における前記第１凹部の長辺の長さは３０μｍ以下である、半導体積層体。
  2. 前記第１凹部の深さは１ｎｍ以下であり、
    前記第２凹部の深さは１０ｎｍ以上である、請求項１に記載の半導体積層体。
  3. 前記第２凹部の深さは２ｎｍ以上である、請求項２に記載の半導体積層体。
  4. 炭化珪素からなる基板と、
    前記基板上に配置され、炭化珪素からなるエピ層と、を備え、
    前記エピ層上に、酸化膜を形成するための半導体積層体であって、
    前記エピ層の、前記基板とは反対側の主面であるエピ主面は、ｃ面に対するオフ角が４°以下であるカーボン面であり、
    前記エピ主面には、平面視で外形形状が長方形状である複数の第１凹部が形成されており、
    前記第１凹部内には、前記第１凹部よりも深い凹部である第２凹部が形成されており、
    前記第１凹部の深さは１ｎｍ以下である、半導体積層体。
  5. 前記第２凹部の深さは１０ｎｍ以上である、請求項４に記載の半導体積層体。
  6. 前記第２凹部の深さは２ｎｍ以上である、請求項５に記載の半導体積層体。
  7. 前記第１凹部は、前記エピ層を厚み方向に貫通する貫通転位に接続される、請求項１から請求項６のいずれか１項に記載の半導体積層体。
  8. 前記第２凹部の密度は、前記エピ主面において０ｃｍ−２を超えている、請求項１から請求項７のいずれか１項に記載の半導体積層体。
  9. 前記第２凹部の密度は、前記エピ主面において１ｃｍ−２以下である、請求項１から請求項８のいずれか１項に記載の半導体積層体。
  10. 前記基板の直径は１００ｍｍ以上である、請求項１から請求項９のいずれか１項に記載の半導体積層体。
JP2020207768A 2015-10-13 2020-12-15 半導体積層体 Active JP7020533B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015202024 2015-10-13
JP2015202024 2015-10-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017500396A Division JP6816710B2 (ja) 2015-10-13 2016-08-10 半導体積層体

Publications (2)

Publication Number Publication Date
JP2021057606A true JP2021057606A (ja) 2021-04-08
JP7020533B2 JP7020533B2 (ja) 2022-02-16

Family

ID=58517433

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017500396A Active JP6816710B2 (ja) 2015-10-13 2016-08-10 半導体積層体
JP2020207768A Active JP7020533B2 (ja) 2015-10-13 2020-12-15 半導体積層体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017500396A Active JP6816710B2 (ja) 2015-10-13 2016-08-10 半導体積層体

Country Status (5)

Country Link
US (3) US10395924B2 (ja)
JP (2) JP6816710B2 (ja)
CN (1) CN108028181B (ja)
DE (1) DE112016004679T8 (ja)
WO (1) WO2017064913A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7294502B1 (ja) 2022-06-03 2023-06-20 株式会社レゾナック ＳｉＣ単結晶基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541156B1 (en) 2018-10-31 2020-01-21 International Business Machines Corporation Multi integrated circuit chip carrier package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927489A (ja) * 1995-07-11 1997-01-28 Nippondenso Co Ltd 半導体基板及びその製造方法
JP2003332562A (ja) * 2002-05-09 2003-11-21 Fuji Electric Co Ltd 炭化珪素半導体装置およびその製造方法
JP2003332563A (ja) * 2002-05-16 2003-11-21 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2005286038A (ja) * 2004-03-29 2005-10-13 Shikusuon:Kk 炭化珪素基板およびその製造方法
JP2006328455A (ja) * 2005-05-24 2006-12-07 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009012998A (ja) * 2007-07-03 2009-01-22 Fuji Electric Device Technology Co Ltd 単結晶炭化珪素基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018286A1 (fr) * 1999-09-06 2001-03-15 Sixon Inc. Monocristal sic et son procede de tirage
DE60033829T2 (de) * 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
JP4694144B2 (ja) * 2004-05-14 2011-06-08 住友電気工業株式会社 ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
CN102869816A (zh) * 2011-03-22 2013-01-09 住友电气工业株式会社 碳化硅衬底
JP2014038899A (ja) 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
TW201539935A (zh) 2014-04-03 2015-10-16 Lausdeo Corp 行動電源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927489A (ja) * 1995-07-11 1997-01-28 Nippondenso Co Ltd 半導体基板及びその製造方法
JP2003332562A (ja) * 2002-05-09 2003-11-21 Fuji Electric Co Ltd 炭化珪素半導体装置およびその製造方法
JP2003332563A (ja) * 2002-05-16 2003-11-21 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2005286038A (ja) * 2004-03-29 2005-10-13 Shikusuon:Kk 炭化珪素基板およびその製造方法
JP2006328455A (ja) * 2005-05-24 2006-12-07 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009012998A (ja) * 2007-07-03 2009-01-22 Fuji Electric Device Technology Co Ltd 単結晶炭化珪素基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7294502B1 (ja) 2022-06-03 2023-06-20 株式会社レゾナック ＳｉＣ単結晶基板
JP2023177969A (ja) * 2022-06-03 2023-12-14 株式会社レゾナック ＳｉＣ単結晶基板

Also Published As

Publication number Publication date
JP6816710B2 (ja) 2021-01-20
US10580647B2 (en) 2020-03-03
US20190341247A1 (en) 2019-11-07
WO2017064913A1 (ja) 2017-04-20
US20200152457A1 (en) 2020-05-14
US10734222B2 (en) 2020-08-04
JPWO2017064913A1 (ja) 2018-08-02
DE112016004679T8 (de) 2018-07-12
CN108028181B (zh) 2022-03-01
DE112016004679T5 (de) 2018-06-21
CN108028181A (zh) 2018-05-11
JP7020533B2 (ja) 2022-02-16
US10395924B2 (en) 2019-08-27
US20190088477A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
US8421086B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP4935741B2 (ja) 炭化珪素半導体装置の製造方法
JP6481582B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6908160B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9716186B2 (en) Semiconductor device manufacturing method, and semiconductor device
JP7020533B2 (ja) 半導体積層体
EP2325891A1 (en) Silicon carbide semiconductor device and process for producing the silicon carbide semiconductor device
JP2009187966A (ja) 半導体装置の製造方法
WO2016031439A1 (ja) 炭化珪素半導体装置およびその製造方法
US20200020777A1 (en) SiC WAFER AND MANUFACTURING METHOD OF SiC WAFER
TW201237968A (en) Production method for semiconductor device
JP6318914B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP4827829B2 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2006120897A (ja) 炭化珪素素子及びその製造方法
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP6652055B2 (ja) 炭化珪素半導体基板および炭化珪素半導体装置の製造方法
JP5825418B2 (ja) 炭化珪素半導体装置の製造方法
JP2010239152A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220117

R150 Certificate of patent or registration of utility model

Ref document number: 7020533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150