TW202125841A - 肖特基能障二極體 - Google Patents

肖特基能障二極體 Download PDF

Info

Publication number
TW202125841A
TW202125841A TW109137753A TW109137753A TW202125841A TW 202125841 A TW202125841 A TW 202125841A TW 109137753 A TW109137753 A TW 109137753A TW 109137753 A TW109137753 A TW 109137753A TW 202125841 A TW202125841 A TW 202125841A
Authority
TW
Taiwan
Prior art keywords
protective film
schottky barrier
barrier diode
trench
anode electrode
Prior art date
Application number
TW109137753A
Other languages
English (en)
Other versions
TWI797493B (zh
Inventor
有馬潤
藤田実
川崎克己
平林潤
Original Assignee
日商Tdk股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Tdk股份有限公司 filed Critical 日商Tdk股份有限公司
Publication of TW202125841A publication Critical patent/TW202125841A/zh
Application granted granted Critical
Publication of TWI797493B publication Critical patent/TWI797493B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3178Coating or filling in grooves made in the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates

Abstract

本發明之課題係使用氧化鎵的肖特基能障二極體,可防止陽極電極與保護膜的界面處發生剝離。 解決上述課題之手段係一種肖特基能障二極體11,係具備有:由氧化鎵構成的半導體基板20;設置於半導體基板20上且由氧化鎵構成的漂移層30;與漂移層30進行肖特基接觸的陽極電極40;與半導體基板20進行歐姆接觸的陰極電極50;覆蓋在漂移層30中所設置溝渠61內壁的絕緣膜63;以及覆蓋陽極電極40的保護膜70;其中,保護膜70其中一部分72係埋填於溝渠61內。依此,因為保護膜70其中一部分72被埋填於溝渠61內,故提升陽極電極40與保護膜70的密接性。藉此,可防止陽極電極40與保護膜70的界面處發生剝離。

Description

肖特基能障二極體
本發明係關於肖特基能障二極體,特別係關於使用氧化鎵的肖特基能障二極體。
肖特基能障二極體係利用由金屬與半導體之接合所生成肖特基障壁的整流元件,相較於具PN接合的一般二極體,前者具有順向電壓低、且交換速度快的特徵。所以,有將肖特基能障二極體利用為功率裝置用的交換元件。
將肖特基能障二極體使用為功率裝置用交換元件時,必需確保充分的逆向耐壓,有取代矽(Si),改為使用能階更大的碳化矽(SiC)、氮化鎵(GaN)、氧化鎵(Ga2 O3 )等。其中,因為氧化鎵的能階係4.8~4.9eV的極大值,且絕緣崩潰電場亦為約8MV/cm的較大值,使用氧化鎵的肖特基能障二極體非常有望使用為功率裝置用交換元件。使用氧化鎵的肖特基能障二極體例在專利文獻1及2中有記載。
專利文獻1及2所記載的肖特基能障二極體係在氧化鎵層中設置複數溝渠。依此,若在氧化鎵層中設置複數溝渠,則當施加逆向電壓時,位於溝渠間的平台區域會成為空乏層,漂移層的通道區域會被夾止(pinch-off)。藉此,當施加逆向電壓時可大幅抑制漏電流。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-199869號公報 [專利文獻2]日本專利特開2019-79984號公報
(發明所欲解決之問題)
實際之裝置中係在陽極電極上設置保護膜,藉此確保與外部電路間的絕緣性。然而,由金屬構成的陽極電極、與由SiN等構成的保護膜係密接性低,會有二者的界面處容易發生剝離的問題。
緣是,本發明之目地在於:針對使用氧化鎵的肖特基能障二極體,防止陽極電極與保護膜的界面出現剝離。 (解決問題之技術手段)
本發明的肖特基能障二極體,係具備有:由氧化鎵構成的半導體基板;設置於半導體基板上且由氧化鎵構成的漂移層;與漂移層進行肖特基接觸的陽極電極;與半導體基板進行歐姆接觸的陰極電極;覆蓋在漂移層中所設置溝渠之內壁的絕緣膜;以及覆蓋陽極電極的保護膜;其中,保護膜其中一部分係埋填於溝渠內。
根據本發明,因為保護膜其中一部分被埋填於溝渠內,故提升陽極電極與保護膜的密接性。藉此,可防止陽極電極與保護膜的界面處發生剝離。
本發明中溝渠亦可形成環狀,且被保護膜其中一部分、與電性連接於陽極電極的金屬構件埋填。藉此,利用環狀溝渠可緩和對漂移層所施加的電場。
此情況,溝渠亦可具有平坦的側壁部,且保護膜與金屬構件的邊界位於側壁部;溝渠亦可具有平坦的底面部,且保護膜與金屬構件的邊界位於底面部。藉此,可緩和在金屬構件的端部附近對漂移層所施加的電場。 (對照先前技術之功效)
依此,根據本發明,針對使用氧化鎵的肖特基能障二極體,可防止陽極電極與保護膜的界面處發生剝離。
以下,參照所附圖式,針對本發明之較佳實施形態進行詳細說明。
<第1實施形態> 圖1所示係本發明之第1實施形態的肖特基能障二極體11之構成示意平面圖。又圖2係沿圖1所示A-A線的略剖視圖。
如圖1及圖2所示,本實施形態的肖特基能障二極體11係備有均由氧化鎵(β-Ga2 O3 )構成的半導體基板20及漂移層30。在半導體基板20及漂移層30中導入n型摻質之矽(Si)或錫(Sn)。摻質濃度係半導體基板20較高於漂移層30,藉此半導體基板20便具有n+ 層、漂移層30具有n- 層機能。
半導體基板20係對使用熔液成長法等形成的塊晶施行切斷加工,厚度係250μm程度。關於半導體基板20的平面尺寸並無特別的限定,一般配合流入元件中的電流量進行選擇,若順向最大電流量20A程度,則設為俯視2.4mm×2.4mm程度便可。
半導體基板20係具有:安裝時位於上側的上面21、與在上面21對向側且安裝時位於下側的背面22。在上面21全面形成漂移層30。漂移層30係在半導體基板20的上面21使用例如:反應性濺鍍、PLD法、MBE法、MOCVD法、HVPE法等,使氧化鎵進行磊晶成長的薄膜。關於漂移層30的膜厚並無特別的限定,一般可配合元件的逆向耐電壓進行選擇,為確保600V程度的耐壓,只要設為例如7μm程度便可。
在漂移層30的上面31,形成與漂移層30進行肖特基接觸的陽極電極40。陽極電極40係由例如:白金(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、鉬(Mo)、銅(Cu)等金屬構成。陽極電極40亦可為積層不同金屬膜的多層構造,例如:Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au或Pd/Ti/Au。另一方面,在半導體基板20的背面22設有會與半導體基板20進行歐姆接觸的陰極電極50。陰極電極50係由例如鈦(Ti)等金屬構成。陰極電極50亦可為積層不同金屬膜的多層構造,例如:Ti/Au或Ti/Al。
本實施形態中,形成環狀的外周溝渠61係設置於漂移層30中。外周溝渠61的內壁係具有:位於外側的側壁部S1、位於內側的側壁部S2及底面部B。本實施形態中,側壁部S1、S2與底面部B均呈平坦,位於側壁部S1、S2與底面部B邊界處的角部C係具有彎曲形狀。外周溝渠61的內壁係被由HfO2 等構成的絕緣膜63覆蓋。絕緣膜63的材料係除HfO2 之外,尚亦可使用Al2 O3 等絕緣材料。外周溝渠61的大部分均被金屬構件41埋填。金屬構件41亦可由與陽極電極40其中一部分,即,陽極電極40相同的金屬材料構成,亦可由與陽極電極40不同的金屬材料構成。
再者,陽極電極40的外周部係由保護膜70覆蓋。保護膜70係由例如:環氧樹脂、聚甲基丙烯酸甲酯等丙烯酸樹脂;聚胺基甲酸酯、聚醯亞胺、聚乙烯醇、氟樹脂、聚烯烴等樹脂材料;或氧化矽、氧化鋁、氮化矽等、無機氧化膜、無機氮化膜等無機絕緣材料構成,且在陽極電極40中設有使接合引線等所連接中心部裸露出的開口部71。保護膜70係具有保護陽極電極40、且確保與外部電路間之絕緣性的功用。
如圖2所示,本實施形態的肖特基能障二極體11,保護膜70其中一部分72係埋填於外周溝渠61中。雖由金屬所構成陽極電極40、與由SiN等所構成保護膜70的密接性低,在二者界面處容易發生剝離,但本實施形態,因為保護膜70其中一部分72被埋填於外周溝渠61中,相較於陽極電極40與保護膜70呈平面式接觸的情況下,將可提高密接性。藉此,可防止陽極電極40與保護膜70的界面處發生剝離。
再者,本實施形態中,埋填於外周溝渠61中的保護膜70其中一部分72、與金屬構件41的邊界,接觸於絕緣膜63的位置係位於外側的側壁部S1。如上述,因為側壁部S1呈平坦面,保護膜70與金屬構件41的邊界,即金屬構件41的端部便由平坦的表面封端。藉此,相較於由具角部C等彎曲形狀的表面封端金屬構件41的情況下,在金屬構件41的端部附近可緩和對漂移層30所施加的電場。
其次,針對本實施形態之肖特基能障二極體11的製造方法進行說明。
圖3至圖8所示係本實施形態之肖特基能障二極體11的製造方法說明之步驟圖,均係對應於圖2所示截面。
首先,如圖3所示,準備由氧化鎵構成的半導體基板20,在其上面21形成由氧化鎵構成的漂移層30。如上述,漂移層30係在半導體基板20的上面21,使用例如:反應性濺鍍、PLD法、MBE法、MOCVD法、HVPE法等,使氧化鎵進行磊晶成長便可形成。
其次,如圖4所示,藉由使用BCl3 等的乾式蝕刻,在漂移層30上形成環狀外周溝渠61。此時,依至少側壁部S1、S2形成大致垂直平坦面方式設定蝕刻條件。關於底面部B,亦是最好依成為大致水平平坦面的方式設定蝕刻條件。
其次,如圖5所示,在漂移層30的表面上形成絕緣膜63。絕緣膜63係可利用ALD法等一般的成膜方法進行成膜。然後,利用例如:濕式蝕刻、乾式蝕刻、CMP等一般的加工方法,除去在漂移層30的上面31所形成絕緣膜63。藉此,形成裸露出漂移層30的上面31,且外周溝渠61的內壁被絕緣膜63覆蓋的狀態。此時,漂移層30的上面31其中一部分亦可被除去。
其次,如圖6所示,於全面形成陽極電極40。又,在外周溝渠61內部所填充的金屬構件41亦可與陽極電極40的材料相異。此情況,可先形成陽極電極40後,才將另一金屬構件41填充於外周溝渠61的內部,亦可在漂移層30的上面31未殘留不同於陽極電極40的金屬構件41之前提下,先在外周溝渠61的內部填充不同於陽極電極40的金屬構件41。藉此,埋填於外周溝渠61內部的金屬構件41便與陽極電極40電性連接而成同電位。
其次,如圖7所示,形成覆蓋陽極電極40的中央部,且裸露出外周部的光阻R。光阻R的圖案化係可利用光學微影法實施。此處,光阻R的外側邊緣E0係設計成位於外周溝渠61的外側邊緣E1與外周溝渠61的內側邊緣E2之間。即,依光阻R的外側邊緣E0位於外周溝渠61的內部方式,設計成光阻R的外徑較小於外周溝渠61的外徑,且較大於外周溝渠61的內徑。
其次,如圖8所示,以光阻R為光罩對陽極電極40施行蝕刻。在對陽極電極40施行蝕刻時,於露出漂移層30的上面31之後,更進一步施行過蝕刻(over etching),而除去在外周溝渠61內所埋填金屬構件41其中一部分,藉此形成空洞42。然後,除去光阻R。
然後,在半導體基板20的背面22形成陰極電極50後,若形成覆蓋陽極電極40的保護膜70,在空洞42中便埋填保護膜70其中一部分72。當保護膜70係使用樹脂材料時,可採取例如:在塗佈樹脂溶液後,經乾燥而形成樹脂膜的方法;將樹脂單體施行塗佈或蒸鍍後,再進行聚合的方法;在成膜後施行交聯處理的方法。又,當保護膜70係使用無機絕緣材料的情況,可採用例如:依濺鍍法、蒸鍍法等真空製程施行的形成方法;利用溶膠-凝膠法等溶液製程施行的形成方法等。藉此,完成本實施形態的肖特基能障二極體11。
依如上所說明,本實施形態的肖特基能障二極體11,因為在外周溝渠61中埋填保護膜70其中一部分72,陽極電極40與保護膜70間之密接性獲提高。藉此,可防止陽極電極40與保護膜70的界面發生剝離。
<第2實施形態> 圖9所示係本發明之第2實施形態的肖特基能障二極體12之構成示意平面圖。又,圖10所示係沿圖9所示B-B線的略剖視圖。
如圖9及圖10所示,第2實施形態的肖特基能障二極體12係就在漂移層30中設置複數中心溝渠62之處,不同於第1實施形態的肖特基能障二極體11。其他的基本構成均與第1實施形態的肖特基能障二極體11相同,相同元件賦予相同符號,並省略重複說明。
中心溝渠62係形成於由外周溝渠61包圍的區域中,均係設置俯視時呈位於重疊陽極電極40的位置處。外周溝渠61與中心溝渠62並無必要完全分離,亦可如圖9所示,形成外周溝渠61與中心溝渠62相連接狀態。
漂移層30中由溝渠61、62區隔的部分將構成平台區域M。平台區域M係若對陽極電極40與陰極電極50之間施加逆向電壓,便成為空乏層,漂移層30的通道區域便被夾止。藉此,可大幅抑制施加逆向電壓時的漏電流。
雖無特別的限定,若將外周溝渠61的寬度設為W1,將中心溝渠62的寬度設為W2時,本實施形態設定為: W1>W2。 理由係防止電場特集中的外周溝渠61底部遭絕緣破壞之緣故所致。即,若放大外周溝渠61的寬度W1,當剖面觀看外周溝渠61時,2個角部C間的距離變大的緣故所致。其結果,外周溝渠61的底部附近不易發生絕緣破壞。另一方面,外周溝渠61的深度與中心溝渠62的深度係相同。
本實施形態亦是在外周溝渠61的內部埋填保護膜70其中一部分72,藉此提高陽極電極40與保護膜70的密接性。如本實施形態所例示,當在漂移層30中有形成外周溝渠61與中心溝渠62的情況,藉由在外周溝渠61的內部埋填保護膜70其中一部分72,便可防止保護膜70的剝離。
<第3實施形態> 圖11所示係本發明之第3實施形態的肖特基能障二極體13之構成略剖視圖。
如圖11所示,第3實施形態的肖特基能障二極體13係就在外周溝渠61中所埋填保護膜70其中一部分72、與金屬構件41的邊界位於底面部B之處,不同於第2實施形態的肖特基能障二極體12。其他的基本構成均與第2實施形態的肖特基能障二極體12相同,相同元件賦予相同符號,並省略重複說明。
本實施形態中,因為保護膜70其中一部分72更深入埋填於外周溝渠61中,且保護膜70其中一部分72的底部接觸到覆蓋底面部B的絕緣膜63,故能更有效地防止保護膜70的剝離。又,如上述,因為底面部B係平坦面,保護膜70與金屬構件41的邊界,即,金屬構件41的端部係由平坦的表面封端。藉此,相較於由具角部C等彎曲形狀的表面封端金屬構件41的情況下,在金屬構件41的端部附近可緩和對漂移層30所施加的電場。
<第4實施形態> 圖12所示係本發明之第4實施形態的肖特基能障二極體14之構成略剖視圖。
如圖12所示,第4實施形態的肖特基能障二極體14係就外周溝渠61中所埋填保護膜70其中一部分72、與金屬構件41的邊界位於內側的側壁部S2之處,不同於第2實施形態的肖特基能障二極體12。其他的基本構成均與第2實施形態的肖特基能障二極體12相同,相同元件賦予相同符號,並省略重複說明。
本實施形態中,因為保護膜70其中一部分72更深入埋填於外周溝渠61中,同時保護膜70其中一部分72的底部接觸到覆蓋側壁部S2的絕緣膜63,故能更有效地防止保護膜70的剝離。又,因為保護膜70其中一部分72係外周溝渠61的底部具有較大徑、而入口部分則較小徑的形狀,亦可期待所謂的錨定效應。又,如上述,因為側壁部S2係平坦面,保護膜70與金屬構件41的邊界,即,金屬構件41的端部便由平坦的表面封端。藉此,相較於由具角部C等彎曲形狀的表面封端金屬構件41的情況下,在金屬構件41的端部附近可緩和對漂移層30所施加的電場。
<第5實施形態> 圖13所示係本發明之第5實施形態的肖特基能障二極體15之構成略剖視圖。
如圖13所示,第5實施形態的肖特基能障二極體15係就在外周溝渠61中所埋填保護膜70其中一部分72並沒有接觸到絕緣膜63之處,不同於第2實施形態的肖特基能障二極體12。其他的基本構成均與第2實施形態的肖特基能障二極體12相同,相同元件賦予相同符號,並省略重複說明。
本實施形態如例示,本發明在外周溝渠61中所埋填保護膜70其中一部分72未必一定要接觸到絕緣膜63。
圖14所示係第5實施形態變化例的肖特基能障二極體15A之構成略剖視圖。
如圖14所示,第5實施形態變化例的肖特基能障二極體15A係就陽極電極40的外周部位於漂移層30上,且在二者間介存場絕緣膜80之處,不同於第5實施形態的肖特基能障二極體15。其他的基本構成均與第5實施形態的肖特基能障二極體15相同,相同元件賦予相同符號,並省略重複說明。
本變化例係如例示,當陽極電極40的外周部與漂移層30重疊時,藉由在二者間介存場絕緣膜80,便可緩和電場集中。場絕緣膜80的材料係可使用SiO2 等。
<第6實施形態> 圖15所示係本發明之第6實施形態的肖特基能障二極體16之構成略剖視圖。
如圖15所示,第6實施形態的肖特基能障二極體16係就外周溝渠61的底面部B並非平坦,全體呈彎曲之處,不同於第1實施形態的肖特基能障二極體11。其他的基本構成均與第1實施形態的肖特基能障二極體11相同,相同元件賦予相同符號,並省略重複說明。
即使外周溝渠61的底面部B全體呈彎曲的情況,但若外周溝渠61中所埋填保護膜70其中一部分72與金屬構件41的邊界係位於平坦的側壁部S1,則將與第1實施形態的肖特基能障二極體11同樣,將緩和在金屬構件41的端部附近對漂移層30所施加電場。
<第7實施形態> 圖16所示係本發明之第7實施形態的肖特基能障二極體17之構成略剖視圖。
如圖16所示,第7實施形態的肖特基能障二極體17係就在外周溝渠61中所埋填保護膜70其中一部分72、與金屬構件41的邊界位於內側的側壁部S2之處,不同於第6實施形態的肖特基能障二極體16。其他的基本構成均與第6實施形態的肖特基能障二極體16相同,相同元件賦予相同符號,並省略重複說明。
即使外周溝渠61的底面部B全體呈彎曲的情況,但若外周溝渠61中所埋填保護膜70其中一部分72與金屬構件41的邊界係位於平坦的側壁部S2,則將與第1實施形態的肖特基能障二極體11同樣,將緩和在金屬構件41的端部附近對漂移層30所施加電場。
以上,針對本發明之較佳實施形態進行說明,惟,本發明並不僅侷限於上述實施形態,舉凡在不脫逸本發明主旨範圍內均可進行各種變更,當然該等亦均涵蓋於本發明範圍內。 [實施例]
<實施例1> 假設具有與圖10所示肖特基能障二極體12相同構造的實施例1之模擬模型,模擬對陽極電極40與陰極電極50間施加800V逆向電壓時的電場強度。關於半導體基板20的摻質濃度設為1×1018 cm-3 ,漂移層30的摻質濃度設為2×1016 cm-3 。漂移層30的厚度設為7μm。又,外周溝渠61的寬度W1設為10μm,中心溝渠62的寬度設為2μm,深度均設為3μm。又,接觸到陽極電極40部分的漂移層30寬度,即平台區域M的寬度設為2μm。絕緣膜63係厚度50nm的HfO2 膜。又,關於保護膜70的材料係使用SiN。
再者,使保護膜70其中一部分72、與金屬構件41的邊界深度位置x在0~3μm間變化時,模擬對角部C所施加的電場強度。深度位置x,係如圖10所示,以外周溝渠61的底部為基準時,表示保護膜70其中一部分72與金屬構件41的邊界位置。模擬結果係如圖17所示。
如圖17所示,若深度位置x達0.9μm以上,則對角部C所施加的電場強度,充分低於氧化鎵之絕緣崩潰電場強度的8MV/cm。但,當深度位置x係3.0μm的情況,即,保護膜70並未完全埋填於外周溝渠61中的情況,將無法獲得密接性提升效果,容易發生剝離。另一方面,若深度位置x在0.6μm以下的情況,對角部C所施加的電場強度達8MV/cm以上。此現象可認為若深度位置x過小的情況,保護膜70其中一部分72與金屬構件41的邊界位於構成角部C的彎曲面之緣故所致。
<實施例2> 假設具有與圖11所示肖特基能障二極體13相同構造的實施例2之模擬模型,模擬對陽極電極40與陰極電極50間施加800V逆向電壓時的電場強度。實施例2的模擬模型係除保護膜70其中一部分72與金屬構件41的邊界位於底面部B之外,其餘均具有與實施例1相同的參數。
再者,使保護膜70其中一部分72、與金屬構件41邊界的平面位置x在0~10μm間變化時,模擬對角部C所施加的電場強度。平面位置x,係如圖11所示,以外周溝渠61的側壁部S2為基準時,表示保護膜70其中一部分72與金屬構件41的邊界位置。模擬結果係如圖18所示。
如圖18所示,若平面位置x在0.5~9.5μm範圍內,則對角部C所施加的電場強度,充分低於氧化鎵之絕緣崩潰電場強度的8MV/cm。但,若平面位置x接近0μm或10μm,則對角部C所施加的電場強度將達8MV/cm以上。此現象可認為若平面位置x過小或過大的情況,保護膜70其中一部分72與金屬構件41的邊界位於構成角部C的彎曲面之緣故所致。
<實施例3> 假設具有與圖12所示肖特基能障二極體14相同構造的實施例3之模擬模型,模擬對陽極電極40與陰極電極50間施加800V逆向電壓時的電場強度。實施例3的模擬模型係除保護膜70其中一部分72與金屬構件41的邊界位於內側的側壁部S2之外,其餘均具有與實施例1相同的參數。
再者,使保護膜70其中一部分72、與金屬構件41的邊界深度位置x在0~3μm間變化時,模擬對角部C所施加的電場強度。深度位置x,係如圖12所示,以外周溝渠61的底部為基準時,表示保護膜70其中一部分72與金屬構件41的邊界位置。模擬結果係如圖19所示。
如圖19所示,若深度位置x達0.2μm以上,則對角部C所施加的電場強度,充分低於氧化鎵之絕緣崩潰電場強度的8MV/cm。但,當深度位置x接近0μm時,對角部C所施加電場強度將達8MV/cm以上。此現象可認為若深度位置x過小的情況,保護膜70其中一部分72與金屬構件41的邊界位於構成角部C的彎曲面之緣故所致。
11~17,15A:肖特基能障二極體 20:半導體基板 21:半導體基板上面 22:半導體基板背面 30:漂移層 31:漂移層上面 40:陽極電極 41:金屬構件 42:空洞 50:陰極電極 61:外周溝渠 62:中心溝渠 63:絕緣膜 70:保護膜 71:開口部 72:保護膜其中一部分 80:場絕緣膜 B:底面部 C:角部 E0~E2:邊緣 M:平台區域 R:光阻 S1,S2:側壁部
圖1係本發明之第1實施形態的肖特基能障二極體11之構成示意平面圖。 圖2係沿圖1所示A-A線的略剖視圖。 圖3係肖特基能障二極體11的製造方法說明之步驟圖。 圖4係肖特基能障二極體11的製造方法說明之步驟圖。 圖5係肖特基能障二極體11的製造方法說明之步驟圖。 圖6係肖特基能障二極體11的製造方法說明之步驟圖。 圖7係肖特基能障二極體11的製造方法說明之步驟圖。 圖8係肖特基能障二極體11的製造方法說明之步驟圖。 圖9係本發明之第2實施形態的肖特基能障二極體12之構成示意平面圖。 圖10係沿圖9所示B-B線的略剖視圖。 圖11係本發明之第3實施形態的肖特基能障二極體13之構成略剖視圖。 圖12係本發明之第4實施形態的肖特基能障二極體14之構成略剖視圖。 圖13係本發明之第5實施形態的肖特基能障二極體15之構成略剖視圖。 圖14係本發明之第5實施形態變化例的肖特基能障二極體15A之構成略剖視圖。 圖15係本發明之第6實施形態的肖特基能障二極體16之構成略剖視圖。 圖16係本發明之第7實施形態的肖特基能障二極體17之構成略剖視圖。 圖17係實施例1的模擬結果圖。 圖18係實施例2的模擬結果圖。 圖19係實施例3的模擬結果圖。
11:肖特基能障二極體
20:半導體基板
21:半導體基板上面
22:半導體基板背面
30:漂移層
31:漂移層上面
40:陽極電極
41:金屬構件
50:陰極電極
61:外周溝渠
63:絕緣膜
70:保護膜
71:開口部
72:保護膜其中一部分
B:底面部
C:角部
S1,S2:側壁部

Claims (4)

  1. 一種肖特基能障二極體,係具備有: 半導體基板,其係由氧化鎵構成; 漂移層,其係設置於上述半導體基板上且由氧化鎵構成; 陽極電極,其係與上述漂移層進行肖特基接觸; 陰極電極,其係與上述半導體基板進行歐姆接觸; 絕緣膜,其係覆蓋在上述漂移層中所設置溝渠之內壁;以及 保護膜,其係覆蓋上述陽極電極; 其中,上述保護膜其中一部分係埋填於上述溝渠內。
  2. 如請求項1之肖特基能障二極體,其中,上述溝渠係形成環狀,且被上述保護膜其中一部分、與電性連接於上述陽極電極的金屬構件埋填。
  3. 如請求項2之肖特基能障二極體,其中,上述溝渠係具有平坦的側壁部,且上述保護膜與上述金屬構件的邊界位於上述側壁部。
  4. 如請求項2之肖特基能障二極體,其中,上述溝渠係具有平坦的底面部,且上述保護膜與上述金屬構件的邊界位於上述底面部。
TW109137753A 2019-12-18 2020-10-30 肖特基能障二極體 TWI797493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019228556A JP7371484B2 (ja) 2019-12-18 2019-12-18 ショットキーバリアダイオード
JP2019-228556 2019-12-18

Publications (2)

Publication Number Publication Date
TW202125841A true TW202125841A (zh) 2021-07-01
TWI797493B TWI797493B (zh) 2023-04-01

Family

ID=76432238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137753A TWI797493B (zh) 2019-12-18 2020-10-30 肖特基能障二極體

Country Status (6)

Country Link
US (1) US20230039171A1 (zh)
EP (1) EP4080580A4 (zh)
JP (1) JP7371484B2 (zh)
CN (1) CN114830353A (zh)
TW (1) TWI797493B (zh)
WO (1) WO2021124650A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード
JP2024033852A (ja) * 2022-08-31 2024-03-13 Tdk株式会社 ショットキーバリアダイオード

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671966B2 (ja) * 2010-11-17 2015-02-18 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2012146832A (ja) 2011-01-13 2012-08-02 Mitsubishi Electric Corp 半導体装置
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
JP6112600B2 (ja) * 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP6296445B2 (ja) 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
JP5669119B1 (ja) * 2014-04-18 2015-02-12 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
US9245754B2 (en) * 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
JP6363541B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置及びその製造方法
JP6185504B2 (ja) * 2015-03-24 2017-08-23 京セラ株式会社 半導体装置
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチmos型ショットキーダイオード
WO2018146791A1 (ja) 2017-02-10 2018-08-16 三菱電機株式会社 半導体装置
JP7045008B2 (ja) 2017-10-26 2022-03-31 Tdk株式会社 ショットキーバリアダイオード
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード

Also Published As

Publication number Publication date
JP2021097169A (ja) 2021-06-24
WO2021124650A1 (ja) 2021-06-24
EP4080580A1 (en) 2022-10-26
TWI797493B (zh) 2023-04-01
CN114830353A (zh) 2022-07-29
US20230039171A1 (en) 2023-02-09
EP4080580A4 (en) 2024-01-03
JP7371484B2 (ja) 2023-10-31

Similar Documents

Publication Publication Date Title
US10333006B2 (en) Termination structure for gallium nitride Schottky diode including junction barriar diodes
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US7842974B2 (en) Gallium nitride heterojunction schottky diode
TWI473265B (zh) 帶有改良型終止結構的氮化鎵半導體裝置
CN112005384B (zh) 肖特基势垒二极管
US20180013015A1 (en) Schottky barrier diode and a method of manufacturing the same
JPWO2016166808A1 (ja) 半導体装置
TWI797493B (zh) 肖特基能障二極體
WO2010058524A1 (ja) 半導体装置および半導体装置の製造方法
CN110521004B (zh) 半导体装置
TWI750875B (zh) 肖特基能障二極體
JP6150542B2 (ja) 半導体装置および半導体装置の製造方法
CN217691179U (zh) 肖特基二极管及电子设备
CN216413051U (zh) 半导体设备
JP2005005486A (ja) 炭化けい素半導体装置
TW202335308A (zh) 寬能隙半導體元件與其製造方法
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
TWI803189B (zh) 肖特基能障二極體
JP2005327770A (ja) 半導体装置及びその製造方法
WO2022181202A1 (ja) ショットキーバリアダイオード
TW202201804A (zh) 肖特基能障二極體
CN117153890A (zh) 肖特基势垒二极管
JPH01291462A (ja) 静電誘導型半導体装置の製造方法