JP4116161B2 - 過電圧保護機能付半導体装置及びその製造方法 - Google Patents
過電圧保護機能付半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4116161B2 JP4116161B2 JP24948898A JP24948898A JP4116161B2 JP 4116161 B2 JP4116161 B2 JP 4116161B2 JP 24948898 A JP24948898 A JP 24948898A JP 24948898 A JP24948898 A JP 24948898A JP 4116161 B2 JP4116161 B2 JP 4116161B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- overvoltage protection
- semiconductor device
- protection function
- concentration region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000012535 impurity Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000005452 bending Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、過電圧からサイリスターを保護する機能を有する過電圧保護機能付半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来のサイリスターの概念図を図１１に示す。図１１において、１０１はｐ型のＰエミッタ層、１０２はｎ型のＮベース層、１０３はｐ型のＰベース層、１０４はｎ型のＮエミッタ層、１０５はＰエミッタ層１０１に接触する電気抵抗の小さい金属から成るアノード電極、１０６はＮエミッタ層１０４に接触する電気抵抗の小さい金属から成るカソード電極、１０７はＰベース層１０３に接触する電気抵抗の小さい金属から成るゲート電極、１０はＰエミッタ層１０１、Ｎベース層１０２、Ｐベース層１０３、Ｎエミッタ層１０４からなる半導体基体である。
【０００３】
大容量の高電圧電力変換装置に適用されるサイリスターは、降伏電圧を越えた過電圧Ｖが印加された場合、過電圧Ｖによってアノード電極１０５とカソード電極１０６との間を流れる過電流によってサイリスターが破壊されることがある。このため、過電圧Ｖからサイリスターを保護するための過電圧保護機能が必要になる。
【０００４】
過電圧保護機能がサイリスター自身にあるもの（過電圧保護機能付半導体装置）が提案されている。従来の過電圧保護機能付半導体装置を図１２に示す。図１２の各符号は図１１と同様なので説明を省略する。図１２の特徴は、Ｐベース層１０３を湾曲させたことである。
【０００５】
次に、図１２の過電圧保護機能付半導体装置の動作について説明する。まず、アノード電極１０５とカソード電極１０６との間に順方向となる過電圧Ｖが印加されると、Ｐベース層１０３とＮベース層１０２との接合部Ｊ２から広がる空乏層Ｄが発生する。空乏層Ｄによって過電圧Ｖの殆どが支持される。
【０００６】
湾曲部１０３ａでは他のＰベース層１０３の領域よりも電界強度が高くなる。このため、湾曲部１０３ａ近傍では、過電圧Ｖより低い電圧で、電子なだれ降伏（アバランシェ降伏）が生じる。これによって、過電圧保護機能付半導体装置はターンオンし、アノード電極１０５からカソード電極１０６へ電流が流れる。つまり、ブレークオーバーする。このときの電流は、過電圧保護機能付半導体装置を破壊しない程度の電流（非破壊電流）なので、過電圧保護機能付半導体装置は過電圧Ｖから保護される。
【０００７】
従来では、図１２のように、Ｐベース層１０３を湾曲させることによって、湾曲部１０３ａで、意図的に過電圧Ｖより低い電圧でアバランシェ降伏を生じさせて、ブレークオーバーさせる。言い換えれば、Ｐベース層１０３の湾曲部１０３ａの曲率で決まる電圧でブレークオーバーする。
【０００８】
湾曲部１０３ａを有するＰベース層１０３は、製造工程中のサイド拡散と呼ばれる工程、つまり、不純物イオンを注入した後、熱処理によって不純物イオンを拡散することで形成される。
【０００９】
【発明が解決しようとする課題】
湾曲部１０３ａの曲率はイオン注入の深さ（半導体基体１０の上面から接合部Ｊ２までの距離）に影響され、イオン注入の深さはサイド拡散に影響される。よって、サイド拡散が湾曲部１０３ａの曲率に影響し、ブレークオーバーする電圧（ブレークオーバー電圧）を精度良く制御することが困難であるという問題点がある。特に、大容量の高電圧電力変換装置に適用される過電圧保護機能付半導体装置では、イオン注入の深さが長いため、サイド拡散の湾曲部１０３ａの曲率への影響は大きい。
【００１０】
本発明は、これらの問題点を解決するためになされたものであり、過電圧から保護するためのブレークオーバー電圧を精度良く制御できる過電圧保護機能付半導体装置及びその製造方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】
本発明の請求項１に係る課題解決手段は、第１導電型の第１半導体層と、前記第１半導体層上に形成された、第２導電型の第２半導体層と、前記第２半導体層上に形成され、第１領域と、湾曲部を有する第２領域とを含む、前記第１導電型の第３半導体層と、前記第３半導体層上に選択的に形成された、前記第２導電型の第４半導体層と、前記第１半導体層に接続される第１電流電極と、前記第４半導体層に接続される第２電流電極とを備え、断面視において前記第２領域の前記湾曲部は、前記第４半導体層の底面から上面に向かう端縁部に沿うように湾曲した形状を有しており、前記第２半導体層は、前記第２半導体層の他の領域よりも高い不純物濃度に設定された高濃度領域を含む。
【００１２】
本発明の請求項２に係る課題解決手段において、前記高濃度領域は、少なくとも前記湾曲部の直下方に存在する。
【００１３】
本発明の請求項３に係る課題解決手段において、前記高濃度領域は、前記湾曲部の直下方のみに存在する。
【００１４】
本発明の請求項４に係る課題解決手段において、前記高濃度領域は、前記第３半導体層全体の直下方に存在する。
【００１５】
本発明の請求項５に係る課題解決手段において、前記高濃度領域は前記第３半導体層に接触しない。
【００１６】
本発明の請求項６に係る課題解決手段は、請求項１記載の過電圧保護機能付半導体装置の製造方法であって、前記第１ないし第４半導体層の形成後、前記第２導電型のイオン注入によって、前記第２半導体層内に前記高濃度領域を形成する工程を備える。
【００１７】
本発明の請求項７に係る課題解決手段において、前記イオン注入を選択的に行うことにより、前記高濃度領域を前記湾曲部の直下方のみに形成する。
【００１８】
本発明の請求項８に係る課題解決手段において、前記イオン注入を全面に行うことにより、前記高濃度領域を前記第３半導体層全体の直下方に形成する。
【００１９】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１の過電圧保護機能付半導体装置の平面図である。図２は図１のＡ−Ａにおける断面図である。図１及び図２において、２０１はｐ型（第１導電型）のＰエミッタ層（第１半導体層）、２０２はＰエミッタ層２０１上に形成されたｎ型（第２導電型）のＮベース層（第２半導体層）、２０３はＮベース層２０２上に形成されたｐ型のＰベース層（第３半導体層）、２０４はＰベース層２０４上に選択的に形成されたｎ型のＮエミッタ層（第４半導体層）、２０５はＰエミッタ層２０１に接触する電気抵抗の小さい金属から成るアノード電極、２０６はＮエミッタ層２０４に接触する電気抵抗の小さい金属から成るカソード電極、２０７はＰベース層２０３に接触する電気抵抗の小さい金属から成るゲート電極、２０３ａはＰベース層２０３に含まれ、Ｐベース層２０３の他の領域（第１領域）よりもアバランシェ降伏の起こりやすい湾曲部（第２領域）、２０８は湾曲部２０３ａ直下方のＮベース層２０２内に設けられ、Ｎベース層２０２の他の領域よりも高いｎ型の不純物濃度に設定された高濃度領域、Ｊ１はＰエミッタ層２０１とＮベース層２０２との接合部、Ｊ２はＮベース層２０２とＰベース層２０３との接合部、Ｊ３はＰベース層２０３とＮエミッタ層２０４との接合部、１はＰエミッタ層２０１、Ｎベース層２０２、Ｐベース層２０３及びＮエミッタ層２０４からなる半導体基体である。
【００２０】
図１のように、ゲート電極２０７は円形である。カソード電極２０６はゲート電極２０７を囲み、ゲート電極２０７と中心が同じのリング状である。ゲート電極２０７とカソード電極２０６との間にはＰベース層２０３（湾曲部２０３ａ）及びＮエミッタ層２０４が露出している。図２に示すように、高濃度領域２０８は、湾曲部２０３ａの直下方にだけ存在している。
【００２１】
次に、動作について説明する。まず、アノード電極２０５とカソード電極２０６との間に順方向となる過電圧Ｖが印加されると、接合部Ｊ２から広がる空乏層Ｄ１が発生する。空乏層Ｄ１によって過電圧Ｖの殆どが支持される。
【００２２】
従来同様、湾曲部２０３ａでは他のＰベース層２０３の領域よりも電界強度が高くなる。このため、湾曲部２０３ａ近傍では、過電圧Ｖより低い電圧で、アバランシェ降伏が生じる。これによって、過電圧保護機能付半導体装置はターンオンし、アノード電極１０５からカソード電極１０６へ電流が流れる。つまり、ブレークオーバーする。この電流は、過電圧保護機能付半導体装置を破壊しない程度の電流（非破壊電流）なので、過電圧保護機能付半導体装置は過電圧Ｖから保護される。
【００２３】
また、高濃度領域２０８が存在することによって、高濃度領域２０８近傍の空乏層Ｄ１は広がり難く薄くなる。空乏層Ｄ１が薄くなると、その部分で空乏層Ｄ１の電界強度が高くなる。このため、湾曲部２０３ａだけが存在するよりもさらに低い電圧で、アバランシェ降伏が生じる。これによって、サイリスターは高濃度領域２０８の影響をも受けてターンオンし、非破壊電流が流れ、過電圧Ｖから保護される。
【００２４】
以上のように、ブレークオーバー電圧は、Ｐベース層２０３の湾曲部２０３ａの曲率及び高濃度領域２０８の不純物濃度で決まる。
【００２５】
次に、製造方法を説明する。まず、ｎ型の半導体基板である半導体基体１を準備する（図３）。
【００２６】
次に、従来の技術で説明したサイド拡散を行う。つまり、半導体基体１の上面の湾曲部２０３ａが形成される部分を覆う例えば酸化膜マスクＭ１を形成する。次に半導体基体１の上下面両側からｐ型不純物を注入する。酸化膜マスクＭ１の直下方の領域にはｐ型不純物が注入されない。その後、熱処理によって注入したｐ型不純物を拡散させる。この拡散は半導体基体１の縦方向及び横方向に進む。その結果、均一な厚さのＰエミッタ層２０１、酸化膜マスクＭ１の回りに形成されたＰベース層２０３が形成され、半導体基体１の残りの領域が凸状のＮベース層２０２として残る。この時点で、イオン注入の深さ（半導体基体１の上面から接合部Ｊ２までの距離）が決まる（図４）。
【００２７】
次に、酸化膜マスクＭ１を除去する。次に、不純物が半導体基体１に注入されないように半導体基体１の下面を覆う例えば酸化膜マスクＭ３を形成する。半導体基体１の上面には、Ｐベース層２０３を覆い、Ｎベース層２０２を覆わない例えば酸化膜マスクＭ２を形成する。そして、ｐ型不純物を半導体基体１に注入する。これによって、半導体基体１の上面に露出しているＮベース層２０２にｐ型不純物が注入され、その結果、Ｎベース層２０２の凸状の頂部がＰベース層２０３の一部となり、湾曲部２０３ａの基が完成する（図５）。
【００２８】
次に、酸化膜マスクＭ２を除去する。次に、半導体基体１の上面の湾曲部２０３ａが形成される部分を覆う例えば酸化膜マスクＭ４を形成する。次に半導体基体１にｎ型不純物を注入する。酸化膜マスクＭ４の直下方の領域はｎ型不純物が注入されない。その後、熱処理によって注入したｎ型不純物を拡散させる。この拡散は半導体基体１の縦方向及び横方向に進む。その結果、半導体基体１上面から眺めて酸化膜マスクＭ４（湾曲部２０３ａ）を囲むＮエミッタ層２０４が形成される（図６）。
【００２９】
次に、酸化膜マスクＭ３，Ｍ４を除去し、Ｐエミッタ層２０１に接触するアノード電極２０５、Ｎエミッタ層２０４に接触するカソード電極２０６、Ｐベース層２０３に接触するゲート電極２０７を形成する（図７）。
【００３０】
次に、半導体基体１上方から眺めて、Ｎエミッタ層２０４を覆い、湾曲部２０３ａの上方を覆わない例えばアルミマスクＭ５を形成する。次に、ブレークオーバー電圧を調節するために、半導体基体１上方から半導体基体１へ例えばプロトンなどの不純物イオンを注入する。プロトンなどのイオン注入によれば、注入エネルギーを制御することにより、Ｎベース層２０２内の所望の領域に高濃度領域２０８を形成することができる。以上のように、イオン注入を選択的に行うことによって、高濃度領域２０８を湾曲部２０３ａの直下方のみに形成する（図８）。次に、アルミマスクＭ５を除去して、過電圧保護機能付半導体装置が完成する。
【００３１】
以上のように、高濃度領域２０８を設けることによって、その部分での空乏層Ｄ１の厚さを薄く強制することによって、アバランシェ降伏が生じてブレークオーバーするときのブレークオーバー電圧を調節することができる。ブレークオーバー電圧は湾曲部２０３ａの曲率と高濃度領域２０８の不純物濃度との２パラメータで決定することができる。よって、たとえ、図４のサイド拡散の湾曲部２０３ａの曲率への影響が大きく、このパラメータだけではブレークオーバー電圧を精度良く制御することができなくても、高濃度領域２０８を形成することによってもう一つのパラメータを導入して当該パラメータによってブレークオーバー電圧を適切に調節することができるため、全体としてブレークオーバー電圧を精度良く制御できる。
【００３２】
実施の形態２．
図９は本発明の実施の形態２の過電圧保護機能付半導体装置の断面図である。図９は図２に対応する。図２の高濃度領域２０８に対応する高濃度領域３０８はＮベース層２０２内であって、Ｐベース層２０３全体の下方に設けられている。その他の構成については実施の形態１と同様である。
【００３３】
実施の形態２の動作は実施の形態１と主として同様である。高濃度領域３０８をＰベース層２０３全体の下方に設けたことによって、空乏層Ｄ２は全体が広がり難く薄くなる。
【００３４】
次に、製造方法を説明する。実施の形態１と同様にして図７の構造を得る。
【００３５】
次に、図７の構造に対して、ブレークオーバー電圧を調節するために、半導体基体１上方から半導体基体１へ例えばプロトンなどの不純物イオンを注入して、Ｎベース層２０２内であってＰベース層２０３全体の下方に、高濃度領域３０８を形成する（図１０）。
【００３６】
実施の形態２では、高濃度領域３０８を全体的に形成するため、図８のアルミマスクＭ５が必要ない。よって、製造工程における作業性を良くすることができる。
【００３７】
また、図２の高濃度領域２０８や図９の高濃度領域３０８はＰベース層２０３に接触すると、ブレークオーバー電圧が逆に高くなって過電圧保護機能が悪化する恐れがある。よって、過電圧保護機能の悪化を防ぐために、高濃度領域２０８や高濃度領域３０８はＰベース層２０３に接触させないように設けることが望ましい。
【００３８】
変形例．
本発明は、図示の構造に限定されない。例えば、実施の形態１，２のゲート電極２０７を削除し、Ｐベース層２０３に光を照射して制御される光サイリスターに適用してもよい。
【００３９】
【発明の効果】
請求項１記載の発明によれば、高濃度領域を設けてブレークオーバー電圧が調節されているため、ブレークオーバー電圧の制御の精度が良い。
【００４０】
請求項２記載の発明によれば、たとえ、湾曲部の曲率によってブレークオーバー電圧を精度良く制御することができなくても、高濃度領域を設けてブレークオーバー電圧が調節されているため、ブレークオーバー電圧の制御の精度が良い。
【００４１】
請求項３記載の発明によれば、必要最小限の大きさの高濃度領域によって湾曲部の空乏層の電界強度が高くなり、さらに低い電圧で、アバランシェ降伏が生じる。
【００４２】
請求項４記載の発明によれば、過電圧保護機能付半導体装置の製造が簡単になる。
【００４３】
請求項５記載の発明によれば、過電圧保護機能の悪化を防ぐことができる。
【００４４】
請求項６記載の発明によれば、イオン注入という簡単な工程によって、ブレークオーバー電圧を調節することができる。
【００４５】
請求項７記載の発明によれば、必要最小限の面積のイオン注入によって湾曲部の空乏層の電界強度を高めて、さらに低い電圧で、アバランシェ降伏が生じるようにできる。
【００４６】
請求項８記載の発明によれば、簡単に過電圧保護機能付半導体装置を製造できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の過電圧保護機能付半導体装置を示す平面図である。
【図２】 本発明の実施の形態１の過電圧保護機能付半導体装置を示す断面図である。
【図３】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図４】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図５】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図６】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図７】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図８】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図９】 本発明の実施の形態２の過電圧保護機能付半導体装置を示す断面図である。
【図１０】 本発明の実施の形態２の過電圧保護機能付半導体装置の製造工程図である。
【図１１】 従来の過電圧保護機能付半導体装置を示す断面図である。
【図１２】 従来の過電圧保護機能付半導体装置を示す断面図である。
【符号の説明】
２０１ Ｐエミッタ層、２０２ Ｎベース層、２０３ Ｐベース層、２０３ａ湾曲部、２０４ Ｎエミッタ層、２０５ アノード電極、２０６ カソード電極、２０８ 高濃度領域。
【発明の属する技術分野】
本発明は、過電圧からサイリスターを保護する機能を有する過電圧保護機能付半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来のサイリスターの概念図を図１１に示す。図１１において、１０１はｐ型のＰエミッタ層、１０２はｎ型のＮベース層、１０３はｐ型のＰベース層、１０４はｎ型のＮエミッタ層、１０５はＰエミッタ層１０１に接触する電気抵抗の小さい金属から成るアノード電極、１０６はＮエミッタ層１０４に接触する電気抵抗の小さい金属から成るカソード電極、１０７はＰベース層１０３に接触する電気抵抗の小さい金属から成るゲート電極、１０はＰエミッタ層１０１、Ｎベース層１０２、Ｐベース層１０３、Ｎエミッタ層１０４からなる半導体基体である。
【０００３】
大容量の高電圧電力変換装置に適用されるサイリスターは、降伏電圧を越えた過電圧Ｖが印加された場合、過電圧Ｖによってアノード電極１０５とカソード電極１０６との間を流れる過電流によってサイリスターが破壊されることがある。このため、過電圧Ｖからサイリスターを保護するための過電圧保護機能が必要になる。
【０００４】
過電圧保護機能がサイリスター自身にあるもの（過電圧保護機能付半導体装置）が提案されている。従来の過電圧保護機能付半導体装置を図１２に示す。図１２の各符号は図１１と同様なので説明を省略する。図１２の特徴は、Ｐベース層１０３を湾曲させたことである。
【０００５】
次に、図１２の過電圧保護機能付半導体装置の動作について説明する。まず、アノード電極１０５とカソード電極１０６との間に順方向となる過電圧Ｖが印加されると、Ｐベース層１０３とＮベース層１０２との接合部Ｊ２から広がる空乏層Ｄが発生する。空乏層Ｄによって過電圧Ｖの殆どが支持される。
【０００６】
湾曲部１０３ａでは他のＰベース層１０３の領域よりも電界強度が高くなる。このため、湾曲部１０３ａ近傍では、過電圧Ｖより低い電圧で、電子なだれ降伏（アバランシェ降伏）が生じる。これによって、過電圧保護機能付半導体装置はターンオンし、アノード電極１０５からカソード電極１０６へ電流が流れる。つまり、ブレークオーバーする。このときの電流は、過電圧保護機能付半導体装置を破壊しない程度の電流（非破壊電流）なので、過電圧保護機能付半導体装置は過電圧Ｖから保護される。
【０００７】
従来では、図１２のように、Ｐベース層１０３を湾曲させることによって、湾曲部１０３ａで、意図的に過電圧Ｖより低い電圧でアバランシェ降伏を生じさせて、ブレークオーバーさせる。言い換えれば、Ｐベース層１０３の湾曲部１０３ａの曲率で決まる電圧でブレークオーバーする。
【０００８】
湾曲部１０３ａを有するＰベース層１０３は、製造工程中のサイド拡散と呼ばれる工程、つまり、不純物イオンを注入した後、熱処理によって不純物イオンを拡散することで形成される。
【０００９】
【発明が解決しようとする課題】
湾曲部１０３ａの曲率はイオン注入の深さ（半導体基体１０の上面から接合部Ｊ２までの距離）に影響され、イオン注入の深さはサイド拡散に影響される。よって、サイド拡散が湾曲部１０３ａの曲率に影響し、ブレークオーバーする電圧（ブレークオーバー電圧）を精度良く制御することが困難であるという問題点がある。特に、大容量の高電圧電力変換装置に適用される過電圧保護機能付半導体装置では、イオン注入の深さが長いため、サイド拡散の湾曲部１０３ａの曲率への影響は大きい。
【００１０】
本発明は、これらの問題点を解決するためになされたものであり、過電圧から保護するためのブレークオーバー電圧を精度良く制御できる過電圧保護機能付半導体装置及びその製造方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】
本発明の請求項１に係る課題解決手段は、第１導電型の第１半導体層と、前記第１半導体層上に形成された、第２導電型の第２半導体層と、前記第２半導体層上に形成され、第１領域と、湾曲部を有する第２領域とを含む、前記第１導電型の第３半導体層と、前記第３半導体層上に選択的に形成された、前記第２導電型の第４半導体層と、前記第１半導体層に接続される第１電流電極と、前記第４半導体層に接続される第２電流電極とを備え、断面視において前記第２領域の前記湾曲部は、前記第４半導体層の底面から上面に向かう端縁部に沿うように湾曲した形状を有しており、前記第２半導体層は、前記第２半導体層の他の領域よりも高い不純物濃度に設定された高濃度領域を含む。
【００１２】
本発明の請求項２に係る課題解決手段において、前記高濃度領域は、少なくとも前記湾曲部の直下方に存在する。
【００１３】
本発明の請求項３に係る課題解決手段において、前記高濃度領域は、前記湾曲部の直下方のみに存在する。
【００１４】
本発明の請求項４に係る課題解決手段において、前記高濃度領域は、前記第３半導体層全体の直下方に存在する。
【００１５】
本発明の請求項５に係る課題解決手段において、前記高濃度領域は前記第３半導体層に接触しない。
【００１６】
本発明の請求項６に係る課題解決手段は、請求項１記載の過電圧保護機能付半導体装置の製造方法であって、前記第１ないし第４半導体層の形成後、前記第２導電型のイオン注入によって、前記第２半導体層内に前記高濃度領域を形成する工程を備える。
【００１７】
本発明の請求項７に係る課題解決手段において、前記イオン注入を選択的に行うことにより、前記高濃度領域を前記湾曲部の直下方のみに形成する。
【００１８】
本発明の請求項８に係る課題解決手段において、前記イオン注入を全面に行うことにより、前記高濃度領域を前記第３半導体層全体の直下方に形成する。
【００１９】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１の過電圧保護機能付半導体装置の平面図である。図２は図１のＡ−Ａにおける断面図である。図１及び図２において、２０１はｐ型（第１導電型）のＰエミッタ層（第１半導体層）、２０２はＰエミッタ層２０１上に形成されたｎ型（第２導電型）のＮベース層（第２半導体層）、２０３はＮベース層２０２上に形成されたｐ型のＰベース層（第３半導体層）、２０４はＰベース層２０４上に選択的に形成されたｎ型のＮエミッタ層（第４半導体層）、２０５はＰエミッタ層２０１に接触する電気抵抗の小さい金属から成るアノード電極、２０６はＮエミッタ層２０４に接触する電気抵抗の小さい金属から成るカソード電極、２０７はＰベース層２０３に接触する電気抵抗の小さい金属から成るゲート電極、２０３ａはＰベース層２０３に含まれ、Ｐベース層２０３の他の領域（第１領域）よりもアバランシェ降伏の起こりやすい湾曲部（第２領域）、２０８は湾曲部２０３ａ直下方のＮベース層２０２内に設けられ、Ｎベース層２０２の他の領域よりも高いｎ型の不純物濃度に設定された高濃度領域、Ｊ１はＰエミッタ層２０１とＮベース層２０２との接合部、Ｊ２はＮベース層２０２とＰベース層２０３との接合部、Ｊ３はＰベース層２０３とＮエミッタ層２０４との接合部、１はＰエミッタ層２０１、Ｎベース層２０２、Ｐベース層２０３及びＮエミッタ層２０４からなる半導体基体である。
【００２０】
図１のように、ゲート電極２０７は円形である。カソード電極２０６はゲート電極２０７を囲み、ゲート電極２０７と中心が同じのリング状である。ゲート電極２０７とカソード電極２０６との間にはＰベース層２０３（湾曲部２０３ａ）及びＮエミッタ層２０４が露出している。図２に示すように、高濃度領域２０８は、湾曲部２０３ａの直下方にだけ存在している。
【００２１】
次に、動作について説明する。まず、アノード電極２０５とカソード電極２０６との間に順方向となる過電圧Ｖが印加されると、接合部Ｊ２から広がる空乏層Ｄ１が発生する。空乏層Ｄ１によって過電圧Ｖの殆どが支持される。
【００２２】
従来同様、湾曲部２０３ａでは他のＰベース層２０３の領域よりも電界強度が高くなる。このため、湾曲部２０３ａ近傍では、過電圧Ｖより低い電圧で、アバランシェ降伏が生じる。これによって、過電圧保護機能付半導体装置はターンオンし、アノード電極１０５からカソード電極１０６へ電流が流れる。つまり、ブレークオーバーする。この電流は、過電圧保護機能付半導体装置を破壊しない程度の電流（非破壊電流）なので、過電圧保護機能付半導体装置は過電圧Ｖから保護される。
【００２３】
また、高濃度領域２０８が存在することによって、高濃度領域２０８近傍の空乏層Ｄ１は広がり難く薄くなる。空乏層Ｄ１が薄くなると、その部分で空乏層Ｄ１の電界強度が高くなる。このため、湾曲部２０３ａだけが存在するよりもさらに低い電圧で、アバランシェ降伏が生じる。これによって、サイリスターは高濃度領域２０８の影響をも受けてターンオンし、非破壊電流が流れ、過電圧Ｖから保護される。
【００２４】
以上のように、ブレークオーバー電圧は、Ｐベース層２０３の湾曲部２０３ａの曲率及び高濃度領域２０８の不純物濃度で決まる。
【００２５】
次に、製造方法を説明する。まず、ｎ型の半導体基板である半導体基体１を準備する（図３）。
【００２６】
次に、従来の技術で説明したサイド拡散を行う。つまり、半導体基体１の上面の湾曲部２０３ａが形成される部分を覆う例えば酸化膜マスクＭ１を形成する。次に半導体基体１の上下面両側からｐ型不純物を注入する。酸化膜マスクＭ１の直下方の領域にはｐ型不純物が注入されない。その後、熱処理によって注入したｐ型不純物を拡散させる。この拡散は半導体基体１の縦方向及び横方向に進む。その結果、均一な厚さのＰエミッタ層２０１、酸化膜マスクＭ１の回りに形成されたＰベース層２０３が形成され、半導体基体１の残りの領域が凸状のＮベース層２０２として残る。この時点で、イオン注入の深さ（半導体基体１の上面から接合部Ｊ２までの距離）が決まる（図４）。
【００２７】
次に、酸化膜マスクＭ１を除去する。次に、不純物が半導体基体１に注入されないように半導体基体１の下面を覆う例えば酸化膜マスクＭ３を形成する。半導体基体１の上面には、Ｐベース層２０３を覆い、Ｎベース層２０２を覆わない例えば酸化膜マスクＭ２を形成する。そして、ｐ型不純物を半導体基体１に注入する。これによって、半導体基体１の上面に露出しているＮベース層２０２にｐ型不純物が注入され、その結果、Ｎベース層２０２の凸状の頂部がＰベース層２０３の一部となり、湾曲部２０３ａの基が完成する（図５）。
【００２８】
次に、酸化膜マスクＭ２を除去する。次に、半導体基体１の上面の湾曲部２０３ａが形成される部分を覆う例えば酸化膜マスクＭ４を形成する。次に半導体基体１にｎ型不純物を注入する。酸化膜マスクＭ４の直下方の領域はｎ型不純物が注入されない。その後、熱処理によって注入したｎ型不純物を拡散させる。この拡散は半導体基体１の縦方向及び横方向に進む。その結果、半導体基体１上面から眺めて酸化膜マスクＭ４（湾曲部２０３ａ）を囲むＮエミッタ層２０４が形成される（図６）。
【００２９】
次に、酸化膜マスクＭ３，Ｍ４を除去し、Ｐエミッタ層２０１に接触するアノード電極２０５、Ｎエミッタ層２０４に接触するカソード電極２０６、Ｐベース層２０３に接触するゲート電極２０７を形成する（図７）。
【００３０】
次に、半導体基体１上方から眺めて、Ｎエミッタ層２０４を覆い、湾曲部２０３ａの上方を覆わない例えばアルミマスクＭ５を形成する。次に、ブレークオーバー電圧を調節するために、半導体基体１上方から半導体基体１へ例えばプロトンなどの不純物イオンを注入する。プロトンなどのイオン注入によれば、注入エネルギーを制御することにより、Ｎベース層２０２内の所望の領域に高濃度領域２０８を形成することができる。以上のように、イオン注入を選択的に行うことによって、高濃度領域２０８を湾曲部２０３ａの直下方のみに形成する（図８）。次に、アルミマスクＭ５を除去して、過電圧保護機能付半導体装置が完成する。
【００３１】
以上のように、高濃度領域２０８を設けることによって、その部分での空乏層Ｄ１の厚さを薄く強制することによって、アバランシェ降伏が生じてブレークオーバーするときのブレークオーバー電圧を調節することができる。ブレークオーバー電圧は湾曲部２０３ａの曲率と高濃度領域２０８の不純物濃度との２パラメータで決定することができる。よって、たとえ、図４のサイド拡散の湾曲部２０３ａの曲率への影響が大きく、このパラメータだけではブレークオーバー電圧を精度良く制御することができなくても、高濃度領域２０８を形成することによってもう一つのパラメータを導入して当該パラメータによってブレークオーバー電圧を適切に調節することができるため、全体としてブレークオーバー電圧を精度良く制御できる。
【００３２】
実施の形態２．
図９は本発明の実施の形態２の過電圧保護機能付半導体装置の断面図である。図９は図２に対応する。図２の高濃度領域２０８に対応する高濃度領域３０８はＮベース層２０２内であって、Ｐベース層２０３全体の下方に設けられている。その他の構成については実施の形態１と同様である。
【００３３】
実施の形態２の動作は実施の形態１と主として同様である。高濃度領域３０８をＰベース層２０３全体の下方に設けたことによって、空乏層Ｄ２は全体が広がり難く薄くなる。
【００３４】
次に、製造方法を説明する。実施の形態１と同様にして図７の構造を得る。
【００３５】
次に、図７の構造に対して、ブレークオーバー電圧を調節するために、半導体基体１上方から半導体基体１へ例えばプロトンなどの不純物イオンを注入して、Ｎベース層２０２内であってＰベース層２０３全体の下方に、高濃度領域３０８を形成する（図１０）。
【００３６】
実施の形態２では、高濃度領域３０８を全体的に形成するため、図８のアルミマスクＭ５が必要ない。よって、製造工程における作業性を良くすることができる。
【００３７】
また、図２の高濃度領域２０８や図９の高濃度領域３０８はＰベース層２０３に接触すると、ブレークオーバー電圧が逆に高くなって過電圧保護機能が悪化する恐れがある。よって、過電圧保護機能の悪化を防ぐために、高濃度領域２０８や高濃度領域３０８はＰベース層２０３に接触させないように設けることが望ましい。
【００３８】
変形例．
本発明は、図示の構造に限定されない。例えば、実施の形態１，２のゲート電極２０７を削除し、Ｐベース層２０３に光を照射して制御される光サイリスターに適用してもよい。
【００３９】
【発明の効果】
請求項１記載の発明によれば、高濃度領域を設けてブレークオーバー電圧が調節されているため、ブレークオーバー電圧の制御の精度が良い。
【００４０】
請求項２記載の発明によれば、たとえ、湾曲部の曲率によってブレークオーバー電圧を精度良く制御することができなくても、高濃度領域を設けてブレークオーバー電圧が調節されているため、ブレークオーバー電圧の制御の精度が良い。
【００４１】
請求項３記載の発明によれば、必要最小限の大きさの高濃度領域によって湾曲部の空乏層の電界強度が高くなり、さらに低い電圧で、アバランシェ降伏が生じる。
【００４２】
請求項４記載の発明によれば、過電圧保護機能付半導体装置の製造が簡単になる。
【００４３】
請求項５記載の発明によれば、過電圧保護機能の悪化を防ぐことができる。
【００４４】
請求項６記載の発明によれば、イオン注入という簡単な工程によって、ブレークオーバー電圧を調節することができる。
【００４５】
請求項７記載の発明によれば、必要最小限の面積のイオン注入によって湾曲部の空乏層の電界強度を高めて、さらに低い電圧で、アバランシェ降伏が生じるようにできる。
【００４６】
請求項８記載の発明によれば、簡単に過電圧保護機能付半導体装置を製造できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の過電圧保護機能付半導体装置を示す平面図である。
【図２】 本発明の実施の形態１の過電圧保護機能付半導体装置を示す断面図である。
【図３】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図４】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図５】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図６】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図７】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図８】 本発明の実施の形態１の過電圧保護機能付半導体装置の製造工程図である。
【図９】 本発明の実施の形態２の過電圧保護機能付半導体装置を示す断面図である。
【図１０】 本発明の実施の形態２の過電圧保護機能付半導体装置の製造工程図である。
【図１１】 従来の過電圧保護機能付半導体装置を示す断面図である。
【図１２】 従来の過電圧保護機能付半導体装置を示す断面図である。
【符号の説明】
２０１ Ｐエミッタ層、２０２ Ｎベース層、２０３ Ｐベース層、２０３ａ湾曲部、２０４ Ｎエミッタ層、２０５ アノード電極、２０６ カソード電極、２０８ 高濃度領域。
Claims (8)
- 第１導電型の第１半導体層と、
前記第１半導体層上に形成された、第２導電型の第２半導体層と、
前記第２半導体層上に形成され、第１領域と、湾曲部を有する第２領域とを含む、前記第１導電型の第３半導体層と、
前記第３半導体層上に選択的に形成された、前記第２導電型の第４半導体層と、
前記第１半導体層に接続される第１電流電極と、
前記第４半導体層に接続される第２電流電極と、
を備え、
断面視において前記第２領域の前記湾曲部は、
前記第４半導体層の底面から上面に向かう端縁部に沿うように湾曲した形状を有しており、
前記第２半導体層は、前記第２半導体層の他の領域よりも高い不純物濃度に設定された高濃度領域を含む過電圧保護機能付半導体装置。 - 前記高濃度領域は、少なくとも前記湾曲部の直下方に存在する請求項１記載の過電圧保護機能付半導体装置。
- 前記高濃度領域は、前記湾曲部の直下方のみに存在する請求項２記載の過電圧保護機能付半導体装置。
- 前記高濃度領域は、前記第３半導体層全体の直下方に存在する請求項２記載の過電圧保護機能付半導体装置。
- 前記高濃度領域は前記第３半導体層に接触しない請求項１〜４のいずれかに記載の過電圧保護機能付半導体装置。
- 請求項１記載の過電圧保護機能付半導体装置の製造方法であって、
前記第１ないし第４半導体層の形成後、前記第２導電型のイオン注入によって、前記第２半導体層内に前記高濃度領域を形成する工程を備えた、過電圧保護機能付半導体装置の製造方法。 - 前記イオン注入を選択的に行うことにより、前記高濃度領域を前記湾曲部の直下方のみに形成する請求項６記載の過電圧保護機能付半導体装置の製造方法。
- 前記イオン注入を全面に行うことにより、前記高濃度領域を前記第３半導体層全体の直下方に形成する請求項６記載の過電圧保護機能付半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24948898A JP4116161B2 (ja) | 1998-09-03 | 1998-09-03 | 過電圧保護機能付半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24948898A JP4116161B2 (ja) | 1998-09-03 | 1998-09-03 | 過電圧保護機能付半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077649A JP2000077649A (ja) | 2000-03-14 |
| JP4116161B2 true JP4116161B2 (ja) | 2008-07-09 |
Family
ID=17193727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24948898A Expired - Fee Related JP4116161B2 (ja) | 1998-09-03 | 1998-09-03 | 過電圧保護機能付半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4116161B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7753989B2 (en) | 2006-12-22 | 2010-07-13 | Cristal Us, Inc. | Direct passivation of metal powder |
| US8821611B2 (en) | 2005-10-06 | 2014-09-02 | Cristal Metals Inc. | Titanium boride |
| US9127333B2 (en) | 2007-04-25 | 2015-09-08 | Lance Jacobsen | Liquid injection of VCL4 into superheated TiCL4 for the production of Ti-V alloy powder |
| US9630251B2 (en) | 2005-07-21 | 2017-04-25 | Cristal Metals Inc. | Titanium alloy |
-
1998
- 1998-09-03 JP JP24948898A patent/JP4116161B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9630251B2 (en) | 2005-07-21 | 2017-04-25 | Cristal Metals Inc. | Titanium alloy |
| US8821611B2 (en) | 2005-10-06 | 2014-09-02 | Cristal Metals Inc. | Titanium boride |
| US7753989B2 (en) | 2006-12-22 | 2010-07-13 | Cristal Us, Inc. | Direct passivation of metal powder |
| US9127333B2 (en) | 2007-04-25 | 2015-09-08 | Lance Jacobsen | Liquid injection of VCL4 into superheated TiCL4 for the production of Ti-V alloy powder |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000077649A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717195B2 (ja) | 電力用ｍｏｓｆｅｔ及びその製造方法 | |
| EP2215659B1 (en) | Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method | |
| US8384186B2 (en) | Power semiconductor device with new guard ring termination design and method for producing same | |
| US8501548B2 (en) | Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants | |
| US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
| JP2004022716A (ja) | 半導体素子 | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
| US11322584B2 (en) | Semiconductor device and manufacturing method for same | |
| JP4116161B2 (ja) | 過電圧保護機能付半導体装置及びその製造方法 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JPH09232332A (ja) | 半導体装置 | |
| JP4030148B2 (ja) | 電力半導体装置及びその製造方法 | |
| WO2000016408A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
| JP2008263217A (ja) | 半導体装置 | |
| US7244969B2 (en) | Power semiconductor device | |
| JP2013077615A (ja) | ダイオードの製造方法 | |
| JP6935373B2 (ja) | 半導体装置 | |
| JP2003218354A (ja) | 半導体装置およびその製造方法 | |
| JPH07249737A (ja) | プレーナ型半導体装置およびその製造方法 | |
| JP2001111052A (ja) | 半導体装置およびその製造方法 | |
| JP2006190882A (ja) | ＳｉＣ半導体素子 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080417 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |