JP5157276B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5157276B2 JP5157276B2 JP2007161739A JP2007161739A JP5157276B2 JP 5157276 B2 JP5157276 B2 JP 5157276B2 JP 2007161739 A JP2007161739 A JP 2007161739A JP 2007161739 A JP2007161739 A JP 2007161739A JP 5157276 B2 JP5157276 B2 JP 5157276B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- conductivity type
- impurity
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、同一半導体基板に複数種類の半導体素子が作り込まれている半導体装置を簡単に製造する技術に関する。
同一半導体基板に複数種類の半導体素子が形成されている半導体装置が知られている。特許文献１に、同一半導体基板にユニポーラ型半導体素子とバイポーラ型半導体素子の両者が形成されている半導体装置１００が開示されている。図１９に示すように、特許文献１の半導体装置１００は、基板１１９と埋め込み絶縁層１２０と活性層１４０が積層されているＳＯＩ基板１２１に形成されている。活性層１４０は、分離帯１６０により、第１区画領域２００と第２区画領域３００に区画されている。分離帯１６０は、活性層１４０の表面１４０ａから埋め込み絶縁層１２０に達している。第１区画領域２００に、ユニポーラ型半導体素子であるｎチャネルのパワーＭＯＳＦＥＴが形成されている。第２区画領域３００に、バイポーラ型半導体素子であるバーティカルタイプのｎｐｎトランジスタが形成されている。
第１区画領域２００に形成されているｎチャネルのパワーＭＯＳＦＥＴ（以降、半導体素子１０２という）の構成を簡単に説明する。半導体素子１０２は、２個のｐ型のボディ領域２２５を備えている。各ボディ領域２２５は、活性層１４０の表面１４０ａに露出している。また、半導体素子１０２は、２個のｎ型のソース領域２２２を備えている。各ソース領域２２２は、各ボディ領域２２５内にあって表面１４０ａに露出している。また、半導体素子１０２は、２個のｐ型のボディコンタクト領域２２３を備えている。各ボディコンタクト領域２２３は、各ボディ領域２２５内にあって表面１４０ａに露出しているとともに、各ソース領域２２２と隣接している。また、半導体素子１０２は、ｎ型のドレイン領域２２４を備えている。ドレイン領域２２４は、活性層１４０の表面１４０ａに露出している。ソース領域２２２とボディコンタクト領域２２３とボディ領域２２５とドレイン領域２２４のいずれでもない第１区画領域２００内の活性層１４０が、ｎ型のドリフト領域２２６を形成する。
少なくともソース領域２２２とドリフト領域２２６を分離している範囲内のボディ領域２２５の表面１４０ａに、ゲート絶縁膜２２８が形成されている。また、ゲート絶縁膜２２８を介して前記した範囲内のボディ領域２２５に対向しているゲート電極２２９が形成されている。
第１区画領域２００に形成されているパワーＭＯＳＦＥＴ１０２は、第１導電型のソース領域２２２−第２導電型のボディ領域２２５−第１導電型のドリフト領域２２６の順に配置されている領域構造を備えており、第２導電型のボディ領域２２５に第１導電型のチャンネルが形成されて導通するユニポーラ型の半導体素子である。
少なくともソース領域２２２とドリフト領域２２６を分離している範囲内のボディ領域２２５の表面１４０ａに、ゲート絶縁膜２２８が形成されている。また、ゲート絶縁膜２２８を介して前記した範囲内のボディ領域２２５に対向しているゲート電極２２９が形成されている。
第１区画領域２００に形成されているパワーＭＯＳＦＥＴ１０２は、第１導電型のソース領域２２２−第２導電型のボディ領域２２５−第１導電型のドリフト領域２２６の順に配置されている領域構造を備えており、第２導電型のボディ領域２２５に第１導電型のチャンネルが形成されて導通するユニポーラ型の半導体素子である。
第２区画領域３００に形成されているバーティカルタイプのｎｐｎトランジスタ（以降、半導体素子１０３という）の構成を簡単に説明する。半導体素子１０３は、ｐ型のベース領域３４６を備えている。ベース領域３４６は、活性層１４０の表面１４０ａに露出している。また、半導体素子１０３は、ｎ型のエミッタ領域３４３を備えている。エミッタ領域３４３は、ベース領域３４６内にあって表面１４０ａに露出している。また、半導体素子１０３は、ｐ型のベースコンタクト領域３４４を備えている。ベースコンタクト領域３４４は、ベース領域３４６内にあって表面１４０ａに露出している。また、半導体素子１０３は、ｎ型の埋め込みコレクタ領域３４７を備えている。埋め込みコレクタ領域３４７は、活性層１４０の深部に形成されている。また、半導体素子１０３は、ｎ型のコレクタ領域３４２を備えている。コレクタ領域３４２は、活性層１４０の表面１４０ａに露出している。また、半導体素子１０３は、埋め込みコレクタ領域３４７とコレクタ領域３４２を接続しているコレクタ導通領域３４５を備えている。
第２区画領域３００に形成されているトランジスタ１０３は、第１導電型のエミッタ領域３４３−第２導電型のベース領域３４６−第１導電型の埋め込みコレクタ領域３４７の順に配置されている領域構造を備えているバイポーラ型の半導体素子である。
第２区画領域３００に形成されているトランジスタ１０３は、第１導電型のエミッタ領域３４３−第２導電型のベース領域３４６−第１導電型の埋め込みコレクタ領域３４７の順に配置されている領域構造を備えているバイポーラ型の半導体素子である。
半導体素子１０２と半導体素子１０３を構成する各種の半導体領域は、ｎ−型の活性層１４０の表面から不純物イオンを注入して熱拡散することによって形成する。半導体素子１０２の半導体領域と半導体素子１０３の半導体領域で、導電型が同じであるとともに拡散領域の深さが同程度の半導体領域については、不純物イオンを同時に注入することができる。
例えば、図１９の場合、ｐ型の不純物イオンを注入することによって、半導体素子１０２のボディ領域２２５と、半導体素子１０３のベース領域３４６を同時に形成することができる。また、ｎ型の不純物イオンを注入することによって、半導体素子１０２のソース領域２２２と、半導体素子１０２のドレイン領域２２４と、半導体素子１０３のエミッタ領域３４３と、半導体素子１０３のコレクタ領域３４２を同時に形成することができる。さらに、ｐ型の不純物イオンを注入することによって、半導体素子１０２のボディコンタクト領域２２３と、半導体素子１０３のベースコンタクト領域３４４を同時に形成することができる。１回の不純物イオンの注入によって複数個の領域を同時に製造することができれば、半導体装置１００の製造工程数を低減することができる。
例えば、図１９の場合、ｐ型の不純物イオンを注入することによって、半導体素子１０２のボディ領域２２５と、半導体素子１０３のベース領域３４６を同時に形成することができる。また、ｎ型の不純物イオンを注入することによって、半導体素子１０２のソース領域２２２と、半導体素子１０２のドレイン領域２２４と、半導体素子１０３のエミッタ領域３４３と、半導体素子１０３のコレクタ領域３４２を同時に形成することができる。さらに、ｐ型の不純物イオンを注入することによって、半導体素子１０２のボディコンタクト領域２２３と、半導体素子１０３のベースコンタクト領域３４４を同時に形成することができる。１回の不純物イオンの注入によって複数個の領域を同時に製造することができれば、半導体装置１００の製造工程数を低減することができる。
従来の技術でも、ユニポーラ型半導体素子のボディ領域の導電型と、バイポーラ型半導体素子のベース領域の導電型が同じである場合には、同一の半導体基板に２種類の半導体素子を比較的に簡単に作り込むことができる。前記したように、１回の不純物イオンの注入によって、相当数の半導体領域を同時に形成することができる。
半導体素子１０３の埋め込みコレクタ層３４７を形成するために、第２区画領域３００の活性層１４０の深部にｎ型の不純物イオンを注入する必要がある。この際に、第１区画領域２００の活性層１４０の深部にまでｎ型の不純物イオンが注入されても問題はない。
半導体素子１０３の埋め込みコレクタ層３４７を形成するために、第２区画領域３００の活性層１４０の深部にｎ型の不純物イオンを注入する必要がある。この際に、第１区画領域２００の活性層１４０の深部にまでｎ型の不純物イオンが注入されても問題はない。
ところが、ユニポーラ型半導体素子のボディ領域の導電型と、バイポーラ型半導体素子のベース領域の導電型が反対である場合には、同一の半導体基板に２種類の半導体素子を作りこむことが途端に困難となる。一般的に、同一の半導体基板に、第１導電型−第２導電型−第１導電型の領域構造を有するユニポーラ型半導体素子と、第２導電型−第１導電型−第２導電型の領域構造を有するバーティカルタイプのバイポーラ型半導体素子の双方を形成するのは困難である。
例えば、第２区画領域３００に、図２０に例示するバーティカルタイプのｐｎｐトランジスタ（以降、半導体素子１０４という）を形成する場合について考察する。半導体素子１０４は、半導体素子１０３とは導電型が反対である。
この場合、ユニポーラ型半導体素子１０２のボディ領域２２５の導電型（図１９の場合はｐ型）と、バイポーラ型半導体素子１０４のベース領域４４５の導電型（図２０の場合はｎ型）が反対である。この場合、半導体素子１０４の埋め込みコレクタ領域４４７はｐ型である必要がある。しかるに、図１９の半導体素子１０２の構造では、活性層１４０の深部をｐ型の半導体領域とすると、そのｐ型の半導体領域が周囲から絶縁されるために電位が不安定となり、半導体素子１０２の動作が不安定となる。半導体素子１０２の動作を安定させるためには、第１区画領域２００の活性層１４０の深部をｐ型とすることができない。そこで、第２区画領域３００にｐ型の埋め込みコレクタ領域４４７を形成する際に、第１区画領域２００の表面にマスクを形成し、第１区画領域２００にｐ型不純物イオンが注入されないようにしておく必要がある。このために、半導体装置の製造工程数が多くなる。
本発明は、上記の問題点を解決するために創案された。本発明では、ボディ領域の導電型とベース領域の導電型が異なるユニポーラ型半導体素子とバーティカルタイプのバイポーラ型半導体素子を、同一の半導体基板に簡単に作り込むことができる技術を提供する。一般的にいえば、第１導電型領域−第２導電型領域−第１導電型領域の順に配置されている領域構造（すなわちボディ領域が第２導電型である）を有するユニポーラ型半導体素子と、第２導電型領域−第１導電型領域−第２導電型領域の順に配置されている領域構造（すなわちベース領域が第１導電型である）を有するバーティカルタイプのバイポーラ型半導体素子の双方が形成されている半導体装置を、同一の半導体基板に簡単に作り込むことができる技術を提供する。
例えば、第２区画領域３００に、図２０に例示するバーティカルタイプのｐｎｐトランジスタ（以降、半導体素子１０４という）を形成する場合について考察する。半導体素子１０４は、半導体素子１０３とは導電型が反対である。
この場合、ユニポーラ型半導体素子１０２のボディ領域２２５の導電型（図１９の場合はｐ型）と、バイポーラ型半導体素子１０４のベース領域４４５の導電型（図２０の場合はｎ型）が反対である。この場合、半導体素子１０４の埋め込みコレクタ領域４４７はｐ型である必要がある。しかるに、図１９の半導体素子１０２の構造では、活性層１４０の深部をｐ型の半導体領域とすると、そのｐ型の半導体領域が周囲から絶縁されるために電位が不安定となり、半導体素子１０２の動作が不安定となる。半導体素子１０２の動作を安定させるためには、第１区画領域２００の活性層１４０の深部をｐ型とすることができない。そこで、第２区画領域３００にｐ型の埋め込みコレクタ領域４４７を形成する際に、第１区画領域２００の表面にマスクを形成し、第１区画領域２００にｐ型不純物イオンが注入されないようにしておく必要がある。このために、半導体装置の製造工程数が多くなる。
本発明は、上記の問題点を解決するために創案された。本発明では、ボディ領域の導電型とベース領域の導電型が異なるユニポーラ型半導体素子とバーティカルタイプのバイポーラ型半導体素子を、同一の半導体基板に簡単に作り込むことができる技術を提供する。一般的にいえば、第１導電型領域−第２導電型領域−第１導電型領域の順に配置されている領域構造（すなわちボディ領域が第２導電型である）を有するユニポーラ型半導体素子と、第２導電型領域−第１導電型領域−第２導電型領域の順に配置されている領域構造（すなわちベース領域が第１導電型である）を有するバーティカルタイプのバイポーラ型半導体素子の双方が形成されている半導体装置を、同一の半導体基板に簡単に作り込むことができる技術を提供する。
本発明で実現された半導体装置は、基板と埋め込み絶縁層と活性層が積層されている積層基板の活性層に、第１導電型−第２導電型−第１導電型の領域構造を有するユニポーラ型半導体素子と、第２導電型−第１導電型−第２導電型の領域構造を有するバイポーラ型半導体素子の双方が形成されている。
本発明で実現された半導体装置は、活性層の浅い部分に形成されている第１導電型の浅層と、活性層の深い部分に形成されている第２導電型の深層と、活性層の表面から活性層を貫通して埋め込み絶縁層に達するまで伸びており、活性層を第１区画領域と第２区画領域に分離する分離帯を備えている。本発明で実現された半導体装置では、第１区画領域に、第１導電型の浅層をドリフト領域とするとともに第２導電型の深層をリサーフ領域とするユニポーラ型半導体素子が形成されている。第２区画領域に、第１導電型の浅層をベース領域とするとともに第２導電型の深層を埋め込みコレクタ領域とするバイポーラ型半導体素子が形成されている。
本発明で実現された半導体装置は、活性層の浅い部分に形成されている第１導電型の浅層と、活性層の深い部分に形成されている第２導電型の深層と、活性層の表面から活性層を貫通して埋め込み絶縁層に達するまで伸びており、活性層を第１区画領域と第２区画領域に分離する分離帯を備えている。本発明で実現された半導体装置では、第１区画領域に、第１導電型の浅層をドリフト領域とするとともに第２導電型の深層をリサーフ領域とするユニポーラ型半導体素子が形成されている。第２区画領域に、第１導電型の浅層をベース領域とするとともに第２導電型の深層を埋め込みコレクタ領域とするバイポーラ型半導体素子が形成されている。
第１導電型がｎ型であり、第２導電型がｐ型である場合、第１区画領域には、例えば、ｐ型のボディ領域にｎチャネルが形成されて導通するＭＯＳＦＥＴが形成されており、第２区画領域には、ｎ型のベース領域を備えているバーティカルタイプのｐｎｐトランジスタが形成されている。
上記構成の半導体装置は、第１区画領域と第２区画領域の双方に同時に形成する浅層と深層の両者を有効に利用するユニポーラ型半導体素子とバイポーラ型半導体素子を備えている。第１区画領域には、浅層をドリフト領域とし、深層をリサーフ領域とするユニポーラ型半導体素子が形成されている。深層が第２導電型であっても、リサーフ領域に利用することから、ユニポーラ型半導体素子の動作が不安定となることがなく、かえって耐圧が向上する。
第１区画領域と第２区画領域の深層は第２導電型の半導体領域であり、双方の区画領域の深部に第２導電型の不純物イオンを注入することにより形成することができる。同様に第１区画領域と第２区画領域の浅層は第１導電型の半導体領域であり、双方の区画領域の浅部に第１導電型の不純物イオンを注入することにより形成することができる。
したがって、第２区画領域の埋め込みコレクタ領域を形成するために、第１区画領域にマスクを形成してから不純物イオンを注入する必要がない。第２区画領域のベース領域を形成するために、第１区画領域にマスクを形成してから不純物イオンを注入する必要がない。また、第１区画領域のリサーフ領域を形成するために、第２区画領域にマスクを形成してから不純物イオンを注入する必要がない。第１区画領域のドリフト領域を形成するために、第２区画領域にマスクを形成してから不純物イオンを注入する必要もない。第１区画領域と第２区画領域の双方に不純物イオンを注入して製造することができ、半導体領域を形成する工程数を低減化することができる。
第１区画領域と第２区画領域の深層は第２導電型の半導体領域であり、双方の区画領域の深部に第２導電型の不純物イオンを注入することにより形成することができる。同様に第１区画領域と第２区画領域の浅層は第１導電型の半導体領域であり、双方の区画領域の浅部に第１導電型の不純物イオンを注入することにより形成することができる。
したがって、第２区画領域の埋め込みコレクタ領域を形成するために、第１区画領域にマスクを形成してから不純物イオンを注入する必要がない。第２区画領域のベース領域を形成するために、第１区画領域にマスクを形成してから不純物イオンを注入する必要がない。また、第１区画領域のリサーフ領域を形成するために、第２区画領域にマスクを形成してから不純物イオンを注入する必要がない。第１区画領域のドリフト領域を形成するために、第２区画領域にマスクを形成してから不純物イオンを注入する必要もない。第１区画領域と第２区画領域の双方に不純物イオンを注入して製造することができ、半導体領域を形成する工程数を低減化することができる。
上記した半導体装置では、第１区画領域に、活性層の表面から浅層を貫通して深層に達している第２導電型のボディ領域と、ボディ領域の表面に露出しているとともにボディ領域によって浅層から分離されている第１導電型のソース領域と、浅層の表面に露出している第１導電型のドレイン領域と、少なくともソース領域と浅層を分離している範囲のボディ領域の表面に形成されているゲート絶縁膜と、ゲート絶縁膜を介して前記範囲のボディ領域に対向しているゲート電極が形成されていることが好ましい。
この場合、ドレイン領域以外の浅層を第１導電型のドリフト領域とするＬＤＭＯＳ（Laterally Diffused MOS）が形成される。第２導電型の深層はリサーフ領域として機能する。深層が第２導電型であっても、ＬＤＭＯＳの動作が不安定となることがなく、耐圧性能が向上する。
この場合、ドレイン領域以外の浅層を第１導電型のドリフト領域とするＬＤＭＯＳ（Laterally Diffused MOS）が形成される。第２導電型の深層はリサーフ領域として機能する。深層が第２導電型であっても、ＬＤＭＯＳの動作が不安定となることがなく、耐圧性能が向上する。
また、上記した半導体装置では、第２区画領域に、活性層の表面から浅層を貫通して深層に達している第２導電型のコレクタ導通領域と、浅層の表面に露出している第２導電型のエミッタ領域と、浅層の表面に露出している第１導電型のベースコンタクト領域と、コレクタ導通領域の表面に露出している第２導電型のコレクタ領域が形成されていることが好ましい。
この場合、エミッタ領域とベースコンタクト領域以外の浅層を第１導電型のベース領域とするバーティカルタイプのバイポーラトランジスタが形成される。
このバイポーラトランジスタは、ユニポーラトラ型半導体素子と多くの共通工程を経て製造することができる。ユニポーラ型半導体素子のボディ領域の導電型と、バイポーラ型半導体素子のベース領域の導電型とが、異なるユニポーラ型半導体素子とバイポーラ型半導体素子を同一の半導体基板に簡単に作り込むことができる。
この場合、エミッタ領域とベースコンタクト領域以外の浅層を第１導電型のベース領域とするバーティカルタイプのバイポーラトランジスタが形成される。
このバイポーラトランジスタは、ユニポーラトラ型半導体素子と多くの共通工程を経て製造することができる。ユニポーラ型半導体素子のボディ領域の導電型と、バイポーラ型半導体素子のベース領域の導電型とが、異なるユニポーラ型半導体素子とバイポーラ型半導体素子を同一の半導体基板に簡単に作り込むことができる。
第１区画領域と第２区画領域の間で、同一深さにおける浅層の第１導電型の不純物濃度が相違し、同一深さにおける深層の第２導電型の不純物濃度が相違していてもよい。同一深さにおける不純物濃度を相違させることによって、第１区画領域の半導体素子と第２区画領域の半導体素子の双方の特性を改善することができることがある。後記する方法を採用することによって、ボディ領域の導電型とベース領域の導電型が異なるユニポーラ型半導体素子とバイポーラ型半導体素子であって、同一深さにおける不純物濃度が相違しているユニポーラ型半導体素子とバイポーラ型半導体素子を同一半導体基板内に製造することができる。
従来の技術では、同一深さでの不純物イオンの注入密度が場所によって相違する不純物注入パターンを、一度の不純物注入工程で得ることはできなかった。本発明では、一度の不純物注入工程で、同一深さでの不純物イオンの注入密度が場所によって相違する不純物注入パターンを形成する方法を提案する。
場所Ｐ１での深さＤにおける不純物イオンの注入密度をＡとし、場所Ｐ２での深さＤにおける不純物イオンの注入密度をＢとしたときに、本発明の方法は、深さと不純物イオンの注入密度の関係から、深さＤでの注入密度がＢとなる注入エネルギーと注入量を選択する工程を備えている。本発明の方法は、そうして選択した注入エネルギーと注入量によるときの深さと不純物イオンの注入密度の関係を、深さＤでの注入密度がＡとなるだけ半導体基板の表面側にシフトさせるのに要するシフト量を選択する工程と、選択したシフト量を実現するフィールド酸化膜の厚みを選択する工程と、深さＤにおける不純物イオンの注入密度をＡとする範囲の半導体基板の表面に、選択された厚みのフィールド酸化膜を形成する工程を備えている。本発明の方法は、フィールド酸化膜を形成しておいて、前記工程で選択した注入エネルギーと注入量で不純物イオンを注入する工程を備えている。
上記方法によると、場所Ｐ１での深さＤにおける不純物イオンの注入密度がＡとなり、場所Ｐ２での深さＤにおける不純物イオンの注入密度がＢとなる。一度の不純物注入工程で、同一深さでの不純物イオンの注入密度が場所によって相違する不純物注入パターンを形成することができる。
場所Ｐ１での深さＤにおける不純物イオンの注入密度をＡとし、場所Ｐ２での深さＤにおける不純物イオンの注入密度をＢとしたときに、本発明の方法は、深さと不純物イオンの注入密度の関係から、深さＤでの注入密度がＢとなる注入エネルギーと注入量を選択する工程を備えている。本発明の方法は、そうして選択した注入エネルギーと注入量によるときの深さと不純物イオンの注入密度の関係を、深さＤでの注入密度がＡとなるだけ半導体基板の表面側にシフトさせるのに要するシフト量を選択する工程と、選択したシフト量を実現するフィールド酸化膜の厚みを選択する工程と、深さＤにおける不純物イオンの注入密度をＡとする範囲の半導体基板の表面に、選択された厚みのフィールド酸化膜を形成する工程を備えている。本発明の方法は、フィールド酸化膜を形成しておいて、前記工程で選択した注入エネルギーと注入量で不純物イオンを注入する工程を備えている。
上記方法によると、場所Ｐ１での深さＤにおける不純物イオンの注入密度がＡとなり、場所Ｐ２での深さＤにおける不純物イオンの注入密度がＢとなる。一度の不純物注入工程で、同一深さでの不純物イオンの注入密度が場所によって相違する不純物注入パターンを形成することができる。
フィールド酸化膜の方が半導体基板よりも不純物イオンをよく吸収する場合には、選択したシフト量に１以下の係数を乗じてフィールド酸化膜の厚みを計算する。フィールド酸化膜の方が半導体基板よりも不純物イオンをよく通過する場合には、選択したシフト量に１以上の係数を乗じてフィールド酸化膜の厚みを計算する。
なお、フィールド酸化膜は、層間絶縁膜等として活用してもよいし、イオン注入工程後に除去してもよい。
上記したイオン注入工程を同じ半導体基板に対して複数回にわたって実施してもよい。複数回にわたって実施する場合には、実施するたびに、所定深さＤの値や、注入密度Ａ，Ｂの値を変更してもよい。あるいは、実施するたびに、不純物イオンの導電型等を変更してもよい。
なお、フィールド酸化膜は、層間絶縁膜等として活用してもよいし、イオン注入工程後に除去してもよい。
上記したイオン注入工程を同じ半導体基板に対して複数回にわたって実施してもよい。複数回にわたって実施する場合には、実施するたびに、所定深さＤの値や、注入密度Ａ，Ｂの値を変更してもよい。あるいは、実施するたびに、不純物イオンの導電型等を変更してもよい。
基板と埋め込み絶縁層と活性層が積層されている積層基板から半導体装置を製造することがある。この際に、単位面積あたりの不純物イオンの注入量を活性層の深さ方向に累積した不純物注入総量が場所によって変化している注入パターンを形成したい場合がある。すなわち単位面積を断面積として活性層の表面から埋め込み絶縁層にまで伸びる仮想的柱状形状に含まれる不純物の総量（不純物注入総量）を場所によって変えたいことがある。
本発明は、一度の不純物注入工程で、不純物注入総量が場所によって相違する不純物注入パターンを形成することができる。
本発明の不純物イオンの注入方法では、活性層へ不純物イオンを多く注入したい場所Ｐ３での不純物注入総量をＥとし、活性層へ不純物イオンを少なく注入したい場所Ｐ４での不純物注入総量をＦ（Ｆ＜Ｅ）としたときに、活性層の深さと不純物イオンの注入密度の関係から、埋め込み絶縁層内にも不純物イオンが注入されて前記不純物注入総量がＦとなる注入エネルギーと注入量を選択する工程を実施する。この場合、注入した不純物イオンの一部は活性層を貫通して埋め込み絶縁層に侵入する。活性層に留まる不純物イオンの量が減少する。
本方法では、そうして選択した注入エネルギーと注入量によるときの深さと不純物イオンの注入密度の関係を、不純物注入総量がＥとなるだけ活性層の表面側にシフトさせるのに要するシフト量を選択する工程と、そのシフト量を実現するフィールド酸化膜の厚みを選択する工程と、不純物注入総量をＥとしたい範囲の活性層の表面に、厚み選択工程で選択した厚みのフィールド酸化膜の形成する工程を備えている。フィールド酸化膜を形成してから、前記工程で選択した注入エネルギーと注入量で不純物イオンを注入すると、場所Ｐ３での不純物注入総量がＥとなり、場所Ｐ４での不純物注入総量がＦとなる。
本発明は、一度の不純物注入工程で、不純物注入総量が場所によって相違する不純物注入パターンを形成することができる。
本発明の不純物イオンの注入方法では、活性層へ不純物イオンを多く注入したい場所Ｐ３での不純物注入総量をＥとし、活性層へ不純物イオンを少なく注入したい場所Ｐ４での不純物注入総量をＦ（Ｆ＜Ｅ）としたときに、活性層の深さと不純物イオンの注入密度の関係から、埋め込み絶縁層内にも不純物イオンが注入されて前記不純物注入総量がＦとなる注入エネルギーと注入量を選択する工程を実施する。この場合、注入した不純物イオンの一部は活性層を貫通して埋め込み絶縁層に侵入する。活性層に留まる不純物イオンの量が減少する。
本方法では、そうして選択した注入エネルギーと注入量によるときの深さと不純物イオンの注入密度の関係を、不純物注入総量がＥとなるだけ活性層の表面側にシフトさせるのに要するシフト量を選択する工程と、そのシフト量を実現するフィールド酸化膜の厚みを選択する工程と、不純物注入総量をＥとしたい範囲の活性層の表面に、厚み選択工程で選択した厚みのフィールド酸化膜の形成する工程を備えている。フィールド酸化膜を形成してから、前記工程で選択した注入エネルギーと注入量で不純物イオンを注入すると、場所Ｐ３での不純物注入総量がＥとなり、場所Ｐ４での不純物注入総量がＦとなる。
上記した不純物イオンの注入方法では、活性層の裏面側に形成されている埋め込み絶縁層と、活性層の表面に形成するフィールド酸化膜を積極的に利用している。
ここで、埋め込み絶縁層内に注入された不純物イオンは、製造後の半導体装置の性能に影響しないとみることができる。場所Ｐ４では、埋め込み絶縁層内に所定量の不純物イオンが注入されるように、不純物イオンの注入エネルギーと注入量を設定する。場所Ｐ３では、上記所定量よりも少ない量（ゼロの場合も含む）の不純物イオンが埋め込み絶縁層に注入されるように、場所Ｐ３を含む領域の表面にフィールド酸化膜を形成する。
本発明の半導体装置の製造方法によると、一度の不純物注入工程で、フィールド酸化膜が表面に形成されている範囲（場所Ｐ３を含む）と、形成されていない範囲（場所Ｐ４を含む）とで、不純物注入総量が相違している注入パターンを半導体基板に形成することができる。
ここで、埋め込み絶縁層内に注入された不純物イオンは、製造後の半導体装置の性能に影響しないとみることができる。場所Ｐ４では、埋め込み絶縁層内に所定量の不純物イオンが注入されるように、不純物イオンの注入エネルギーと注入量を設定する。場所Ｐ３では、上記所定量よりも少ない量（ゼロの場合も含む）の不純物イオンが埋め込み絶縁層に注入されるように、場所Ｐ３を含む領域の表面にフィールド酸化膜を形成する。
本発明の半導体装置の製造方法によると、一度の不純物注入工程で、フィールド酸化膜が表面に形成されている範囲（場所Ｐ３を含む）と、形成されていない範囲（場所Ｐ４を含む）とで、不純物注入総量が相違している注入パターンを半導体基板に形成することができる。
フィールド酸化膜の方が半導体基板よりも不純物イオンをよく吸収する場合には、選択したシフト量に１以下の係数を乗じてフィールド酸化膜の厚みを計算する。フィールド酸化膜の方が半導体基板よりも不純物イオンをよく通過する場合には、選択したシフト量に１以上の係数を乗じてフィールド酸化膜の厚みを計算する。
なお、フィールド酸化膜は、層間絶縁膜等として活用してもよいし、イオン注入工程後に除去してもよい。
上記したイオン注入工程を同じ活性層に対して複数回にわたって実施してもよい。複数回にわたって実施する場合には、実施するたびに、不純物注入総量Ｅ，Ｆの値や、不純物イオンの導電型等を適宜変更してもよい。
なお、フィールド酸化膜は、層間絶縁膜等として活用してもよいし、イオン注入工程後に除去してもよい。
上記したイオン注入工程を同じ活性層に対して複数回にわたって実施してもよい。複数回にわたって実施する場合には、実施するたびに、不純物注入総量Ｅ，Ｆの値や、不純物イオンの導電型等を適宜変更してもよい。
本発明によると、同一半導体基板に複数種類の半導体素子が混載されている半導体装置を、比較的簡単に製造することができる。特に、ボディ領域の導電型とベース領域の導電型が異なるユニポーラトランジスタとバーティカルタイプのバイポーラトランジスタを同一の半導体基板に簡単に作り込むことができる。また、同一深さでの不純物イオンの注入密度が場所によって相違する不純物注入パターンを一度の不純物注入工程で得ることができ、その不純物注入パターンを利用して複数種類の半導体素子の各々の特性を最適化することができる。同様に、不純物注入総量が場所によって変化している注入パターンを一度の不純物注入工程で得ることができ、その不純物注入パターンを利用して複数種類の半導体素子の各々の特性を最適化することができる。
以下に説明する実施例の主要な特徴を列記しておく。
（第１特徴）ｐ型ボディ領域にｎチャネルが形成されるユニポーラ型半導体素子と、バーティカルタイプのｐｎｐトランジスタが混載されている半導体装置を形成する。
（第２特徴）ｎ型ボディ領域にｐチャネルが形成されるユニポーラ型半導体素子と、バーティカルタイプのｎｐｎトランジスタが混載されている半導体装置を形成する。
（第３特徴）半導体基板の単位表面積当たりの不純物イオンの注入量を半導体基板の深さ方向に累積した不純物注入総量が、場所によって変化している注入パターンを形成する。その注入方法は、以下の工程を実施する。
（１）半導体基板へ不純物イオンを多く注入したい場所での不純物注入総量をＰとし、半導体基板へ不純物イオンを少なく注入した場所での不純物注入総量をＱ（Ｑ＜Ｐ）としたときに、半導体基板の深さと不純物イオンの注入密度の関係から、不純物注入総量がＰとなる注入エネルギーと注入量を選択する工程；
（２）前記の注入エネルギーと注入量によるときの半導体基板の深さと不純物イオンの注入密度の関係を、フィールド酸化膜内にも不純物イオンが留まって前記不純物注入総量がＱとなるだけ活性層の表面側にシフトさせるのに要するシフト量を選択する工程；
（３）そのシフト量を実現するフィールド酸化膜の厚みを選択する工程；
（４）前記不純物注入総量をＱとしたい範囲の半導体基板の表面に、前記厚み選択工程で選択された厚みのフィールド酸化膜を形成する工程；
（５）前記（１）の工程で選択された注入エネルギーと注入量で不純物イオンを注入する工程。（図１８参照）
（第１特徴）ｐ型ボディ領域にｎチャネルが形成されるユニポーラ型半導体素子と、バーティカルタイプのｐｎｐトランジスタが混載されている半導体装置を形成する。
（第２特徴）ｎ型ボディ領域にｐチャネルが形成されるユニポーラ型半導体素子と、バーティカルタイプのｎｐｎトランジスタが混載されている半導体装置を形成する。
（第３特徴）半導体基板の単位表面積当たりの不純物イオンの注入量を半導体基板の深さ方向に累積した不純物注入総量が、場所によって変化している注入パターンを形成する。その注入方法は、以下の工程を実施する。
（１）半導体基板へ不純物イオンを多く注入したい場所での不純物注入総量をＰとし、半導体基板へ不純物イオンを少なく注入した場所での不純物注入総量をＱ（Ｑ＜Ｐ）としたときに、半導体基板の深さと不純物イオンの注入密度の関係から、不純物注入総量がＰとなる注入エネルギーと注入量を選択する工程；
（２）前記の注入エネルギーと注入量によるときの半導体基板の深さと不純物イオンの注入密度の関係を、フィールド酸化膜内にも不純物イオンが留まって前記不純物注入総量がＱとなるだけ活性層の表面側にシフトさせるのに要するシフト量を選択する工程；
（３）そのシフト量を実現するフィールド酸化膜の厚みを選択する工程；
（４）前記不純物注入総量をＱとしたい範囲の半導体基板の表面に、前記厚み選択工程で選択された厚みのフィールド酸化膜を形成する工程；
（５）前記（１）の工程で選択された注入エネルギーと注入量で不純物イオンを注入する工程。（図１８参照）
（第１実施例）
本発明を具現化した半導体装置とその製造方法の第１実施例を、図１〜図８を参照して説明する。本実施例は本発明を、Ｐ型のボディ領域にｎチャネルが形成されるＬＤＭＯＳ（Laterally Diffused MOS)と、バーティカルタイプのｐｎｐバイポーラトランジスタを混載している半導体装置に適用したものである。
図１は、半導体装置１０の要部断面図である。図２〜図８は、半導体装置１０の製造方法を説明する図である。
本発明を具現化した半導体装置とその製造方法の第１実施例を、図１〜図８を参照して説明する。本実施例は本発明を、Ｐ型のボディ領域にｎチャネルが形成されるＬＤＭＯＳ（Laterally Diffused MOS)と、バーティカルタイプのｐｎｐバイポーラトランジスタを混載している半導体装置に適用したものである。
図１は、半導体装置１０の要部断面図である。図２〜図８は、半導体装置１０の製造方法を説明する図である。
図１の要部断面図を参照して半導体装置１０の構成を説明する。
半導体装置１０は、ユニポーラ型半導体素子２と、バイポーラ型半導体素子４の双方を備えている複合半導体装置である。半導体装置１０は、基板１１と、埋め込み絶縁層１２と、活性層１４が積層されているＳＯＩ基板２１から形成されている。加工前の活性層１４はｎ型である。
活性層１４の深い部分には、ｐ型の半導体層（以降、深層７ａという）が形成されている。活性層１４の浅い部分には、ｎ型の半導体層（以降、浅層６ａという）が形成されている。活性層１４の表面１４ａから活性層１４を貫通して埋め込み絶縁層１２の表面に達している分離帯１６が形成されている。分離帯１６により、ＳＯＩ基板２１は、第１区画領域２０と第２区画領域４０に区画されている。第１区画領域２０の活性層１４には、ユニポーラ型半導体素子であるｎチャネルのＬＤＭＯＳ（以降、半導体素子２という）が形成されている。第２区画領域４０の活性層１４には、バイポーラ型半導体素子であるバーティカルタイプのｎｐｎトランジスタ（以降、半導体素子４という）が形成されている。後記するように、半導体素子２のボディ領域２５はｐ型であり、半導体素子４のベース領域４６はｐ型であり、反対導電型である。
半導体装置１０は、ユニポーラ型半導体素子２と、バイポーラ型半導体素子４の双方を備えている複合半導体装置である。半導体装置１０は、基板１１と、埋め込み絶縁層１２と、活性層１４が積層されているＳＯＩ基板２１から形成されている。加工前の活性層１４はｎ型である。
活性層１４の深い部分には、ｐ型の半導体層（以降、深層７ａという）が形成されている。活性層１４の浅い部分には、ｎ型の半導体層（以降、浅層６ａという）が形成されている。活性層１４の表面１４ａから活性層１４を貫通して埋め込み絶縁層１２の表面に達している分離帯１６が形成されている。分離帯１６により、ＳＯＩ基板２１は、第１区画領域２０と第２区画領域４０に区画されている。第１区画領域２０の活性層１４には、ユニポーラ型半導体素子であるｎチャネルのＬＤＭＯＳ（以降、半導体素子２という）が形成されている。第２区画領域４０の活性層１４には、バイポーラ型半導体素子であるバーティカルタイプのｎｐｎトランジスタ（以降、半導体素子４という）が形成されている。後記するように、半導体素子２のボディ領域２５はｐ型であり、半導体素子４のベース領域４６はｐ型であり、反対導電型である。
第１区画領域２０に形成されている半導体素子２の構成を説明する。
半導体素子２は、２個のｐ型のボディ領域２５を備えている。各ボディ領域２５は、活性層１４の表面１４ａに露出しているとともに、浅層６ａを貫通して深層７ａにまで達している。本実施例では、各ボディ領域２５が、深層７ａを貫通して埋め込み絶縁層１２に達している。各ボディ領域２５の表面に臨む位置にｎ型のソース領域２２が形成されている。各ソース領域２２は、活性層１４の表面１４ａに露出している。また、各ボディ領域２５の表面に臨む位置にｐ型のボディコンタクト領域２３が形成されている。各ボディコンタクト領域２３は、活性層１４の表面１４ａに露出しているとともに、各ソース領域２２と隣接している。また、ドリフト層として機能する浅層６ａの表面に臨む位置に、ｎ型のドレイン領域２４が形成されている。ドレイン領域２４は、２個のソース領域２２の中間付近で、活性層１４の表面１４ａに露出している。なお、ボディ領域２５は、ソース領域２２とボディコンタクト領域２３を取り囲んでおり、ソース領域２２とドリフト領域２６を分離している。また、ドリフト領域２６は、ボディ領域２５とドレイン領域２４を分離している。ドレイン領域２４以外の浅層６ａはドリフト領域２６として機能する。深層７ａは、ボディ領域２５と同電位に維持され、リサーフ領域２７として機能する。
半導体素子２は、２個のｐ型のボディ領域２５を備えている。各ボディ領域２５は、活性層１４の表面１４ａに露出しているとともに、浅層６ａを貫通して深層７ａにまで達している。本実施例では、各ボディ領域２５が、深層７ａを貫通して埋め込み絶縁層１２に達している。各ボディ領域２５の表面に臨む位置にｎ型のソース領域２２が形成されている。各ソース領域２２は、活性層１４の表面１４ａに露出している。また、各ボディ領域２５の表面に臨む位置にｐ型のボディコンタクト領域２３が形成されている。各ボディコンタクト領域２３は、活性層１４の表面１４ａに露出しているとともに、各ソース領域２２と隣接している。また、ドリフト層として機能する浅層６ａの表面に臨む位置に、ｎ型のドレイン領域２４が形成されている。ドレイン領域２４は、２個のソース領域２２の中間付近で、活性層１４の表面１４ａに露出している。なお、ボディ領域２５は、ソース領域２２とボディコンタクト領域２３を取り囲んでおり、ソース領域２２とドリフト領域２６を分離している。また、ドリフト領域２６は、ボディ領域２５とドレイン領域２４を分離している。ドレイン領域２４以外の浅層６ａはドリフト領域２６として機能する。深層７ａは、ボディ領域２５と同電位に維持され、リサーフ領域２７として機能する。
第１区画領域２０では、少なくともソース領域２２とドリフト領域２６を分離している範囲のボディ領域２５の表面１４ａに，ゲート絶縁膜２８が形成されている。また、ゲート絶縁膜２８を介して前記した範囲内のボディ領域２５に対向しているゲート電極Ｇが形成されている。ゲート絶縁膜２８が配置されている範囲と、ドレイン領域２４が形成されている範囲の間には、フィールド酸化膜１８が形成されている。
ソース領域２２とボディコンタクト領域２３に接続しているソース電極Ｓが形成されている。ドレイン領域２４に接続しているドレイン電極Ｄが形成されている。またゲート電極Ｇは、ゲート電圧調整回路に接続されている。
ソース領域２２とボディコンタクト領域２３に接続しているソース電極Ｓが形成されている。ドレイン領域２４に接続しているドレイン電極Ｄが形成されている。またゲート電極Ｇは、ゲート電圧調整回路に接続されている。
このように形成された半導体素子２の動作を簡単に説明する。
例えば、ソース電極Ｓを接地し、ドレイン電極Ｄに正電圧を印加した状態で、ゲート電極Ｇに印加するゲート電圧をオン・オフする。これにより、ソース領域２２とドレイン領域２４間を流れる電流がオン・オフする。
ゲート電極Ｇに閾値以上のゲート電圧を印加すると、ゲート電極Ｇにゲート絶縁膜２８を介して対向しているｐ型のボディ領域２５がｎ型に反転し、チャネル領域が形成される。形成されるチャネル領域は、ソース領域２２とドリフト領域２６の両者に達する。これにより、ｎ＋型のソース領域２２から流出した電子が、チャネル領域を介してドリフト領域２６に注入される。電子は、ドリフト領域２６からドレイン領域２４を介してドレイン電極Ｄへと排出される。これにより、半導体素子２がオン状態となる。
ゲート電極Ｇに印加する電圧が閾値未満になると、ボディ領域２５に形成されていたチャネル領域が消失する。そして、半導体素子２はオフ状態に移行する。ボディ領域２５とドリフト領域２６との間のｐｎ接合面から空乏層が広く形成される。また、ドリフト領域２６とリサーフ領域２７との間のｐｎ接合面からも空乏層が広く形成される。空乏層が大きく広がるために、高い耐圧特性が得られる。
例えば、ソース電極Ｓを接地し、ドレイン電極Ｄに正電圧を印加した状態で、ゲート電極Ｇに印加するゲート電圧をオン・オフする。これにより、ソース領域２２とドレイン領域２４間を流れる電流がオン・オフする。
ゲート電極Ｇに閾値以上のゲート電圧を印加すると、ゲート電極Ｇにゲート絶縁膜２８を介して対向しているｐ型のボディ領域２５がｎ型に反転し、チャネル領域が形成される。形成されるチャネル領域は、ソース領域２２とドリフト領域２６の両者に達する。これにより、ｎ＋型のソース領域２２から流出した電子が、チャネル領域を介してドリフト領域２６に注入される。電子は、ドリフト領域２６からドレイン領域２４を介してドレイン電極Ｄへと排出される。これにより、半導体素子２がオン状態となる。
ゲート電極Ｇに印加する電圧が閾値未満になると、ボディ領域２５に形成されていたチャネル領域が消失する。そして、半導体素子２はオフ状態に移行する。ボディ領域２５とドリフト領域２６との間のｐｎ接合面から空乏層が広く形成される。また、ドリフト領域２６とリサーフ領域２７との間のｐｎ接合面からも空乏層が広く形成される。空乏層が大きく広がるために、高い耐圧特性が得られる。
第２区画領域４０に形成されている半導体素子４の構成を説明する。
半導体素子４は、ｐ型のコレクタ導通領域４５を備えている。コレクタ導通領域４５は、活性層１４の表面１４ａから浅層６ａを貫通して深層７ａに達している。コレクタ導通領域４５の表面に臨む位置にｐ型のコレクタ領域４２が形成されている。半導体素子４は、ｐ型のエミッタ領域４３を備えている。エミッタ領域４３は、活性層１４の表面１４ａに露出している。半導体素子４は、ｎ型のベースコンタクト領域４４を備えている。ベースコンタクト領域４４は、活性層１４の表面１４ａに露出している。本実施例では、図１に示す左側から、コレクタ領域４２とエミッタ領域４３とベースコンタクト領域４４の順に、活性層１４の表面１４ａに形成されている。エミッタ領域４３とベースコンタクト領域４４以外の浅層６ａは、ｎ型のベース領域４６として機能する。深層７ａは、コレクタ導通領域４５によってコレクタ領域４２と接続され、埋め込みコレクタ領域４７として機能する。
半導体素子４は、ｐ型のコレクタ導通領域４５を備えている。コレクタ導通領域４５は、活性層１４の表面１４ａから浅層６ａを貫通して深層７ａに達している。コレクタ導通領域４５の表面に臨む位置にｐ型のコレクタ領域４２が形成されている。半導体素子４は、ｐ型のエミッタ領域４３を備えている。エミッタ領域４３は、活性層１４の表面１４ａに露出している。半導体素子４は、ｎ型のベースコンタクト領域４４を備えている。ベースコンタクト領域４４は、活性層１４の表面１４ａに露出している。本実施例では、図１に示す左側から、コレクタ領域４２とエミッタ領域４３とベースコンタクト領域４４の順に、活性層１４の表面１４ａに形成されている。エミッタ領域４３とベースコンタクト領域４４以外の浅層６ａは、ｎ型のベース領域４６として機能する。深層７ａは、コレクタ導通領域４５によってコレクタ領域４２と接続され、埋め込みコレクタ領域４７として機能する。
コレクタ領域４２が形成されている範囲と、エミッタ領域４３が形成されている範囲の間には、フィールド酸化膜１８が形成されている。エミッタ領域４３が形成されている範囲と、ベースコンタクト領域４４が形成されている範囲の間には、フィールド酸化膜１８が形成されている。
コレクタ領域４２に接続しているコレクタ電極Ｃが形成されている。エミッタ領域４３に接続しているエミッタ電極Ｅが形成されている。ベースコンタクト領域４４に接続しているベース電極Ｂが形成されている。
コレクタ領域４２に接続しているコレクタ電極Ｃが形成されている。エミッタ領域４３に接続しているエミッタ電極Ｅが形成されている。ベースコンタクト領域４４に接続しているベース電極Ｂが形成されている。
このように形成された半導体素子４の動作を簡単に説明する。
エミッタ電極Ｅを接地し、ベース電極Ｂとエミッタ電極Ｅの間に電源を接続する。これにより、ベースコンタクト領域４４とエミッタ領域４３の間に微少なベース電流を流す。これにより、エミッタ領域４３から流出するホールが、ベース領域４６を介して埋め込みコレクタ領域４７に注入される。ホールは、埋め込みコレクタ領域４７を横方向（図１では、右から左に向かう方向）に移動し、コレクタ導通領域４５とコレクタ領域４２を介してコレクタ電極Ｃへと排出される。これにより、コレクタ電極Ｃとエミッタ電極Ｅ間にコレクタ電流が流れる。コレクタ電流の量は、ベース電流の量の数十倍から数百倍に増幅される。
エミッタ電極Ｅを接地し、ベース電極Ｂとエミッタ電極Ｅの間に電源を接続する。これにより、ベースコンタクト領域４４とエミッタ領域４３の間に微少なベース電流を流す。これにより、エミッタ領域４３から流出するホールが、ベース領域４６を介して埋め込みコレクタ領域４７に注入される。ホールは、埋め込みコレクタ領域４７を横方向（図１では、右から左に向かう方向）に移動し、コレクタ導通領域４５とコレクタ領域４２を介してコレクタ電極Ｃへと排出される。これにより、コレクタ電極Ｃとエミッタ電極Ｅ間にコレクタ電流が流れる。コレクタ電流の量は、ベース電流の量の数十倍から数百倍に増幅される。
次に、半導体装置１０の製造方法を説明する。
図２に示すように、支持基板１１（請求項中の「基板」）と埋め込み絶縁層１２と活性層１４が積層されているＳＯＩ半導体基板２１を形成する。
このために、まず、基板Ｊ１を１２００℃で２時間に亘りウエット酸化する。これにより、表面に約１μｍのシリコン酸化膜が形成される。このシリコン酸化膜が埋め込み絶縁層１２となる。次にｎ型半導体基板Ｊ２を、埋め込み絶縁層１２が形成されている基板Ｊ１の表面に貼り合せる。そして、１０００℃で１時間に亘る熱処理を行なう。これにより、基板Ｊ１とｎ型半導体基板Ｊ２が完全に密着する。その後、ｎ型半導体基板Ｊ２を、その厚さが１．４μｍ程度となるように研磨する。この１．４μｍ程度のｎ型半導体領域が活性層１４となる。
図２に示すように、支持基板１１（請求項中の「基板」）と埋め込み絶縁層１２と活性層１４が積層されているＳＯＩ半導体基板２１を形成する。
このために、まず、基板Ｊ１を１２００℃で２時間に亘りウエット酸化する。これにより、表面に約１μｍのシリコン酸化膜が形成される。このシリコン酸化膜が埋め込み絶縁層１２となる。次にｎ型半導体基板Ｊ２を、埋め込み絶縁層１２が形成されている基板Ｊ１の表面に貼り合せる。そして、１０００℃で１時間に亘る熱処理を行なう。これにより、基板Ｊ１とｎ型半導体基板Ｊ２が完全に密着する。その後、ｎ型半導体基板Ｊ２を、その厚さが１．４μｍ程度となるように研磨する。この１．４μｍ程度のｎ型半導体領域が活性層１４となる。
次に、図３に示すように、活性層１４の表面１４ａに、分離帯１６（図１参照）を形成する位置が開孔しているマスクＲ１を形成する。
次に図４に示すように、マスクＲ１の開孔から異方性エッチングを行う。表面１４ａから埋め込み絶縁層１２の表面に至るまで伸びるトレンチＴを形成する。次に、マスクＲ１を除去する。
次に図４に示すように、マスクＲ１の開孔から異方性エッチングを行う。表面１４ａから埋め込み絶縁層１２の表面に至るまで伸びるトレンチＴを形成する。次に、マスクＲ１を除去する。
次に、図５に示すように、表面１４ａに、フィールド酸化膜１８を形成する位置（図１参照）が開孔しているマスクＲ２を形成する。その後、１１００℃で５０分間のウェット酸化を行ない、図６に示すように、約５００ｎｍの熱酸化膜をフィールド酸化膜１８として形成する。この時に、トレンチＴの内面も酸化され、熱酸化膜でトレンチＴ内が充填される。熱酸化膜で充填されてたトレンチＴにより、分離帯１６が形成される。フィールド酸化膜１８と分離帯１６が同じ工程で形成される。
次に、活性層１４の表面１４ａに、犠牲酸化膜（図示していない）を形成した後、マスクの形成とイオン注入とマスクの除去を繰り返すことによって、不純物イオンの拡散層を順に形成していく。
図７以降を参照して、各種拡散層を形成する工程を説明する。最初に、半導体素子２のボディ領域２５と半導体素子４のコレクタ導通領域４５を形成する位置（図１参照）で開孔するマスクを、表面１４ａに形成する。その後、ｐ型不純物であるボロンを注入エネルギーを変えながら複数回（４回程度）に亘って注入し、活性層１４の表面から深部にまで伸びるｐ型不純物イオンの導入領域を形成する。ｐ型不純物イオンの導入領域は埋め込み絶縁層１２にまで達している。注入エネルギーを変えながら複数回（４回程度）に亘ってボロンを注入することによって、深さ方向の不純物濃度の変化が少ない不純物イオンの導入領域を形成することができる。次にマスクを除去する。この工程で注入されたｐ型不純物イオンが、後の工程で熱拡散されて活性化され、図７に示すように、表面１４ａから埋め込み絶縁層１２の表面まで伸びるｐ型拡散領域となる。第１区画領域２０の活性層１４に形成されたｐ型拡散領域は、半導体素子２のボディ領域２５として利用される。また、第２区画領域４０の活性層１４に形成されたｐ型拡散領域は、半導体素子４のコレクタ導通領域４５として利用される。なお、上記した不純物イオンの注入は、多段階のイオン注入でなくてもよい。
図７以降を参照して、各種拡散層を形成する工程を説明する。最初に、半導体素子２のボディ領域２５と半導体素子４のコレクタ導通領域４５を形成する位置（図１参照）で開孔するマスクを、表面１４ａに形成する。その後、ｐ型不純物であるボロンを注入エネルギーを変えながら複数回（４回程度）に亘って注入し、活性層１４の表面から深部にまで伸びるｐ型不純物イオンの導入領域を形成する。ｐ型不純物イオンの導入領域は埋め込み絶縁層１２にまで達している。注入エネルギーを変えながら複数回（４回程度）に亘ってボロンを注入することによって、深さ方向の不純物濃度の変化が少ない不純物イオンの導入領域を形成することができる。次にマスクを除去する。この工程で注入されたｐ型不純物イオンが、後の工程で熱拡散されて活性化され、図７に示すように、表面１４ａから埋め込み絶縁層１２の表面まで伸びるｐ型拡散領域となる。第１区画領域２０の活性層１４に形成されたｐ型拡散領域は、半導体素子２のボディ領域２５として利用される。また、第２区画領域４０の活性層１４に形成されたｐ型拡散領域は、半導体素子４のコレクタ導通領域４５として利用される。なお、上記した不純物イオンの注入は、多段階のイオン注入でなくてもよい。
次に、半導体素子２のドリフト領域２６と、半導体素子４のベース領域４６を形成する位置で開孔するマスクを、表面１４ａに形成する。その後、ｐ型不純物イオンであるボロンと、ｎ型不純物イオンであるリンを、マスクの開孔からイオン注入する。この際に、ボロンと注入エネルギーと注入量と、リンの注入エネルギーと注入量のそれぞれを調整することによって、活性層１４の浅部では、ｎ型の不純物イオンの注入量がトータルして多くなるように不純物イオンを注入する。活性層１４の深部では、ｐ型不純物イオンの注入量がトータルして多くなるように不純物イオンをイオン注入する。これらの不純物イオンが後の工程で熱拡散され、図８に示すように、ｎ型の浅層６ａとｐ型の深層７ａが形成される。浅層６ａは、半導体素子２ではドリフト領域２６として機能する。浅層６ａは、半導体素子４ではベース領域４６として機能する。深層７ａは、半導体素子２ではリサーフ領域２７となり、半導体素子４では埋め込みコレクタ領域４７として機能する。
注入エネルギーを変えながら複数回に亘ってボロンを注入してもよい。同様に、注入エネルギーを変えながら複数回に亘ってリンを注入してもよい。それぞれの注入回数を１回としてもい。また、活性層１４が元からｎ型であるので、ｐ型の不純物イオンを１回注入することによって深層７ａを形成し、残りの活性層１４を浅層６ａとしてもよい。
注入エネルギーを変えながら複数回に亘ってボロンを注入してもよい。同様に、注入エネルギーを変えながら複数回に亘ってリンを注入してもよい。それぞれの注入回数を１回としてもい。また、活性層１４が元からｎ型であるので、ｐ型の不純物イオンを１回注入することによって深層７ａを形成し、残りの活性層１４を浅層６ａとしてもよい。
次に、イオン注入時の犠牲酸化膜をウェットエッチによって除去した後、半導体基板２１を８５０℃に加熱するドライ酸化により、表面１４ａに８ｎｍの熱酸化膜を形成する。次に、図１に示すように、ゲート酸化膜２８として用いる部分を残し、残りの熱酸化膜を除去する。この工程での半導体基板の加熱により、先に活性層１４に注入したｐ型の不純物イオンやｎ型の不純物イオンが熱拡散して活性化し、前述した浅層６ａと深層７ａが形成される。
次に、表面１４ａに、約３００ｎｍのポリシリコンをＣＶＤ法により形成する。フォトリソグラフィーとドライエッチングによりポリシリコンのパターニングを行い、ポリシリコンによってゲート酸化膜２８の上にゲート電極Ｇを形成する。
再び、表面１４ａに犠牲酸化膜を形成する。次に、半導体素子２のソース領域２２と、半導体素子２のドレイン領域２４と、半導体素子４のベースコンタクト領域４４を形成する領域（図１参照）で開孔しているマスクを形成する。次に、開孔から犠牲酸化膜越しにｎ型不純物イオンを表面近傍に注入する。上記マスクを除去する。
次に、半導体素子２のボディコンタクト領域２３と、半導体素子４のコレクタ領域４２と、半導体素子４のエミッタ領域４３を形成する領域で開孔しているマスクを形成する。開孔から犠牲酸化膜越しにｐ型不純物イオンを表面近傍に注入する。上記マスクを除去する。
次に、半導体基板を８５０度で熱処理し、注入した不純物を活性化する。
その後、既知の方法で、半導体素子２のソース電極Ｓやドレイン電極Ｄを形成する。また、半導体素子４のコレクタ電極Ｃやエミッタ電極Ｅやベース電極Ｂを形成する。
次に、半導体素子２のボディコンタクト領域２３と、半導体素子４のコレクタ領域４２と、半導体素子４のエミッタ領域４３を形成する領域で開孔しているマスクを形成する。開孔から犠牲酸化膜越しにｐ型不純物イオンを表面近傍に注入する。上記マスクを除去する。
次に、半導体基板を８５０度で熱処理し、注入した不純物を活性化する。
その後、既知の方法で、半導体素子２のソース電極Ｓやドレイン電極Ｄを形成する。また、半導体素子４のコレクタ電極Ｃやエミッタ電極Ｅやベース電極Ｂを形成する。
本実施例の半導体装置１０は、第１区画領域２０と第２区画領域４０の双方に同時に形成する浅層６ａと深層７ａの両者を有効に利用する半導体素子２と半導体素子４を備えている。第１区画領域２０には、ｎ型の浅層６ａをドリフト領域２６とし、ｐ型の深層７ａをリサーフ領域２７とするユニポーラ型の半導体素子２が形成されている。半導体素子２では、深層７ａがｐ型であっても、リサーフ領域２７に利用することから、半導体素子２の動作が不安定となることがなく、かえって耐圧が向上する。また、第２区画領域４０には、浅層６ａをベース領域４６とし、深層７ａを埋め込みコレクタ領域４７とするバーティカルタイプのバイポーラ型の半導体素子４が形成されている。
第１区画領域２０と第２区画領域４０の深層７ａはｐ型の半導体領域であり、双方の区画領域の深部にｐ型の不純物イオンを注入することにより形成することができる。同様に第１区画領域２０と第２区画領域４０の浅層６ａはｎ型の半導体領域であり、双方の区画領域の浅部にｎ型の不純物イオンを注入することにより形成することができる。
したがって、第２区画領域４０の埋め込みコレクタ領域４７を形成するために、第１区画領域２０にマスクを形成してからｐ型の不純物イオンを注入する必要がない。第２区画領域２０のベース領域４６を形成するために、第１区画領域２０にマスクを形成してからｎ型の不純物イオンを注入する必要がない。また、第１区画領域２０のリサーフ領域２７を形成するために、第２区画領域４０にマスクを形成してから不純物イオンを注入する必要がない。第１区画領域２０のドリフト領域２６を形成するために、第２区画領域４０にマスクを形成してから不純物イオンを注入する必要もない。第１区画領域２０と第２区画領域４０に不純物イオンを注入して製造することができ、半導体領域を形成する工程数を低減化することができる。
半導体装置１０の半導体素子２と半導体素子４は、多くの共通工程を経て製造することができる。ボディ領域２５の導電型とベース領域４６の導電型が異なるユニポーラトランジスタとバイポーラトランジスタを同一の半導体基板に簡単に作り込むことができる。
第１区画領域２０と第２区画領域４０の深層７ａはｐ型の半導体領域であり、双方の区画領域の深部にｐ型の不純物イオンを注入することにより形成することができる。同様に第１区画領域２０と第２区画領域４０の浅層６ａはｎ型の半導体領域であり、双方の区画領域の浅部にｎ型の不純物イオンを注入することにより形成することができる。
したがって、第２区画領域４０の埋め込みコレクタ領域４７を形成するために、第１区画領域２０にマスクを形成してからｐ型の不純物イオンを注入する必要がない。第２区画領域２０のベース領域４６を形成するために、第１区画領域２０にマスクを形成してからｎ型の不純物イオンを注入する必要がない。また、第１区画領域２０のリサーフ領域２７を形成するために、第２区画領域４０にマスクを形成してから不純物イオンを注入する必要がない。第１区画領域２０のドリフト領域２６を形成するために、第２区画領域４０にマスクを形成してから不純物イオンを注入する必要もない。第１区画領域２０と第２区画領域４０に不純物イオンを注入して製造することができ、半導体領域を形成する工程数を低減化することができる。
半導体装置１０の半導体素子２と半導体素子４は、多くの共通工程を経て製造することができる。ボディ領域２５の導電型とベース領域４６の導電型が異なるユニポーラトランジスタとバイポーラトランジスタを同一の半導体基板に簡単に作り込むことができる。
（第１実施例の変形例１）
本実施例の半導体装置１０は、浅層６ａがｎ型半導体層であり、深層７ａがｐ型半導体層である場合について説明した。図９に示すように、第３区画領域６０にｐチャネルのＬＤＭＯＳ（半導体素子６）が形成され、第４区画領域８０にバーティカルタイプのｎｐｎトランジスタ（半導体素子８）が形成されている半導体装置１０ａを製造する場合には、浅層６ｂをｐ型半導体層とし、深層７ｂをｎ型半導体層とするとよい。
図９に示すように、半導体素子６は、図１に示す半導体素子２とは導電型が反対の同型のＬＤＭＯＳである。半導体素子８は、図１に示す半導体素子４とは導電型が反対の同型のバイポーラトランジスタである。
図９に示す半導体素子６の各半導体領域は、図１に示す半導体素子２の各半導体領域に対応しているものを、半導体素子２の符号の十の位を６に変更して示している（例えば、半導体素子２のｐ型のボディ領域２５は、半導体素子６のｎ型のボディ領域６５）。図９に示す半導体素子８は、図１に示す半導体素子４の各半導体領域に対応しているものを、半導体素子８の符号の十の位を８に変更して示している（例えば、半導体素子４のｎ型のベース領域４６は、半導体素子８のｐ型のベース領域８６）。半導体装置１０ａは、各半導体素子の導電型が反対であることを除き、その他の構成は半導体装置１０と同様である。
このような構成の半導体装置１０ａであっても、半導体素子６と半導体素子８は、多くの共通工程を経て製造することができる。ボディ領域２５の導電型とベース領域４６の導電型が異なるユニポーラトランジスタとバイポーラトランジスタを同一の半導体基板に簡単に作り込むことができる。
本実施例の半導体装置１０は、浅層６ａがｎ型半導体層であり、深層７ａがｐ型半導体層である場合について説明した。図９に示すように、第３区画領域６０にｐチャネルのＬＤＭＯＳ（半導体素子６）が形成され、第４区画領域８０にバーティカルタイプのｎｐｎトランジスタ（半導体素子８）が形成されている半導体装置１０ａを製造する場合には、浅層６ｂをｐ型半導体層とし、深層７ｂをｎ型半導体層とするとよい。
図９に示すように、半導体素子６は、図１に示す半導体素子２とは導電型が反対の同型のＬＤＭＯＳである。半導体素子８は、図１に示す半導体素子４とは導電型が反対の同型のバイポーラトランジスタである。
図９に示す半導体素子６の各半導体領域は、図１に示す半導体素子２の各半導体領域に対応しているものを、半導体素子２の符号の十の位を６に変更して示している（例えば、半導体素子２のｐ型のボディ領域２５は、半導体素子６のｎ型のボディ領域６５）。図９に示す半導体素子８は、図１に示す半導体素子４の各半導体領域に対応しているものを、半導体素子８の符号の十の位を８に変更して示している（例えば、半導体素子４のｎ型のベース領域４６は、半導体素子８のｐ型のベース領域８６）。半導体装置１０ａは、各半導体素子の導電型が反対であることを除き、その他の構成は半導体装置１０と同様である。
このような構成の半導体装置１０ａであっても、半導体素子６と半導体素子８は、多くの共通工程を経て製造することができる。ボディ領域２５の導電型とベース領域４６の導電型が異なるユニポーラトランジスタとバイポーラトランジスタを同一の半導体基板に簡単に作り込むことができる。
（第１実施例の変形例２）
第１実施例では、第１区画領域２０と第２区画領域４０の間で、同一深さにおける浅層６ａのｎ型の不純物濃度が同じであり、同一深さにおける深層７ａのｐ型の不純物濃度が同じである場合について説明した。
第１区画領域２０と第２区画領域４０の間で、同一深さにおける浅層６ａのｎ型の不純物濃度が相違し、同一深さにおける深層７ａのｐ型の不純物濃度が相違していもよい。同一深さにおける不純物濃度を相違させることによって、半導体素子２と半導体素子４の双方の特性を改善することができる。後記する方法を採用することによって、ボディ領域２５の導電型とベース領域４６の導電型が異なるＬＤＭＯＳとバイポーラトランジスタであって、同一深さにおける不純物濃度が相違しているＬＤＭＯＳとバイポーラトランジスタを同一半導体基板内に製造することができる。
第１実施例では、第１区画領域２０と第２区画領域４０の間で、同一深さにおける浅層６ａのｎ型の不純物濃度が同じであり、同一深さにおける深層７ａのｐ型の不純物濃度が同じである場合について説明した。
第１区画領域２０と第２区画領域４０の間で、同一深さにおける浅層６ａのｎ型の不純物濃度が相違し、同一深さにおける深層７ａのｐ型の不純物濃度が相違していもよい。同一深さにおける不純物濃度を相違させることによって、半導体素子２と半導体素子４の双方の特性を改善することができる。後記する方法を採用することによって、ボディ領域２５の導電型とベース領域４６の導電型が異なるＬＤＭＯＳとバイポーラトランジスタであって、同一深さにおける不純物濃度が相違しているＬＤＭＯＳとバイポーラトランジスタを同一半導体基板内に製造することができる。
（第２実施例）
上述したように、同一深さでの不純物濃度（注入密度）が、場所によって相違することが好ましいことがある。同一深さでの不純物濃度が場所によって相違する注入パターンを一度の不純物注入工程によって形成する方法を、図１０〜図１４を参照して説明する。
本実施例の不純物イオンの注入方法では、図１３に示すように、半導体層７４の表面に形成するフィールド酸化膜９０の厚みを利用して、同一深さｄ１の不純物濃度が相違する半導体層７４を形成する。
上述したように、同一深さでの不純物濃度（注入密度）が、場所によって相違することが好ましいことがある。同一深さでの不純物濃度が場所によって相違する注入パターンを一度の不純物注入工程によって形成する方法を、図１０〜図１４を参照して説明する。
本実施例の不純物イオンの注入方法では、図１３に示すように、半導体層７４の表面に形成するフィールド酸化膜９０の厚みを利用して、同一深さｄ１の不純物濃度が相違する半導体層７４を形成する。
図１３には、以下に説明する方法で不純物イオンを注入して形成した半導体層７４について、深さＤ（縦軸）と不純物濃度Ｘ（横軸）の関係を示している。
この場合、下記が要請されているとする。すなわち、この半導体層７４の不純物濃度Ｘを、領域Ａ１（請求項の場所Ｐ１を含む）の深さｄ１（請求項の「深さＤ」の実施例）で濃くしてＡとしたい。一方、領域Ａ２（請求項の場所Ｐ２を含む）の深さｄ１では薄くしてＢ（Ｂ＜Ａ）としたい。
このために、図１０のステップＳ１０，Ｓ１２，Ｓ１４，Ｓ１６，Ｓ１８，Ｓ１９を実施する。
まず、ステップＳ１０では、領域Ａ１の深さｄ１での不純物濃度Ｘが、所望の不純物濃度であるＡに設定される。
ステップＳ１２では、領域Ａ２の深さｄ１での不純物濃度Ｘが、所望の不純物濃度であるＢ（Ｂ＜Ａ）に設定される。
この場合、下記が要請されているとする。すなわち、この半導体層７４の不純物濃度Ｘを、領域Ａ１（請求項の場所Ｐ１を含む）の深さｄ１（請求項の「深さＤ」の実施例）で濃くしてＡとしたい。一方、領域Ａ２（請求項の場所Ｐ２を含む）の深さｄ１では薄くしてＢ（Ｂ＜Ａ）としたい。
このために、図１０のステップＳ１０，Ｓ１２，Ｓ１４，Ｓ１６，Ｓ１８，Ｓ１９を実施する。
まず、ステップＳ１０では、領域Ａ１の深さｄ１での不純物濃度Ｘが、所望の不純物濃度であるＡに設定される。
ステップＳ１２では、領域Ａ２の深さｄ１での不純物濃度Ｘが、所望の不純物濃度であるＢ（Ｂ＜Ａ）に設定される。
ステップＳ１４では、不純物イオンの「注入エネルギーと注入量を選択する工程」が実施される。深さｄ１での不純物濃度Ｘが、ステップＳ１２で設定したＢとなるための注入エネルギーＹと注入量Ｚを選択する。なお、設定条件（設定温度を含む）下で熱拡散することを前提とする。まず、図１１の領域Ａ２に点線で示すように、２つの候補が抽出される。第１候補としては、不純物濃度Ｘのピークの深さＤがｄ３である不純物拡散領域Ｋ１が抽出される。第２候補としては、不純物濃度Ｘのピークの深さＤがｄ３１である不純物拡散領域Ｋ２が抽出される。領域Ａ２の、その他の深さでの好ましい不純物濃度Ｘとの兼ね合い等によって、上記第１候補あるいは上記第２候補のいずれかが選択される。以下では、上記第１候補が選択された場合について説明する。この場合の注入エネルギーＹをＹ１とする。また、この場合の注入量ＺをＺ１とする。注入エネルギーＹ１と注入量Ｚ１で領域Ａ２の表面７０から不純物イオンを注入し、前記した設定条件下で熱拡散すると、図１２の領域Ａ２に実線で示している不純物拡散領域Ｋ１が形成されることとなる。
ステップＳ１６では、「厚み選択工程」が実施される。不純物イオンの注入エネルギーＹがＹ１であるとともに注入量ＺがＺ１のときの不純物拡散領域Ｋ１のグラフ（深さＤと不純物濃度Ｘの関係）を、深さｄ１での不純物濃度ＸがＡとなるだけ半導体層７４の表面７０側にシフトさせるのに要するシフト量Ｈを選択する。この際に、図１２の領域Ａ１に点線で示すように、２つの候補が抽出される。第１候補としては、不純物濃度Ｘのピークの深さＤがｄ２である不純物拡散領域Ｋ３が抽出される。この場合には、不純物拡散領域Ｋ１からのシフト量Ｈがｈ１（領域Ａ１と領域Ａ２の間での、不純物濃度Ｘがピークを示す深さＤの差であり、深さｄ３−深さｄ２）となる。第２候補としては、不純物濃度Ｘのピークの深さＤがｄ２１である不純物拡散領域Ｋ４が抽出される。この場合には、不純物拡散領域Ｋ１からのシフト量がｈ６（領域Ａ１と領域Ａ２の間で、不純物濃度Ｘがピークを示す深さＤの差であり、深さｄ３−深さｄ２１）となる。領域Ａ１の、その他の深さでの好ましい不純物濃度Ｘとの兼ね合い等によって、上記第１候補あるいは上記第２候補のいずれかが選択される。以下では、上記第１候補が選択された場合について説明する。シフト量Ｈがｈ１であることが選択される。
ステップＳ１８では、「フィールド酸化膜形成工程」が実施される。ステップＳ１８では、領域Ａ１の表面７０にフィールド酸化膜９０を形成する。フィールド酸化膜９０の厚みはシフト量ｈ１から計算する。フィールド酸化膜９０の方が半導体層７４よりも不純物イオンをよく吸収する場合には、選択したシフト量ｈ１に１以下の係数を乗じてフィールド酸化膜９０の厚みを計算する。フィールド酸化膜９０の方が半導体層７４よりも不純物イオンをよく通過する場合には、選択したシフト量ｈ１に１以上の係数を乗じてフィールド酸化膜９０の厚みを計算する。
ステップＳ１９では、「イオン注入工程」が実施される。ステップＳ１９では、ステップＳ１４で選択された注入エネルギーＹ１と注入量Ｚ１で不純物イオンが半導体層７４に注入される。
その後、注入された不純物イオンは前述した設定条件下で熱拡散される。すると図１３に示すように、領域Ａ１の不純物拡散領域Ｋ３は、領域Ａ２の不純物拡散領域Ｋ１と比較して、ｈ１だけ表面側にシフトしている。これにより、領域Ａ１の深さｄ１で不純物濃度がＡであり、領域Ａ２の深さｄ１で不純物濃度がＢである半導体層７４を簡単に製造することができる。
フィールド酸化膜９０は、その後除去してもよいし、この半導体層７４に形成される半導体装置で絶縁膜として用いてもよい。
ステップＳ１９では、「イオン注入工程」が実施される。ステップＳ１９では、ステップＳ１４で選択された注入エネルギーＹ１と注入量Ｚ１で不純物イオンが半導体層７４に注入される。
その後、注入された不純物イオンは前述した設定条件下で熱拡散される。すると図１３に示すように、領域Ａ１の不純物拡散領域Ｋ３は、領域Ａ２の不純物拡散領域Ｋ１と比較して、ｈ１だけ表面側にシフトしている。これにより、領域Ａ１の深さｄ１で不純物濃度がＡであり、領域Ａ２の深さｄ１で不純物濃度がＢである半導体層７４を簡単に製造することができる。
フィールド酸化膜９０は、その後除去してもよいし、この半導体層７４に形成される半導体装置で絶縁膜として用いてもよい。
上記した不純物イオンの注入工程を同じ半導体基板に対して複数回にわたって実施してもよい。複数回にわたって実施する場合には、実施するたびに、上記所定深さＤの値や、注入密度Ａ，Ｂの値を変更してもよい。半導体層７４の各深さでの不純物濃度をさらに最適化することができる。
本実施例では、図１０のステップＳ１４の「注入エネルギーと注入量を選択する工程」で、領域Ａ２に図１１に示す不純物拡散領域Ｋ１を形成することを選択するとともに、ステップＳ１６の「厚み選択工程」で、領域Ａ１に図１２に示す不純物拡散領域Ｋ３を形成する場合について説明した。
以下に、図１０のステップＳ１４で、領域Ａ２に不純物拡散領域Ｋ２を形成することを選択した場合について説明する。この場合も同様にして、ステップＳ１６で、図１２の領域Ａ１に点線で示すように、２つの候補（不純物拡散領域Ｋ３と不純物拡散領域Ｋ４）が抽出される。ここで、領域Ａ１に不純物拡散領域Ｋ３を形成することを選択すると、図１４に示すように、領域Ａ１では、領域Ａ２の不純物拡散領域Ｋ２を半導体層７４の裏面側にシフトすることとなる。これでは、領域Ａ１の半導体層７４の表面７０にフィールド酸化膜９０を形成して不純物を注入することによって、領域Ａ１の深さｄ１で不純物濃度ＸがＡとなるとともに、領域Ａ２の深さｄ１で不純物濃度ＸがＢとなる半導体層７４を形成することができない。
上記したように、ステップＳ１６で、領域Ａ２の不純物拡散領域を半導体層７４の裏面側にシフトすることが選択された場合には（ステップＳ１４で選択された注入エネルギーＹ１よりも高い注入エネルギーＹが、ステップＳ１６で選択された場合には）、図１０には記載していないが、以下の処理を実行する。
すなわち、ステップＳ１４に戻って、不純物濃度ＸがＢとなるための不純物イオンの注入エネルギーＹと不純物イオンの注入量Ｚを算出しなおす。そして、ステップＳ１６に進む。ステップＳ１６で選択される注入エネルギーＹの値が、ステップＳ１４で選択された注入エネルギーＹの値よりも小さい値になるまで、ステップＳ１４の処理とステップＳ１６の処理を繰り返す。ステップＳ１４とステップＳ１６を繰り返して実行しても、ステップＳ１６で選択される注入エネルギーＹの値が、ステップＳ１４で選択された注入エネルギーＹの値よりも小さい値にならない場合には、この注入パターンは不可能であることが決定される。
以下に、図１０のステップＳ１４で、領域Ａ２に不純物拡散領域Ｋ２を形成することを選択した場合について説明する。この場合も同様にして、ステップＳ１６で、図１２の領域Ａ１に点線で示すように、２つの候補（不純物拡散領域Ｋ３と不純物拡散領域Ｋ４）が抽出される。ここで、領域Ａ１に不純物拡散領域Ｋ３を形成することを選択すると、図１４に示すように、領域Ａ１では、領域Ａ２の不純物拡散領域Ｋ２を半導体層７４の裏面側にシフトすることとなる。これでは、領域Ａ１の半導体層７４の表面７０にフィールド酸化膜９０を形成して不純物を注入することによって、領域Ａ１の深さｄ１で不純物濃度ＸがＡとなるとともに、領域Ａ２の深さｄ１で不純物濃度ＸがＢとなる半導体層７４を形成することができない。
上記したように、ステップＳ１６で、領域Ａ２の不純物拡散領域を半導体層７４の裏面側にシフトすることが選択された場合には（ステップＳ１４で選択された注入エネルギーＹ１よりも高い注入エネルギーＹが、ステップＳ１６で選択された場合には）、図１０には記載していないが、以下の処理を実行する。
すなわち、ステップＳ１４に戻って、不純物濃度ＸがＢとなるための不純物イオンの注入エネルギーＹと不純物イオンの注入量Ｚを算出しなおす。そして、ステップＳ１６に進む。ステップＳ１６で選択される注入エネルギーＹの値が、ステップＳ１４で選択された注入エネルギーＹの値よりも小さい値になるまで、ステップＳ１４の処理とステップＳ１６の処理を繰り返す。ステップＳ１４とステップＳ１６を繰り返して実行しても、ステップＳ１６で選択される注入エネルギーＹの値が、ステップＳ１４で選択された注入エネルギーＹの値よりも小さい値にならない場合には、この注入パターンは不可能であることが決定される。
（第３実施例）
図１６に示すように、基板７６と埋め込み絶縁層７２と活性層７８の積層基板であるＳＯＩ基板７から半導体装置を製造することがある。なお、本明細書では、単位面積を断面積として活性層７８の表面７０から埋め込み絶縁層７２まで伸びる仮想的柱状形状に含まれる不純物の総量を「不純物注入総量」という。不純物注入総量が場所によって変化している注入パターンを、一度の不純物注入工程によって形成する方法を、図１５と図１６を参照して説明する。
本実施例の不純物イオンの注入方法では、図１６に示すように、領域Ｂ２では埋め込み絶縁層７２にも相当量の不純物イオンを侵入させることにより、領域Ｂ１と領域Ｂ２とでは不純物注入総量が相違する活性層７８を形成する
図１６に示すように、基板７６と埋め込み絶縁層７２と活性層７８の積層基板であるＳＯＩ基板７から半導体装置を製造することがある。なお、本明細書では、単位面積を断面積として活性層７８の表面７０から埋め込み絶縁層７２まで伸びる仮想的柱状形状に含まれる不純物の総量を「不純物注入総量」という。不純物注入総量が場所によって変化している注入パターンを、一度の不純物注入工程によって形成する方法を、図１５と図１６を参照して説明する。
本実施例の不純物イオンの注入方法では、図１６に示すように、領域Ｂ２では埋め込み絶縁層７２にも相当量の不純物イオンを侵入させることにより、領域Ｂ１と領域Ｂ２とでは不純物注入総量が相違する活性層７８を形成する
図１６には、以下に説明する方法で不純物イオンを注入して形成した活性層７８について、深さＤ（縦軸）と不純物濃度Ｘ（横軸）の関係を示している。活性層７８の領域Ｂ１（請求項の場所Ｐ３を含む領域）では、活性層７８への不純物注入総量を多くしてＥとしたい。一方、領域Ｂ２（請求項の場所Ｐ４を含む領域）では、活性層７８への不純物注入総量を領域Ｂ１よりも少なくしてＦ（Ｆ＜Ｅ）としたい。
このために、図１５のステップＳ２０，Ｓ２２，Ｓ２４，Ｓ２６，Ｓ２８，Ｓ２９を実施する。
まず、ステップＳ２０では、領域Ｂ１の活性層７８内の不純物注入総量が、所望の不純物注入総量であるＥに設定される。
ステップＳ２２では、領域Ｂ２の活性層７８内の不純物注入総量が、所望の不純物注入総量であるＦ（Ｆ＜Ｅ）に設定される。
このために、図１５のステップＳ２０，Ｓ２２，Ｓ２４，Ｓ２６，Ｓ２８，Ｓ２９を実施する。
まず、ステップＳ２０では、領域Ｂ１の活性層７８内の不純物注入総量が、所望の不純物注入総量であるＥに設定される。
ステップＳ２２では、領域Ｂ２の活性層７８内の不純物注入総量が、所望の不純物注入総量であるＦ（Ｆ＜Ｅ）に設定される。
ステップＳ２４では、不純物イオンの「注入エネルギーと注入量を選択する工程」が実施される。活性層７８内の不純物注入総量が、ステップＳ２２で設定したＦとなるための不純物イオンの注入エネルギーＹと注入量Ｚを選択する。なお、設定条件下で熱拡散することを前提とする。選択した注入エネルギーＹをＹ２とする。選択した注入量ＺをＺ２とする。選択した注入エネルギーＹ２と、選択した注入量Ｚ２で、領域Ｂ２に不純物イオンを注入し、前記した設定条件下で熱拡散すると、図１６の領域Ｂ２に示す不純物拡散領域Ｌとなる。
なお、上記計算の際に、活性層７８を貫通して埋め込み絶縁層７２内に侵入する不純物イオン（図１６の不純物拡散領域Ｌ内で、右下がりの斜線が記載されていない領域の不純物イオン）は、製造後の半導体装置の性能に影響がないとみることができる。埋め込み絶縁層７２内に存在している不純物イオンは不純物イオンとしての働きをしないので、計算上は存在しないものとみることができる。したがって、不純物拡散領域Ｌが埋め込み絶縁層７２内に達する場合には、埋め込み絶縁層７２内に注入される不純物イオンの量を減じて注入エネルギーＹ２と注入量Ｚ２を選択する。図１６では、領域Ｂ２で、不純物拡散領域Ｌの半分程度が埋め込み絶縁層７２内に広がるように、注入エネルギーＹ２と注入量Ｚ２が選択されている。領域Ｂ２での不純物注入総量は、不純物拡散領域Ｌが全て活性層７８内に存在する場合の半分程度となっている。
なお、上記計算の際に、活性層７８を貫通して埋め込み絶縁層７２内に侵入する不純物イオン（図１６の不純物拡散領域Ｌ内で、右下がりの斜線が記載されていない領域の不純物イオン）は、製造後の半導体装置の性能に影響がないとみることができる。埋め込み絶縁層７２内に存在している不純物イオンは不純物イオンとしての働きをしないので、計算上は存在しないものとみることができる。したがって、不純物拡散領域Ｌが埋め込み絶縁層７２内に達する場合には、埋め込み絶縁層７２内に注入される不純物イオンの量を減じて注入エネルギーＹ２と注入量Ｚ２を選択する。図１６では、領域Ｂ２で、不純物拡散領域Ｌの半分程度が埋め込み絶縁層７２内に広がるように、注入エネルギーＹ２と注入量Ｚ２が選択されている。領域Ｂ２での不純物注入総量は、不純物拡散領域Ｌが全て活性層７８内に存在する場合の半分程度となっている。
ステップＳ２６では、「厚み選択工程」が実施される。不純物イオンの注入エネルギーＹがＹ２であるとともに注入量ＺがＺ２のときに、領域Ｂ１での不純物注入総量がＥとなるために、深さＤと不純物濃度Ｘの関係をシフトする量Ｈを算出する。算出したシフト量Ｈをｈ２とする。図１６に示すように、領域Ｂ２の深さＤと不純物濃度Ｘの関係を、シフト量ｈ２だけ表面７０側にシフトすると、活性層７８内に注入される不純物イオンの量が増加して不純物注入総量がＥとなる。
ステップＳ２８では、「フィールド酸化膜形成工程」が実施される。ステップＳ２８では、領域Ｂ１の表面７０にフィールド酸化膜９０を形成する。ここでもフィールド酸化膜９０の厚みはシフト量ｈ２から計算する。フィールド酸化膜９０の方が半導体層７４よりも不純物イオンをよく吸収する場合には、選択したシフト量ｈ２に１以下の係数を乗じてフィールド酸化膜９０の厚みを計算する。フィールド酸化膜９０の方が半導体層７４よりも不純物イオンをよく通過する場合には、選択したシフト量ｈ２に１以上の係数を乗じてフィールド酸化膜９０の厚みを計算する。
ステップＳ２９では、「イオン注入工程」が実施される。ステップＳ２９では、ステップＳ２４で選択された注入エネルギーＹ２と注入量Ｚ２で不純物イオンが活性層７８に注入される。
その後、注入された不純物イオンは前述した設定条件下で熱拡散される。すると図１６に示すように、領域Ｂ１の不純物拡散領域Ｌは、領域Ｂ２の不純物拡散領域Ｌと比較して、ｈ２だけ表面側にシフトしている。図１６では、領域Ｂ１の不純物拡散領域Ｌの方が、活性層７８内に広がっている面積が広い。領域Ｂ１の活性層７８内の不純物注入総量がＥであり、領域Ｂ２の活性層７８内の不純物注入総量がＦ（Ｆ＜Ｅ）である活性層７８を、一度の不純物イオンの注入によって簡単に製造することができる。
フィールド酸化膜９０は、その後除去してもよいし、この活性層７８により形成される半導体装置で、絶縁膜として用いてもよい。
ステップＳ２９では、「イオン注入工程」が実施される。ステップＳ２９では、ステップＳ２４で選択された注入エネルギーＹ２と注入量Ｚ２で不純物イオンが活性層７８に注入される。
その後、注入された不純物イオンは前述した設定条件下で熱拡散される。すると図１６に示すように、領域Ｂ１の不純物拡散領域Ｌは、領域Ｂ２の不純物拡散領域Ｌと比較して、ｈ２だけ表面側にシフトしている。図１６では、領域Ｂ１の不純物拡散領域Ｌの方が、活性層７８内に広がっている面積が広い。領域Ｂ１の活性層７８内の不純物注入総量がＥであり、領域Ｂ２の活性層７８内の不純物注入総量がＦ（Ｆ＜Ｅ）である活性層７８を、一度の不純物イオンの注入によって簡単に製造することができる。
フィールド酸化膜９０は、その後除去してもよいし、この活性層７８により形成される半導体装置で、絶縁膜として用いてもよい。
（第４実施例）
本実施例の不純物イオンの注入方法では、同一深さでの好ましい不純物濃度が相違する領域Ｅ１と領域Ｅ２について、ｐ型の不純物イオンとｎ型の不純物イオンの双方を注入している場合について説明する。
図１７に示すように、活性層７８の領域Ｅ１では、ｐ型不純物イオンの濃度が高い領域を活性層７８の中央付近の深さに形成し、活性層７８の深部に相応の厚みのｎ型半導体領域を形成したい。領域Ｅ２では、ｐ型不純物イオンの濃度が高い領域を活性層７８の深部側に形成したい。また、領域Ｅ２では、活性層７８の深部にｎ型半導体領域がなくてもよい。
本実施例の不純物イオンの注入方法では、同一深さでの好ましい不純物濃度が相違する領域Ｅ１と領域Ｅ２について、ｐ型の不純物イオンとｎ型の不純物イオンの双方を注入している場合について説明する。
図１７に示すように、活性層７８の領域Ｅ１では、ｐ型不純物イオンの濃度が高い領域を活性層７８の中央付近の深さに形成し、活性層７８の深部に相応の厚みのｎ型半導体領域を形成したい。領域Ｅ２では、ｐ型不純物イオンの濃度が高い領域を活性層７８の深部側に形成したい。また、領域Ｅ２では、活性層７８の深部にｎ型半導体領域がなくてもよい。
不純物イオンが含まれていない活性層７８に、第２実施例あるいは第３実施例で説明した注入方法によってｐ型不純物イオンを注入する。領域Ｅ１の表面に、厚さｈ４のフィールド酸化膜９０を形成し、設定された注入エネルギーＹ３と注入量Ｚ３でｐ型不純物イオンを注入している。領域Ｅ１では、ｐ型不純物濃度がピークとなる深さをｄ１１としている。領域Ｅ２では、ｐ型不純物濃度がピークとなる深さをｄ１２としている。領域Ｅ１のｐ型の不純物拡散領域は、領域Ｅ２のｐ型の不純物拡散領域を活性層７８の表面７０側にｈ４（深さｄ１２−深さｄ１１）だけシフトした形状となっている。また、活性層７８の深部に、第２実施例あるいは第３実施例で説明した注入方法によってｎ型不純物イオンを注入している。領域Ｅ１では、ｎ型不純物濃度がピークとなる深さをｄ１３としている。領域Ｅ２では、ｎ型不純物濃度がピークとなる深さをｄ１４としている。領域Ｅ１のｎ型の不純物拡散領域は、領域Ｅ２のｎ型の不純物拡散領域を活性層７８の表面７０側にｈ４（深さｄ１４−深さｄ１３）だけシフトした形状となっている。
領域Ｅ１の表面７０に厚さｈ４のフィールド酸化膜９０が形成されている。
領域Ｅ１の表面７０に厚さｈ４のフィールド酸化膜９０が形成されている。
ｐ型不純物イオンとｎ型不純物イオンの双方が注入されている領域では、ｐ型あるいはｎ型のうち、その領域に含まれている不純物イオンが多い導電型の半導体領域になる。したがって、図１７に示す活性層７８は、表面７０側から深部側に向けて、ｐ型半導体領域とｎ型半導体領域の順に半導体領域が形成される。領域Ｅ１の深さＤと不純物濃度Ｘの関係と、領域Ｅ２の深さＤと不純物濃度Ｘの関係は、領域Ｅ１の表面７０に形成されているフィールド酸化膜９０の厚みｈ４分だけずれている。
図１７に示す注入パターンで不純物イオンが注入されている活性層７８を、一度のｐ型不純物イオンの注入と、一度のｎ型不純物イオンの注入によって形成することができる。
図１７に示す注入パターンで不純物イオンが注入されている活性層７８を、一度のｐ型不純物イオンの注入と、一度のｎ型不純物イオンの注入によって形成することができる。
（第５実施例）
第３実施例と第４実施例では、埋め込み絶縁層７２内に存在する不純物イオンは、製造後の半導体素子で不純物イオンとしての働きをすることがなく、計算上は存在しないとみることができることを利用した。フィールド酸化膜９０内に存在する不純物イオンも、製造後の半導体素子で不純物イオンとしての働きをすることがなく、計算上は存在しないとみることができる。
本実施例の不純物イオンの注入方法では、図１８に示すように、活性層１４の表面に形成するフィールド酸化膜９０にも不純物イオンを注入することによって、場所によって不純物注入総量が相違する活性層７８を形成する。
第３実施例と第４実施例では、埋め込み絶縁層７２内に存在する不純物イオンは、製造後の半導体素子で不純物イオンとしての働きをすることがなく、計算上は存在しないとみることができることを利用した。フィールド酸化膜９０内に存在する不純物イオンも、製造後の半導体素子で不純物イオンとしての働きをすることがなく、計算上は存在しないとみることができる。
本実施例の不純物イオンの注入方法では、図１８に示すように、活性層１４の表面に形成するフィールド酸化膜９０にも不純物イオンを注入することによって、場所によって不純物注入総量が相違する活性層７８を形成する。
図１８には、以下に説明する方法で不純物イオンを注入して形成した活性層７８について、深さＤ（縦軸）と不純物濃度Ｘ（横軸）の関係を示している。
この場合、下記が要請されている。すなわち、この活性層７８の領域Ｃ１ではｎ型不純物の不純物注入総量を少なくＭ１としたい。一方、領域Ｃ２ではｎ型不純物注入総量を領域Ｃ１よりも多くＭ２（Ｍ２＞Ｍ１）としたい。
活性層７８に、第３実施例で説明した方法（図１５参照）によってｎ型の不純物イオンを注入する。以下にその方法を説明する。
まず、領域Ｃ１の活性層７８内のｎ型の不純物注入総量が、所望の不純物注入総量であるＭ１に設定される。次に、領域Ｃ２の活性層７８内のｎ型の不純物注入総量が、領域Ｃ１よりも多い所望の不純物注入総量であるＭ２に設定される。
そして、深さＤと不純物濃度Ｘの関係から、不純物注入総量がＭ２となる注入エネルギーと注入量を選択する。
選択した注入エネルギーと注入量によるときの活性層７８の深さＤと不純物濃度Ｘの関係を、不純物注入総量がＭ１となるだけ活性層７８の表面７０側にシフトさせるシフト量Ｈを選択する。ｎ型の不純物イオンが領域Ｃ１の表面７０に形成するフィールド酸化膜９０内にも広がるシフト量Ｈであるｈ３が選択される。
次に、領域Ｃ１の表面７０に、厚みがｈ３のフィールド酸化膜を形成する。
先に選択した注入エネルギーと注入量でｎ型の不純物イオンを注入する。
その後、注入された不純物イオンは設定条件下で熱拡散される。図１８に示すように、領域Ｃ１の不純物拡散領域は、領域Ｃ２の不純物拡散領域と比較して、ｈ３だけ表面側にシフトしている。領域Ｃ１の不純物拡散領域は、その半分程度がフィールド酸化膜９０内に留まっている。領域Ｃ２の不純物拡散領域の方が、活性層７８内に広がっている面積が広い。領域Ｃ２の活性層７８内の不純物注入総量がＭ２であり、領域Ｃ１の活性層７８内の不純物注入総量がＭ１（Ｍ１＜Ｍ２）である活性層７８を、一度の不純物イオンの注入によって簡単に製造することができる。
本実施例は、基板と埋め込み絶縁層７２と活性層７８が積層されている積層基板の活性層７８に不純物イオンを注入する場合について説明した。本実施例の不純物イオンの注入方法は、埋め込み絶縁層７２が形成されていない半導体層にも適用することができる。
この場合、下記が要請されている。すなわち、この活性層７８の領域Ｃ１ではｎ型不純物の不純物注入総量を少なくＭ１としたい。一方、領域Ｃ２ではｎ型不純物注入総量を領域Ｃ１よりも多くＭ２（Ｍ２＞Ｍ１）としたい。
活性層７８に、第３実施例で説明した方法（図１５参照）によってｎ型の不純物イオンを注入する。以下にその方法を説明する。
まず、領域Ｃ１の活性層７８内のｎ型の不純物注入総量が、所望の不純物注入総量であるＭ１に設定される。次に、領域Ｃ２の活性層７８内のｎ型の不純物注入総量が、領域Ｃ１よりも多い所望の不純物注入総量であるＭ２に設定される。
そして、深さＤと不純物濃度Ｘの関係から、不純物注入総量がＭ２となる注入エネルギーと注入量を選択する。
選択した注入エネルギーと注入量によるときの活性層７８の深さＤと不純物濃度Ｘの関係を、不純物注入総量がＭ１となるだけ活性層７８の表面７０側にシフトさせるシフト量Ｈを選択する。ｎ型の不純物イオンが領域Ｃ１の表面７０に形成するフィールド酸化膜９０内にも広がるシフト量Ｈであるｈ３が選択される。
次に、領域Ｃ１の表面７０に、厚みがｈ３のフィールド酸化膜を形成する。
先に選択した注入エネルギーと注入量でｎ型の不純物イオンを注入する。
その後、注入された不純物イオンは設定条件下で熱拡散される。図１８に示すように、領域Ｃ１の不純物拡散領域は、領域Ｃ２の不純物拡散領域と比較して、ｈ３だけ表面側にシフトしている。領域Ｃ１の不純物拡散領域は、その半分程度がフィールド酸化膜９０内に留まっている。領域Ｃ２の不純物拡散領域の方が、活性層７８内に広がっている面積が広い。領域Ｃ２の活性層７８内の不純物注入総量がＭ２であり、領域Ｃ１の活性層７８内の不純物注入総量がＭ１（Ｍ１＜Ｍ２）である活性層７８を、一度の不純物イオンの注入によって簡単に製造することができる。
本実施例は、基板と埋め込み絶縁層７２と活性層７８が積層されている積層基板の活性層７８に不純物イオンを注入する場合について説明した。本実施例の不純物イオンの注入方法は、埋め込み絶縁層７２が形成されていない半導体層にも適用することができる。
第２実施例で説明した不純物濃度Ｘが場所によって変化している注入パターンを形成する不純物イオンの注入方法を用い、図１に示す第１実施例の浅層６ａや深層７ａを形成してもよい。また、第３実施例で説明した不純物注入総量が場所によって変化している注入パターンを形成するための不純物イオンの注入方法を用い、上記浅層６ａや深層７ａを形成してもよい。
特に、複数種類の半導体素子が混載されている半導体装置では、場所によって、好ましい不純物濃度Ｘや不純物注入総量が相違することがある。第２実施例や第３実施例の不純物イオンの注入方法を採用して浅層６ａや深層７ａを形成することにより、各半導体素子での浅層６ａや深層７ａの不純物濃度を最適化することができる。
特に、複数種類の半導体素子が混載されている半導体装置では、場所によって、好ましい不純物濃度Ｘや不純物注入総量が相違することがある。第２実施例や第３実施例の不純物イオンの注入方法を採用して浅層６ａや深層７ａを形成することにより、各半導体素子での浅層６ａや深層７ａの不純物濃度を最適化することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２；第１半導体素子
４；第２半導体素子
７；ＳＯＩ基板
１０；半導体装置
１２；埋め込み絶縁層
１４；活性層
１４ａ；表面
１６；分離帯
１８；フィールド酸化膜
２０；第１区画領域
２１；半導体基板
２２；エミッタ領域
２３；ボディコンタクト領域
２５；ボディ領域
２６；ドリフト領域
２７；リサーフ領域
２８；ゲート絶縁膜
４０；第２区画領域
４２；コレクタ領域
４３；エミッタ領域
４４；ベースコンタクト領域
４５；コレクタ導通領域
４６；ベース領域
４７；埋め込みコレクタ領域
７０；表面
７２；埋め込み絶縁層
７４；半導体層
７６；基板
７８；活性層
９０；フィールド酸化膜
Ｋ；不純物拡散領域
Ｌ；不純物拡散領域
Ｒ１；マスク
Ｒ２；マスク
Ｔ；トレンチ
４；第２半導体素子
７；ＳＯＩ基板
１０；半導体装置
１２；埋め込み絶縁層
１４；活性層
１４ａ；表面
１６；分離帯
１８；フィールド酸化膜
２０；第１区画領域
２１；半導体基板
２２；エミッタ領域
２３；ボディコンタクト領域
２５；ボディ領域
２６；ドリフト領域
２７；リサーフ領域
２８；ゲート絶縁膜
４０；第２区画領域
４２；コレクタ領域
４３；エミッタ領域
４４；ベースコンタクト領域
４５；コレクタ導通領域
４６；ベース領域
４７；埋め込みコレクタ領域
７０；表面
７２；埋め込み絶縁層
７４；半導体層
７６；基板
７８；活性層
９０；フィールド酸化膜
Ｋ；不純物拡散領域
Ｌ；不純物拡散領域
Ｒ１；マスク
Ｒ２；マスク
Ｔ；トレンチ
Claims (4)
- 基板と埋め込み絶縁層と活性層が積層されている積層基板の活性層に、第１導電型−第２導電型−第１導電型の領域構造を有するユニポーラ型半導体素子と、第２導電型−第１導電型−第２導電型の領域構造を有するバイポーラ型半導体素子の双方が形成されている半導体装置であり、
活性層の浅い部分に形成されている第１導電型の浅層と、
活性層の深い部分に形成されている第２導電型の深層と、
活性層の表面から活性層を貫通して埋め込み絶縁層に達するまで伸びており、活性層を第１区画領域と第２区画領域に分離する分離帯を備えており、
第１区画領域に、第１導電型の浅層をドリフト領域とするとともに第２導電型の深層をリサーフ領域とするユニポーラ型半導体素子が形成されており、
第２区画領域に、第１導電型の浅層をベース領域とするとともに第２導電型の深層を埋め込みコレクタ領域とするバイポーラ型半導体素子が形成されていることを特徴とする半導体装置。 - 前記第１区画領域に、
活性層の表面から浅層を貫通して深層に達している第２導電型のボディ領域と、
ボディ領域の表面に露出しているとともに、ボディ領域によって浅層から分離されている第１導電型のソース領域と、
浅層の表面に露出している第１導電型のドレイン領域と、
少なくともソース領域と浅層を分離している範囲のボディ領域の表面に形成されているゲート絶縁膜と、
ゲート絶縁膜を介して前記範囲のボディ領域に対向しているゲート電極が形成されており、
ドレイン領域以外の浅層を第１導電型のドリフト領域とするＬＤＭＯＳが形成されていることを特徴とする請求項１の半導体装置。 - 前記第２区画領域に、
活性層の表面から浅層を貫通して深層に達している第２導電型のコレクタ導通領域と、
浅層の表面に露出している第２導電型のエミッタ領域と、
浅層の表面に露出している第１導電型のベースコンタクト領域と、
コレクタ導通領域の表面に露出している第２導電型のコレクタ領域が形成されており、
エミッタ領域とベースコンタクト領域以外の浅層を第１導電型のベース領域とするバーティカルタイプのバイポーラトランジスタが形成されていることを特徴とする請求項１又は２に記載の半導体装置。 - 前記第１区画領域と第２区画領域の間で、同一深さにおける浅層の第１導電型の不純物濃度が相違し、同一深さにおける深層の第２導電型の不純物濃度が相違することを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007161739A JP5157276B2 (ja) | 2007-06-19 | 2007-06-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007161739A JP5157276B2 (ja) | 2007-06-19 | 2007-06-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009004452A JP2009004452A (ja) | 2009-01-08 |
| JP5157276B2 true JP5157276B2 (ja) | 2013-03-06 |
Family
ID=40320543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007161739A Expired - Fee Related JP5157276B2 (ja) | 2007-06-19 | 2007-06-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5157276B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882470B (zh) * | 2014-02-27 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 电子元器件及电子元器件的制备方法 |
| JP6363540B2 (ja) | 2015-03-16 | 2018-07-25 | 株式会社東芝 | 半導体装置 |
| JP7000912B2 (ja) * | 2018-02-22 | 2022-01-19 | 株式会社豊田中央研究所 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199716A (ja) * | 1996-01-17 | 1997-07-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4304779B2 (ja) * | 1999-08-20 | 2009-07-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2001185731A (ja) * | 1999-12-24 | 2001-07-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001345377A (ja) * | 2000-06-01 | 2001-12-14 | Unisia Jecs Corp | 半導体装置 |
| JP3963071B2 (ja) * | 2000-09-12 | 2007-08-22 | 日産自動車株式会社 | 半導体装置 |
| JP4929538B2 (ja) * | 2001-06-29 | 2012-05-09 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2003092401A (ja) * | 2001-09-17 | 2003-03-28 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4580161B2 (ja) * | 2003-11-13 | 2010-11-10 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
-
2007
- 2007-06-19 JP JP2007161739A patent/JP5157276B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009004452A (ja) | 2009-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI590457B (zh) | 半導體裝置及其製造方法 | |
| JP5492610B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011044659A (ja) | 半導体装置及びその製造方法 | |
| WO2008069309A1 (ja) | 半導体装置及びその製造方法 | |
| CN103548132B (zh) | 半导体器件的制造方法 | |
| JP2010050219A (ja) | 半導体装置及びその製造方法 | |
| TW200845391A (en) | Semiconductor device and method of manufacturing the same | |
| WO2014192234A1 (ja) | 半導体装置の製造方法 | |
| JP4308096B2 (ja) | 半導体装置及びその製造方法 | |
| CN103915497B (zh) | 半导体器件及其制造方法 | |
| WO2006116902A1 (fr) | Transistor a effet de champ en semi-conducteur d'oxyde metallique presentant une structure d'isolation et ses procedes de fabrication | |
| TWI443830B (zh) | 用以在ｂｉｃｍｏｓ－ｄｍｏｓ製程中提高崩潰電壓及特定導通電阻之ｌｄｐｍｏｓ結構 | |
| JPH09213939A (ja) | 半導体装置 | |
| JP5157276B2 (ja) | 半導体装置 | |
| JP4091895B2 (ja) | 半導体装置およびその製造方法 | |
| JP4580161B2 (ja) | 半導体装置の製造方法 | |
| US7335549B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2018174172A (ja) | 半導体装置およびその製造方法 | |
| TWI509813B (zh) | 延伸源極－汲極金屬氧化物半導體電晶體及其形成方法 | |
| JP5799620B2 (ja) | 半導体装置 | |
| JP2005093456A (ja) | 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置 | |
| JP2005183848A (ja) | 縦型ｍｉｓｆｅｔ及びその製造方法 | |
| JP2508218B2 (ja) | 相補型ｍｉｓ集積回路 | |
| JP2009070848A (ja) | 半導体装置 | |
| JP2010028054A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5157276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |