CN103887248B - 一种igbt结构及其制备方法 - Google Patents

一种igbt结构及其制备方法 Download PDF

Info

Publication number
CN103887248B
CN103887248B CN201210562944.9A CN201210562944A CN103887248B CN 103887248 B CN103887248 B CN 103887248B CN 201210562944 A CN201210562944 A CN 201210562944A CN 103887248 B CN103887248 B CN 103887248B
Authority
CN
China
Prior art keywords
silicon nitride
film
polyimide
nitride film
master chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210562944.9A
Other languages
English (en)
Other versions
CN103887248A (zh
Inventor
郑忠庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201210562944.9A priority Critical patent/CN103887248B/zh
Publication of CN103887248A publication Critical patent/CN103887248A/zh
Application granted granted Critical
Publication of CN103887248B publication Critical patent/CN103887248B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明提出一种IGBT结构及其制备方法,其中该IGBT结构包括:主芯片和保护层,其中保护层进一步包括:形成在主芯片上的氮化硅膜;和形成在氮化硅膜上的聚酰亚胺膜。本发明具有氮化硅与聚酰亚胺复合型护层,且该复合层采用二次光刻工艺以保证各层薄膜质量良好,具有较好的机械性能、抗蚀性能、抗潮湿能力、抗外部离子能力,制成的器件稳定可靠。

Description

一种IGBT结构及其制备方法
技术领域
本发明半导体制造领域,具体涉及一种IGBT结构及其制备方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件应用特别是应用在电源模块、功率模块,往往需要在高温、高压、高湿、长时间环境下工作,因而要求IGBT器件在上述环境中必须保证器件工作稳定可靠。
现有的IGBT器件通常使用由磷硅玻璃、氧化硅、氮化硅组成的保护层。采用这类护层的IGBT器件一般无法达到很高的可靠性性能。具体地,由磷硅玻璃、氧化硅、氮化硅组成的传统护层,工作在高温、高压、高湿、长时间环境下,往往无法保证器件参数的稳定性,器件耐压下降、漏电流增大,器件失效。导致器件可靠性不合格。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此,本发明的一个目的在于提出一种稳定可靠的IGBT结构及其制备方法。
根据本发明实施例的IGBT结构,包括:主芯片和保护层,其中所述保护层进一步包括:形成在所述主芯片上的氮化硅膜;和形成在所述氮化硅膜上的聚酰亚胺膜。
在本发明的一个实施例中,所述氮化硅膜以光刻胶为掩膜通过第一次刻蚀而成,并且所述聚酰亚胺膜通过第二次刻蚀而成。
在本发明的一个实施例中,所述氮化硅膜的厚度为0.1-0.7微米。
在本发明的一个实施例中,所述聚酰亚胺膜的厚度为3-20微米。
根据本发明实施例的IGBT结构的制备方法,包括:A.形成主芯片;和
B.在所述主芯片之上形成保护层,其中,进一步包括:B1.在所述主芯片上形成氮化硅膜;和B2.在所述氮化硅膜上形成聚酰亚胺膜。
在本发明的一个实施例中,其中,所述步骤B1包括:在所述主芯片之上形成氮化硅材料层;在所述氮化硅材料层之上形成光刻胶;以所述光刻胶为掩膜进行第一次刻蚀以形成所述氮化硅膜;去除残余的所述光刻胶,其中,所述步骤B2包括:在所述氮化硅膜之上形成聚酰亚胺涂胶层;进行第二次刻蚀以形成所述聚酰亚胺膜。
在本发明的一个实施例中,所述氮化硅膜的厚度为0.1-0.7微米。
在本发明的一个实施例中,所述聚酰亚胺膜的厚度为3-20微米。
本发明IGBT结构具有氮化硅与聚酰亚胺复合型护层。其中氮化硅膜对外部离子、湿气的具有很强的阻隔作用,热稳定性高;聚酰亚胺膜具有优异的耐热性能、粘附性能、耐辐射性能、力学强度和模量,低的热膨胀系数和介电常数以及优良的耐溶剂性。氮化硅与聚酰亚胺复合型护层可以增加器件的机械性能、防止化学腐蚀,有效增加器件的抗潮湿能力、抗外部离子能力。从而使器件的具有高可靠性,工作性能更稳定可靠,寿命更长。
本发明的IGBT结构的制备方法简便易行,得到的具有氮化硅与聚酰亚胺复合型护层的IGBT具有高可靠性,工作性能更稳定可靠,寿命更长。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明的IGBT结构的结构框图
图2是本发明实施例的IGBT结构的剖面示意图
图3是本发明IGBT结构的制备方法的流程框图
图4-图19是本发明实施例的IGBT结构的制备方法各步骤的剖面示意图
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
IGBT器件是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。
如图1所示,本发明的IGBT结构包括:主芯片100和保护层200。其中,主芯片100即IGBT结构除了保护材料以外的部分,主要包括:源区、漏区、栅区、漏注入区、亚沟道区以及源漏栅电极等等,主芯片的概念界定为本领域技术人员的已知内容,此文中不作赘述。其中保护层200进一步包括:形成在主芯片100上的氮化硅膜210;和形成在氮化硅膜210上的聚酰亚胺膜220。其中,氮化硅膜210以光刻胶为掩膜通过第一次刻蚀而成,而聚酰亚胺膜220通过第二次刻蚀而成。本发明的氮化硅膜210和聚酰亚胺膜220分别采用光刻胶进行掩膜刻蚀,可以得到较好的薄膜,避免了现有工艺中直接以聚酰亚胺膜220为掩膜层刻蚀氮化硅膜210而导致聚酰亚胺膜220受到损伤。
在本发明的一个实施例中,氮化硅膜210的厚度为0.1-0.7微米。
在本发明的一个实施例中,聚酰亚胺膜220的厚度为3-20微米。
本发明的IGBT结构具有氮化硅与聚酰亚胺复合型护层。其中氮化硅膜对外部离子、湿气的具有很强的阻隔作用,热稳定性高;聚酰亚胺膜具有优异的耐热性能、粘附性能、耐辐射性能、力学强度和模量,低的热膨胀系数和介电常数以及优良的耐溶剂性。氮化硅与聚酰亚胺复合型护层可以增加器件的机械性能、防止化学腐蚀,有效增加器件的抗潮湿能力、抗外部离子能力。从而使器件的具有高可靠性,工作性能更稳定可靠,寿命更长。
图2进一步示出了本发明实施例的IGBT结构的剖面示意图。图2中各标号代表的含义如下。其中,10标示的部分对应图1中的氮化硅膜210;11标示的部分对应图1中的聚酰亚胺膜220;10和11的组合对应图1中的保护层200;其余部分对应图1中的主芯片100。需要说明的是,该标号释义也同样适用于图4-图19。
1-漂移区N-
2-2场氧
3-P环
4-栅氧
5-多晶硅栅
6-P阱区
7-发射区N+
8-层间介质层
9-正面金属
10-氮化硅膜
11-聚酰亚胺膜
12-栅极压点窗
13-发射级压点窗口
14-集电区P+
15-集电极
如图3所示,本发明的IGBT结构的制备方法包括:步骤A.形成主芯片100;和步骤B.在主芯片100之上形成保护层200,其中,步骤B进一步包括:步骤B1.在主芯片100上形成氮化硅膜210;和步骤B2.在氮化硅膜210上形成聚酰亚胺膜220。其中,步骤B1包括:在主芯片100之上形成氮化硅材料层;在氮化硅材料层之上形成光刻胶;以光刻胶为掩膜进行第一次刻蚀以形成氮化硅膜210;去除残余的光刻胶。其中,步骤B2包括:在氮化硅膜之上形成聚酰亚胺涂胶层;进行第二次刻蚀以形成聚酰亚胺膜220。本发明的制造工艺上需要两光刻过程,氮化硅膜一次压点光刻,聚酰亚胺涂膜胶一次压点光刻,这样可以避免一次光刻工艺中以聚酰亚胺膜为掩膜刻蚀氮化硅过程对聚酰亚胺膜照成损伤。
需要说明的是,对聚酰亚胺涂胶层进行第二次刻蚀以形成聚酰亚胺膜的工艺可以根据实际情况来设计,不同的具体实施方式对本发明的效果没有实质性的影响。具体地,聚酰亚胺涂层胶根据感光性可以分为光敏聚酰亚胺涂层胶和非光敏标准聚酰亚胺涂层胶,其中,非光敏标准聚酰亚胺涂层胶可再细分为标准聚酰亚胺涂层胶和干刻聚酰亚胺涂层胶。不同类型的聚酰亚胺涂层胶具有不同的形成方法如下:
a.光敏聚酰亚胺涂层胶本身可以感光,光刻过程不需要用到光刻胶层,其光刻过程为:光敏聚酰亚胺涂层胶涂布→光敏聚酰亚胺涂层胶曝光→光敏聚酰亚胺涂层胶显影→光敏聚酰亚胺涂层胶固化。
b.标准聚酰亚胺涂层胶本身不感光,因此光刻过程需要用到光刻胶层,其光刻过程为:标准聚酰亚胺涂层胶涂布→匀涂光刻胶涂层→光刻胶涂层胶曝光→光刻胶显影+标准聚酰亚胺涂层胶刻蚀→光刻胶剥离→标准聚酰亚胺涂层胶固化。
c.干刻聚酰亚胺涂层胶本身不感光又采用干刻工艺,因此光刻过程需要用到光刻胶层和硬掩膜,其光刻过程为:干刻聚酰亚胺涂层胶涂布→干刻聚酰亚胺涂层胶固化→淀积硬掩膜层→匀涂光刻胶涂层→光刻胶涂层胶曝光→光刻胶显影→硬掩膜层刻蚀→聚酰亚胺膜刻蚀(同时刻净光刻胶)→硬掩膜剥离。
在本发明的一个实施例中,氮化硅膜210的厚度为0.1-0.7微米。
在本发明的一个实施例中,聚酰亚胺膜220的厚度为3-20微米。
本发明的IGBT结构的制备方法简便易行,得到的具有氮化硅与聚酰亚胺复合型护层的IGBT具有高可靠性,工作性能更稳定可靠,寿命更长。
为使本领域技术人员更好地理解本发明的IGBT结构的制造方法,现结合图4-图19详细阐述如下。
整个工艺过程大致包括两个阶段:形成主芯片(参考图4-图14)和形成保护层(参考图15-图19)。其中,10标示的部分对应图1中的氮化硅膜210;11标示的部分对应图1中的聚酰亚胺膜220;10和11的组合对应图1中的保护层200;其余部分对应图1中的主芯片100。具体地:
(1)氧化、光刻、刻蚀制作场氧,如图4;
(2)光刻、注入、驱入制作P环,如图5;
(3)生长栅氧,如图6;
(4)多晶硅淀积,如图7;
(5)光刻、刻蚀多晶硅图形,如图8;
(6)B注入、驱入制作P阱,如图9;
(7)发射区制作,如图10;
(8)制作层间介质层,如图11,
(9)接触孔光刻、刻蚀,如图12;
(10)溅射正面金属,如图13;
(11)正面金属光刻、刻蚀、合金,如图14。
(12)在器件正面淀积一层氮化硅膜,厚度0.1微米至0.7微米,如图15;
(13)光刻、蚀刻氮化硅膜压点图形,如图16;
(14)涂布聚酰亚胺涂层胶,软烘后聚酰亚胺涂层胶厚度4微米至30微米,如图17;
(15)光刻制作聚酰亚胺涂层胶的压点图形。本制造方法使用两次光刻过程,第一次是氮化硅压点光刻,第二次是聚酰亚胺涂层胶压点光刻,这样避免了一次光刻工艺中以聚酰亚胺为掩膜刻蚀氮化硅过程中对聚酰亚胺造成损伤。
(16)聚酰亚胺涂层胶固化,使之固化成为聚酰亚胺膜,固化后聚酰亚胺膜厚度3微米至20微米,如图18。
(17)加工IGBT器件的背面工艺,在器件底部形成集电区和集电极,如图19。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (6)

1.一种IGBT结构,其特征在于,包括:
主芯片和保护层,其中所述保护层进一步包括:
形成在所述主芯片上的氮化硅膜;和
形成在所述氮化硅膜上的聚酰亚胺膜;
其中,所述氮化硅膜以光刻胶为掩膜通过第一次刻蚀而成,并且所述聚酰亚胺膜通过第二次刻蚀而成,其中,所述聚酰亚胺膜的形成步骤包括:提供光敏聚酰亚胺涂胶层,对所述光敏聚酰亚胺涂胶层依次进行曝光、显影和固化后以形成所述聚酰亚胺膜。
2.如权利要求1所述的IGBT结构,其特征在于,所述氮化硅膜的厚度为0.1-0.7微米。
3.如权利要求1所述的IGBT结构,其特征在于,所述聚酰亚胺膜的厚度为3-20微米。
4.一种IGBT结构的制备方法,其特征在于,包括:
A.形成主芯片;和
B.在所述主芯片之上形成保护层,其中,进一步包括:
B1.在所述主芯片上形成氮化硅膜;和
B2.在所述氮化硅膜上形成聚酰亚胺膜;
其中,所述步骤B1包括:在所述主芯片之上形成氮化硅材料层;在所述氮化硅材料层之上形成光刻胶;以所述光刻胶为掩膜进行第一次刻蚀以形成所述氮化硅膜;去除残余的所述光刻胶,
其中,所述步骤B2包括:在所述氮化硅膜之上形成聚酰亚胺涂胶层;进行第二次刻蚀以形成所述聚酰亚胺膜,其中,所述聚酰亚胺涂胶层为光敏聚酰亚胺涂胶层,所述第二次刻蚀的步骤包括:对所述光敏聚酰亚胺涂胶层依次进行曝光、显影和固化后以形成所述聚酰亚胺膜。
5.如权利要求4所述的IGBT结构的制备方法,其特征在于,所述氮化硅膜的厚度为0.1-0.7微米。
6.如权利要求4所述的IGBT结构的制备方法,其特征在于,所述聚酰亚胺膜的厚度为3-20微米。
CN201210562944.9A 2012-12-21 2012-12-21 一种igbt结构及其制备方法 Expired - Fee Related CN103887248B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210562944.9A CN103887248B (zh) 2012-12-21 2012-12-21 一种igbt结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210562944.9A CN103887248B (zh) 2012-12-21 2012-12-21 一种igbt结构及其制备方法

Publications (2)

Publication Number Publication Date
CN103887248A CN103887248A (zh) 2014-06-25
CN103887248B true CN103887248B (zh) 2017-12-12

Family

ID=50956079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210562944.9A Expired - Fee Related CN103887248B (zh) 2012-12-21 2012-12-21 一种igbt结构及其制备方法

Country Status (1)

Country Link
CN (1) CN103887248B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6363540B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置
CN116013852A (zh) * 2023-01-31 2023-04-25 北京智创芯源科技有限公司 红外探测器阵列的互连铟柱的制备方法及红外探测器阵列

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012411A (ja) * 2005-06-30 2007-01-18 Canon Inc 有機エレクトロルミネッセンスディスプレイ及びその製造方法
CN1941342A (zh) * 2005-09-30 2007-04-04 日月光半导体制造股份有限公司 芯片结构及其制造方法
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
CN101937950A (zh) * 2009-07-01 2011-01-05 吕联祥 覆晶式氮化镓发光二极管的制造方法
JP5320619B2 (ja) * 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法
CN101887105B (zh) * 2010-06-13 2012-05-30 东南大学 微电子机械开关电介质注入的测试结构及其制备方法

Also Published As

Publication number Publication date
CN103887248A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
JP4932485B2 (ja) 平板型構造物、特にシリコンの平板型構造物を製造する方法、前記方法の使用、及び、特にシリコンからこのようにして製造した平板型構造物
CN1956153B (zh) 制作沟槽半导体器件的方法及其结构
NO20091430L (no) Fremgangsmate og system for sammenstilling av elektrolysator
CN103887248B (zh) 一种igbt结构及其制备方法
TW201033149A (en) Laser assisted frit sealing of high CTE glasses and the resulting sealed glass package
KR930006850B1 (ko) 반도체장치의 제조방법
US11328972B2 (en) Temporary bonding scheme
CN107887349A (zh) 半导体器件
JP2003046041A (ja) 伝熱構造体及び半導体装置
ATE360882T1 (de) Elektronenemissionsvorrichtung
CN109860306A (zh) 一种晶体管、阵列基板、显示面板及其制造方法
CN104425579B (zh) 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法
CN103515417B (zh) 钝化结构及其形成方法
TW201011884A (en) Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
CN102522335A (zh) 一种功率器件终端环的制造方法及其结构
TW202023091A (zh) 發光裝置的製造方法
CN105122451B (zh) 半导体装置的驱动方法
CN111180524B (zh) 薄膜晶体管、显示面板及其制备方法、显示装置
CN110190068A (zh) 显示面板和显示面板的制造方法
JP2008147207A (ja) 薄膜トランジスタ基板
CN106449904A (zh) 一种检测led封装的方法
ATE445914T1 (de) Verfahren zur herstellung eines organischen, vertikalen feldeffekttransistors
CN110164979A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
CN101371344A (zh) 场效应晶体管
CN105047602B (zh) 改善半导体器件接触孔形貌的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191129

Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong

Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009

Patentee before: BYD Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: BYD Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP03 Change of name, title or address

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kwai Chung street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

CP03 Change of name, title or address
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171212