CN1941342A - 芯片结构及其制造方法 - Google Patents
芯片结构及其制造方法 Download PDFInfo
- Publication number
- CN1941342A CN1941342A CN 200510105921 CN200510105921A CN1941342A CN 1941342 A CN1941342 A CN 1941342A CN 200510105921 CN200510105921 CN 200510105921 CN 200510105921 A CN200510105921 A CN 200510105921A CN 1941342 A CN1941342 A CN 1941342A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- mentioned
- active surface
- chip
- ball substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种芯片结构及制造方法,其特征在于此芯片结构具有第一保护层以及第二保护层,而第一保护层覆盖于芯片的基材上,且暴露出每一个焊垫及部分基材表面。此外,第二保护层覆盖于第一保护层上,且第一保护层的侧壁以及未被第一保护层所覆盖的基材表面亦被第二保护层所覆盖,以阻隔湿气由基材边缘渗透,故能提高芯片结构的可靠性。
Description
技术领域
本发明涉及一种芯片结构,且特别涉及一种具有多层保护层的芯片结构及其制造方法。
背景技术
在半导体产业中,集成电路(Integrated Circuits,IC)的生产,主要分为三个阶段:晶片(Wafer)的制造、集成电路(IC)的制造以及集成电路的封装(Package)等。其中,裸芯片(die)是通过晶片(Wafer)制造、电路设计、电路制造以及切割晶片等步骤而完成,而每一颗由晶片切割所形成的裸芯片具有保护层(passivation layer),其覆盖于硅基材(silicon substrate)的表面上,且暴露出每一个焊垫(bonding pad)的位置。保护层除了能使硅基材的表面平整之外,还可进一步避免芯片受到湿气的影响,且缓冲热应力所产生的破坏。
请参照图1,其图示一种公知芯片结构的局部剖面示意图。每一颗由晶片切割所形成的芯片结构具有基材100以及多个焊垫110,而焊垫110排列于基材100的主动表面102上,并与基材100内的集成电路电连接。此外,基材100的主动表面102覆盖有多层保护层,例如是由二氧化硅或氮化硅所形成的晶片护层122以及由多层聚酰亚胺(polyimide)所形成的保护层124、140相叠而成。此外,凸块150对应设置于每一个焊垫110上,并通过球底金属层130增加与焊垫110的接合可靠度。
请参照图1的放大示意图,公知最外层的保护层140在图案化光刻工艺之后,其底缘容易产生缺口(俗称为底切现象),以致于湿气很快地由缺口渗入芯片结构中,导致脱层(delaminate)现象的产生,降低产品的可靠度。
发明内容
本发明的目的就是在提供一种芯片结构及其制造方法,通过改良保护层以阻隔湿气很快地渗入芯片结构中,以提高芯片结构的可靠度。
为达上述目的本发明提出一种芯片结构,包括基材、多个焊垫、第一保护层、多个球底金属层以及第二保护层。其中,基材具有主动表面,而每一个焊垫设置于主动表面上。此外,第一保护层设置于主动表面上并暴露出这些焊垫。另外,每一层球底金属层分别与这些焊垫中的一个连接,且第二保护层设置于第一保护层上以及部分未被第一保护层覆盖的基材,其中第二保护层覆盖住第一保护层的侧壁,并暴露出每一层球底金属层。
本发明另一目的是提出另一种晶片结构,包括基材、多个焊垫、第一保护层、多个球底金属层以及第二保护层。其中,基材具有主动表面,而每一个焊垫设置于主动表面上。此外,第一保护层设置于主动表面上并暴露出这些焊垫以及部分主动表面。另外,每一层球底金属层分别与这些焊垫中的一个连接,且第二保护层设置于第一保护层上以及部分未被第一保护层覆盖的基材,其中第二保护层覆盖住第一保护层的侧壁,并暴露出每一层球底金属层。
依照本发明的较佳实施例所述,上述第一保护层与第二保护层的材质例如包括聚酰亚胺(polyimide,PI)或苯并环丁烯(benzocyclobutene,BCB)。
本发明之再一目的是在提出一种芯片制造方法,包括下列步骤:首先,提供晶片,而晶片包括基材、多个焊垫以及晶片护层,其中基材具有主动表面,而焊垫设置于主动表面上,且晶片护层覆盖于主动表面上并暴露出这些焊垫;接着,形成第一保护层于晶片上,并覆盖晶片护层与这些焊垫,再图案化第一保护层,以暴露出这些焊垫以及部分主动表面;之后,形成多个球底金属层,且每一层球底金属层分别连接这些焊垫中的一个。最后,且于晶片上形成第二保护层,并图案化第二保护层,以暴露出这些球底金属层以及部分未被第一保护层覆盖的主动表面,其中第二保护层覆盖住第一保护层的侧壁。
依照本发明的较佳实施例所述,上述芯片结构还包括多个重分配线路,设置于第一保护层与第二保护层之间,且每一个重分配线路分别连接这些焊垫中的一个以及这些球底金属层中的一层。
依照本发明的较佳实施例所述,上述芯片制造方法于形成球底金属层之前,还包括形成多个重分配线路,其设置于第一保护层与第二保护层之间,且每一个重分配线路分别连接这些焊垫中的一个以及这些球底金属层中的一层。
本发明因采用可覆盖第一保护层的侧壁的第二保护层设计,以阻隔湿气由基材边缘渗透而造成脱层的现象。因此,芯片结构的可靠度有效地提高。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为一种公知芯片结构的剖面示意图及局部放大示意图。
图2为本发明一较佳实施例的一种芯片结构的剖面示意图及局部放大图。
图3为本发明另一实施例的一种芯片结构的剖面示意图。
图4~图6依次为本发明一较佳实施例的一种芯片后段制造方法的示意图。
主要元件标记说明
100:基材
102:主动表面
110:焊垫
124、140:保护层
122:晶片护层
130:球底金属层
150:凸块
200:基材
202:主动表面
202a:主动表面边缘
204:线路单元
206:切割道
210:焊垫
222:晶片护层
224:第一保护层
226:焊垫接触窗
230:球底金属层
240:第二保护层
250:凸块
具体实施方式
请参照图2,其为本发明一较佳实施例的一种芯片结构的局部剖面示意图。在本实施例中,芯片结构主要包括基材200、多个焊垫210、第一保护层224、多个球底金属层230以及第二保护层240。其中,基材(例如为硅)200具有集成电路布局而成的线路单元204,其位于基材200的主动表面202上,而每一个焊垫210设置于线路单元204上,并与集成电路电连接。此外,第一保护层224例如以溅镀、蒸镀等方式预先形成于基材200的主动表面202上,再以图案化工艺移除部分第一保护层224,以使每一个焊垫210以及部分主动表面202a暴露于第一保护层224之外。
在本实施例中,第一保护层224可覆盖于晶片护层222上,其例如由二氧化硅或氮化硅所形成。而第一保护层224的材质例如是聚酰亚胺(polyimide)或苯并环丁烯(BCB)所形成的。其中,晶片护层222是由晶片出厂时预先形成的保护层,其具有多个开口,而第一保护层224具有多个第一开口,且第一开口位置对应暴露其下方的焊垫210以形成焊垫接触窗226。因此,在后续的凸块工艺中,可在焊垫接触窗226所定义的位置上预先形成球底金属层230,并通过球底金属层230与焊垫210的接合能力,来增加电镀凸块250或印刷凸块250的接合强度。
值得注意的是,为进一步保护球底金属层230并缓冲凸块250受热应力的影响,将第二保护层240覆盖于第一保护层224上以及球底金属层230与凸块250的周围上。此外,第一保护层224的侧壁以及未被第一保护层224所覆盖的主动表面边缘202a亦被第二保护层240所覆盖,以阻隔湿气由基材200边缘渗透,故能提高芯片结构的可靠度。
请参照图2的局部放大示意图,第二保护层240所覆盖的面积向下延伸至晶片护层222及第一保护层224的侧壁,且到达基材200的主动表面202边缘。因此,湿气受到第二保护层240的阻挡而不易从基材200的边缘渗入,且湿气渗透的路径增长(如虚线所示)也是减少脱层产生机率的主因。因此之故,相对于公知技术而言,利用此覆盖侧壁设计的第二保护层240,确实能大幅提升芯片结构的可靠度。
同样,请参照图3,其为本发明另一实施例之一种芯片结构的剖面示意图。在本实施例中,焊垫210的上方还可以图案化工艺形成多个重分配线路(redistribution line)226,其设置于第一保护层224以及第二保护层240之间。因此,球底金属层230可通过重分配线路226改变其接合位置,并通过重分配线路226与其对应的焊垫210电连接。
接下来,将针对本发明所采用的第二保护层240进一步说明。请参照图4~图6所示的一种芯片后段制造方法的示意图。首先,提供预先形成晶片护层222的晶片,而第一保护层224形成于晶片护层226上,并经过图案化工艺而暴露焊垫210以及部分主动表面边缘202a。接着,再形成球底金属层230于每一个焊垫210上,以形成图4所示的结构。其中,基材200的相邻线路单元204之间还具有切割道206,其暴露于图案化的第一保护层220之间。有关图3的重分配线路226虽未图示于此,但所属技术领域的技术人员仅需在形成球底金属层230之前,预先形成图案化线路层,接着再定义球底金属层230的接合位置即可,在此不再示出。
接着,请参照图5,形成第二保护层240于第一保护层224上以及切割道206中,以使第二保护层240能阶梯覆盖于第一保护层224以及晶片护层222的侧壁上,接着,请参照图6,利用图案化工艺移除部分第二保护层240,以暴露出球底金属层230,但仍保留覆盖于第一保护层220的侧壁上的第二保护层部分。最后,当完成凸块250工艺之后,即可沿着切割道206切割晶片,以形成多个芯片结构。
综上所述,本发明提供一种芯片结构及制造方法,其特征在于此芯片结构具有第一保护层以及第二保护层,而第一保护层覆盖于芯片的基材上,且暴露出每一个焊垫及部分主动表面。此外,第二保护层覆盖于第一保护层上,且第一保护层的侧壁以及未被第一保护层所覆盖的主动表面亦被第二保护层完全或部分覆盖,以阻隔湿气由基材边缘渗透,还可降低保护层之间产生脱层的机率,故能提高芯片结构的可靠度。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明之精神和范围内,当可作些许之更动与改进,因此本发明之保护范围当视权利要求所界定者为准。
Claims (20)
1.一种芯片结构,其特征是包括:
基材,具有主动表面;
多个焊垫,设置于该主动表面上;
第一保护层,设置于该主动表面上并暴露出上述这些焊垫;
多个球底金属层,每一层上述这些球底金属层分别与上述这些焊垫中的一个连接;以及
第二保护层,设置于该第一保护层上,其中该第二保护层覆盖住该第一保护层的侧壁,并暴露出上述这些球底金属层。
2.根据权利要求1所述的芯片结构,其特征是该第一保护层将该主动表面边缘暴露,且该第二保护层覆盖部分该暴露的该主动表面边缘。
3.根据权利要求1所述的芯片结构,其特征是该第一保护层将该主动表面边缘暴露,且该第二保护层系完全覆盖该暴露的该主动表面边缘。
4.根据权利要求1所述的芯片结构,其特征是该第一保护层的材质包括聚酰亚胺或苯并环丁烯。
5.根据权利要求1所述的芯片结构,其特征是该第二保护层的材质包括聚酰亚胺或苯并环丁烯。
6.根据权利要求1所述的芯片结构,其特征是还包括多个凸块,每一个上述这些凸块分别设置于上述这些球底金属层中的一层上。
7.根据权利要求1所述的芯片结构,其特征是还包括多个重分配线路,设置于该第一保护层与该第二保护层之间,且每一个上述这些重分配线路分别连接上述这些焊垫中的一个以及上述这些球底金属层中的一层。
8.根据权利要求1所述的芯片结构,其特征是还包括晶片护层,其设置于该基材及该第一保护层之间,并暴露出上述这些焊垫。
9.一种晶片结构,其特征是包括:
基材,具有主动表面;
多个焊垫,设置于该主动表面上;
第一保护层,设置于该主动表面上并暴露出上述这些焊垫以及部分该主动表面;
多个球底金属层,每一层上述这些球底金属层分别与上述这些焊垫中的一个连接;以及
第二保护层,设置于该第一保护层上以及部分未被该第一保护层覆盖的该基材,其中该第二保护层覆盖住该第一保护层的侧壁,并暴露出上述这些球底金属层。
10.根据权利要求9所述的晶片结构,其特征是该第二保护层覆盖部分该暴露的该主动表面。
11.根据权利要求9所述的晶片结构,其特征是该第一保护层的材质包括聚酰亚胺或苯并环丁烯。
12.根据权利要求9所述的晶片结构,其特征是该第二保护层的材质包括聚酰亚胺或苯并环丁烯。
13.根据权利要求9所述的晶片结构,其特征是该基材具有多条切割道,分别位于上述这些线路单元之间,且该第二保护层将该基材的上述这些切割道暴露。
14.根据权利要求9所述的晶片结构,其特征是还包括多个凸块,每一个上述这些凸块分别设置于上述这些球底金属层中的一层上。
15.根据权利要求9所述的晶片结构,其特征是还包括多个重分配线路,设置于该第一保护层与该第二保护层之间,且每一个上述这些重分配线路分别连接上述这些焊垫中的一个以及上述这些球底金属层中的一层。
16.根据权利要求9所述的晶片结构,其特征是还包括晶片护层,其设置于该基材及该第一保护层之间,并暴露出上述这些焊垫。
17.一种芯片制造方法,其特征是包括:
提供晶片,该晶片包括基材、多个焊垫以及晶片护层,其中该基材具有主动表面,上述这些焊垫设置于该主动表面上,而该晶片护层覆盖于该主动表面上并暴露出上述这些焊垫;
形成第一保护层于该晶片上,并覆盖该晶片护层与上述这些焊垫;
图案化该第一保护层,以暴露出上述这些焊垫以及部分该主动表面;
形成多个球底金属层,而每一层上述这些球底金属层对应连接上述这些焊垫中的一个;
于该晶片上形成第二保护层;以及
图案化该第二保护层,以暴露出上述这些球底金属层以及部分未被该第一保护层覆盖的该主动表面,其中该第二保护层覆盖住该第一保护层的侧壁。
18.根据权利要求17所述的芯片制造方法,其特征是还包括切割该晶片,以形成多个芯片结构。
19.根据权利要求17所述的芯片制造方法,其特征是于形成上述这些球底金属层之前,还包括形成多个重分配线路,设置于该第一保护层与该第二保护层之间,且每一个上述这些重分配线路分别连接上述这些焊垫中的一个以及上述这些球底金属层中的一层。
20.根据权利要求19所述的芯片制造方法,其特征是上述这些重分配线路形成方法包含:
形成金属层于该第一保护层上;以及
图案化该金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510105921 CN1941342A (zh) | 2005-09-30 | 2005-09-30 | 芯片结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510105921 CN1941342A (zh) | 2005-09-30 | 2005-09-30 | 芯片结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1941342A true CN1941342A (zh) | 2007-04-04 |
Family
ID=37959333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510105921 Pending CN1941342A (zh) | 2005-09-30 | 2005-09-30 | 芯片结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1941342A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101295696B (zh) * | 2007-08-15 | 2010-04-14 | 日月光半导体制造股份有限公司 | 半导体封装结构及导线架 |
CN103887248A (zh) * | 2012-12-21 | 2014-06-25 | 比亚迪股份有限公司 | 一种igbt结构及其制备方法 |
-
2005
- 2005-09-30 CN CN 200510105921 patent/CN1941342A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101295696B (zh) * | 2007-08-15 | 2010-04-14 | 日月光半导体制造股份有限公司 | 半导体封装结构及导线架 |
CN103887248A (zh) * | 2012-12-21 | 2014-06-25 | 比亚迪股份有限公司 | 一种igbt结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49631E1 (en) | Semiconductor device and production method thereof | |
KR101015274B1 (ko) | 저유전 절연막을 가지는 반도체 소자 및 그 제조방법 | |
US6570243B1 (en) | Dummy interconnects for suppressing thermally generated stress cracks | |
US7049701B2 (en) | Semiconductor device using insulating film of low dielectric constant as interlayer insulating film | |
CN105047629B (zh) | 影像感测元件封装构件 | |
JP4519411B2 (ja) | 半導体装置 | |
US9559063B2 (en) | Semiconductor device having crack-resisting ring structure and manufacturing method thereof | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
KR19980024496A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2011139103A (ja) | 半導体装置 | |
KR20180059747A (ko) | 반도체 장치 및 그 제조 방법 | |
US20070246828A1 (en) | Semiconductor device and method of manufacturing the same | |
US20100059895A1 (en) | Semiconductor device having an interlayer insulating film wiring laminated structure section and method of fabricating the same | |
CN1941342A (zh) | 芯片结构及其制造方法 | |
US20080099919A1 (en) | Semiconductor device including copper interconnect and method for manufacturing the same | |
KR100577308B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
JP4675146B2 (ja) | 半導体装置 | |
CN1692481A (zh) | 半导体装置 | |
KR20060097442A (ko) | 그루브들을 갖는 본딩패드 및 그 제조방법 | |
US20060199306A1 (en) | Chip structure and manufacturing process thereof | |
US20070080455A1 (en) | Semiconductors and methods of making | |
JP3098450B2 (ja) | 半導体集積回路 | |
JP4814694B2 (ja) | 半導体装置 | |
CN1855459A (zh) | 平面焊盘设计和制造方法 | |
JP2008066450A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |