KR101015274B1 - 저유전 절연막을 가지는 반도체 소자 및 그 제조방법 - Google Patents

저유전 절연막을 가지는 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR101015274B1
KR101015274B1 KR1020087027472A KR20087027472A KR101015274B1 KR 101015274 B1 KR101015274 B1 KR 101015274B1 KR 1020087027472 A KR1020087027472 A KR 1020087027472A KR 20087027472 A KR20087027472 A KR 20087027472A KR 101015274 B1 KR101015274 B1 KR 101015274B1
Authority
KR
South Korea
Prior art keywords
film
low dielectric
dielectric film
connection pad
semiconductor device
Prior art date
Application number
KR1020087027472A
Other languages
English (en)
Other versions
KR20090005165A (ko
Inventor
아이코 미즈사와
오사무 오카다
다케시 와카바야시
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20090005165A publication Critical patent/KR20090005165A/ko
Application granted granted Critical
Publication of KR101015274B1 publication Critical patent/KR101015274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 소자는 반도체 기판과 그들의 주변부를 제외한 반도체 기판 위의 지역들에 제공된 저유전막 배선 적층구조부들을 포함한다. 각각의 적층구조부들은 저유전막들의 적층된 구조와 복수의 배선들을 가진다. 절연막은 적층구조부의 상부면 위에 제공된다. 전극들을 위한 연결패드부들은 적층구조부의 최상 배선들의 연결패드부들에 전기적으로 연결되는 절연막 위에 배열된다. 외부 연결용 범프전극들은 전극들용 연결패드부들 위에 제공된다. 실링필름은 절연막과 반도체 기판의 주변부 위에 제공된다. 적층구조부들의 측면들은 절연막 또는 실링필름으로 덮인다.
저유전막, 적층구조, 부동태막, 보호막, 반도체 소자

Description

저유전 절연막을 가지는 반도체 소자 및 그 제조방법{SEMICONDUCTOR DEVICE HAVING LOW DIELECTRIC INSULATING FILM AND MANUFACTURING METHOD OF THE SAME}
본 발명은 반도체 소자 및 그 소자의 제조방법에 관한 것이다.
휴대용 전기소자 및 기타 동종의 것에 의해 나타난 소규모의 전기소자들에 장착되는 컨덕터 소자와 같이, 반도체 기판의 그것과 실질상 등가인 면적을 각각 가지는 잘 알려진 칩 크기 패키지(CSPs)가 있다. CSPs 사이에서, 패키지화가 웨이퍼(wafer)상태에서 완료되고 다이싱(dicing)에 의해 개별적인 반도체 소자들로 분리되는 CSP는 또한 웨이퍼 레벨 패키지(WLP)와 관련된다. 일본 특허출원 공개번호 제 2004-349461호에서, WLP의 일반적 구조가 공개되었다. 이전의 문헌에서 기술된 반도체 소자에서, 배선들은(wiring lines) 그들의 중심부를 제외한 반도체 기판 위에 형성된 연결패드를 덮는 절연막의 상부면 위의 연결패드로부터 확장되고, 원주형 전극들은 확장된 배선들의 단부에 형성된 연결패드부의 상부면 위에 배열되며, 실링필름(sealing film)은 절연막의 상부면 위의 원주형 전극들 사이의 배선들을 덮도록 형성된다. 실링필름은 실링필름의 상부면 및 원주형 전극들의 상부면들이 한 평면에 위치하도록 형성된다. 솔더 볼들(solder balls)은 원주형 전극들의 상부 평면들 위에 제공된다.
상기 기술된 것과 같은 반도체 소자들 사이에서, 층간 절연막 배선은 층간 절연막의 적층구조를 각각 포함하는 구조부분들에 적층된 소자가 있고 배선들은 반도체 기판과 절연막 사이에 제공된다. 이 소자에서, 층간 절연막 배선 적층구조부분의 배선들 사이의 간격이 반도체 소자들의 소형화로 감소될 때, 배선들 사이의 용량이, 배선들을 통하여 전송되는 신호의 지연이 증가하는 결과로 인해, 감소된다.
이 점을 개선하기 위해, 층간 절연막의 재료로서, 많은 주의가 층간 절연막의 재료로서 일반적으로 사용되는 규소산화물의 4.2 내지 4.0의 유전율보다 적은 유전율을 가지는 저유전율 재료와 같은 저유전체 막으로 집중되었다.
저유전율 재료의 예들은 탄소(C)와 규소산화물(SiO2)을 도핑(doping)하여 얻어진 SiOC, 및 H를 더욱 포함하는 SiOH를 포함한다. 더욱 낮은 유전율 위해, 공기 포함 다공형 저유전막이 또한 연구되고 있다.
그러나, 저유전막을 포함하는 상기 반도체 소자에서, 특히 공동구조(hollow structure)를 가지는 다공형 저유전막에 의해 나타난 저유전막은 작은 기계적 강도를 가지고 쉽게 수분에 의해 영향을 받는다. 결과적으로, 저유전막이 하층으로부터 쉽게 벗겨지는 문제가 있다.
본 발명의 목적은 저유전막의 박리(peeling)의 문제를 확실하게 개선하는 반도체 소자 및 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 한 면에 따른 반도체소자는:
반도체 기판;
그들의 주변부를 제외한 반도체 기판 위의 영역에 제공되는 복수의 저유전막 배선 적층구조부, 저유전막의 적층구조로 구성되고 있는 각각의 저유전막 배선 적층구조부 및 연결패드부를 가지는 최상 배선을 포함하는 복수의 배선;
각각의 저유전막 배선 적층구조부의 상부 위에 제공된 절연막;
저유전막 배선 적층구조부의 최상 배선들의 연결패드부들에 전기적으로 연결되는 절연막 위에 배열된, 전극들을 위한 복수의 연결패드부;
전극들을 위해 연결패드부들 위에 제공된, 복수의 외부연결용 범프(bump) 전극; 및
절연막 및 반도체 기판의 주변부 위에 제공된 실링필름을 포함하고
각각의 저유전막 배선 적층구조부의 측면은 절연막과 실링필름 중 하나로 덮여지는 것을 특징으로 한다.
더욱이, 본 발명의 다른 측면에 따른 반도체 소자의 제조방법은:
저유전막들을 적층하여 각각 구성된 저유전막 배선 적층구조부의 제 1층 및 최상 배선을 포함하는 복수의 배선의 제 2층, 및 저유전막 배선 적층구조부들 위에 형성된 절연막을 가지는 반도체 웨이퍼를 준비하는 단계;
다이싱 스트리트의 지역들, 및 저유전막 배선 적층구조부들의 측면들과 절연막들을 서로 분리하고 저유전막 배선 적층구조부들과 절연막들의 측면들을 노출하는, 홈들을 형성하기 위한 다이싱 스트리트(dicing street)의 반대면들 위의 지역들의 제 1 및 제 2층부를 제거하는 단계;
최상 배선들에 연결되는 절연막 위의 연결패드부들을 형성하는 단계;
연결패드부들 위의 외부연결용 범프전극들을 형성하는 단계; 및
외부연결용 범프전극들 사이의 절연막의 상부면, 저유전막 배선 적층구조부의 측면들, 및 절연막의 측면들을 덮는 실링필름을 형성하는 단계를 포함한다.
본 발명에 따라서, 그것의 주변부를 제외한 반도체 기판 위의 지역은 저유전막과 배선들의 적층구조를 포함하는 저유전막 배선 적층구조부로 제공되고, 이 저유전막 배선 적층구조부의 측면들은 실링필름(또는 절연박)으로 덮인다. 따라서, 저유전막들의 박리는 방지된다.
본 발명의 부가적인 목적과 이점은 이하의 설명에서 기재될 것이고, 설명으로부터 부분적으로 명백해질 것이며, 또는 본 발명의 실시에 의해 습득될 수 있다. 본 발명의 목적과 이점은 이해될 것이고 이하 특히 지적된 구조들 및 그 조합들로부터 명백해질 것이다.
본 명세서에 병합되고 명세서의 부분을 구성하는, 첨부 도면들은 상기 주어진 일반적인 기술과 상기 주어진 실시예들의 상세한 설명과 같이 본 발명의 실시예들을 설명하고, 본 발명의 원리를 설명하는데 도움이 된다.
도 1은 본 발명의 제 1실시예에 따른 반도체 소자의 단면도이다;
도 2는 도 1에 도시된 반도체 소자를 제조하는 동안 우선 준비된 조립부품의 단면도이다;
도 3은 도 2에 이어지는 단계의 조립부품의 단면도이다;
도 4는 도 3에 이어지는 단계의 조립부품의 단면도이다;
도 5는 도 4에 이어지는 단계의 조립부품의 단면도이다;
도 6은 도 5에 이어지는 단계의 조립부품의 단면도이다;
도 7은 도 6에 이어지는 단계의 조립부품의 단면도이다;
도 8은 도 7에 이어지는 단계의 조립부품의 단면도이다;
도 9는 도 8에 이어지는 단계의 조립부품의 단면도이다;
도 10은 도 9에 이어지는 단계의 조립부품의 단면도이다;
도 11은 도 10에 이어자는 단계의 조립부품의 단면도이다;
도 12는 본 발명의 제 2실시예에 따른 반도체 소자의 단면도이다;
도 13은 도 12에 나타난 반도체 소자의 제조 동안 소정의 단계의 조립부품의 단면도이다;
도 14는 도 13에 이어지는 단계의 조립부품의 단면도이다;
도 15는 도 14에 이어지는 단계의 조립부품의 단면도이다;
도 16은 본 발명의 제 3실시예에 따른 반도체 소자의 단면도이다;
도 17은 본 발명에 따른 제 4실시예에 따른 반도체 소자의 단면도이다.
(제 1실시예)
도 1은 본 발명의 제 1실시예에 따른 반도체 소자의 단면도를 나타낸다. 이 반도체 소자는 실리콘 기판(반도체 기판)(1)을 포함한다. 실리콘 기판(1)의 상부면 위에, 소정의 기능을 가지는 집적회로가 제공되고, 상부면의 주변부에서, 알루미늄 계 금속 또는 그와 같은 것들로 구성된 복수의 또는 큰 수의 연결패드들(2)은, 비록 도면은 오직 2개 패드만을 나타내지만, 집적회로에 전기적으로 연결된다.
실리콘 기판(1)과 연결패드들(2)의 상부면들 위에, 저유전막/배선/적층구조부들(3)은 제공된다. 적층구조부(3)는 번갈아 복수의 층으로 적층된 구조를, 예를 들어, 저유전막들(4)의 4개 층들과 알루미늄계 금속 또는 동종의 것들로 구성된 배선들(5)의 같은 수의 층들을 가진다. 저유전막들(4)의 재료의 예들은 충전재(filler)들이 부가된 에틸렌 플루오르화물, 폴리이미드 플루오르화물, 폴리올레핀, 폴리이미드 수지, 벤젠 사이클로부탄(BCB)과 유기 중합체 저유전율 물질을 포함한다. 1.5 내지 3.9의 비유전율을 가지는 재료들은 사용될 수 있고, 특히 2.5 내지 3.9의 비유전율을 가지는 재료들은 바람직하게 사용될 수 있다.
연결패드에 상응하는 배선들(5)은 근접하는 층들 사이에 서로 전기적으로 연결된다. 최하층의 배선(5)의 일 단부는 최하층의 저유전막(4)에 제공된 통로(6)를 통하여 연결패드(2)에 전기적으로 연결된다. 최하층의 배선들(5)의 연결패드부들(5a)은 개별적으로, 최상층의 저유전막들(4)의 상부면 주변부들 위에 배열된다.
실리콘 산화물 또는 저유전재료와 같은 무기재료로 구성된 부동태막(passivation film)(7)은 최상 배선들(5) 및 최상층의 저유전막들(4)에 제공된다. 통로(8)들은 최상층의 배선들(5)의 연결패드부들(5a)에 상응하는 부분들의 부동태막(7)을 통하여 형성된다. 부동태막(7)의 상부면 위에, 폴리미이드, 에폭시, 페놀, 비스마레이미드, 아크릴, 합성고무, 폴리벤조산화물 또는 주성분이 그와 같은 것들을 포함하는 유기재료로 구성되는 제공되는 보호막(9)이 있다. 통로들(10) 은 부동태막(7)의 통로들(8)에 상응하는 부분들의 보호막(9)을 통하여 형성된다.
보호막(9)의 상부면 위에, 구리 또는 그와 같은 것들로 구성된 금속의 하층들(11)이 제공된다. 각각의 금속 하층들(11)의 전체 상부면 위에, 구리로 구성된 상층 배선(12)이 제공된다. 금속의 하층들(11)의 단부들은 부동태막(7)과 보호막(9)의 통로들(8, 10)을 통하여 최상층의 배선들(5)의 연결패드부(5a)들에 전기적으로 연결된다. 상층 배선들(12)의 연결패드부들의 상부면들 위에, 구리로 구성된 외부연결용 범프전극들 또는 원주형 전극들(13)이 제공된다.
상층 배선들(12)과 보호막(9)의 상부면들과 실리콘 기판(1)의 주변부의 상부면 위에, 실링필름의 상부면과 원주형 전극들(13)의 상부면들이 한 평면에 있도록 에폭시계 수지와 같은 유기재료로 구성된 실링필름 또는 층(14)이 제공된다. 이 상태에서, 저유전막 배선 적층구조부(3)의 측면들, 부동태막(7) 및 보호막(9)은 실리콘 기판(1)의 상부면 위에 실링필름(14)의 부분으로 전체적으로 덮여진다. 솔더볼들(15)은 원주형 전극들(13)의 상부면들 위에 제공된다.
상기 기술된 것과 같이, 이 반도체 소자에서, 주변부를 제외한 실리콘 기판(1) 위의 지역은 저유전막들(4)과 배선들(5)의 적층구조를 각각 포함하는 저유전막 배선 적층구조부(3)로 제공되고, 저유전막 배선 적층 구조부(3)의 측면들, 부동태막(7) 및 보호막(9)은 실링필름(14)으로 덮인다. 그러므로, 저유전막 배선 적층구조부(3)는 실리콘 기판(1)으로부터 쉽게 박리되지 않는다.
다음으로, 전술한 구성을 가지는 반도체 소자의 제조방법의 한 예가 기술될 것이다. 첫째로, 도 2에 나타난 것처럼, 조립부품은 웨이퍼 상태를 가지는 실리콘 기판(이하 반도체 웨이퍼(21)로서 참조)에 준비되고, 개별적으로 배열된 연결패드들(2)과 저유전막들(4)과 배선들(5)의 4개 층들을 각각 포함하는 저유전막 배선 적층구조부들(3)이 있다. 조립부품에서, 부동태막(7)은 적층구조부들(3) 위에 제공되고, 최상층의 배선들(5)의 연결패드부분들(5a)의 중심들은 부동태막(7)에 제공된 통로들(8)을 통하여 노출된다. 저유전막 재료의 예들은 에틸렌 플루오화합물, 폴리미이드 플루오화합물, 폴리오레핀, 충전재가 부가된 폴리미이드 수지, 벤조사이클로부탄(BCB) 및 유기 중합체계 저유전율 재료를 포함한다. 상대적인 유전율 1.5 내지 3.9를 가지는 재료가 사용될 수 있고, 특히 상대적인 유전율 2.5 내지 3.9를 가지는 재료는 바람직하게 사용될 수 있다. 도 2의 참조숫자(22)로 표시된 지역들은 다이싱 스트리트에 상응하는 지역들임을 유의해야 한다.
다음으로, 도 3에 나타난 것처럼, 스크린 인쇄공정, 스핀코팅(spin coating)공정 또는 그와 같은 공정에 의해, 폴리미이드계 수지와 같은 유기재료로 구성된 보호막(9)은 부동태막(7)의 상부면과 부동태막(7)의 통로들(8)을 통하여 노출된 최상층의 배선들(5)의 연결패드부들의 상부면들에 형성된다.
다음으로, 도 4에 나타난 것처럼, 레이저 빔(laser beam)을 방사하는 레이저 공정에 의해, 보호막(9), 부동태막(7) 및 다이싱 스트리트(22)의 지역들과 격자홈들(23)을 형성하기 위한 스트리트의 반대측 위의 지역들에 위치된 저유전막들(4)의 4개 층들의 부분들이 제거된다. 그리하여, 실리콘 기판(1)의 상부면은 홈들을 통하여 격자형에 노출된다. 통로들(8)은 연결패드부들(5a) 위의 부동태막(7)의 부분들에 구성되고, 통로들(10)은 이 통로들 위의 보호막(9)의 부분들에 구성된다. 저유 전막들(4)은 불안정하다. 그러므로, 만약 홈들(23)이 칼을 사용함에 의해서 막들(4)에서 잘리면, 저유전막들(4)의 잘린 면은 많은 노치들(notched)과 금들을 가지게 될 것이다. 이런 관점에서, 홈들(23)을 구성하기 위한 잘린 면으로 가해지는 레이저빔을 추천한다. 레이저빔이 비출 때, 실리콘 기판(1)의 상부면은 녹고, 녹은 실리콘 입자들은 도약하고 이어서 실리콘 기판(1) 위로 떨어진다. 불가피하게도, 각 홈(23)은 도 4에 나타난 것처럼 울퉁불퉁한 바닥면을 가지게 될 것이다. 레이저빔의 적용은 홈들(23)이 실리콘 기판(1) 위에 대부분의 경우로서, 형성된 필드산화막(field oxide film)(미도시)에 도달할 때 종결되어야 한다.
이 상태에서, 다이싱 스트리트(22)의 지역들과 스트리트의 반대측 위의 지역들의 반도체 웨이퍼(21)의 상부면은 상기 기술된 것처럼 홈들(23)을 통하여 노출된다. 더욱이, 저유전막들(4)의 4개 층들의 부분들, 부동태막(7) 및 반도체 웨이퍼(21) 위에 적층된 보호막(9)은 홈(23)에 의해 서로로부터 분리된다. 따라서, 서로 독립된 복수의 저유전막 배선 적층구조부(3)는 웨이퍼(21) 위에 형성된다.
한 예로서, 홈(23)의 폭은 10 내지 1000㎛ × 2와 다이싱 스트리트(다이싱 커터)(22)의 폭을 더한 것이다. 결과적으로, 도 1에 나타난 완료된 소자에서, 저유전막 배선 적층구조부(3), 부동태막(7) 및 보호막(9)의 측면들을 덮는 실링필름의 부분의 폭은 10 내지 1000㎛이다.
다음으로, 도 5에 나타난 것처럼, 금속 하층들(11)은 부동태막(7)과 보호막(9)의 통로들(8, 10)을 통하여 노출된 최상층의 배선들(5)의 연결패드 부분들(6a)의 상부면들, 홈(23)들을 통하여 노출된 반도체 웨이퍼(21)의 상부면의 부분 들, 및 보호막(9)의 전체 상부면 위에 형성된다. 이 경우에서, 금속 하층들(11)은 무전해 도금에 의해 형성된 유일한 구리층, 스퍼터링(sputtering)에 의해 형성된 유일한 구리층, 또는 스퍼터링에 의해 형성된 티타늄 또는 그와 같은 것들의 방막층 위에 스퍼터링에 의해 형성된 구리층에 의해 형성될 수 있다.
다음에, 도금 레지스트(resist) 필름(24)들은 금속 하층들(11)의 상부면들 위에 형성되고, 패터닝(patterning)에 의해 따라온다. 결과적으로, 통로들(25)은 상층 배선들(12)이 형성된 지역들에 상응하는 도금 레지스트 필름(24)들의 부분들에 형성된다. 다음에, 구리의 전해질 도금은 도금 레지스트 필름(24)들의 통로들(25)에서 금속 하층(11)들의 상부면들 위에 상층 배선(12)들을 형성하기 위해 도금 전류경로들에 따라 금속 하층(11)들의 사용에 의해 수행된다. 다음에, 도금 레지스트 필름(24)들은 박리된다.
다음으로, 도 6에 나타난 것처럼, 금속 하층들(11)의 상부면들 및 배선(12)들의 상부층에, 도금 레지스트 필름(26)은 디파지팅(depositing)과 이어서 패터닝에 의해 형성된다. 그리하여, 이 경우에, 통로(27)들은 상층 배선(12)들의 연결패드부분들(원주형 전극(13)들이 형성된 지역들)에서 도금 레지스트 필름(26)에 형성된다. 다음으로, 구리의 전해질 도금은 도금 전류경로들에 따라 금속 하층들의 사용에 의해 형성되고, 그것에 따라 높이 50 내지 150㎛를 각각 가지는 원주형 전극(13)들은 도금 레지스트 필름(26)의 통로(27)들에서 상층 배선(12)들의 연결패드 부분들의 상부면들 위에 형성된다. 다음으로, 도금 레지스트 필름(26)은 완전히 박리되고 제거된다. 다음에, 금속 하층(11)들의 불필요한 부분들은 마스크(mask)로서 상층 배선(12)들의 사용에 의해 에치(etched)되고 제거된다. 그 결과, 도 7에 나타난 것처럼, 상층 배선(12)들 아래의 유일한 금속 하층(11)들은 남겨진다.
다음으로, 도 8에 나타난 것처럼, 스크린 인쇄공정, 스핀코팅공정 또는 그와 같은 공정에 의해, 에폭시계 수지와 같은 유기재료로 구성된 실링필름(14)은 실링필름(14)의 두께가 원주형 전극(13)들의 높이보다 크도록 홈(23)들을 통하여 노출된 반도체 웨이퍼(21)의 상부면 위뿐 아니라 상층 배선(12)들, 원주형 전극(13)들 및 보호막(9)의 상부면들에 완전히 형성된다. 그러므로, 이 상태에서, 원주형 전극(13)들의 상부면들은 실링필름(14)의 상부로 덮여진다. 보호막(9), 부동태막(7) 및 저유전막(4)들의 4개 층들의 측면들은 또한 실링필름(14)으로 완전히 덮인다.
다음으로, 실링필름(14)의 상부면의 부분은 도 9에 나타난 것처럼 원주형 전극(13)들의 상부면들을 노출하기 위해 적절하게 접지이다. 더욱이, 원주형 전극(13)들의 노출된 상부면들과 실링필름(14)의 상부면은 이 상부면들이 한 평면에 있도록 평평하게 된다. 실링필름(14)의 이 상부면을 평탄화에서, 원주형 전극(13)들의 상부면 부분들은 10 또는 그 이상의 마이크로미터와 같은 실링필름(14)의 상부와 같이 접지일 수 있다. 다음에, 도 10에 나타난 것처럼, 솔더볼(15)들은 원주형 전극(13)들의 상부면 위에 형성된다. 다음에, 도 11에 나타난 것처럼, 실링필름(14) 및 반도체 웨이퍼(21)는 홈(23)들의 중심에서 다이싱 스트리트(22)를 따라 잘려진다. 상기 기술한 것처럼, 홈(23)들이 다이싱 스트리트(22)보다 넓에 되도록 형성되었으므로, 도 1에 나타난 것처럼, 저유전막 배선 적층구조부(3)의 측면들은 실링필름(14)으로 덮이고, 부동태막(7)의 측면 및 보호막(9)의 상부면 및 측면들이 역시 실링필름(14)으로 덮이는 구조를 각각 가지는 복수의 반도체 소자들이 얻어진다.
상기 실시예에서, 반도체 웨이퍼(21)의 상부면의 노출된 부분은 홈(23)의 바닥부와 같이 나타나지만, 반도체 웨이퍼(21)의 상부면은 홈(23)을 형성하기 위해 레이저빔에 의해 부분적으로 제거될 수 있고, 그 결과 홈(23)의 바닥부는 반도체 웨이퍼(21)의 상부면 아래 일 수도 있다. 만약 필드 산화막과 같은 절연막이 반도체 웨이퍼(21)의 상부면 위에 형성되면, 이 필드 산화막의 상부면 또는 그들의 막 두께의 중간부는 홈(23)의 바닥부일 수 있고, 홈(23)의 바닥부는 반도체 웨이퍼(21)의 상부면 위에 위치될 수 있다.
(제 2실시예)
도 12는 본 발명의 제 2실시예에 따른 반도체 h자의 단면도를 나타낸다. 이 반도체 소자는 부동태막(7)의 상부면과 측면들 및 저유전막 배선 적층구조부(3)의 측면들이 부동태막(9)으로 덮이고, 부동태막(9)의 측면들이 실링필름(14)으로 덮이는 점에서 도 1에 나타난 반도체 소자와 다르다.
이 반도체 소자의 제조의 한 예로서, 도 3에 나타난 조립부품이 준비되고, 이어서 도 13에 나타난 것처럼, 레이저빔을 방사하는 레이저 공정에 의해, 홈(23)들은 부동태막(7)과 다이싱 스트리트(22)의 지역들과 스트리트의 반대측 위의 지역들에서 저유전막의 4개 층에 형성된다.
이 상태에서, 다이싱 스트리트(22)에서의 반도체 웨이퍼(21)의 상부면들과 스트리트의 반대측 위의 지역들은 홈(23)들을 통하여 노출된다. 더욱이, 반도체 웨 이퍼(21) 위에 적층되고 저유전막(4)들의 4개 층으로 각각 구성된 장치들 및 부동태막(7)은 홈(23)들을 따라서 서로 분리된다. 따라서, 도 13에 나타난 복수의 저유전막 배선 적층구조부(3)는 반도체 웨이퍼(21) 위에 형성된다.
다음에, 도 14에 나타난 것처럼, 스크린 인쇄공정, 스핀코팅공정 또는 그와 같은 공정에 의해, 폴리미이드계 수지와 같은 유기재료로 구성된 보호막(9)은, 부동태막(7)의 상부면과 홈(23)들을 통하여 노출된 반도체 웨이퍼(21)의 부분들의 상부면들 위에, 부동태막(7)의 통로(8)들을 통하여 노출된 최상층의 배선(5)들의 연결패드 부분들(5a)의 상부면들 위에 형성된다.
다음으로, 도 15에 나타난 것처럼, 레이저빔을 방사하는 레이저공정 또는 다이싱 블레이드(blade)를 사용한 컷(cut)공정에 의해서, 전술한 홈(23)들보다 조금 폭이좁은 홈(23a)들은 다이싱 스트리트(22)의 지역과 스트리트의 반대측면 위의 지역의 보호막(9)에 형성되고, 통로(10)들은 부동태막(7)의 통로(8)들에 상응하는 보호막(9)의 부분들에 형성된다. 다음의 단계들은 제 1실시예의 도 5의 단계들과 유사하므로, 그들의 기술은 생략한다.
(제 3실시예)
도 16은 본 발명의 제 3실시예에 따른 반도체 장치의 단면도를 나타낸다. 제 3실시예는 부동태막(7)의 상부면과 측면들 및 저유전막(4)들의 측면들을 덮는 보호막(9)이 실리콘 기판(1)의 측면의 그것에 따라 동일한 평면으로 확장되는 점에서 제 2실시예와 다르다. 이 구조를 얻기 위해, 제 2실시예의 도 15에 나타난 요면부들 또는 홈(23)들은 보호막(9)으로 완전히 채워질 수도 있다.
상기 실시예들은 각각 금속 하층(11)들이 보호막(9) 위에 형성되고, 상층 배선(12)들이 개별적으로 이 금속 하층들 위에 형성되며, 원주형 전극(13)들은 상층 배선(12)들의 연결패드부들 위에 형성된다. 그러나, 본 발명은 또한 최상층의 배선(5)들의 연결패드부들(5a)에 연결된 연결패드부들이 직접적으로 보호막(9) 위에 형성되고, 솔더볼(15)들과 같은 외부연결용 범프전극들이 연결패드부들 위에 형성되는 구조에 적용될 수 있다.
(제 4실시예)
도 17은 본 발명의 제 4실시예에 따른 반도체 장치의 단면도이다. 제 4실시예는 제 1실시예와 구조상 유사하다. 그러므로, 제 1실시예와 다른 기능이 설명될 것이고, 제 1실시예와 공통적인 기능들은 설명되지 않을 것이다. 제 4실시예는 부동태막(7)과 보호막(9)이 필름(7과 8)들이 형성된, 저유전막 배선 적층구조부(3)보다 작은 점에서 제 1실시예와 다르다. 즉, 부동태막(7)은 적층 구조부(3)보다 작고 그 부(3)에 제공되고, 보호막(9)은 적층구조부(3)보다 작고 전체 부동태막(7)과 부(3)의 주변모서리 위에 제공된다. 이 반도체 소자는 다음의 방법에 의해 제조될 수 있다. 첫째로, 부동태막(7)은 도 2에 나타난 것처럼 부분(3)의 전체면 위에 형성된다. 부동태막(7)은 사진석판술(photolithography)의 수단에 의해 이루어진다. 다음으로, 보호막(9)은 부동태막(7)과 저유전막(4), 예를 들어 저유전막 배선 적층구조부(3)의 최상층, 위에 형성된다. 여기서, 보호막(9)은 사진석판술의 수단으로 만들어진다. 이후에, 레이저빔은 홈(23)들을 만들며, 부분(3)으로 가해진다. 제 4실시예에 따른 본 방법에서, 저유전막 배선 적층구조부(3)는 레이저빔들로 공정된 다. 부동태막(7) 또는 보호막(9)도 공정되지 않는다. 최적의 레이저빔 공정조건들은 그러므로 부분(3)의 공정을 위해, 특히 저유전막(4)을 위해 설정된다. 그리하여, 저유전막(4)은 고정밀도로 공정될 수 있다.
상기 기술한 실시예들에서, 4개 저유전층들(4)과 4개 배선(5)은 각각 저유전막 배선 적층구조부분(3)을 구성한다. 저유전층의 수와 배선들의 수는 4로 제한되지 않는다. 전술한 것으로부터 이해됨에 따라, 그 부분은 복수의 저유전층들과 복수의 배선들을 가지기 위해 충분하다.
부가적인 이점들과 수정들은 당해 기술분야의 당업자에게 즉시 발생할 것이다. 그러므로, 그것의 광범위한 면들의 본 발명은 여기에 나타나고 기술된 특정 설명들과 대표적인 실시예들로 제한되지 않는다. 따라서, 다양한 변형들은 첨부된 청구항들과 그들의 균등물에 의해 정의된 것처럼 일반적인 발명개념의 사상과 기술영역으로부터 벗어남이 없이 행해질 수 있다.

Claims (30)

  1. 반도체 소자로서:
    반도체 기판;
    반도체 기판 위의 주변부를 제외한 지역들에 제공된 복수의 저유전막 배선 적층구조부로서, 각각의 저유전막 배선 적층구조부는 저유전막의 적층 구조와 연결패드부를 가지는 최상층 배선을 포함하는 복수의 배선들로 구성되는 복수의 저유전막 배선 적층구조부;
    각각의 상기 저유전막 배선 적층구조부의 상부면 위에 제공된 절연막;
    상기 저유전막 배선 적층구조부의 최상 배선들의 상기 연결패드부들에 전기적으로 연결되는 상기 절연막 위에 배열되는 복수의 전극용 연결패드부;
    상기 전극용 상기 연결패드부들 위에 제공된 복수의 외부연결용 범프전극; 및
    상기 절연막과 상기 반도체 기판의 상기 주변부 위에 제공된 실링필름을 포함하고;
    각각의 상기 저유전막 배선 적층구조부들의 측면들은 상기 절연막과 상기 실링필름 중 하나로 덮이는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 저유전막 배선 적층구조부의 상기 상부면들은 상기 절연막으로 덮이는 것을 특징으로 하는 반도체 소자.
  3. 제 2항에 있어서,
    상기 절연막의 상기 측면들은 상기 실링필름으로 덮이는 것을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 절연막의 상기 측면들과 상기 저유전막 배선 적층구조부는 한 평면을 형성하고, 상기 절연막의 상기 측면들과 상기 저유전막 배선 적층구조부는 상기 실링필름으로 덮이는 것을 특징으로 하는 반도체 소자.
  5. 제 1항에 있어서,
    상기 저유전막은 비유전율 1.5 내지 3.9를 가지는 재료로 구성되는 것을 특징으로 하는 반도체 소자.
  6. 제 1항에 있어서,
    상기 절연막은 부동태막(passivation film)과 부동태막 위에 제공된 보호막으로 구성되는 것을 특징으로 하는 반도체 소자.
  7. 제 6항에 있어서,
    상기 부동태막은 실리콘 산화막 또는 저유전막을 포함하는 것을 특징으로 하는 반도체 소자.
  8. 제 1항에 있어서,
    상기 전극용 상기 연결패드부들을 가지는 상층배선들은 상기 절연막 위에 형성되는 것을 특징으로 하는 반도체 소자.
  9. 제 8항에 있어서,
    상기 전극용 상기 연결패드부들 위에 형성된 외부연결용 상기 범프전극들은 원주형인 것을 특징으로 하는 반도체 소자.
  10. 제 9항에 있어서,
    솔더볼들은 외부연결용 상기 범프전극들 위에 개별적으로 제공되는 것을 특징으로 하는 반도체 소자.
  11. 제 1항에 있어서,
    상기 저유전막은 에틸렌 플루오르화물(ethylene fluoride), 폴리미이드 플루오르화물, 폴리오레핀, 충전재가 부가된 폴리미이드 수지, 벤조사이클로부탄(BCB) 및 유기 중합체 계(系)의 저유전율 재료 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자.
  12. 제 1항에 있어서,
    상기 저유전막은 비유전율 1.5 내지 3.9를 가지는 것을 특징으로 하는 반도체 소자.
  13. 제 12항에 있어서,
    상기 저유전막은 비유전율 2.5 내지 3.9를 가지는 것을 특징으로 하는 반도체 소자.
  14. 반도체 소자로서:
    반도체 기판;
    반도체 기판 위의 주변부를 제외한 지역들에 제공된 복수의 저유전막 배선 적층구조부로서, 각각의 저유전막 배선의 적층구조부는 저유전막의 적층 구조와 연결패드부를 가지는 최상층 배선을 포함하는 복수의 배선들로 구성되는 복수의 저유전막 배선 적층구조부;;
    상기 저유전막 배선 적층구조부 위에 제공되고 무기 수지로 구성된 절연막;
    상기 절연막 위에 배열되고 상기 저유전막 배선 적층구조부들의 최상배선들의 상기 연결패드부들에 개별적으로 연결되는, 복수의 전극용 연결패드부;
    상기 전극용 상기 연결패드부들 위에 제공된 복수의 외부연결용 범프전극; 및
    상기 절연막과 상기 반도체 기판의 주변부 위에 제공된 실링필름을 포함하고,
    상기 저유전막은 에틸렌 플루오르화물, 폴리미이드 플루오르화물, 폴리오레핀, 충전재가 부가된 폴리미이드 수지, 벤조사이클로부탄(BCB) 및 유기 중합체계 저유전율 재료 중 적어도 하나를 포함하고;
    상기 저유전막 배선 적층구조부의 측면들은 상기 절연막 및 상기 실링필름의 하나로 덮이는 것을 특징으로 하는 반도체 소자.
  15. 반도체 소자로서:
    반도체 기판;
    상기 반도체 기판 위의 주변부를 제외한 지역에 제공되고, 복수의 저유전막과 연결패드부를 가지는 최상층 배선을 포함하는 복수의 배선의 적층구조로 구성되고 있는 저유전막 배선 적층구조부;
    상기 저유전막 배선 적층구조부 위에 제공된 유기 절연막으로 구성된 부동태막;
    상기 부동태막 위에 형성된 유기수지로 구성된 보호막;
    보호막 위에 배열되고 상기 저유전막 배선 적층구조부의 상기 연결패드부에 연결된 전극용 연결패드부;
    상기 전극용 상기 연결패드부 위에 제공된, 외부연결용 범프전극; 및
    상기 절연막과 상기 반도체 기판의 주변부 위에 제공된 실링필름을 포함하고,
    상기 저유전막은 비유전율 1.5 내지 3.9를 가지는 것을 특징으로 하는 반도체 소자.
  16. 반도체 소자의 제조방법으로서:
    저유전막들을 한 면에 적층하여 각각 구성된 저유전막 배선 적층구조부들의 제 1층과 최상층 배선을 포함하는 복수의 배선의 제 2층 및, 상기 저유전막 배선 적층구조부들 위에 형성된 절연막을 가지는 반도체 웨이퍼를 준비하는 단계;
    저유전막 배선 적층구조부들과 서로로부터 상기 절연막들을 분리하고 상기 저유전막 배선 적층구조부들과 상기 절연막들의 상기 측면들을 노출하는 홈들을 형성하기 위한 다이싱 스트리트의 지역들과 다이싱 스트리트의 반대측 지역들의 제 1 및 제 2층들의 부분을 제거하는 단계;
    상기 최상 배선들에 연결되는 상기 절연막 위의 연결패드부들을 형성하는 단계;
    상기 연결패드부들 위에 외부연결용 범프 전극들을 형성하는 단계; 및
    외부연결용 상기 범프전극들 사이에 상기 절연막의 상부면을 덮는 실링필름, 상기 저유전막 배선 적층구조부의 측면들, 및 상기 절연막의 상기 측면들을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제 16항에 있어서,
    상기 실링필름을 형성하는 상기 단계는 상기 홈들을 채우기 위한 상기 실링필름을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 16항에 있어서,
    상기 홈들을 형성하는 단계는 이 조사된 부분들을 제거하기 위해 레이저빔으로 상기 저유전막 배선 적층구조부 및 절연막을 조사하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제 16항에 있어서,
    상기 홈들을 형성하는 단계 후에,
    상기 연결패드부들을 형성하기 위해 상기 저유전막 배선 적층구조부의 상부면과 측면들 및 상기 절연막의 측면들 위의 금속 하층들을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 19항에 있어서,
    상기 금속 하층들 위에, 상기 연결패드부들을 가지는 상층 배선들을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  21. 제 20항에 있어서,
    외부연결용 상기 범프전극들의 형성단계는 상기 상층 배선들의 상기 연결패드부들 위의 외부연결용 범프전극들을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제 21항에 있어서,
    외부연결용 범프 전극들을 형성하는 단계 후에:
    상기 상층 배선들 위의 마스크로서 외부연결용 범프 전극들의 사용에 의한 상기 금속 하층들을 에칭하는 단계를 더욱 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  23. 제 16항에 있어서,
    상기 저유전막들은 에틸렌 플루오르화물, 폴리미이드 플루오르화물, 폴리오레핀, 충전재가 부가된 폴리미이드 수지, 벤조사이클로부탄(BCB) 및 유기 중합체 계(系)의 저유전율 재료 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  24. 제 16항에 있어서,
    상기 저유전막들은 비유전율 1.5 내지 3.9를 가지는 것을 특징으로 하는 반도체 소자의 제조방법.
  25. 반도체 소자의 제조방법으로서:
    복수의 적층 저유전막들과 연결패드부를 한 표면 위에 가지는 최상층 배선을 포함하는 복수의 배선을 포함하는 저유전막 배선 적층구조부, 및 상기 저유전막 배선 적층구조부 위에 형성된 부동태막을 가지는 반도체 웨이퍼를 준비하는 단계;
    상기 저유전막 배선 적층구조부들과 상기 부동태막들의 측면부분들을 노출하는 홈들을 형성하기 위해 상기 저유전막 배선 적층구조부 및 다이싱스트리트의 지역들과 상기 다이싱 스트리트의 반대측들 위의 지역들의 부동태막의 부분들을 제거하는 단계;
    상기 부동태막의 상부면을 덮는 유기수지, 및 상기 저유전막 배선 적층구조부의 상기 측면들과 상기 홈들에 의해 노출된 상기 부동태막의 상기 측면들을 형성하는 단계;
    상기 유기수지막 위에, 상기 최상 배선들의 상기 연결패드부들에 연결된 전극용 연결패드부들을 형성하는 단계;
    상기 전극용 상기 연결패드부들에 연결된 외부연결용 범프전극들을 형성하는 단계;
    상기 유기수지막 위에 외부연결용 상기 범프전극들 사이의 실링필름을 형성하는 단계; 및
    복수의 반도체 소자들을 얻기 위해 상기 다이싱 스트리트 지역들을 따라 상기 실링필름 및 상기 반도체 웨이퍼를 자르는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  26. 제 25항에 있어서,
    상기 실링필름의 형성단계는 상기 유기수지막의 노출된 측면들이 상기 실링필름으로 덮여지도록 상기 실링필름을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  27. 제 26항에 있어서,
    유기수지막의 노출된 측면들을 덮기 위한 상기 실링필름의 형성단계는:
    상기 유기수지막으로 상기 다이싱 홈들을 채우는 단계;
    상기 유기수지막으로 채워진 홈들의 중심들에 상응하는 상기 홈들의 상기 유기수지막의 부분들을 제거하는 단계; 및
    상기 실링필름으로 상기 유기수지막의 제거된 부분들을 채우는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  28. 제 25항에 있어서,
    상기 홈들의 형성단계는 조사된 부분들을 제거하기 위해 레이저빔으로 상기 저유전막 배선 적층구조부 및 상기 부동태막의 부분들을 조사하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  29. 제 25항에 있어서,
    상기 저유전막은 에틸렌 플루오르화물, 폴리미이드 플루오르화물, 폴리오레핀, 충전재가 부가된 폴리미이드 수지, 벤조사이클로부탄(BCB) 및 유기 중합체 계(系)의 저유전율 재료 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  30. 제 25항에 있어서,
    상기 저유전막은 비유전율 1.5 내지 3.9를 가지는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020087027472A 2006-05-19 2006-12-11 저유전 절연막을 가지는 반도체 소자 및 그 제조방법 KR101015274B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-139821 2006-05-19
JP2006139821 2006-05-19
JP2006316643A JP4193897B2 (ja) 2006-05-19 2006-11-24 半導体装置およびその製造方法
JPJP-P-2006-316643 2006-11-24

Publications (2)

Publication Number Publication Date
KR20090005165A KR20090005165A (ko) 2009-01-12
KR101015274B1 true KR101015274B1 (ko) 2011-02-15

Family

ID=37940424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087027472A KR101015274B1 (ko) 2006-05-19 2006-12-11 저유전 절연막을 가지는 반도체 소자 및 그 제조방법

Country Status (7)

Country Link
US (1) US7816790B2 (ko)
EP (1) EP2018665A1 (ko)
JP (1) JP4193897B2 (ko)
KR (1) KR101015274B1 (ko)
CN (2) CN102176433B (ko)
TW (1) TWI331381B (ko)
WO (1) WO2007135763A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018200452A1 (de) 2018-01-12 2019-07-18 Ford Global Technologies, Llc Entschwefelung einzelner Stickoxidspeicherkatalysatoren in einem dualen Stickoxidspeicherkatalysator-System

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4913563B2 (ja) * 2006-11-22 2012-04-11 株式会社テラミクロス 半導体装置の製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP4956465B2 (ja) * 2008-03-04 2012-06-20 株式会社テラミクロス 半導体装置の製造方法
CN101552248B (zh) * 2008-03-31 2013-01-23 兆装微股份有限公司 半导体装置及其制造方法
JP4770892B2 (ja) * 2008-03-31 2011-09-14 カシオ計算機株式会社 半導体装置の製造方法
JP4666028B2 (ja) 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US7952187B2 (en) * 2008-03-31 2011-05-31 General Electric Company System and method of forming a wafer scale package
JP4974384B2 (ja) * 2008-09-05 2012-07-11 株式会社テラミクロス 半導体装置の製造方法
JP4645863B2 (ja) * 2008-09-09 2011-03-09 カシオ計算機株式会社 半導体装置の製造方法
KR101169531B1 (ko) * 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
JP2012138449A (ja) * 2010-12-27 2012-07-19 Teramikros Inc 半導体装置の製造方法
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US9443797B2 (en) * 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
JP6146976B2 (ja) * 2012-09-24 2017-06-14 オリンパス株式会社 撮像装置、該撮像装置を備える内視鏡
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US10141202B2 (en) * 2013-05-20 2018-11-27 Qualcomm Incorporated Semiconductor device comprising mold for top side and sidewall protection
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
JP6779574B2 (ja) * 2016-12-14 2020-11-04 株式会社ディスコ インターポーザの製造方法
JP2021044498A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024912A2 (en) 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US20060060984A1 (en) 2004-09-17 2006-03-23 Casio Computer Co., Ltd. Semiconductor device packaged into chip size and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222954A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 積層半導体集積回路およびその製法
JP2934876B2 (ja) 1996-07-17 1999-08-16 カシオ計算機株式会社 半導体装置及びその製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP4041675B2 (ja) * 2000-04-20 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
JP2002217198A (ja) 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置
JP2003298005A (ja) * 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
KR100593049B1 (ko) * 2002-08-09 2006-06-28 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4285079B2 (ja) 2003-05-22 2009-06-24 カシオ計算機株式会社 半導体装置の製造方法
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP2005173517A (ja) 2003-12-12 2005-06-30 Togawa Shunei 乳白色半透過半反射フィルム及びスクリーン板の製造
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP4264823B2 (ja) * 2004-03-08 2009-05-20 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4398305B2 (ja) 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024912A2 (en) 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US20060060984A1 (en) 2004-09-17 2006-03-23 Casio Computer Co., Ltd. Semiconductor device packaged into chip size and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018200452A1 (de) 2018-01-12 2019-07-18 Ford Global Technologies, Llc Entschwefelung einzelner Stickoxidspeicherkatalysatoren in einem dualen Stickoxidspeicherkatalysator-System

Also Published As

Publication number Publication date
EP2018665A1 (en) 2009-01-28
CN101443905A (zh) 2009-05-27
KR20090005165A (ko) 2009-01-12
TWI331381B (en) 2010-10-01
JP2007335830A (ja) 2007-12-27
CN101443905B (zh) 2011-10-05
US7816790B2 (en) 2010-10-19
US20070267743A1 (en) 2007-11-22
TW200744173A (en) 2007-12-01
JP4193897B2 (ja) 2008-12-10
CN102176433B (zh) 2013-03-20
WO2007135763A1 (en) 2007-11-29
CN102176433A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
KR101015274B1 (ko) 저유전 절연막을 가지는 반도체 소자 및 그 제조방법
JP4596001B2 (ja) 半導体装置の製造方法
US9070638B2 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
US20100072578A1 (en) Semiconductor chip and semiconductor wafer
US8324714B2 (en) Semiconductor device and method for making the same
EP2076922B1 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
CN112635421A (zh) 封装结构及其制作方法
US20100059895A1 (en) Semiconductor device having an interlayer insulating film wiring laminated structure section and method of fabricating the same
JP4974384B2 (ja) 半導体装置の製造方法
JP4913563B2 (ja) 半導体装置の製造方法
US20090079072A1 (en) Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2007317692A (ja) 半導体装置およびその製造方法
JP2012023259A (ja) 半導体装置及びその製造方法
US7176562B2 (en) Semiconductor wafer, semiconductor device, method for manufacturing the semiconductor device, circuit board, and electronic apparatus
US12002768B2 (en) Semiconductor package and manufacturing method thereof
JP2009135421A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 9