CN102884621A - 形成包括交替的金属和硅层的接触结构的方法及相关器件 - Google Patents

形成包括交替的金属和硅层的接触结构的方法及相关器件 Download PDF

Info

Publication number
CN102884621A
CN102884621A CN201180018390XA CN201180018390A CN102884621A CN 102884621 A CN102884621 A CN 102884621A CN 201180018390X A CN201180018390X A CN 201180018390XA CN 201180018390 A CN201180018390 A CN 201180018390A CN 102884621 A CN102884621 A CN 102884621A
Authority
CN
China
Prior art keywords
metal
layer
silicon
semiconductor device
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180018390XA
Other languages
English (en)
Other versions
CN102884621B (zh
Inventor
H.哈格莱特纳
Z.林格
S.舍帕德
J.亨宁格
J.古加努斯
D.纳米斯亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN102884621A publication Critical patent/CN102884621A/zh
Application granted granted Critical
Publication of CN102884621B publication Critical patent/CN102884621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种形成半导体器件的方法，所述方法包括提供半导体层和在所述半导体层上提供第一金属的第一层。可以在所述第一金属的所述第一层上提供第二层。所述第二层可以包括硅层和第二金属层，并且所述第一金属与所述第二金属可以不同。所述第一金属可以为钛，并且所述第二金属可以为镍。也论述了相关的器件、结构和其它方法。

Description

形成包括交替的金属和硅层的接触结构的方法及相关器件
技术领域
本发明涉及电子器件，且更具体来说，涉及半导体接触结构。
背景技术
已经发现诸如硅(Si)和砷化镓(GaAs)的材料广泛应用于半导体器件中以用于较低功率和（在Si的情况下）较低频应用。然而，这些较为熟悉的半导体材料因为其相对小的带隙（例如，在室温下，对于Si来说为1.12eV且对于GaAs来说为1.42）和/或相对小的击穿电压，而可能不非常适合于较高功率和/或高频应用。
鉴于Si和GaAs所呈现出的困难，对高功率、高温度和/或高频应用和器件的兴趣已转向宽带隙半导体材料，如碳化硅（在室温下，对于阿尔法型SiC来说，为2.996 eV）和第三族氮化物（例如，在室温下，对于GaN来说，为3.36eV）。这些材料与砷化镓和硅相比通常具有较高的电场击穿强度和较高的电子饱和速度。
对高功率和/或高频应用特别感兴趣的器件为高电子迁移率晶体管(HEMT)，在某些情况下其也被称为调制掺杂场效应晶体管(MODFET)。因为在具有不同带隙能量的两种半导体材料的异质结处形成二维电子气(2DEG)，并且其中较小的带隙材料具有较高电子亲和力，所以这些器件可以在许多情况下提供操作优势。2DEG是无掺杂的（“无意掺杂的”）较小带隙材料中的累积层，并且可能含有超过例如1013载流子/cm2的非常高的片状（sheet）电子浓度。此外，来自较宽带隙的半导体的电子转移到2DEG，从而允许归因于减少的电离的杂质散射而产生的高电子迁移率。
高载流子浓度与高载流子迁移率的这种组合可以给予HEMT非常大的跨导，并且可以为高频应用提供胜过金属半导体场效应晶体管(MESFET)的强大的性能优势。
以氮化镓/氮化铝镓(GaN/AlGaN)材料系统制造的高电子迁移率晶体管由于材料特性的组合而具有产生大量RF功率的潜力，所述材料特性包括上述的高击穿场、其宽带隙、大导电带偏移和/或高度饱和的电子漂移速度。2DEG中的电子的主要部分是归因于AlGaN中的极化。已经论证了GaN/AlGaN系统中的HEMT。美国专利No.5,192,987和5,296,395描述AlGaN/GaN HEMT结构和制造方法，所述美国专利的公开内容以引用的方式并入本文。Sheppard等人的美国专利No. 6,316,793描述具有半绝缘性碳化硅衬底、在所述衬底上的氮化铝缓冲层、在所述缓冲层上的绝缘性氮化镓层、在所述氮化镓层上的氮化铝镓阻挡层和在氮化铝镓有源结构上的钝化层的HEMT器件，所述美国专利是共同转让的并且以引用的方式并入本文。
在HEMT和其它半导体器件中，可能需要相对低电阻的欧姆接触，例如以容纳相对高的电流操作、以减少热等的产生等等。HEMT器件中使用的常规源极/漏极接触例如可能经受归因于在后续制造操作期间的化学侵蚀和/或在使用期间的粘合问题而产生的降级。因此，本领域中持续存在对于改进欧姆接触结构以及HEMT和其它半导体器件的制造方法的需要。
发明内容
根据本发明的一些实施例，一种形成半导体器件的方法可以包括提供半导体层和在半导体层上提供第一金属的第一层。可以在第一金属的第一层上提供第二层。所述第二层可以包括硅层和第二金属层，并且其中第一金属与第二金属不同。例如，第一金属可以为钛，而第二金属可以为镍。此外，硅层可以处于第二金属层与第一金属的第一层之间。
提供硅层可以包括提供至少两个硅层，并且提供第一金属层可以包括提供分离所述至少两个硅层的至少一个镍层。包括硅层和第二金属层的第二层可以被退火以形成包括第二金属的硅化物层同时将第一金属的第一层的至少一部分维持在所述硅化物层与所述半导体层之间。此外，第一金属可以为钛，第二金属可以为镍，并且退火硅层和包含镍的第二金属层可以包括在不超过约500摄氏度的温度下进行退火。通过维持低于约500摄氏度的退火温度，可以减少硅化钛的形成，借此将钛层维持在硅化镍与半导体层之间。
提供第二层可以包括提供多个交替的硅层和第二金属层，并且所有第二金属层可以通过硅层中的至少一个硅层与第一金属的第一层分离。因此，可以减少第一金属与第二金属的混合。可以在包括硅层和第二金属层的第二层上提供金属盖层，并且所述金属盖层和所述第二金属包含不同的材料。此外，第一金属可以为钛，第二金属可以为镍，而金属盖层可以为铂、钯和/或金中的至少一种。此外，提供半导体层可以包括提供第三族氮化物异质结结构（其提供2维电子气）和提供掺杂区域，所述掺杂区域提供第一金属层与所述2维电子气之间的电气耦合。
根据本发明的其它实施例，一种形成半导体器件的方法可以包括提供第三族氮化物半导体层和在所述第三族氮化物半导体层上提供第一金属层。可以在所述第一金属层上提供硅化物层，并且所述硅化物层可以包括第二金属，其中第一金属与第二金属不同。例如，第一金属可以为钛而第二金属可以为镍。
可以在所述硅化物层上提供第三金属层，并且所述第三金属可以与第一金属和第二金属不同。例如，第一金属可以为钛，第二金属可以为镍，而第三金属可以为铂、钯和/或金中的至少一种。此外，提供第三族半导体氮化物层可以包括提供第三族氮化物异质结结构（其提供2维电子气）和提供掺杂区域，所述掺杂区域提供第一金属层与所述2维电子气体、之间的电气耦合。所述掺杂区域可以包括掺杂的源极/漏极区域，并且可以在半导体层上临近第一金属层形成栅极电极。
根据本发明的其它实施例，半导体器件可以包括半导体层和在所述半导体层上的第一金属的第一层。此外，第二层可以在第一金属的第一层上。第二层可以包括硅层和第二金属层，并且第一金属与第二金属可以不同。例如，第一金属可以为钛而第二金属可以为镍。此外，硅层可以处于第二金属层与第一金属的第一层之间。
第二层可以包括至少两个硅层和分离所述至少两个硅层的至少一个镍层。此外，所有的第二金属层可以通过硅层中的至少一个硅层与第一金属层分离。此外，第二层中的硅的原子重量百分比可以在约45%到约55%的范围内。
金属盖层可以处于第二层上，其中所述金属盖层的金属与第一金属和第二金属不同。例如，第一金属可以为钛，第二金属可以为镍，而金属盖层可以为铂、钯和/或金中的至少一种。此外，半导体层可以包括第三族氮化物异质结结构（其提供2维电子气）和掺杂区域，所述掺杂区域提供第一金属层与所述2维电子气之间的电气耦合。
根据本发明的其它实施例，半导体器件可以包括第三族氮化物半导体层和在所述第三族氮化物半导体层上的第一金属层。硅化物层可以处于所述第一金属层上，并且所述硅化物层可以包括第二金属，其中第一金属与第二金属不同。例如，第一金属可以为钛而第二金属可以为镍。此外，第三金属层可以处于硅化物层上，其中第三金属与第一金属和第二金属不同。例如，第一金属可以为钛，第二金属可以为镍，而第三金属可以为铂、钯和/或金中的至少一种。
第三族氮化物半导体层可以包括第三族氮化物异质结结构（其提供2维电子气）和掺杂区域，所述掺杂区域提供第一金属层与所述2维电子气之间的电气耦合。此外，硅化物层中的硅的原子重量百分比可以在约45%到约55%的范围内。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本申请中并构成本申请的一部分，所述附图示出本发明的某个或某些实施例。在附图中：
图1至图4为示出根据本发明的一些实施例的形成欧姆接触结构的操作的截面图。
图5为如图1和图2所示的衬底上的欧姆接触结构的被大大放大的截面图。
图6为示出欧姆接触结构的薄层电阻的图。
具体实施方式
下文中将参照附图来更完整地描述本发明的实施例，在附图中示出本发明的实施例。然而，本发明可以用许多不同形式来实施，并且不应解释为限于本文阐述的实施例。相反，提供这些实施例以使得本公开内容更加全面和完整，并且将向本领域技术人员完全传达本发明的范围。全文中相同数字指代相同元件。
将理解，虽然本文中使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语限制。这些术语仅用以将元件彼此区分。例如，在不脱离本发明范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的那样，术语“和/或”包括相关的列出的项中一个或多个项的任意和所有组合。
本文使用的术语是仅用于描述具体实施例的目的，并不旨在于限制本发明。如本文所使用，除非上下文另有清楚指示，否则单数形式“一”和“该”旨在于也包括复数形式。将进一步理解，术语“包含”和/或“包括”在用于本文中时，指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
除非另有定义，否则本文使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域的普通技术人员之一通常理解的意思相同的意思。将进一步理解，本文使用的术语应解释为具有与其在本说明书的上下文和相关领域中的意思一致的意思，并且将不理想化或过于正式意义地解释所述术语，除非本文如此明确定义。
将理解，当将诸如层、区域或衬底的元件称为处于另一个元件“上”或延伸到另一个元件“上”时，其可以直接处于另一个元件“上”或延伸到另一个元件“上”，或者也可以存在居间元件。相比之下，当将元件称为“直接”处于另一个元件“上”或“直接”延伸到另一元件“上”时，不存在居间元件。还将理解，当将元件称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在居间元件。相比之下，当将元件称为“直接连接”或“直接耦接”到另一个元件时，不存在居间元件。
本文可以使用如“在...之下”、“在...之上”、“在...上面”、“在...下面”、“水平”、“横向”、“垂直”、“在...下方”、“在...上方”、“在...上”等的相对术语来描述如图中所示的一个元件、层或区域与另一个元件、层或区域的关系。将理解，这些术语旨在于涵盖除图中所描绘的定向之外的不同的器件定向。
本文参照截面图示来描述本发明的实施例，所述截面图示为本发明的理想化实施例（和中间结构）的示意性图示。为了清晰起见，可以放大图中的层和区域的厚度。此外，预期由例如制造技术和/或公差导致的图示的形状的变化。因此，本发明的实施例不应解释为限于本文示出的区域的具体形状，而要包括由例如制造导致的形状的偏差。例如，示为矩形的注入区域通常将具有圆形或弧形特征，和/或在其边缘处具有注入浓度的梯度而不是从注入区域离散地变为非注入区域。同样，由注入形成的隐埋区域可能导致在隐埋区域与注入穿过其发生的表面之间的区域中的一些注入。因此，图中所示的区域本质上为示意性的，并且其形状并不旨在于示出器件的区域的实际形状，并且不旨在于限制本发明的范围。
参照特征化为具有如n型或p型的导电类型的半导体层和/或区域来描述本发明的一些实施例，所述导电类型是指层和/或区域中的大多数载流子浓度。因此，N型材料具有负电荷电子的大多数平衡浓度，而P型材料具有正电荷空穴的大多数平衡浓度。一些材料可能被标有“+”或“-”（如在N+、N-、P+、P-、N++、N--、P++、P--等之中），以指示与另一层或区域相比大多数载流子的相对较大（“+”）或较小（“-”）的浓度。
本文论述的碳化硅(SiC)衬底/层可以为4H多型碳化硅衬底/层。然而，可以使用其它碳化硅候选多型，如3C、6H和15R多型。合适的SiC衬底可从本发明的受让人Durham, N.C.的Cree Research, Inc.获得，并且在科学文献以及若干共同受让的美国专利中阐述了用于生产这些衬底的方法，所述美国专利包括但不限于美国专利No. Re. 34,861、美国专利No. 4,946,547和美国专利No. 5,200,022，所述专利的公开内容以引用的方式被全部并入本文。
如本文所使用的那样，术语“第三族氮化物”指形成在氮与元素周期表的第三族中的一个或多个元素之间的那些半导体化合物，所述元素通常为铝(Al)、镓(Ga)和铟(In)。该术语也指二元、三元和四元化合物，如GaN、AlGaN和AlInGaN。第三族元素可以与氮组合，以形成二元（例如，GaN）、三元（例如，AlGaN）和四元（例如，AlInGaN）化合物。这些化合物可以具有成分式，其中一摩尔氮与总共一摩尔的第三族元素组合。因此，通常使用如AlxGa1-xN的分子式来描述这些化合物，其中l>x>0。用于第三族氮化物的外延生长的技术已经得到相当好的开发，并在适当的科学文献和共同受让的美国专利No. 5,210,051、美国专利No. 5,393,993和美国专利No. 5,523,589中进行报告，所述专利的公开内容以引用的方式被全部并入本文。
用于半导体器件的接触结构可以提供与底层半导体材料的欧姆接触。在第三族氮化物半导体器件（如高电子迁移率晶体管(HEMT)）中，源极/漏极接触可以提供与一个或多个第三族氮化物半导体材料（如，氮化镓(GaN)、氮化铝镓、氮化铟镓、氮化铟、氮化铟铝和/或氮化铟镓铝）中的2维电子气（2DEG）的欧姆接触。虽然铝镍结构可以提供与第三族氮化物半导体材料的欧姆接触，但是铝镍结构可能经受在后续蚀刻期间的电化腐蚀、化学侵蚀和/或粘合问题。
根据本发明的一些实施例，用于半导体层的源极/漏极接触可以包括在半导体层上的第一金属层和在所述第一金属层上的包括第二金属的硅化物层（即，第二金属的硅化物），其中第一金属与第二金属不同。例如，第一金属可以为钛和/或任何其它适合的金属，而第二金属可以为镍和/或任何其它适合的金属。更具体来说，交替的硅层和第二金属层可以形成在第一金属层上，然后被退火以形成硅化物层。此外，第三金属层可以在退火之前形成在交替的硅层和第二金属层上，借此减少接触结构的氧化。第三金属可以为金、铂、钯和/或任何其它适合的金属。所得的欧姆接触结构可以为化学稳定的和/或耐腐蚀的，和/或可以在器件的使用寿命期间提供与底层半导体层的低电阻接触，同时维持与底层半导体层的粘合。
图1至图4为示出根据本发明的实施例形成欧姆接触结构的操作的截面图。如图1所示，半导体结构103（如用于第三族氮化物半导体HEMT（高电子迁移率晶体管）的半导体结构）可以形成在衬底101（如碳化硅SiC衬底或蓝宝石衬底）上。衬底101可以为半绝缘性碳化硅(SiC)衬底，其可以为例如碳化硅的4H多型。其它碳化硅候选多型可以包括3C、6H和15R多型。衬底可以为可从Cree, Inc获得的高纯度半绝缘性(HPSI)衬底。本文描述性地使用而不是绝对意义上使用术语“半绝缘性”。
在本发明的一些实施例中，碳化硅的大块结晶在室温下可以具有等于或大于约1×105ohm-cm的电阻率。可以用在本发明的一些实施例中的示例性SiC衬底是由例如本发明的受让人Durham, N.C.的Cree, Inc.制造，并且在例如美国专利No. Re. 34,861、美国专利No. 4,946,547、美国专利No. 5,200,022和美国专利No. 6,218,680中描述了用于生产这些衬底的方法，所述专利的公开内容以引用的方式被全部并入本文。类似地，已经在例如美国专利No. 5,210,051、美国专利No. 5,393,993和美国专利No. 5,523,589中描述了用于第三族氮化物的外延生长的技术，所述专利的公开内容以引用的方式被全部并入本文。
半导体结构103可以包括由具有不同带隙的第三族氮化物半导体材料形成的沟道层103a和阻挡层103b，从而使得沟道层103a与阻挡层103b之间的界面界定异质结。沟道层103a可以为第三族氮化物层，如GaN。沟道层103a也可以包括其它第三族氮化物层，如氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)等。沟道层103a可以为无掺杂的（即，“无意掺杂的”），并且可以生长到大于约20埃的厚度。沟道层103a也可以为多层结构，如GaN、AlGaN等的超晶格或组合。
阻挡层103b可以为第三族氮化物层，如AlxGa1-xN（其中0<x<l）。阻挡层103b也可以包括其它第三族氮化物层，如AlInGaN、AlN和/或其层的组合。阻挡层103b可以例如为约0.1 nm至约100 nm厚，但是可以足够薄以减少其中的实质性开裂和/或缺陷形成。在本发明的一些实施例中，阻挡层103b可以为高度掺杂的n型层。例如，阻挡层103b可以掺杂到约1019 cm-3的浓度。虽然为了图示的目的，将半导体结构103展示为具有沟道层103a和阻挡层103b，但是半导体结构103可以包括额外的层/结构/元件，如在沟道层103a与衬底101之间的一个或多个缓冲层和/或核化层、和/或在阻挡层103b上的盖层。通过示例的方式在美国专利No. 5,192,987、美国专利No. 5,296,395、美国专利No. 6,316,793、美国专利No. 6,548,333、美国专利No. 7,544,963、美国专利No. 7,548,112、美国专利No. 7,592,211、美国公开No. 2006/0244010、美国公开No. 2007/0018210和美国公开No. 2007/0164322中论述了包括衬底、沟道层、阻挡层和其它层的HEMT结构，所述专利的公开内容以引用的方式被全部并入本文。
如图1进一步所示，光致抗蚀剥离（lift-off）掩膜105可以形成在半导体结构103上，从而暴露半导体结构103中将形成欧姆接触的部分。随后，欧姆接触材料层可以形成在光致抗蚀剥离掩膜105上和在半导体结构103的暴露部分上，以提供图1中所示的结构。更具体来说，第一金属层107可以形成在光致抗蚀剥离掩膜105上和半导体结构103b的暴露部分上，并且交替的硅层和第二金属层109可以形成在第一金属层107上。此外，第三金属层111可以形成在交替的硅层和第二金属层109上。通过示例，层107可以为钛(Ti)层和/或任何其它适合的金属层，交替层109可以为交替的硅(Si)和镍(Ni)（和/或任何其它合适的金属）的层，并且层111可以为金(Au)、铂(Pt)、钯(Pd)和/或任何其它适合的金属的层。此外，层107、交替层109和盖层111可以例如通过蒸发原位形成于相同的反应腔室中。此外，半导体结构103可以包括掺杂的源极/漏极区域106，其提供各自的第一金属层107与在沟道层103a与阻挡层103b之间的界面处的2DEG之间的电气耦合。掺杂的源极/漏极区域106例如可以被掺杂以提供n型导电性。
图5为示出半导体结构103的一部分上的层107、109和111的部分的被大大放大的截面图。具体来说，第一金属层107可以直接形成于半导体结构103的第三族半导体氮化物层（如AlGaN层）上，并且交替的硅层109a和第二金属层109b可以形成在第一金属层107上。如图5所示，硅层109a中的第一个硅层可以将所有的第二金属层109b与第一金属层107分离。更具体来说，硅层109a中的第一个硅层可以直接处于第一金属层107上。根据本发明的一些实施例，硅层109a可以比相邻的第二金属层109b厚，并且更具体来说，硅层109a的厚度可以为相邻的第二金属层109b的厚度的约2倍。
根据本发明的具体实施例，层107可以为钛层，层109a可以为硅层，而层109b可以为镍层。硅层109a的厚度可以在约400埃到约600埃的范围内，而镍层109b的厚度可以在约200埃到约300埃的范围内，并且更具体来说，硅层109a的厚度可以为约500埃，而镍层109b的厚度可以为约250埃。更一般来说，层109a和109b的厚度可以被选择为在交替层109组合中提供约在45至约55原子重量百分比范围内的硅，并且更具体来说，在约48至约52原子重量百分比范围内的硅。根据本发明的一些实施例，层109a和109b的厚度可以被选择为在硅和镍的交替层109组合中提供约50原子重量百分比范围内的硅。
交替层109a和109b可以包括至少一个硅层109a和至少一个镍层109b，以提供至少一对硅层109a和镍层109b。根据本发明的一些实施例，两对与十对之间的硅层109a和镍层109b可以包括在堆叠109中，并且根据具体实施例，可以提供三对或四对硅层109a和镍层109b。根据本发明的其它实施例，可以包括至少两对硅层109a和镍层109b。虽然通过示例的方式示出了硅层和镍层对，但是可以省略最后一个镍层，从而使得硅层比镍层多一个。根据本发明的一些实施例，单个第二金属层109b可以夹在两个硅层109a之间。
此外，盖层111可以提供在交替层109上，从而使得交替层109夹在盖层111与钛层107之间。盖层111可以例如为金、钯和/或铂层，并且盖层111可以具有小于约500埃的厚度，并且更具体来说，在约50埃至约200埃的范围内的厚度。根据本发明的其它实施例，可以省略盖层111。盖层111可以例如减少交替层109和/或随后形成的硅化物的氧化。
如图2所示，可以去除光致抗蚀剥离掩膜105和其上的层107、109和111的部分。因此，分离的欧姆接触层115（包括各自的第一金属层107、交替层109和盖层111）可以保持在具有图5的结构的半导体结构103上。虽然在图1和图2中通过示例的方式论述了剥离图案化，但是可以使用其它操作来形成欧姆接触结构115。例如，掩盖层107、109和111可以直接形成于半导体结构103上（即，没有光致抗蚀剥离掩膜），然后使用后续光刻掩膜化和蚀刻操作来被图案化。
交替层109随后会经受热退火操作以在第一金属层107上提供包括第二金属的硅化物层109’（例如，镍硅化物和/或任何其它适合的金属硅化物）的接触结构115’。更具体来说，可以在足以形成包括第二金属（例如，镍和/或任何其它适合的金属）的硅化物而不会形成显著的第一金属（例如，钛和/或任何其它适合的金属）的硅化物的温度下执行热退火。此外，通过在所有的第二金属层109b与第一金属层107之间提供硅层109a中的第一个硅层，可以减少在热退火操作期间的第一金属与第二金属的混合。通过示例的方式，在钛层107和镍层109b的情况下，可以在不超过约500摄氏度的温度下执行快速热退火(RTA)，以形成镍硅化物，而不会使钛和镍显著混合并且不会显著形成钛硅化物。例如，可以在约200摄氏度至约500摄氏度的范围内的温度下执行快速热退火。
此外，通过提供如上所述的层109a和109b的适当厚度，在所得的硅化物层109’中的硅的原子重量百分比可以在约45至约55原子重量百分比的范围内，并且更具体来说，在约48至约52原子重量百分比的范围内。根据本发明的一些实施例，在所得的硅化物层109’中的硅的原子重量百分比可以为约50原子重量百分比。此外，金属硅化物的成分可能在整个硅化物层109’的厚度相对均匀。此外，盖层111（如果包括）可以减少在热退火操作之前/期间/之后的交替层109和/或硅化物层109’的氧化。
此外，保护层117可以在热退火操作之前或之后形成在接触结构115’上，如图3中进一步所示。保护层117可以例如为绝缘性材料层，所述绝缘性材料如氮化硅(SixNy)、氮化铝(A1N)、二氧化硅(SiO2)和/或其它适合的保护性材料。其它材料也可以用于保护层117。例如，保护层117也可以包括氧化镁、氧化钪、氧化铝和/或氮氧化铝。此外，保护层117可以为单个层或者可以包括均匀和/或不均匀成分的多个层。
虽然通过示例的方式在图3中将盖层111示出为在形成保护层117之后，但是可以在热退火操作之后和形成保护层117之前去除盖层111。此外，可以如上所述彻底省略保护层117。
随后可以如图4所示的使用光刻掩膜和蚀刻操作来图案化保护层117，以暴露接触结构115’并暴露半导体结构103的栅极接触区域119。源极/漏极电极121和栅极电极123可以随后如图4进一步所示地形成。根据本发明的一些实施例，可以使用相同材料（如金和/或任何其它适合的金属）同时形成源极/漏极电极121和栅极电极123。例如，可以沉积金属（例如，金和/或任何其它适合的金属）的掩盖层，并随后使用后续光刻掩膜和蚀刻操作来将其图案化以形成源极/漏极电极和栅极电极123。根据本发明的其它实施例，可以与源极/漏极电极121分离地形成栅极电极123（或其部分），从而使得栅极电极123和源极/漏极电极可以包含不同材料。虽然通过示例的方式将金论述为栅极电极材料，但是可以将其它材料用于栅极电极123，所述材料诸如为镍、铂、镍硅化物、铜、钯、铬、钨、氮化钨硅和/或任何其它适合的导电材料。根据本发明的一些实施例，栅极电极123的部分可以直接接触半导体结构103，以在其之间提供肖特基或其它方式的非欧姆接触。因此，栅极电极123的材料可以被选择成提供与半导体结构103的栅极接触区域119的肖特基或其它非欧姆接触。
根据本发明的一些实施例，可以形成栅极电极123，然后可以形成/图案化用于源极/漏极电极121的金属层以提供源极/漏极电极121。虽然在图4中未示出，但是可以在栅极电极123上、在欧姆接触115’上和在保护层117上形成绝缘性层。此绝缘性层可以被图案化以暴露欧姆接触115’的部分，然后源极/漏极电极121可以形成在此绝缘性层上和在各自的欧姆接触115’的暴露部分上。
如图4所示，在形成源极/漏极电极121之后，盖层111可以保持在欧姆接触115’上。根据本发明的其它实施例，在图案化保护层117之后且在形成源极/漏极电极121之前，可以去除盖层111。根据本发明的其它实施例，可以在形成保护层117之前去除盖层111，或如参照图1至图3所论述的那样彻底省略盖层111。
因此，图4的HEMT可以通过在沟道层103a与阻挡层103b之间的界面处的2维电子气(2DEG)来提供欧姆接触115’之间的导电。此外，可以响应施加到栅极电极123的电信号来调制欧姆接触115’之间的通过2DEG的导电。
上文已经通过示例的方式参照第三族氮化物半导体HEMT结构论述了欧姆接触结构和制造方法。根据本发明的实施例的欧姆接触结构和方法可以与其它半导体器件和/或材料一起使用。根据本发明的其它实施例的欧姆接触结构和方法例如可以与MOSFET晶体管、与双极结晶体管、与发光二极管等一起使用。此外，根据本发明的实施例的欧姆接触结构和方法可以与如以上参照图1至图4所论述的在器件的相同侧/面上具有所有接触的水平器件或与在器件的相对侧/面上具有接触的垂直器件一起使用。
图6为示出在不同晶圆上制造的欧姆接触结构的平均薄层电阻（以欧姆/平方测量）和其范围的图。NiSi_B群组包括具备如图1至5所示的根据本发明的实施例形成的欧姆接触结构的三个晶圆（HP0217-10、HP0221-06和KC0034-04），其中每个欧姆接触结构包括通过使与三个镍层（每层具有约250埃的厚度）交替的三个硅层（每层具有约500埃的厚度）退火形成的硅化物层和钛层。NiSiA群组包括具备如图1至5所示的根据本发明的实施例形成的欧姆接触结构的三个晶圆（HP0220-11、HP0221-09和HP0222-02），其中每个欧姆接触结构包括通过使与两个镍层（每层具有约250埃的厚度）交替的两个硅层（每层具有约500埃的厚度）退火形成的硅化物层和钛层。Ti/Al/Ni比较群组包括具备欧姆接触结构的四个晶圆（FM0562-05、GF0301-07、GF0329-12和JS0077-02），其中每个欧姆接触结构由包括钛层、铝层和镍层的层形成。
如图6中的图所示，根据本发明的实施例的NiSi_B群组和Ti/Al/Ni比较群组的欧姆接触结构的电阻在统计上非常类似。然而，如上所述，包括通过退火交替的硅层和镍层形成的硅化物的欧姆接触结构可以对来自后续蚀刻操作的损坏提供增加的抵抗，提供来自腐蚀的减少的损坏和/或改进的粘合。
在附图和说明书中，已经公开本发明的典型优选实施例，并且尽管使用具体术语，但是其是仅在一般意义和描述性意义上使用而不是为了限制目的，本发明的范围在以下的权利要求中进行阐述。

Claims (30)

1.一种形成半导体器件的方法，所述方法包括：
提供半导体层；
在所述半导体层上提供第一金属的第一层；和
在所述第一金属的所述第一层上提供第二层，其中所述第二层包括硅层和第二金属层，并且其中所述第一金属与所述第二金属不同。
2.根据权利要求1所述的方法，其中所述硅层处于所述第二金属层与所述第一金属的所述第一层之间。
3.根据权利要求1所述的方法，其中所述第一金属包含钛，并且所述第二金属包含镍。
4.根据权利要求3所述的方法，其中提供所述硅层包括提供至少两个硅层，并且其中提供所述第一金属层包括提供分离所述至少两个硅层的至少一个镍层。
5.根据权利要求1所述的方法，进一步包括：
退火包括所述硅层和所述第二金属层的所述第二层以形成包括所述第二金属的硅化物层，同时将所述第一金属的所述第一层的至少一部分维持在所述硅化物层与所述半导体层之间。
6.根据权利要求5所述的方法，其中所述第一金属包含钛，其中所述第二金属包含镍，并且其中退火所述硅层和包含镍的所述第二金属层包括在不超过约500摄氏度的温度下进行退火。
7.根据权利要求1所述的方法，其中提供所述第二层包括提供多个交替的硅层和第二金属层，其中所有的所述第二金属层通过所述硅层中的至少一个硅层与所述第一金属的所述第一层分离。
8.根据权利要求1所述的方法，进一步包括：
在包括所述硅层和所述第二金属层的所述第二层上提供金属盖层，其中所述金属盖层和所述第二金属包含不同的材料。
9.根据权利要求8所述的方法，其中所述第一金属包含钛，所述第二金属包含镍，并且所述金属盖层包含铂、钯和/或金中的至少一种。
10.根据权利要求1所述的方法，其中提供所述半导体层包括：
提供第三族氮化物异质结结构，所述结构提供2维电子气，和
提供掺杂区域，所述掺杂区域提供所述第一金属层与所述2维电子气之间的电气耦合。
11.一种形成半导体器件的方法，所述方法包括：
提供第三族氮化物半导体层；
在所述第三族氮化物半导体层上提供第一金属层；和
在所述第一金属层上提供硅化物层，其中所述硅化物层包括第二金属，其中所述第一金属与所述第二金属不同。
12.根据权利要求11所述的方法，其中所述第一金属包含钛，并且所述第二金属包含镍。
13.根据权利要求11所述的方法，进一步包括：
在所述硅化物层上提供第三金属层，其中所述第三金属与所述第一金属和所述第二金属不同。
14.根据权利要求13所述的方法，其中所述第一金属包含钛，所述第二金属包含镍，并且所述第三金属包含铂、钯和/或金中的至少一种。
15.根据权利要求11所述的方法，其中提供所述第三族半导体氮化物层包括：
提供第三族氮化物异质结结构，所述结构提供2维电子气，和
提供掺杂区域，所述掺杂区域提供所述第一金属层与所述2维电子气之间的电气耦合。
16.一种半导体器件，包括：
半导体层；
在所述半导体层上的第一金属的第一层；和
在所述第一金属的所述第一层上的第二层，其中所述第二层包括硅层和第二金属层，其中所述第一金属与所述第二金属不同。
17.根据权利要求16所述的半导体器件，其中所述硅层处于所述第二金属层与所述第一金属的所述第一层之间。
18.根据权利要求16所述的半导体器件，其中所述第一金属包含钛，并且所述第二金属包含镍。
19.根据权利要求18所述的半导体器件，其中所述第二层包括至少两个硅层和分离所述至少两个硅层的至少一个镍层。
20.根据权利要求19所述的半导体器件，其中所有的所述第二金属层通过所述硅层中的至少一个硅层与所述第一金属层分离。
21.根据权利要求16所述的半导体器件，其中在所述第二层中的硅的原子重量百分比在约45%到约55%的范围内。
22.根据权利要求16所述的半导体器件，进一步包括：
在所述第二层上的金属盖层，其中所述金属盖层的金属与所述第一金属和所述第二金属不同。
23.根据权利要求22所述的半导体器件，其中所述第一金属包含钛，所述第二金属包含镍，并且所述金属盖层包含铂、钯和/或金中的至少一种。
24.根据权利要求16所述的半导体器件，其中所述半导体层包括：
第三族氮化物异质结结构，所述结构提供2维电子气，和
掺杂区域，所述掺杂区域提供所述第一金属层与所述2维电子气之间的电气耦合。
25.一种半导体器件，包括：
第三族氮化物半导体层；
在所述第三族氮化物半导体层上的第一金属层；和
在所述第一金属层上的硅化物层，其中所述硅化物层包括第二金属，其中所述第一金属与所述第二金属不同。
26.根据权利要求25所述的半导体器件，其中所述第一金属包含钛并且所述第二金属包含镍。
27.根据权利要求25所述的半导体器件，进一步包括：
在所述硅化物层上的第三金属层，其中所述第三金属与所述第一金属和所述第二金属不同。
28.根据权利要求27所述的半导体器件，其中所述第一金属包含钛，所述第二金属包含镍，并且所述第三金属包含铂、钯和/或金中的至少一种。
29.根据权利要求25所述的半导体器件，其中所述第三族氮化物半导体层包括：
第三族氮化物异质结结构，所述结构提供2维电子气，和
掺杂区域，所述掺杂区域提供所述第一金属层与所述2维电子气之间的电气耦合。
30.根据权利要求25所述的半导体器件，其中在所述硅化物层中的硅的原子重量百分比在约45%到约55%的范围内。
CN201180018390.XA 2010-02-11 2011-02-08 形成包括交替的金属和硅层的接触结构的方法及相关器件 Active CN102884621B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/704,013 US8563372B2 (en) 2010-02-11 2010-02-11 Methods of forming contact structures including alternating metal and silicon layers and related devices
US12/704013 2010-02-11
PCT/US2011/023975 WO2011100212A1 (en) 2010-02-11 2011-02-08 Methods of forming contact structures including alternating metal and silicon layers and related devices

Publications (2)

Publication Number Publication Date
CN102884621A true CN102884621A (zh) 2013-01-16
CN102884621B CN102884621B (zh) 2016-05-25

Family

ID=44352991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180018390.XA Active CN102884621B (zh) 2010-02-11 2011-02-08 形成包括交替的金属和硅层的接触结构的方法及相关器件

Country Status (5)

Country Link
US (1) US8563372B2 (zh)
EP (1) EP2534684B1 (zh)
JP (1) JP5621006B2 (zh)
CN (1) CN102884621B (zh)
WO (1) WO2011100212A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103636001A (zh) * 2011-06-03 2014-03-12 雷声公司 无金的欧姆接触

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
JP5685020B2 (ja) 2010-07-23 2015-03-18 住友電気工業株式会社 半導体装置の製造方法
US9111905B2 (en) 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
US9373689B2 (en) * 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP5722933B2 (ja) * 2013-02-04 2015-05-27 株式会社豊田中央研究所 積層電極
US10867792B2 (en) 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
US9608078B2 (en) 2014-10-17 2017-03-28 Cree, Inc. Semiconductor device with improved field plate
US9640623B2 (en) 2014-10-17 2017-05-02 Cree, Inc. Semiconductor device with improved field plate
US10026823B1 (en) * 2017-03-08 2018-07-17 Raytheon Company Schottky contact structure for semiconductor devices and method for forming such schottky contact structure
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
US11769768B2 (en) 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US20220376104A1 (en) 2021-05-20 2022-11-24 Cree, Inc. Transistors including semiconductor surface modification and related fabrication methods
US20220376085A1 (en) 2021-05-20 2022-11-24 Cree, Inc. Methods of manufacturing high electron mobility transistors having improved performance
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230075505A1 (en) 2021-09-03 2023-03-09 Wolfspeed, Inc. Metal pillar connection topologies for heterogeneous packaging
US20230078017A1 (en) 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
US20230395695A1 (en) 2022-06-07 2023-12-07 Wolfspeed, Inc. Method for reducing parasitic capacitance and increasing peak transconductance while maintaining on-state resistance and related devices
US20240105823A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Dispersion Reduction in Transistor Devices
US20240105824A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Sub-100 Nanometer Gate Length Devices
US20240120202A1 (en) 2022-10-06 2024-04-11 Wolfspeed, Inc. Implanted Regions for Semiconductor Structures with Deep Buried Layers

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355020A (en) * 1991-07-08 1994-10-11 Samsung Electronics Co., Ltd. Semiconductor device having a multi-layer metal contact
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
CN1554121A (zh) * 2001-07-12 2004-12-08 克里公司 在基于氮化镓的盖帽区段上有栅接触区的氮化铝镓/氮化镓高电子迁移率晶体管及其制造方法
US20050277290A1 (en) * 2002-01-26 2005-12-15 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
US20060251800A1 (en) * 2005-03-18 2006-11-09 Weidman Timothy W Contact metallization scheme using a barrier layer over a silicide layer
US20090050890A1 (en) * 1997-03-27 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Contact structure
TW200913024A (en) * 2007-07-24 2009-03-16 Sumitomo Chemical Co Semiconductor device, method of manufacturing semiconductor device, high carrier mobility transistor and light-emitting device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3128344B2 (ja) * 1992-09-10 2001-01-29 三洋電機株式会社 ｎ型炭化ケイ素の電極形成方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP3866149B2 (ja) * 2002-05-08 2007-01-10 富士通株式会社 半導体装置の製造方法
US6894931B2 (en) * 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20050189651A1 (en) * 2002-07-25 2005-09-01 Matsushita Elec. Ind. Co. Ltd. Contact formation method and semiconductor device
AU2003272733A1 (en) * 2002-09-26 2004-04-19 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalt Of The University Of Oregon Nickel silicides formed by low-temperature annealing of compositionally modulated multilayers
US7105861B2 (en) * 2003-04-15 2006-09-12 Luminus Devices, Inc. Electronic device contact structures
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
JP4087365B2 (ja) * 2004-09-14 2008-05-21 新電元工業株式会社 ＳｉＣ半導体装置の製造方法
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7548112B2 (en) * 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
JP5121207B2 (ja) * 2005-12-02 2013-01-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
KR20100065147A (ko) * 2007-08-31 2010-06-15 라티스 파워(지앙시) 코포레이션 저온에서 ｐ-형 ⅲ-ｖ 질화물 반도체 물질과의 저저항률 옴 접촉부를 제작하기 위한 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355020A (en) * 1991-07-08 1994-10-11 Samsung Electronics Co., Ltd. Semiconductor device having a multi-layer metal contact
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
US20090050890A1 (en) * 1997-03-27 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Contact structure
CN1554121A (zh) * 2001-07-12 2004-12-08 克里公司 在基于氮化镓的盖帽区段上有栅接触区的氮化铝镓/氮化镓高电子迁移率晶体管及其制造方法
US20050277290A1 (en) * 2002-01-26 2005-12-15 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP2006202883A (ja) * 2005-01-19 2006-08-03 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
US20060251800A1 (en) * 2005-03-18 2006-11-09 Weidman Timothy W Contact metallization scheme using a barrier layer over a silicide layer
TW200913024A (en) * 2007-07-24 2009-03-16 Sumitomo Chemical Co Semiconductor device, method of manufacturing semiconductor device, high carrier mobility transistor and light-emitting device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B.PECZ: "TEM study of Ni and Ni2Si ohmic contacts to SiC", 《DIAMOND AND RELATED MATERIALS》 *
尚海平，徐秋霞: ""镍硅化物工艺新进展"", 《微电子学》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103636001A (zh) * 2011-06-03 2014-03-12 雷声公司 无金的欧姆接触
CN103636001B (zh) * 2011-06-03 2016-08-17 雷声公司 无金的欧姆接触

Also Published As

Publication number Publication date
JP2013520014A (ja) 2013-05-30
US20110193135A1 (en) 2011-08-11
JP5621006B2 (ja) 2014-11-05
WO2011100212A1 (en) 2011-08-18
EP2534684B1 (en) 2017-09-06
EP2534684A1 (en) 2012-12-19
CN102884621B (zh) 2016-05-25
EP2534684A4 (en) 2014-10-01
US8563372B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
CN102884621B (zh) 形成包括交替的金属和硅层的接触结构的方法及相关器件
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US9214352B2 (en) Ohmic contact to semiconductor device
CN102171830B (zh) 常关型半导体器件及其制造方法
EP2363890B1 (en) High electron mobility transistors exhibiting dual depletion and methods of manufacturing the same
US8890212B2 (en) Normally-off high electron mobility transistor
US8907350B2 (en) Semiconductor devices having improved adhesion and methods of fabricating the same
US8551821B2 (en) Enhancement normally off nitride semiconductor device manufacturing the same
US10090394B2 (en) Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US20130240951A1 (en) Gallium nitride superjunction devices
JP2007329350A (ja) 半導体装置
KR101108746B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
TW201214715A (en) Semiconductor devices having gates including oxidized nickel and related methods of fabricating the same
JP6322396B2 (ja) 最適化された高電子移動度電流を有する双方向トランジスタ
TW201607035A (zh) 半導體裝置
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
KR100770132B1 (ko) 질화물계 반도체 소자
KR101148694B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2006245243A (ja) 半導体装置およびその製造方法
JP2009060065A (ja) 窒化物半導体装置
JP2008258310A (ja) 窒化物半導体装置
KR101402096B1 (ko) ＴａＮ 쇼트키 접촉을 포함하는 질화물계 반도체 소자 및 그 제조 방법
CN112750895A (zh) 一种高电子迁移率晶体管
JP2008153371A (ja) 縦型電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant