CN110100314A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN110100314A
CN110100314A CN201880004745.1A CN201880004745A CN110100314A CN 110100314 A CN110100314 A CN 110100314A CN 201880004745 A CN201880004745 A CN 201880004745A CN 110100314 A CN110100314 A CN 110100314A
Authority
CN
China
Prior art keywords
semiconductor device
width
diode portions
surface electrode
ttransistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880004745.1A
Other languages
English (en)
Other versions
CN110100314B (zh
Inventor
山野彰生
高崎爱子
市川裕章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN110100314A publication Critical patent/CN110100314A/zh
Application granted granted Critical
Publication of CN110100314B publication Critical patent/CN110100314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/4516—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体装置，减少外部布线的接合部处的热疲劳而提高长期的可靠性。具备：半导体基板；晶体管部和二极管部，其沿着与上述半导体基板的正面平行的第一方向交替地配置在上述半导体基板的内部；表面电极，其设置于上述晶体管部和上述二极管部的上方，且与上述晶体管部和上述二极管部电连接；以及外部布线，其接合到上述表面电极，并且在上述第一方向上的与上述表面电极的接触宽度比上述晶体管部的上述第一方向上的宽度和上述二极管部的上述第一方向上的宽度中的至少一方大。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
以往，已知具有包含绝缘栅双极型晶体管(IGBT)的晶体管部和包含二极管的二极管部的半导体装置(例如，参照专利文献1)。专利文献1所示的半导体装置具有从基板的主面方向看时晶体管部和二极管部呈条纹状交替地配置的平面形状。另外，有时在半导体装置的外侧的表面电极接合有外部布线。已知有以使接合到表面电极的周边部的多个外部布线的个数比接合到表面电极的中央部的外部布线的个数少的方式构成的技术(例如，参照专利文献2)。
专利文献
专利文献1：日本特开2008-53648号公报
专利文献2：日本特开2003-188378号公报
发明内容
技术问题
在半导体装置中，优选减少外部布线的接合部处的热疲劳而提高长期的可靠性。
技术方案
在本发明的第1方式中，半导体装置可以具备半导体基板。半导体装置可以具备晶体管部和二极管部。晶体管部和二极管部可以沿着第一方向交替地配置在半导体基板的内部。第一方向可以是与半导体基板的正面平行方向。半导体装置可以具备表面电极。表面电极可以设置在晶体管部和二极管部的上方。表面电极可以与晶体管部和二极管部电连接。半导体装置可以具备外部布线。外部布线可以接合到表面电极。外部布线的第一方向上的与表面电极的接触宽度可以比晶体管部的第一方向上的宽度和二极管部的第一方向上的宽度中的至少一方大。
接触宽度可以比晶体管部的第一方向上的宽度和二极管部的第一方向上的宽度都大。
晶体管部的第一方向上的宽度可以比二极管部的第一方向上的宽度大。
半导体基板的厚度可以比二极管部的第一方向上的宽度的一半大。
半导体基板的厚度可以比晶体管部的第一方向上的宽度的一半大。
外部布线可以沿着第一方向延伸。
可以以从半导体基板的正面侧看时外部布线与表面电极接触的区域和晶体管部与二极管部的边界重叠的方式设置外部布线。
将表面电极区分为从半导体基板的正面看时为中央部和包围中央部的外周部的情况下，外部布线可以接合到外周部。
外部布线可以包括至少一个第一外部布线和至少一个第二外部布线。从半导体基板的正面看时，第一外部布线和第二外部布线可以在表面电极的对角处接合。
半导体装置还可以在半导体基板的下方具备焊料层。半导体基板的厚度与焊料层的厚度的总计可以比晶体管部的第一方向上的宽度大。
半导体装置还可以在半导体基板的下方具备焊料层。半导体基板的厚度与焊料层的厚度的总计可以比二极管部的第一方向上的宽度大。
二极管部的第一方向上的宽度可以小于540μm。
二极管部的第一方向上的宽度可以小于320μm。
晶体管部的第一方向上的宽度可以为二极管部的第一方向上的宽度的2倍以上且3倍以下。
外部布线与表面电极接触的接合部可以跨越晶体管部的区域和二极管部的区域。
外部布线与表面电极接触的接合部的在第一方向上的中心可以配置在晶体管部与二极管部的边界的上方。
外部布线与表面电极接触的接合部可以与第一方向正交地延伸。
外部布线与表面电极接触的接合部可以与第一方向平行地延伸。
表面电极可以是包含铝的导电材料。
在外部布线中，每一个外部布线在多个接合部可以与表面电极接触且延伸。
从半导体基板的正面侧看时，多个接合部中的每一个接合部可以和晶体管部与二极管部的边界重叠。
半导体装置在表面电极的上表面可以具备保护膜。保护膜可以具备使表面电极露出的第一开口部。第一开口部在俯视时可以具有凸部。凸部的突出的部分可以配置在与第一方向平行的方向。凸部的与第一方向垂直的端部可以沿着晶体管部与二极管部的边界配置。第一开口部在俯视时可以具有凹部。凹部的底部可以配置在与第一方向平行的方向。凹部的与第一方向垂直的端部可以沿着晶体管部与二极管部的边界配置。
在本发明的第2方式中，提供半导体装置的制造方法。半导体装置可以具备：半导体基板；晶体管部和二极管部，其沿着与半导体基板的正面平行的第一方向交替地配置在半导体基板的内部；表面电极，其设置于晶体管部和二极管部的上方，且与晶体管部和二极管部电连接；外部布线，其接合到表面电极，并且在第一方向上的与表面电极的接触宽度可以比晶体管部的第一方向上的宽度和二极管部的第一方向上的宽度中的至少一方大。制造方法可以具有在表面电极的上表面形成保护膜的工序。制造方法可以具有在形成保护膜的工序之后在保护膜形成使表面电极露出的第一开口部的工序。外部布线可以利用第一开口部进行定位而连接到表面电极。
第一开口部在俯视时可以具有凸部。凸部的突出部可以沿着与第一方向平行的方向形成。凸部的与第一方向垂直的端部可以沿着晶体管部与二极管部的边界形成。
第一开口部在俯视时可以具有凹部。凹部的底部可以沿着与第一方向平行的方向形成。凹部的与第一方向垂直的端部可以沿着晶体管部与二极管部的边界形成。
应予说明，上述的发明内容未列举本发明的所有必要特征。另外，这些特征群的子组合也另外能够成为发明。
附图说明
图1是表示本发明的实施方式中的半导体装置100的正面的图。
图2是表示图1中的A-A′截面的一个例子的图。
图3是图1中的A-A′截面的一个例子的放大图。
图4是表示比较例中的半导体装置101的正面的图。
图5是表示比较例中的二极管部80动作时的热扩散的一个例子的图。
图6是表示比较例中的晶体管部70动作时的热扩散的一个例子的图。
图7表示本发明的实施方式中的半导体装置100中的热扩散的一个例子。
图8是在二极管部80的宽度为540μm的半导体装置100中对晶体管部70进行通电情况下的温度分布的一个例子。
图9是在二极管部80的宽度为310μm的半导体装置100中对晶体管部70进行通电情况下的温度分布的一个例子。
图10是在二极管部80的宽度为200μm的半导体装置100中对晶体管部70进行通电情况下的温度分布的一个例子。
图11是在二极管部80的宽度为540μm的半导体装置100中对二极管部80进行通电情况下的温度分布的一个例子。
图12是在二极管部80的宽度为310μm的半导体装置100中对二极管部80进行通电情况下的温度分布的一个例子。
图13是表示在二极管部80的宽度为540μm的半导体装置100中对二极管部80进行通电情况下的热扩散的一个例子的图。
图14是表示在二极管部80的宽度为310μm的半导体装置100中对二极管部80进行通电情况下的热扩散的一个例子的图。
图15是表示在二极管部80的宽度为200μm的半导体装置100中对二极管部80进行通电情况下的热扩散的一个例子的图。
图16是在半导体装置100对二极管部80进行通电情况下的温度分布的一个例子。
图17是表示二极管部80的宽度与破坏耐量之间的关系的一个例子。
图18是对半导体装置100的另一例示出正面的图。
图19是表示图18中的A-A′截面的一个例子的图。
图20是对半导体装置100的另一例示出截面的一个例子的图。
图21是对半导体装置100的另一例示出正面的图。
图22是对半导体装置100的另一例示出正面的图。
图23是对半导体装置100的另一例示出正面的图。
图24是对半导体装置100的另一例示出正面的图。
图25是表示引线键合位置在晶体管部70时的图24的B-B′截面的一个例子的图。
图26是表示引线键合位置在晶体管部与二极管部的边界时的图24的B-B′截面的一个例子的图。
图27是表示引线键合位置在二极管部时的图24的B-B′截面的一个例子的图。
图28是表示引线键合位置与导线接点温度之间的关系的图。
图29是对半导体装置100的另一例示出正面的图。
图30是对半导体装置100的另一例示出正面的图。
图31是对半导体装置100的另一例示出正面的图。
图32是对半导体装置100的另一例示出正面的图。
图33是对半导体装置100的另一例示出正面的图。
图34是对半导体装置100的另一例示出正面的图。
图35是表示图33所示的半导体装置100的热扩散的一个例子的图。
图36是表示图34所示的半导体装置100的热扩散的一个例子的图。
图37是表示具备半导体装置100的半导体模块200的截面的一个例子的图。
图38A是对半导体装置100的引线键合的定位的一个例子进行示出的图。
图38B表示图38A的V部分的放大图。
图39A是对半导体装置100的引线键合的定位的另一例进行示出的图。
图39B表示图39A的W部分的放大图。
符号说明
2···外部布线，4···接合部，5···中心，6···馈电部，7···DCB基板，8···接合部，10···半导体基板，12···发射区，14···基区，15···蓄积层，18···漂移区，20···缓冲区，22···集电区，24···集电极，30···虚设沟槽部，32···虚设绝缘膜，34···虚设导电部，38···层间绝缘膜，40···栅极沟槽部，42···栅极绝缘膜，44···栅极导电部，52···表面电极，61···台面部，70···晶体管部，80···二极管部，82···阴极区，90···栅电极，95···保护膜，96···第一开口部，97···第二开口部，98···凸部，99···凹部，100···半导体装置，101···半导体装置，104···中央部，106···外周部，110···热扩散区，120···未扩散区，130···层，140···DCB基板，142···铜基板，144···绝缘基板，200···半导体模块，301···区域，302···区域，303···区域，400···耐压结构部
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式并非限定权利要求的发明。另外，实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。
在本说明书中，使用X轴、Y轴和Z轴的正交坐标轴说明技术事项。正交坐标轴只不过是确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地示出相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
图1是表示本发明的实施方式中的半导体装置100的正面的图。本例的半导体装置100是在半导体基板10的内部具有晶体管部70和二极管部80的半导体芯片。在晶体管部70和二极管部80的外周具备耐压结构部400。本例的半导体装置100通过将晶体管部70的宽度和二极管部80的宽度中的至少一方限制到预定的值以下，从而减小与在半导体装置100的XY平面内的位置对应的温度变化幅度。
本例的半导体基板10为硅(以下记为Si)基板。在另一例中，半导体基板10可以为碳化硅(SiC)等化合物半导体基板。晶体管部70是包含IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)等晶体管的区域。二极管部80是包含FWD(Free WheelDiode：续流二极管)等二极管的区域。
在本例中，晶体管部70与二极管部80沿着X轴方向交替地配置。在从半导体基板10的正面方向看的情况下，半导体基板10可以具有晶体管部70与二极管部80呈条纹状交替配置的平面形状。晶体管部70与二极管部80可以分别沿着Y轴方向延伸。X轴方向是与半导体基板10的正面平行的第一方向。Y轴方向是与半导体基板10的正面平行且与第一方向正交的第二方向。在本例中，半导体基板10的正面与XY平面平行。
在半导体基板10的上方具有表面电极。在图1中，为了示出晶体管部70和二极管部80的配置，对表面电极进行了省略。表面电极通过接触孔等与晶体管部70和二极管部80电连接。在半导体基板10的上方可以设置有栅电极90。表面电极与栅电极90以彼此分开的方式设置。栅电极90通过接触孔与栅极布线接触。
表面电极和栅电极90由含有金属的材料形成。例如，各电极的至少一部分区域由铝或铝合金形成。各电极在由铝等形成的区域的下层可以具有由钛和/或钛化合物等形成的势垒金属。此外，在接触孔内可以具有以与势垒金属和铝等接触的方式埋入钨等而形成的插塞。应予说明，各电极的至少一部分区域可以由铜或铜合金形成，根据外部布线2的材质选择适当的材料。
半导体装置100具有外部布线2a、2b、2c、2d、2e和2f(以下，有时统称为外部布线2)。外部布线2可以是与晶体管部70的发射极电连接的导线。外部布线2接合到表面电极。外部布线2可以是铝线、铝合金线、铝-硅线、铜线、铜合金线、金线或包层线。包层线具有芯材和包围芯材的外周部。芯材可以由铁或铁合金形成，外周部可以由铝或铝合金形成。外部布线2的线径优选为300μm以上且600μm，更优选为400μm以上且500μm。
在本例中，在多个外部布线2中，外部布线2a、2b和2c的组与外部布线2d、2e和2f的组分开地配置。然而，外部布线2的根数和配置不限于图1所示的情况。在外部布线2中，X轴方向上的与表面电极的接触宽度D1比晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2中的至少一方大。在多个外部布线2的每一个中，X轴方向上的与表面电极的接触宽度D1可以比晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2中的至少一方大。
图2是表示图1中的A-A′截面的一个例子的图。图2对A-A′截面的简要构成进行示出，对详细构成进行了省略。在本例中，将半导体基板10的表面电极52侧的主面称为正面，将与正面相反侧的另一主面称为背面。为了方便，将从背面朝向正面的方向称为“上”，将与其相反的方向称为“下”。
半导体装置100具备形成于半导体基板10的正面侧的内部的栅极沟槽部40和虚设沟槽部30。栅极沟槽部40和虚设沟槽部30是沟槽部的一个例子。半导体装置100具备集电极24。集电极24形成于半导体基板10的背面。在本说明书中，将连结表面电极52与集电极24的方向称为深度方向。
晶体管部70的X轴方向上的宽度D3比二极管部80的X轴方向上的宽度D2大。晶体管部70的宽度D3可以为二极管部的宽度D2的2倍以上且3倍以下。二极管部80的宽度D2可以为100μm以上，进一步优选二极管部80的宽度D2可以为150μm以上。另一方面，晶体管部70的宽度D3可以为200μm以上。进一步优选晶体管部70的宽度D3可以为300μm以上。
随着二极管部80的宽度D2和晶体管部70的宽度D3中的至少一方变小，向二极管部80施加正向电压Vf时的I-V特性容易受到晶体管部70的栅极电压造成的影响。具体而言，随着二极管部80的宽度D2等变小，正向电流流过时的二极管部80的电阻值变大。认为这是由于随着二极管部80的宽度D2和晶体管部70的宽度D3中的至少一方变小，二极管部80与晶体管部70的边界的数目增加而引起的。
因此，从使施加正向电压Vf时的对于特性的影响减少的角度考虑，二极管部80的宽度D2优选为100μm以上，更优选为150μm以上。同样地，从防止二极管部80与晶体管部70的边界的数目过度增加的角度考虑，晶体管部70的宽度D3优选为200μm以上，更优选为300μm以上。
另一方面，从使晶体管部70动作时和二极管部80动作时的半导体基板10中的温度分布均匀化的角度考虑，优选二极管部80的宽度D2为320μm以下。同样地，从使温度分布均匀化的角度考虑，晶体管部70的宽度D3优选为1000μm以下，更优选为500μm以下。
外部布线2可以具备接合部4和馈电部6。接合部4是进行引线键合时与表面电极52接合的部分。在接合部4，沿着外部布线2的延伸方向的长度是接合长度。接合部4沿着外部布线2的延伸方向延伸。因此，在本例中，接合部4与第一方向平行地延伸。在接合部4，与外部布线2的延伸方向垂直的方向的宽度是压溃宽度。在本例中，外部布线2沿着X轴方向延伸。在外部布线2沿着X轴方向延伸的情况下，接合长度为接触宽度D1。因此，能够在不依赖于压溃宽度的情况下通过增长接合长度而扩展接触宽度D1。
外部布线2的X轴方向上的与表面电极52的接触宽度D1可以比晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2都大。换言之，可以以使晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2比外部布线2的接触宽度D1小的方式来设定晶体管部70的X轴方向的节距间隔以及二极管部80的X轴方向的节距间隔。
此外，晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2可以比外部布线2的线径D4小。如果晶体管部70的宽度D3和二极管部80的宽度D2小于外部布线2的线径D4，则无论引线键合的工艺条件如何，均能够使晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2比外部布线2的接触宽度D1小。
可以以从半导体基板10的正面侧看时外部布线2与表面电极52接触的接触区(即接合部4的区域)与晶体管部70与二极管部80的边界重叠的方式设置外部布线2。换言之，外部布线2与表面电极52接触的接合部4跨越晶体管部70的区域和二极管部80的区域。晶体管部70的区域是从半导体基板10的正面侧看时晶体管部70所占的区域。二极管部80的区域是从半导体基板10的正面侧看时晶体管部70所占的区域。在图2所示的例子中，作为晶体管部70与二极管部80的边界，多个边界与接触区重叠。但是，也可以是1个边界与接合部4的区域重叠。
半导体基板10的厚度D5可以比二极管部80的X轴方向上的宽度D2的一半大。换言之，二极管部80的X轴方向上的宽度D2可以比半导体基板10的厚度D5的2倍小。另外，半导体基板10的厚度D5可以比晶体管部70的X轴方向上的宽度D3的一半大。换言之，晶体管部70的X轴方向上的宽度D3可以比半导体基板10的厚度D5的2倍小。半导体基板10的厚度D5可以为100μm以上，更优选为100μm以上且200μm以下。
半导体基板10的厚度D5越薄，越难以从发热的区域向邻接的区域进行热传导，温度分布越容易变得不均匀。因此，优选半导体基板10的厚度D5越薄，越减小二极管部80的X轴方向上的宽度D2和晶体管部70的X轴方向上的宽度D3，实现温度分布的均匀化。
图3是图1中的A-A′截面的一个例子的放大图。图3示出被图2中的点线包围的部分。本例的半导体装置100具有半导体基板10、层间绝缘膜38、表面电极52和集电极24。本例的表面电极52是发射极。但是，只要表面电极52是与外部布线2接合，且与晶体管部70和二极管部80电连接的电极即可，不限于发射极。在一个例子中，表面电极52可以是介由第二层间绝缘膜而层叠于发射极的上方的金属层。此时，表面电极52可以介由设置于第二层间绝缘膜的接触孔而与发射极电连接。
表面电极52和集电极24由金属等导电材料形成。在一个例子中，表面电极52可以是在铝(Al)中添加了固溶限以上的硅(Si)原子而得的Al-Si电极。表面电极52也可以是在Al中添加了Si和铜(Cu)而得的Al-Si-Cu电极。另外，在一个例子中，集电极24可以是将钛(Ti)、镍(Ni)、金(Au)层叠于Al-Si而得的电极，所述Al-Si是在铝(Al)中添加了固溶限以上的硅(Si)原子而得到的。集电极24的Al-Si可以是在Al中添加了Si和铜(Cu)而得的Al-Si-Cu电极。另外，集电极的Al-Si可以为Al。
在图3所示的截面中，在被栅极沟槽部40和虚设沟槽部30等各沟槽部所夹的台面部61形成有基区14。台面部61是在被沟槽部所夹的半导体基板10的区域中比沟槽部的最深的底部靠近正面侧的区域。基区14是掺杂浓度比阱区的掺杂浓度低的第二导电型。在晶体管部70中，在基区14的上表面的局部选择性地形成掺杂浓度比半导体基板的掺杂浓度高的第一导电型的发射区12。本例的发射区12为N+型。另外，在基区14的下表面选择性地形成掺杂浓度比半导体基板的掺杂浓度高且比发射区12的掺杂浓度低的第一导电型的蓄积层15。本例的蓄积层15为N型。
因此，在晶体管部70的正面侧，从半导体基板10的正面侧起依次形成N+型的发射区12和P-型的基区14以及N型的蓄积层15。在A-A′截面处，在二极管部80的正面侧形成有P-型的基区14。
在晶体管部70中，在P-型的基区14的下表面与N-型的漂移区18之间形成N型的蓄积层15。在二极管部80中，在基区14的下表面与漂移区18之间形成N型的蓄积层15。在晶体管部70和二极管部80这两方中，在漂移区18的下表面形成N+型的缓冲区20。
缓冲区20形成于漂移区18的下表面侧。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层发挥功能。
在晶体管部70中，在缓冲区20的下表面形成P+型的集电区22。在二极管部80中，在缓冲区20的下表面形成N+型的阴极区82。应予说明，在有源区中，将与阴极区82一致的下表面的区域作为二极管部80。或者，可以将在相对于半导体基板10的正面，向与半导体基板10的背面垂直的方向投影阴极区82时的投影区域作为二极管部80。另外，可以将在有源区中，作为相对于半导体基板的正面向与半导体基板10的背面垂直的方向投影集电区22时的投影区域且使包含发射区12的预定的单位构成规则配置而成的区域作为晶体管部70。
在半导体基板10的正面侧形成1个以上的栅极沟槽部40和1个以上的虚设沟槽部30。各沟槽部从半导体基板10的正面贯穿基区14而到达漂移区18。在设置有发射区12的区域中，各沟槽部也贯穿发射区12而到达漂移区18。沟槽部贯穿掺杂区域不限于按照形成掺杂区域之后形成沟槽部的顺序制造。在形成沟槽部之后在沟槽部之间形成掺杂区域也被包括在沟槽部贯穿掺杂区域中。
栅极沟槽部40具有形成于半导体基板10的正面侧的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42靠近内侧的位置。换言之，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44包括在深度方向上隔着栅极绝缘膜42至少与邻接的基区14对置的区域。A-A′截面处的栅极沟槽部40在半导体基板10的正面被层间绝缘膜38覆盖。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成由电子的反转层构成的沟道。
虚设沟槽部30在A-A′截面处可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于半导体基板10的正面侧的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式形成。虚设导电部34形成于虚设沟槽的内部，且形成于比虚设绝缘膜32靠近内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以具有在深度方向上与栅极导电部44相同的长度。该截面处的虚设沟槽部30在半导体基板10的上表面被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸的曲面状(截面为曲线状)。
对比比较例来说明如上构成的半导体装置100。图4是表示比较例中的半导体装置101的正面的图。在比较例中的半导体装置101中，与本发明的实施方式中的半导体装置100相比，晶体管部70的宽度D3和二极管部80的宽度D2更大。在比较例中的半导体装置101中，X轴方向上的与表面电极的接触宽度D1比晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2都大。
在图4所示的例子中，示出从半导体基板10的正面侧看时外部布线2与表面电极52接触的接触区与晶体管部70与二极管部80的边界不重叠的状态。外部布线2的接合部4的位置可以根据工艺流程变化。因此，可以根据外部布线2的接合部4的位置的变化，以从半导体基板10的正面侧看时与晶体管部70与二极管部80的边界不重叠的方式配置外部布线2。
图5是表示比较例中的二极管部80动作时的热扩散的一个例子的图。图6是表示比较例中的晶体管部70动作时的热扩散的一个例子的图。在半导体装置101中，在晶体管部70进行动作而发热的情况下，二极管部80可以停止动作而不发热。相反，在二极管部80进行动作而发热的情况下，晶体管部70可以停止动作而不发热。
在图5和图6中，用阴影表示热量扩散而温度升高到预定值以上的热扩散区110。另一方面，对于热量未充分扩散而温度小于预定值的未扩散区120未标记阴影。比较例的半导体装置101中的晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2比本发明的实施方式中的半导体装置100中的宽度D3和D2大。因此，如图5所示，在比较例的半导体装置101中，可以产生热扩散区110和未扩散区120，平面中的温度分布变得不均匀。
另外，如图5和图6所示，在二极管部80动作时和晶体管部70动作时，与本发明的实施方式中的半导体装置100相比，在外部布线2的接合部4产生的温度差更大。在接合部4处，由于温度反复上升和下降，所以容易发生热疲劳。
图7表示本发明的实施方式中的半导体装置100中的热扩散的一个例子。图7表示在半导体装置100中二极管部80动作时的热扩散的一个例子。半导体装置100中的晶体管部70的X轴方向上的宽度和二极管部80的X轴方向上的宽度比比较例的半导体装置101中的各宽度小。
因此，即使在二极管部80动作时，由于邻接的晶体管部70的宽度D3比比较例的情况小，所以热量在邻接的整个晶体管部70也充分扩散。因此，半导体装置100的平面温度分布的均匀性比比较例的情况高。即使在晶体管部70动作时，由于邻接的二极管部80的宽度D2比比较例的情况小，所以热量在邻接的整个二极管部80也充分扩散。因此，在二极管部80动作时和晶体管部70动作时，在外部布线2的接合部4产生的温度差比比较例的情况小。由此，能够减轻接合部4中的热疲劳，提高半导体装置100的长期的可靠性。
特别是，在驱动半导体装置100时，在晶体管部70与二极管部80的边界与外部布线2的接触区重叠的情况下，在与外部布线2的接触区重叠的区域中，晶体管部70和二极管部80某一方发热。通过以跨越晶体管部70的区域和二极管部80的区域的方式配置接合部4，从而能够在晶体管部70动作时与二极管部80动作时之间减少给外部布线2的接合部4带来的温度的差异。因此，在接合部4处温度的变化变小，能够减少热疲劳，提高半导体装置100的长期的可靠性。
在外部布线2的X轴方向上的与表面电极52的接触宽度D1比晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2都大的情况下，即使外部布线2的接合部4的位置变化，从半导体基板10的正面侧看时，也与晶体管部70与二极管部80的边界重叠。因此，即使在外部布线2的接合部4的位置因工艺流程而发生变化的情况下，如上所述，也能够提高半导体装置100的长期的可靠性。
图8是在二极管部80的宽度D2为540μm的半导体装置100中对晶体管部70进行通电情况下的温度分布的一个例子。晶体管部70的宽度D3为1050μm，是二极管部80的宽度D2的约2倍。图9是在二极管部80的宽度D2为310μm的半导体装置100中对晶体管部70进行通电情况下的温度分布的一个例子。晶体管部70的宽度D3为710μm，是二极管部80的宽度D2的约2.3倍。图10是在二极管部80的宽度D2为200μm的半导体装置100中对晶体管部70进行通电情况下的温度分布的一个例子。晶体管部70的宽度D3为470μm，是二极管部80的宽度D2的约2.4倍。
在图8、图9和图10中，各纵轴表示半导体装置100的芯片温度(℃)。横轴表示半导体装置100的对角线上的位置。在图8、图9和图10中，半导体装置100的驱动条件，即电流、电压和频率的条件相同。
如图8、图9和图10所示，在使半导体装置100驱动时，根据半导体装置100的面内的位置不同而温度发生变化。温度根据位置不同而反复上升和下降，呈波形分布。对于温度的变化幅度而言，图8的情况(D2为540μm的情况)为Δ4.0℃，图9的情况(D2为310μm的情况)为Δ3.6℃，图10的情况(D2为200μm的情况)为Δ1.0℃。温度的变化幅度是指呈波形的温度分布的振幅，即，温度分布的波幅。振幅可以是呈波形的温度分布的极大值与极小值的差值X的一半。
图11是在二极管部80的宽度为540μm的半导体装置100中对二极管部80进行通电情况下的温度分布的一个例子。晶体管部70的宽度D3为1050μm。图11中使用的半导体装置100与图8中使用的半导体装置100相同。图12是在二极管部80的宽度为310μm的半导体装置100中对二极管部80进行通电情况下的温度分布的一个例子。晶体管部70的宽度D3为710μm。图12中使用的半导体装置100与图9中使用的半导体装置100相同。
在图11和图12中，各纵轴表示半导体装置100的芯片温度(℃)。横轴表示半导体装置100的对角线上的位置。在图11和图12中，半导体装置100的驱动条件，即电流、电压和频率的条件相同。
在图11的情况下(D2为540μm)，半导体装置100内的温度的变化幅度为Δ6.0℃，在图12的情况下(D2为310μm)，半导体装置100内的温度的变化幅度为Δ1.0℃。因此，与二极管部80的宽度为540μm且晶体管部70的宽度为1050μm的情况相比，通过使二极管部80的宽度为310μm且晶体管部70的宽度D3为710μm，能够大幅降低半导体装置100内的温度的变化幅度(波幅)。通过使二极管部80的宽度D2小于320μm，从而得到大幅降低FWD通电时的半导体装置100的温度的变化幅度的效果。
图13是表示在二极管部80的宽度为540μm的半导体装置100中对二极管部80进行通电情况下的热扩散的一个例子的图。图14是表示在二极管部80的宽度为310μm的半导体装置100中对二极管部80进行通电情况下的热扩散的一个例子的图。图15是表示在二极管部80的宽度为200μm的半导体装置100中对二极管部80进行通电情况下的热扩散的一个例子的图。图13、图14和图15分别与图8、图9、图10中使用的半导体装置100相同。在图13、图14和图15中，阴影密度越高(浓)，表示温度越高。具体而言，温度最高的区域为区域301，温度按照区域302、区域303的顺序变低。
图13、图14和图15中的功率循环试验的条件是在Tj＝25℃开始，ΔTj100℃，Z相发热，二极管部(FWD)通电1秒导通。条件在图13、图14和图15中是相同的。在图13所示的位置A、B、C、D处，测定出导线的接点温度。在图14和图15中也是在与图13所示的位置相同的位置处测定出接点温度。另外，对功率循环耐量进行了评价。功率循环耐量是指因动作条件下的温度的上升和下降而由半导体装置100的内部结构所受到的热应力影响到的半导体装置100的寿命。将评价结果示于表1。
[表1]
如图13所示，在二极管部80的宽度为540μm的情况下，在半导体装置100内，根据晶体管部70的区域的形状和二极管部80的区域的形状观测温度的不均匀性。如图14所示，在二极管部80的宽度为310μm的情况下，半导体装置100内的温度的不均匀性被减轻。此外，如图15所示，在二极管部80的宽度为200μm的情况下，半导体装置100内的温度的不均匀性进一步被减轻。
图16是在半导体装置100中对二极管部80进行通电情况下的温度分布的一个例子。在图16中，纵轴表示半导体装置100的芯片温度(℃)。横轴表示沿着半导体装置100的第一方向的位置。在图16中，半导体装置100的驱动条件与图13、图14和图15的功率循环条件的情况相同。根据图16可知，与图13的情况相比，图14和图15的情况进一步减少半导体装置100内的温度的变化幅度(波幅)ΔT。
另外，如表1所示，随着二极管部80的宽度D2和晶体管部70的宽度D3变小，导线的接点温度的最高值以129.0℃、127.9℃、125.8℃的方式减少。认为这是因为二极管部80的宽度D2和晶体管部70的宽度D3越窄，热越容易充分向晶体管部70扩散。另外，通过减小二极管部80的宽度D2和晶体管部70的宽度，使得功率循环耐量提高。认为这是因为通过使二极管部80的宽度D2减小到540μm～200μm，从而能够使导线的接点温度(接点温度的变化)降低3.2℃。
如上，即使在以相同的驱动条件驱动半导体装置100的情况下，通过减小二极管部80的宽度D2和晶体管部70的宽度D3，使得与半导体装置100的面内的位置对应的温度的变化幅度变小。因此，即使在外部布线2的接合部4的位置根据工艺流程而在半导体装置100的面内方向变化的情况下，外部布线2的接合部4处的温度的变化幅度也变小。由此，能够减少外部布线2的接合部4处的热疲劳，提高半导体装置100的长期的可靠性。
图17是表示二极管部的宽度与破坏耐量之间的关系的一个例子。横轴表示样品编号，纵轴表示破坏耐量的指标。具体而言，白圈表示电流的平方时间积(I2t)，黑圈表示峰值浪涌电流(IFSM)。电流的平方时间积(I2t)和峰值浪涌电流(IFSM)的值越大，表示半导体装置100的破坏耐量越高。因此，电流的平方时间积(I2t)和峰值浪涌电流(IFSM)越高，半导体装置100的长期的可靠性越高。样品编号(1)～样品编号(5)除了晶体管部70的宽度D3和二极管部80的宽度D2以外，剂量等其他条件相同。
[表2]
晶体管部的宽度D3 二极管部的宽度D2
样品编号1 1060μm 540μm
样品编号2 1060μm 540μm
样品编号3 1060μm 540μm
样品编号4 710μm 320μm
样品编号5 480μm 200μm
如图17所示，半导体装置100中的晶体管部70的宽度D3和二极管部80的宽度D2与电流的平方时间积耐量和峰值浪涌电流耐量有相关关系。与样品编号(1)～(3)那样宽度D3为1060μm且宽度D3为540μm的情况相比，样品(4)那样宽度D3为710μm且宽度D2为320μm的情况的电流的平方时间积(白圈)和峰值浪涌电流(黑圈)提高。
此外，与样品(4)那样宽度D3为710μm且宽度D2为320μm的情况相比，样品(5)那样宽度D3为480μm且宽度D2为200μm的情况的电流的平方时间积(白圈)和峰值浪涌电流(黑圈)提高。因此，随着晶体管部70的宽度D3和二极管部80的宽度D2变小，能够提高半导体装置100的破坏耐量。
认为由于晶体管部70的宽度D3和二极管部80的宽度D2越小，使产生的热在半导体装置100的芯片面内更均等地分散，所以电流的平方时间积的耐量和峰值浪涌电流的耐量提高。
晶体管部70的宽度D3和二极管部80的宽度D2不限于表2的情况。如上所述，优选二极管部80的宽度D2可以为540μm以下，进一步优选二极管部80的宽度D2可以为320μm以下。晶体管部70的宽度D3可以为二极管部的宽度D2的2倍以上且3倍以下。
如上所述，根据图1～图3所示的半导体装置100，在半导体装置100的XY平面使温度分布均匀化。即使在二极管部80动作时和晶体管部70动作时，也能够使各自产生的热在半导体装置100的XY平面内更均匀分散。
在外部布线2，X轴方向上的与表面电极52的接触宽度D1比晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2中的至少一方大。更优选接触宽度D1比宽度D3和宽度D2都大。因此，即使在外部布线2的接合部4的位置因工艺流程而发生变化的情况下，从半导体基板10的正面侧看时，外部布线2的接合部4与晶体管部70与二极管部80的边界也重叠。
其结果是，能够减少在外部布线2的接合部4反复发生温度的上升和下降的温度的变化幅度。因此，避免外部布线2的接合部4处的热疲劳。由于能够防止热疲劳，所以电流的平方时间积(I2t)和峰值浪涌电流(IFSM)变高。另外，能够提高半导体装置100的功率循环耐量，能够提高半导体装置100的长期的可靠性。
图18是对半导体装置100的另一例示出正面的图。图19是表示图18中的A-A′截面的一个例子的图。除了外部布线2延伸的方向以外，图18和图19所示的半导体装置100具备与图1～图3中说明的半导体装置100同样的结构。因此，对共同的部分省略重复的说明。
在本例中，外部布线2沿着Y轴方向延伸。因此，外部布线2可以沿着与晶体管部70的延伸方向和二极管部80的延伸方向平行的方向延伸。外部布线2的接合部4与第一方向正交地延伸。在本例中，在外部布线2，X轴方向上的与表面电极的接触宽度D1也比晶体管部70的X轴方向上的宽度D3和二极管部80的X轴方向上的宽度D2中的至少一方大。在本例中，X轴方向上的与表面电极的接触宽度D1比晶体管部70的宽度D3和二极管部80的宽度D2都大。
外部布线2的接合部4在引线键合的工序中，外部布线2被按压变形而宽度变宽。接合部4的压溃宽度在外部布线2中是X轴方向上的与表面电极的接触宽度D1。外部布线2中的压溃宽度比外部布线的线径大。外部布线2的压溃宽度取决于外部布线2的材料。外部布线2的压溃宽度可以为外部布线的线径的1.1倍以上。如果增大外部布线2的压溃宽度，则在引线键合工序时施加的超声波变强而有损伤半导体基板10的可能性。另外，如果增大压溃宽度，则有外部布线2的壁厚变薄的情况。因此，外部布线2的压溃宽度可以为外部布线的线径的1.5倍以下。在本例中，也起到与图1～图3所示的半导体装置100同样的效果。
图20是对半导体装置100的另一例示出截面的一个例子的图。在本例中，在外部布线2，X轴方向上的与表面电极52的接触宽度D1比二极管部80的X轴方向上的宽度D2大，但是比晶体管部70的X轴方向上的宽度D3小。图20所示的半导体装置100的其他结构与图1～图3所示的半导体装置100、或图18和图19所示的半导体装置100相同。因此，对共同的结构省略重复的说明。
如本例所示，即使在减小二极管部80的宽度D2或晶体管部70的宽度D3中的任一方的情况下，也能够与比较例的情况相比使温度分布均匀化。因此，能够提高半导体装置100的功率循环耐量，能够提高半导体装置100的长期的可靠性。
图21是对半导体装置100的另一例示出正面的图。在图8～图12所示的温度分布中也可知，半导体装置100的半导体基板10的中央部的芯片温度比外周部高。这是因为外周部更容易扩散热。因此，从半导体基板10的正面看时，在将半导体装置100的XY平面区分为中央部104和包围中央部104的外周部106的情况下，优选外部布线2与外周部106接合。由此，与外部布线2与半导体基板10的中央部104接触的情况相比，由于施加于外部布线2的热应力变弱，所以半导体装置100的功率循环耐量变高。因此，能够提高半导体装置100的长期的可靠性。
中央部104和外周部106可以适当设定。在半导体装置100的XY平面中，可以将位于端部的晶体管部70的一列和二极管部80的一列作为外周部106。此时，沿着半导体装置100的边缘，D2+D3的宽度的区域为外周部106，被该外周部106包围的部分为中央部104。另外，可以将沿着半导体装置100的边缘，半导体装置100的XY平面上的1边的1/4的宽度的区域作为外周部106。被该外周部106包围的部分为中央部104。
图22是对半导体装置100的另一例示出正面的图。图22是图1所示的半导体装置100的变形例。本例的外部布线2包括至少一个第一外部布线(2a、2b、2c)和至少一个第二外部布线(2d、2e、2f)。从半导体基板10的正面方向看，第一外部布线(2a、2b、2c)和第二外部闭栓(2d、2e、2f)在表面电极52的对角处接合。第一外部布线(2a、2b、2c)和第二外部布线(2d、2e、2f)在各自的延伸方向(图22的情况下为X方向)的不同位置处与表面电极52接合。
在以表面电极52的X轴和Y轴的中心为原点(X＝0，Y＝0)时，在从正面看表面电极52的情况下，表面电极52可以等分为第一象限(X＞0，Y＞0)、第二象限(X＜0，Y＞0)、第三象限(X＜0，Y＜0)、第四象限(X＞0，Y＜0)这4个区域。将第一外部布线(2a、2b、2c)和第二外部布线(2d、2e、2f)对角地接合可以包括在第一象限和第三象限中的任一方接合第一外部布线，且在另一方接合第二外部布线的情况，或者在第二象限和第四象限的中的任一方接合第一外部布线，且在另一方接合第二外部布线的情况。
图23是对半导体装置100的另一例示出正面的图。图23是图18所示的半导体装置100的变形例。本例的外部布线2包括至少一个第一外部布线(2a、2b、2c)和至少一个第二外部布线(2d、2e、2f)。从半导体基板10的正面方向看，第一外部布线(2a、2b、2c)和第二外部闭栓(2d、2e、2f)在表面电极52的对角处接合。第一外部布线(2a、2b、2c)和第二外部布线(2d、2e、2f)在各自的延伸方向的不同位置处与表面电极52接合。
在图22和图23中示出第一外部布线(2a、2b、2c)的延伸方向与第二外部布线(2d、2e、2f)的延伸方向相同的情况。然而，多个外部布线2的接合部4、8以位于半导体装置100的对角的方式设置即可，第一外部布线(2a、2b、2c)的延伸方向与第二外部布线(2d、2e、2f)的延伸方向可以不同。
半导体装置100动作时产生的热从表面电极52传递到接合部4(外部布线2与表面电极52接触的接触区)。因此，例如像图1和图18所示的情况那样，多个外部布线2偏向表面电极52的一边的情况下，热容易集中到多个外部布线2接触的一侧。如图22和图23所示，通过在半导体装置100的表面电极52内对角地配置第一外部布线(2a、2b、2c)和第二外部布线(2d、2e、2f)，能够进一步分散半导体装置100内的热。对外部布线2的根数而言，根数越多越容易分散半导体装置100内的热。
图24是对半导体装置100的另一例示出正面的图。如图24所示，外部布线2a、2b、2c分别在3个位置处接合。在图24中，外部布线2a、2b、2c的接合部分别跨越晶体管部70与二极管部80的边界。在本例中，晶体管部70和二极管部80也沿着X轴方向交替地配置。外部布线2a、2b、2c可以分别接合到不同的晶体管部70与二极管部80的边界的上方。
图25是表示引线键合位置位于晶体管部70时的图24的B-B′截面的一个例子的图。在图25中，外部布线2与表面电极52接触的接合部4的在第一方向(在本例中，X方向)上的中心5位于晶体管部70的区域的在第一方向上的中心的上方。
图26是表示引线键合位置位于晶体管部与二极管部的边界时的图24的B-B′截面的一个例子的图。在图26中，外部布线2与表面电极52接触的接合部4的第一方向(在本例中，X方向)上的中心5配置在晶体管部70与二极管部80的边界的上方。中心5配置于晶体管部70与二极管部80的边界的上方的情况不仅可以包括中心5完全与边界的位置一致的情况，还可以包括在从半导体基板10的正面侧看时，中心5与边界的位置的第一方向上的距离收敛到振幅宽度D1的10％以内，且在相邻的晶体管部70的第一方向上的中心与二极管部80的第一方向上的中心之间有接合部4的在第一方向上的中心5的情况。另外，中心5与边界的位置的第一方向上的偏离可以包括以边界的位置为基准在振幅宽度D1的±5％以内的情况。由于引线键合工序中存在误差，所以有时难以完全使中心5与边界的位置一致。
图27是表示图25引线键合位置位于二极管部80时的图24的B-B′截面的一个例子的图。在图27中，外部布线2与表面电极52接触的接合部4的第一方向(在本例中，X方向)上的中心5位于二极管部80的区域的在第一方向上的中心的上方。
图28是表示引线键合位置与导线接点温度之间的关系的图。纵轴表示导线的接点温度(℃)。导线的接点温度(℃)表示图24所示的外部布线2a、2b、2c中的接点温度最高的中央的外部布线2b所接触的正下方的表面电极52的温度。横轴表示引线键合位置。在横轴上，IGBT区对应于图25所示的情况，IGBT-FWD边界对应于图26所示的情况，FWD区对应于图27所示的情况。
图28所示的数据是使用了从正面看时的大小为7mm×7mm的半导体装置100的情况的数据。作为二极管部80的FWD区的宽度D2为550μm，作为晶体管部70的IGBT区的宽度D3为1050μm。表面电极52的厚度为5μm。外部布线2的直径为500μm。外部布线2与半导体装置100接触的接合部4的沿着第一方向的接触宽度D1为1100μm。接合部4的压溃宽度为650μm。表面电极52是在铝(Al)中添加了固溶限以上的硅(Si)原子而得的Al-Si电极。集电极24是将钛(Ti)、镍(Ni)、金(Au)依次层叠于Al-Si而得的电极，所述Al-Si是在铝(Al)中添加了固溶限以上的硅(Si)原子而得的。
如图28所示，可知在外部布线2的接触宽度D1的在第一方向上的中心5配置于晶体管部70与二极管部80的边界的上方的情况下(记为IGBT-FWD边界)，由晶体管部70(IGBT)通电时和二极管部80(FWD)通电时产生的热引起的温度差最小。具体而言，温度差为141.9℃-137.9℃＝4℃。与此相对，在外部布线2的接触宽度D1的在第一方向上的中心5配置于晶体管部70的中心的上方的情况下(记为IGBT区域，温度差为146.6℃-122.8℃＝23.8℃。另外，在外部布线2的接触宽度D1的在第一方向上的中心5配置于二极管部80的中心的上方的情况下(记为FWD区)，温度差为159.2-132.6℃＝26.6℃。通过使IGBT通电时和FWD通电时产生的热引起的温度差变小，从而减少半导体装置100的外部布线2与表面电极52的接合部4处的热疲劳。由此，在D3和D2大的情况下，具体而言，在晶体管部70的宽度D3为1050μm且二极管部80的宽度D2为550μm的情况下，也能够提高半导体装置100的长期的可靠性。
应予说明，在上述的其它实施方式中，如图26所示，也可以以外部布线2与表面电极52接触的接合部4的在第一方向上的中心5配置于晶体管部70与二极管部80的边界的上方的方式构成半导体装置100。
图29是对半导体装置100的另一例示出正面的图。图29是图1的半导体装置100的变形例。图29所示的半导体装置100除了接合部4的接合位置以外，具有与图1所示的半导体装置100相同的结构。因此，省略重复的说明。在本例中，与图26所示的情况同样地，外部布线2与表面电极52接触的接合部4的第一方向(在本例中，X方向)上的中心5也配置在晶体管部70与二极管部80的边界的上方。中心5配置于晶体管部70与二极管部80的边界的上方的情况不仅可以包括中心5完全与边界的位置一致的情况，还可以包括从半导体基板10的正面侧看时，中心5与边界的位置的第一方向上的距离收敛到振幅宽度D1的10％以内，且在相邻的晶体管部70的第一方向上的中心与二极管部80的第一方向上的中心之间有接合部4的在第一方向上的中心5的情况。另外，中心5与边界的位置的第一方向上的偏离可以包括以边界的位置为基准在振幅宽度D1的±5％以内的情况。
图30是对半导体装置100的另一例示出正面的图。图30是图22的半导体装置100的变形例。图30所示的半导体装置100除了接合部4的接合位置以外，具有与图22所示的半导体装置100相同的结构。因此，省略重复的说明。在本例中，外部布线2与表面电极52接触的接合部4的第一方向(在本例中，X方向)上的中心5配置于晶体管部70与二极管部80的边界的上方。
根据图29和图30所示的构成，外部布线2的接触宽度D1的中心5配置在半导体装置100的晶体管部70的区域与二极管部80的区域的边界上。由此，能够减小晶体管部70通电时和二极管部80电时的外部布线2的接合部4的正下方的表面电极52的温度差。另外，根据图30所示的构成，通过在半导体装置100内对角地配置第一外部布线(2a、2b、2c)和第二外部布线(2d、2e、2f)，从而能够进一步分散半导体装置100内的热。由此，能够减少半导体装置100的外部布线2与表面电极52的接合部4处的热疲劳，能够进一步提高长期的可靠性。
图31是对半导体装置100的另一例示出正面的图。在上述的半导体装置100中，对外部布线2与第一方向平行地延伸的情况和外部布线2与第一方向正交地延伸的情况进行了说明。然而，半导体装置100不限于这些情况。如图31所示，外部布线2可以相对于第一方向倾斜地延伸。在图31的情况下，外部布线2与表面电极52接触的接合部4也跨越晶体管部70和二极管部80的区域。可以以从半导体基板10的正面侧看时外部布线2与表面电极52接触的区域和晶体管部70与二极管部80的边界重叠的方式设置外部布线2。
根据图31所示的半导体装置100，由于外部布线2与表面电极52接触的接合部4跨越晶体管部70和二极管部80的区域，所以也能够减小晶体管部70的通电时和二极管部80的通电时的温度差。由此，能够减少接合部4处的热疲劳，能够提高半导体装置100的长期的可靠性。
图32是对半导体装置100的另一例示出正面的图。在本例中，在各外部布线2a、2b中，每一个外部布线在多个接合部4和接合部8处与表面电极52接触且延伸。在本例中，各外部布线2在2个接合部4和接合部8处与表面电极52接触。但是，可以与本例不同的是，各外部布线2a、2b在3个以上的接合部处与表面电极52接触。在引线键合工序中，通过在一个位置的多个部位处形成针脚(stitch)，从而可以构成多个接合部4、8。在从半导体基板10的正面方向看时，半导体基板10可以具有晶体管部70与二极管部80呈条纹状交替配置的平面形状。晶体管部70与二极管部80沿着第一方向交替配置。
各外部布线2a、2b可以与第一方向平行地延伸。接合部4和接合部8中的至少一个可以跨越晶体管部70和二极管部80的区域。本例中，可以是接合部4和接合部8双方都跨越晶体管部70和二极管部80的区域。换言之，从半导体基板的正面侧看时，接合部4和晶体管部与二极管部的边界重叠。同样地，从半导体基板的正面侧看时，接合部8和晶体管部与二极管部的边界重叠。与图26所示的例子同样地，接合部4的在第一方向上的中心5可以配置于晶体管部70与二极管部80的边界的上方，接合部8的在第一方向上的中心5可以配置于其他晶体管部70与二极管部80的边界的上方。
从半导体基板10的正面看时，可以沿着半导体装置100的表面电极52的一边设置第一接合部4，可以沿着与一边对置的另一边设置第二接合部8。特别是，多个接合部4和接合部8可以与表面电极52的4个角部相对应地设置。
由于外部布线2的根数越多，外部布线与表面电极52的接触点的数目越多，所以越容易分散半导体装置100内的热。然而，有时外部布线2的根数会受到连接外部布线2的DCB(Direct Copper Bond：直接键合铜)基板7的电路图案的制约等限制。根据本例，由于针对每一根外部布线2设置多个接合部4、8，所以能够在不增加外部布线2的数量的情况下增加外部布线与表面电极52的接触点的数目。因此，即使在外部布线2的根数受到限制的情况下，也能够减少外部布线的接合部处的热疲劳而提高长期的可靠性。
应予说明，外部布线2的根数不限于图32的情况。图33是对半导体装置100的另一例示出正面的图。图33所示的半导体装置100具有4根外部布线2a、2b、2c、2d。在外部布线2a、2b、2c、2d中，每一个外部布线2在多个接合部4和接合部8处与表面电极52接触且延伸。图34是对半导体装置100的另一例示出正面的图。图34所示的半导体装置100的每一根外部布线具有一个接合部。
在图34所示的半导体装置100中，外部布线2的接合部在半导体装置100的芯片面内，在X轴和Y轴上不对称地设置。在图34所示的情况下，在表面电极52的4个角部中的与对角存在的2个角部对应的位置处虽然设置有接合部4，但是在与剩余的2个角部对应的位置处未设置接合部4。以表面电极52的中心为原点，如果将表面电极52等分为第一象限(X＞0，Y＞0)、第二象限(X＜0，Y＞0)、第三象限(X＜0，Y＜0)、第四象限(X＞0，Y＜0)这4个区域，则在第二象限和第三象限存在接合部4，但是在第一象限和第四象限不存在接合部4。
与此相对，在图33所示的半导体装置100中，各外部布线2的接合部4、8在半导体装置100的芯片面内相对于X轴和Y轴均对称地设置。从半导体基板10的正面看时，可以沿着半导体装置100的表面电极52的一边设置有第一接合部4，沿着与一边对置的另一边设置有第二接合部8。特别是，多个接合部4和接合部8可以与表面电极52的4个角部相对应地设置。
图35表示图33所示的半导体装置100的热扩散的一个例子。图36表示图34所示的半导体装置100的热扩散的一个例子。图35表示晶体管部70(IGBT)的通电时的温度分布和二极管部80(FWD)的通电时的温度分布。图36也同样地表示晶体管部70(IGBT)的通电时的温度分布和二极管部80(FWD)的通电时的温度分布。
在每一根外部布线2具有一个接合部4的情况下，根据外部布线2的根数不同，接合部4在表面电极52的面内偏移。由于电流从表面电极52通过接合部4流过外部布线2，所以外部布线2与表面电极52接触的接合部4存在的数目越多的区域，表示该区域的温度越高的趋势。因此，在接合部4在表面电极52的面内偏移的情况下，产生在表面电极52的面内的温度的不平衡。像图36中圆圈所示，具有每一根外部布线2具有一个接合部4的外部布线2的半导体装置100会发生在面内的温度的不平衡。
另一方面，在每一根外部布线2具有多个接合部4和接合部8的半导体装置100中，多个接合部4和接合部8可以与表面电极52的4个角部相对应地设置。因此，即使在外部布线2的根数受到限制的情况下，也能够在宽广的范围内不偏移地配置接合部4和接合部8。因此，能够抑制由于接合部的偏移而产生的在表面电极52的面内的温度的不平衡。如图35所示，在每一根外部布线2具有多个接合部4和接合部8的情况下，与图36所示的情况相比，在面内的温度的不平衡减轻。
特别是通过多个接合部4和接合部8均跨越晶体管部70和二极管部80的区域，从而在IGBT通电时和FWD通电时产生的热引起的温度差变小。如本例所示，通过增加接合部4和接合部8的数目，能够进一步减小温度差。因此，减少半导体装置100的外部布线2与表面电极52的接合部4处的热疲劳。
图37是表示具备半导体装置100的半导体模块200的截面的一个例子的图。图37的半导体模块200可以具备半导体装置100、焊料层130和DCB基板140。半导体装置100可以与上述的图1～图3、图18和图19、图20或图21～图27、图29～图34所示的半导体装置100相同。因此，省略重复的说明。
在DCB基板140中，在绝缘基板144的正面侧直接接合有铜基板142。另一方面，在绝缘基板144的背面侧直接接合有铜基板142。绝缘基板144可以由选自氧化铝(Al2O3)、氮化铝(AlN)和氮化硅(SiN)中的至少1种绝缘物质构成。
半导体装置100在半导体基板10的下方具备焊料层130。具体而言，焊料层130可以接合到设置于半导体装置100的背面的集电极24与DCB基板140的铜基板142之间。焊料层130的厚度可以为70μm以上且200μm以下。如果焊料层130的厚度为70μm以下，则难以在铜基板142与焊料层130之间形成合金层，有时无法将铜基板142与焊料层130接合。焊料层130可以是通过混入银(Ag)的微粒并实施烧结处理而得到。
半导体基板10的厚度D5可以为100μm以上。焊料层130的厚度D6可以为50μm以上且200μm以下，更优选为100μm以上且200μm以下。并且，半导体基板10的厚度D5和焊料层130的厚度D6的总计(D5+D6)可以比晶体管部70的X轴方向上的宽度D3大。同样地，半导体基板10的厚度D5和焊料层130的厚度D6的总计(D5+D6)可以比二极管部80的X轴方向上的宽度D2大。
在本例中，焊料层130也有助于热传递。半导体基板10的厚度D5和焊料层130的厚度D6的总计越小，越不易从发热的区域向邻接的区域进行热传导，温度分布越容易变得不均匀。因此，优选厚度D5和厚度D6和总计越薄，就使二极管部80的X轴方向上的宽度D2和晶体管部70的X轴方向上的宽度D3越小，能够实现温度分布的均匀化。
根据本例，可以考虑到半导体基板10的厚度D5和焊料层130的厚度D6来设定晶体管部70的宽度D3和二极管部80的宽度D2。因此，可以考虑到由半导体装置100中的半导体基板10和焊料层130引起的热传导来设定晶体管部70的宽度D3和二极管部80的宽度D2。
图38A和图38B是对半导体装置100的引线键合的定位的一个例子进行示出的图。图38A表示半导体装置100的正面，图38B表示图38A的V部分的放大图。
为了使图26所示的外部布线2与表面电极52接触的接合部4的第一方向(X方向)上的中心5配置于晶体管部70与二极管部80的边界的上方，需要准确地确定外部布线的键合位置。
在半导体装置100的表面电极52的上表面具备保护膜95。保护膜95具备将连接外部布线2的表面电极52露出的第一开口部96和将栅电极90露出的第二开口部97。保护膜95只要是例如聚酰亚胺、环氧系的树脂或硅氮化膜等具有绝缘性的保护半导体装置100的表面的膜即可。
保护膜95在第一开口部96具备朝向半导体装置100的中央部突出的凸部98。即，在俯视时第一开口部98具备凸部98。俯视可以指从半导体装置100的正面侧看的情况。凸部98具有与第一方向(X方向)平行的端部98a、平行于与第一方向垂直的方向(Y方向)的端部98b1、端部98b2。凸部98的平行于与第一方向垂直的方向(Y方向)的端部98b1、端部98b2沿着二极管部80与晶体管部70的边界配置。
利用引线键合装置检测凸部98的与第一方向平行配置的端部98a以及沿着与第一方向垂直的方向平行配置的端部98b1或端部98b2中的任一方来确定外部布线2与表面电极52连接的位置。通过沿着二极管部80与晶体管部70的边界配置与垂直于第一方向的方向平行地配置的端部98b1和端部98b2，从而能够高精度地在晶体管部70与二极管部80的边界的上方连接外部布线2的接合部4的在第一方向上的中心5。
凸部98的宽度(端部98b1与端部98b2之间的宽度)可以与二极管部80的宽度D2相同。
应予说明，在图38A中，在半导体装置100的设置有栅电极90一侧的二极管部80的全部上表面具备凸部98，但是在半导体装置100的二极管部80的上表面设置至少1个以上凸部98即可。另外，可以在半导体装置100的与设置有栅电极90的一侧相反侧的保护膜95设置凸部98。
另外，凸部98的平行于与第一方向垂直的方向(Y方向)的端部98b1、端部98b2中的任一方沿着二极管部80与晶体管部70的边界配置即可。
图39A和图39B是对半导体装置100的引线键合的定位的另一例进行示出的图。图39A表示半导体装置100的正面，图39B表示图39A的W部分的放大图。与图38A和图38B的不同之处在于保护膜95所具备的第一开口部96具有凹部99。
保护膜95在第一开口部96具备朝向半导体装置100的外周凹陷的凹部99。凹部99具有与第一方向(X方向)平行的99a和平行于与第一方向垂直的方向(Y方向)的99b1、99b2。凹部99的平行于与第一方向垂直的方向(Y方向)的99b1、99b2沿着二极管部80与晶体管部70的边界配置。
利用引线键合装置检测凹部99的与第一方向平行配置的99a以及沿着与第一方向垂直的方向平行配置的99b1或99b2中的任一方来确定外部布线2与表面电极52连接的位置。通过沿着二极管部80与晶体管部70的边界配置与垂直于第一方向的方向平行地配置的99b1和99b2，从而能够高精度地在晶体管部70与二极管部80的边界的上方连接外部布线2的接合部4的在第一方向上的中心5。
凹部99的宽度(99b1与99b2之间的宽度)可以与二极管部80的宽度D2相同。应予说明，图39A虽然在半导体装置100的设置有栅电极90的一侧的二极管部80的全部上表面具备凹部99，但是在半导体装置100的二极管部80的上表面设置至少1个以上的凹部99即可。
另外，可以在半导体装置100的与设置有栅电极90的一侧相反侧的保护膜95设置凹部99。另外，沿着二极管部80与晶体管部70的边界配置凹部99的平行于与第一方向垂直的方向(Y方向)的99b1、99b2中的任一方即可。
以上，利用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式记载的范围。对上述实施方式可以进行各种变更或改良对于本领域技术人员而言是明了的。根据权利要求书的记载可知该进行了各种变更或改良而得到的方式也包括在本发明的技术范围内。

Claims (26)

1.一种半导体装置，其特征在于，具备：
半导体基板；
晶体管部和二极管部，其沿着与所述半导体基板的正面平行的第一方向交替地配置在所述半导体基板的内部；
表面电极，其设置于所述晶体管部和所述二极管部的上方，且与所述晶体管部和所述二极管部电连接；以及
外部布线，其接合到所述表面电极，并且在所述第一方向上的与所述表面电极的接触宽度比所述晶体管部的所述第一方向上的宽度和所述二极管部的所述第一方向上的宽度中的至少一方大。
2.根据权利要求1所述的半导体装置，其特征在于，所述接触宽度比所述晶体管部的所述第一方向上的宽度和所述二极管部的所述第一方向上的宽度都大。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述晶体管部的所述第一方向上的宽度比所述二极管部的所述第一方向上的宽度大。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述半导体基板的厚度比所述二极管部的所述第一方向上的宽度的一半大。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述半导体基板的厚度比所述晶体管部的所述第一方向上的宽度的一半大。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述外部布线沿着所述第一方向延伸。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，以从所述半导体基板的正面侧看时所述外部布线与所述表面电极接触的区域和所述晶体管部与所述二极管部的边界重叠的方式设置所述外部布线。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，将所述表面电极区分为从所述半导体基板的正面看时为中央部和包围所述中央部的外周部的情况下，所述外部布线接合到所述外周部。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述外部布线包括至少一个第一外部布线和至少一个第二外部布线，
从所述半导体基板的正面看时，所述第一外部布线和所述第二外部布线在所述表面电极的对角处接合。
10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，在所述半导体基板的下方还具备焊料层，
所述半导体基板的厚度与所述焊料层的厚度的总计比所述晶体管部的所述第一方向上的宽度大。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，在所述半导体基板的下方还具备焊料层，
所述半导体基板的厚度与所述焊料层的厚度的总计比所述二极管部的所述第一方向上的宽度大。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，所述二极管部的所述第一方向上的宽度小于540μm。
13.根据权利要求1～11中任一项所述的半导体装置，其特征在于，所述二极管部的所述第一方向上的宽度小于320μm。
14.根据权利要求1～13中任一项所述的半导体装置，其特征在于，所述晶体管部的所述第一方向上的宽度为所述二极管部的所述第一方向上的宽度的2倍以上且3倍以下。
15.根据权利要求1～14中任一项所述的半导体装置，其特征在于，所述外部布线与所述表面电极接触的接合部跨越所述晶体管部的区域和所述二极管部的区域。
16.根据权利要求1～14中任一项所述的半导体装置，其特征在于，所述外部布线与所述表面电极接触的接合部的在所述第一方向上的中心配置在所述晶体管部与所述二极管部的边界的上方。
17.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述外部布线与所述表面电极接触的接合部与所述第一方向正交地延伸。
18.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述外部布线与所述表面电极接触的接合部与所述第一方向平行地延伸。
19.根据权利要求1～18中任一项所述的半导体装置，其特征在于，所述表面电极是包含铝的导电材料。
20.根据权利要求1～19中任一项所述的半导体装置，其特征在于，在所述外部布线中，每一个外部布线在多个接合部与所述表面电极接触且延伸。
21.根据权利要求20所述的半导体装置，其特征在于，从所述半导体基板的正面侧看时，所述多个接合部中的每一个接合部和所述晶体管部与所述二极管部的边界重叠。
22.根据权利要求16所述的半导体装置，其特征在于，在所述表面电极的上表面具备保护膜，
所述保护膜具备使所述表面电极露出的第一开口部，
所述第一开口部在俯视时具有凸部，
所述凸部的突出的部分配置在与所述第一方向平行的方向，
所述凸部的与所述第一方向垂直的端部沿着所述晶体管部与所述二极管部的边界配置。
23.根据权利要求16所述的半导体装置，其特征在于，在所述表面电极的上表面具备保护膜，
所述保护膜具备使所述表面电极露出的第一开口部，
所述第一开口部在俯视时具有凹部，
所述凹部的底部配置在与所述第一方向平行的方向，
所述凹部的与所述第一方向垂直的端部沿着所述晶体管部与所述二极管部的边界配置。
24.一种半导体装置的制造方法，其特征在于，所述半导体装置具备：半导体基板；晶体管部和二极管部，其沿着与所述半导体基板的正面平行的第一方向交替地配置在所述半导体基板的内部；表面电极，其设置于所述晶体管部和所述二极管部的上方，且与所述晶体管部和所述二极管部电连接；以及外部布线，其接合到所述表面电极，并且在所述第一方向上的与所述表面电极的接触宽度比所述晶体管部的所述第一方向上的宽度和所述二极管部的所述第一方向上的宽度中的至少一方大，所述半导体装置的制造方法包括：
在所述表面电极的上表面形成保护膜的工序；以及
在形成所述保护膜的工序之后在所述保护膜形成使所述表面电极露出的第一开口部的工序，
所述外部布线利用所述第一开口部进行定位而连接到表面电极。
25.根据权利要求24所述的半导体装置的制造方法，其特征在于，所述第一开口部在俯视时具有凸部，
所述凸部的突出部沿着与所述第一方向平行的方向形成，
所述凸部的与所述第一方向垂直的端部沿着所述晶体管部与所述二极管部的边界形成。
26.根据权利要求24所述的半导体装置的制造方法，其特征在于，所述第一开口部在俯视时具有凹部，
所述凹部的底部沿着与所述第一方向平行的方向形成，
所述凹部的与所述第一方向垂直的端部沿着所述晶体管部与所述二极管部的边界形成。
CN201880004745.1A 2017-06-09 2018-05-28 半导体装置及半导体装置的制造方法 Active CN110100314B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017114661 2017-06-09
JP2017-114661 2017-06-09
PCT/JP2018/020425 WO2018225571A1 (ja) 2017-06-09 2018-05-28 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110100314A true CN110100314A (zh) 2019-08-06
CN110100314B CN110100314B (zh) 2022-08-09

Family

ID=64566843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880004745.1A Active CN110100314B (zh) 2017-06-09 2018-05-28 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10672762B2 (zh)
JP (2) JP6904416B2 (zh)
CN (1) CN110100314B (zh)
DE (1) DE112018002905T5 (zh)
WO (1) WO2018225571A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
JP7061983B2 (ja) * 2019-04-26 2022-05-02 三菱電機株式会社 半導体装置
JP7149899B2 (ja) 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
EP3859775A1 (en) * 2020-02-03 2021-08-04 Infineon Technologies AG Semiconductor arrangement and method for producing the same
CN114902407A (zh) 2020-07-07 2022-08-12 富士电机株式会社 半导体模块
JPWO2022113508A1 (zh) * 2020-11-25 2022-06-02
EP4009025A1 (de) * 2020-12-07 2022-06-08 Siemens Aktiengesellschaft Bondverbindungsmittel aufweisend einen kern und umhüllenden mantel
WO2022219930A1 (ja) 2021-04-14 2022-10-20 富士電機株式会社 半導体装置および半導体モジュール

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283706A (ja) * 1992-03-30 1993-10-29 Shindengen Electric Mfg Co Ltd 絶縁ゲ−ト型電界効果トランジスタ
JP2000004017A (ja) * 1998-04-24 2000-01-07 Sanken Electric Co Ltd 絶縁ゲ−ト形バイポ−ラトランジスタ
JP2003188378A (ja) * 2001-12-14 2003-07-04 Mitsubishi Electric Corp 半導体装置
CN101022098A (zh) * 2006-02-15 2007-08-22 松下电器产业株式会社 连接结构体及连接结构体的制造方法
JP2008047772A (ja) * 2006-08-18 2008-02-28 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
US20100148244A1 (en) * 2005-07-26 2010-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor element and electrical apparatus
CN101794779A (zh) * 2009-01-29 2010-08-04 三洋电机株式会社 绝缘栅型半导体装置
JP2010283205A (ja) * 2009-06-05 2010-12-16 Toyota Motor Corp 半導体装置
JP2011086852A (ja) * 2009-10-19 2011-04-28 Toyota Motor Corp 半導体装置
US20110309436A1 (en) * 2009-04-28 2011-12-22 Mitsubishi Electric Corporation Power semiconductor device
US20140312477A1 (en) * 2009-03-03 2014-10-23 Ixys Corporation Lead And Lead Frame For Power Package
CN105210187A (zh) * 2013-10-04 2015-12-30 富士电机株式会社 半导体装置
US20160141284A1 (en) * 2013-08-23 2016-05-19 Mitsubishi Electric Corporation Semiconductor device
JP2016086003A (ja) * 2014-10-23 2016-05-19 三菱電機株式会社 パワー半導体装置の製造方法
JP2016225469A (ja) * 2015-05-29 2016-12-28 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864629B2 (ja) * 1990-03-05 1999-03-03 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JPH07235672A (ja) 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
US5437405A (en) * 1994-08-22 1995-08-01 National Semiconductor Corporation Method and apparatus for stitch bonding of wires to integrated circuit bonding pads
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
KR100243914B1 (ko) * 1997-07-29 2000-02-01 구본준 액정표시패널의 탭패드부 구조 및 그 제조방법
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
US6313541B1 (en) * 1999-06-08 2001-11-06 Winbond Electronics Corp. Bone-pad with pad edge strengthening structure
WO2004109808A1 (ja) 2003-06-05 2004-12-16 Mitsubishi Denki Kabushiki Kaisha 半導体装置およびその製造方法
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2008258499A (ja) 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
JP4397408B2 (ja) * 2007-09-21 2010-01-13 株式会社新川 半導体装置及びワイヤボンディング方法
WO2009060670A1 (ja) * 2007-11-09 2009-05-14 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
CN108269792A (zh) * 2011-05-18 2018-07-10 晟碟半导体（上海）有限公司 瀑布引线键合
JP2014022708A (ja) 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法
DE112014007279B4 (de) 2014-12-24 2020-10-01 Hitachi, Ltd. Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die diese verwendet

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283706A (ja) * 1992-03-30 1993-10-29 Shindengen Electric Mfg Co Ltd 絶縁ゲ−ト型電界効果トランジスタ
JP2000004017A (ja) * 1998-04-24 2000-01-07 Sanken Electric Co Ltd 絶縁ゲ−ト形バイポ−ラトランジスタ
JP2003188378A (ja) * 2001-12-14 2003-07-04 Mitsubishi Electric Corp 半導体装置
US20100148244A1 (en) * 2005-07-26 2010-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor element and electrical apparatus
CN101022098A (zh) * 2006-02-15 2007-08-22 松下电器产业株式会社 连接结构体及连接结构体的制造方法
JP2008047772A (ja) * 2006-08-18 2008-02-28 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2009111188A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
CN101794779A (zh) * 2009-01-29 2010-08-04 三洋电机株式会社 绝缘栅型半导体装置
US20140312477A1 (en) * 2009-03-03 2014-10-23 Ixys Corporation Lead And Lead Frame For Power Package
US20110309436A1 (en) * 2009-04-28 2011-12-22 Mitsubishi Electric Corporation Power semiconductor device
JP2010283205A (ja) * 2009-06-05 2010-12-16 Toyota Motor Corp 半導体装置
JP2011086852A (ja) * 2009-10-19 2011-04-28 Toyota Motor Corp 半導体装置
US20160141284A1 (en) * 2013-08-23 2016-05-19 Mitsubishi Electric Corporation Semiconductor device
CN105210187A (zh) * 2013-10-04 2015-12-30 富士电机株式会社 半导体装置
JP2016086003A (ja) * 2014-10-23 2016-05-19 三菱電機株式会社 パワー半導体装置の製造方法
JP2016225469A (ja) * 2015-05-29 2016-12-28 新電元工業株式会社 パワー半導体装置及びパワー半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2018225571A1 (ja) 2019-11-07
US10672762B2 (en) 2020-06-02
US20190287964A1 (en) 2019-09-19
CN110100314B (zh) 2022-08-09
JP6904416B2 (ja) 2021-07-14
JP2021052208A (ja) 2021-04-01
JP7078099B2 (ja) 2022-05-31
DE112018002905T5 (de) 2020-02-20
WO2018225571A1 (ja) 2018-12-13

Similar Documents

Publication Publication Date Title
CN110100314A (zh) 半导体装置及半导体装置的制造方法
JP6801324B2 (ja) 半導体装置
US10861833B2 (en) Semiconductor device
JPWO2007013377A1 (ja) 半導体素子及び電気機器
US11398818B2 (en) Semiconductor device
US20160126209A1 (en) Semiconductor device
CN110391225B (zh) 半导体装置
US9601572B2 (en) Semiconductor device for reducing gate wiring length
US9601573B2 (en) Semiconductor device for reducing propagation time of gate input signals
JP5098630B2 (ja) 半導体装置及びその製造方法
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
US7253507B2 (en) Semiconductor device
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
JP2009164288A (ja) 半導体素子及び半導体装置
CN110890419A (zh) 半导体装置
KR102576366B1 (ko) 증가된 활성 영역을 갖는 트랜지스터 반도체 다이
US10727228B2 (en) Stacked integrated circuit
US10199347B2 (en) Semiconductor device
US20230028808A1 (en) Semiconductor device
CN111180514A (zh) 半导体装置
WO2023112662A1 (ja) 半導体モジュールおよび半導体装置
WO2022219930A1 (ja) 半導体装置および半導体モジュール
WO2023090137A1 (ja) 半導体素子および半導体装置
CN109994445B (zh) 半导体元件和半导体装置
CN117476634A (zh) Igbt器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant