DE112014007279B4 - Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die diese verwendet - Google Patents

Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die diese verwendet Download PDF

Info

Publication number
DE112014007279B4
DE112014007279B4 DE112014007279.6T DE112014007279T DE112014007279B4 DE 112014007279 B4 DE112014007279 B4 DE 112014007279B4 DE 112014007279 T DE112014007279 T DE 112014007279T DE 112014007279 B4 DE112014007279 B4 DE 112014007279B4
Authority
DE
Germany
Prior art keywords
resin layer
semiconductor
semiconductor device
layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014007279.6T
Other languages
English (en)
Other versions
DE112014007279T5 (de
Inventor
Takashi Hirao
Kan Yasui
Kazuhiro Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE112014007279T5 publication Critical patent/DE112014007279T5/de
Application granted granted Critical
Publication of DE112014007279B4 publication Critical patent/DE112014007279B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/296Organo-silicon compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48111Disposition the wire connector extending above another semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1425Converter
    • H01L2924/14252Voltage converter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitervorrichtung, die umfasst:
ein Halbleiterelement; und
eine Schichtstruktur, die eine erste Harzschicht, eine zweite Harzschicht und eine dritte Harzschicht enthält, die in dieser Reihenfolge geschichtet sind, um eine auf einer Seite des Halbleiterelements angeordnete Hauptelektrode zu bedecken,
wobei die Schichtstruktur einen ersten Bereich (201) mit der ersten Harzschicht in Kontakt mit der zweiten Harzschicht und einen zweiten Bereich (202) mit der ersten Harzschicht in Kontakt mit der dritten Harzschicht enthält, wobei die beiden Bereiche um die Mitte des Halbleiterelements angeordnet sind,
wobei zumindest ein Teil des zweiten Bereichs (202) näher zu der Mitte des Halbleiterelements als der erste Bereich (201) angeordnet ist,
die erste Harzschicht durch Photolithographie gemustert ist und
eine Begrenzung von zumindest einem Teil des zweiten Bereichs (202) als Muster für die Bilderkennung im Konfektionierungsprozess verwendet wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf einen Leistungsumsetzer, der die Halbleitervorrichtung enthält, und insbesondere auf eine Hochspannungshalbleitervorrichtung und auf einen Hochspannungsleistungsumsetzer, der die Hochspannungshalbleitervorrichtung enthält.
  • Stand der Technik
  • Hochspannungshalbleitervorrichtungen, die PN-Dioden, Schottky-Dioden (SBDs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), Isolierschichtbipolartransistoren (IGBTs) enthalten, werden umfassend verwendet. Diese Hochspannungshalbleitervorrichtungen sind aus Silicium, SiC oder GaN (Galliumnitrid) hergestellt. Diese Hochspannungshalbleitervorrichtungen sind in Leistungshalbleitermodulen enthalten, um Hochspannungsleistungsumsetzer zu bilden. Eine Hochspannungshalbleitervorrichtung enthält einen Feldbegrenzungsbereich in der Nähe der oberen Oberfläche des Halbleiterelements und eine Harzschicht wie etwa eine Polyimidschicht auf der oberen Oberfläche, um die Sperrspannung zu stabilisieren.
  • PTL 1 offenbart eine Technik zum Bilden einer Schichtstruktur aus Harz in dem Bereich in der Nähe eines SiC-Elements, um die Sperrspannung zu stabilisieren.
  • PTL 2 offenbart eine Technik zum Bilden einer Schichtstruktur aus Harz in einer mit Harz gekapselten elektronischen Schaltung.
  • PTL 3 offenbart eine Technik zum Bilden einer Schichtstruktur aus Harz in einem Halbleiterspeicherelement.
  • Liste der Entgegenhaltungen
  • Patentliteratur
    • PTL 1: JP 2013-191716 A
    • PTL 2: JP H08- 88 298 A
    • PTL 3: JP S58- 93 359 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Die Erfinder der vorliegenden Erfindung haben in den obigen Halbleitervorrichtungen mit den Schichtstrukturen aus Harz zum Stabilisieren der Sperrspannung die folgenden Probleme festgestellt. Die Probleme können die Verbesserung der Produktivität in der Herstellung der Halbleitervorrichtungen verhindern.
  • Herkömmliche Strukturen der Halbleitervorrichtungen können die Genauigkeit der Bilderkennung in dem Konfektionierungsprozess verschlechtern. Insbesondere wenn die Schichtstruktur aus Harz die dicke zweite obere Schicht der Halbleitervorrichtung aufweist, wird die Begrenzung der Harzschicht unbestimmt, was die Genauigkeit der Bilderkennung stark verschlechtern kann.
  • Bei der Herstellung der Halbleitervorrichtungen mit den Schichtstrukturen aus Harz zum Stabilisieren der Sperrspannung ist es notwendig, eine Technik zum Verbessern der Genauigkeit der Bilderkennung in dem Konfektionierungsprozess zu schaffen, um die Produktivität bei der Herstellung der Halbleitervorrichtungen zu verbessern.
  • Lösung des Problems
  • Um die obigen Probleme zu lösen, einhält die Halbleitervorrichtung der vorliegenden Erfindung ein Halbleiterelement und eine Schichtstruktur, die eine erste Harzschicht, eine zweite Harzschicht und eine dritte Harzschicht enthält, die in dieser Reihenfolge geschichtet sind, um die auf einer Seite des Halbleiterelements angeordneten Hauptelektroden zu bedecken. Die Schichtstruktur enthält um die Mitte des Halbleiterelements einen Bereich mit der ersten Harzschicht in Kontakt mit der zweiten Harzschicht und einen Bereich mit der ersten Harzschicht in Kontakt mit der dritten Harzschicht.
  • Der Leistungsumsetzer der vorliegenden Erfindung enthält ein Paar Gleichstromanschlüsse und wenigstens einen Wechselstromanschluss, wobei deren Anzahl gleich der Phasenanzahl des Wechselstroms ist, mehrere Halbleiterschaltelemente, die jeweils mit einem der Gleichstromanschlüsse und mit einem der Wechselstromanschlüsse verbunden sind, und mehrere Dioden, die jeweils zu einem der Halbleiterschaltelemente parallelgeschaltet sind. Die Halbleiterschaltelemente und/oder die Dioden sind die Halbleitervorrichtungen der vorliegenden Erfindung.
  • Vorteilhafte Wirkungen der Erfindung
  • Die Halbleitervorrichtung der vorliegenden Erfindung kann die Sperrspannung stabilisieren und die Produktivität bei der Herstellung der Halbleitervorrichtungen verbessern.
  • Figurenliste
    • 1 ist eine schematische Querschnittsansicht eines Leistungshalbleitermoduls, das die Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführungsform (Beispiel 1) der vorliegenden Erfindung enthält.
    • 2 ist eine Draufsicht der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform (Beispiel 1) der vorliegenden Erfindung.
    • 3 ist eine Querschnittsansicht von 2 entlang der Linie A-A';
    • 4 ist eine Querschnittsansicht von 2 entlang der Linie B-B'.
    • 5 ist ein Graph, der die Stärke des Stroms zeigt, der in einem Bonddraht der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform (Beispiel 1) der vorliegenden Erfindung fließt.
    • 6 ist eine Draufsicht der Halbleitervorrichtung in Übereinstimmung mit einer zweiten Ausführungsform (Beispiel 2) der vorliegenden Erfindung.
    • 7 ist eine Draufsicht der Halbleitervorrichtung in Übereinstimmung mit einer dritten Ausführungsform (Beispiel 3) der vorliegenden Erfindung.
    • 8 ist eine Querschnittsansicht von 7 entlang der Linie C-C'.
    • 9 ist eine Draufsicht der Halbleitervorrichtung in Übereinstimmung mit einer geänderten Ausführungsform der dritten Ausführungsform (Beispiel 3) der vorliegenden Erfindung.
    • 10 ist ein Stromlaufplan, der den Leistungsumsetzer in Übereinstimmung mit einer vierten Ausführungsform (Beispiel 4) der vorliegenden Erfindung repräsentiert.
    • 11 ist eine schematische Querschnittsansicht eines Leistungshalbleitermoduls, das die Halbleitervorrichtung in Übereinstimmung mit einer fünften Ausführungsform (Beispiel 5) der vorliegenden Erfindung enthält.
    • 12 ist eine Draufsicht der Halbleitervorrichtung in Übereinstimmung mit der fünften Ausführungsform (Beispiel 5) der vorliegenden Erfindung.
    • 13 ist ein Stromlaufplan, der den Leistungsumsetzer in Übereinstimmung mit einer sechsten Ausführungsform (Beispiel 6) der vorliegenden Erfindung repräsentiert.
  • Beschreibung von Ausführungsformen
  • Die Halbleitervorrichtung der vorliegenden Erfindung enthält ein Halbleiterelement und eine Schichtstruktur mit einer ersten Harzschicht, einer zweiten Harzschicht und einer dritten Harzschicht, die in dieser Reihenfolge in der Weise angeordnet sind, dass sie die auf einer Seite des Halbleiterelements angeordneten Hauptelektroden bedecken. Die Schichtstruktur enthält um die Mitte des Halbleiterelements einen Bereich mit einer ersten Harzschicht in Kontakt mit der zweiten Harzschicht und einen Bereich mit der ersten Harzschicht in Kontakt mit der dritten Harzschicht.
  • Anhand der beigefügten Zeichnungen werden nun einige Ausführungsformen der vorliegenden Erfindung als Beispiele beschrieben.
  • Beispiel 1
  • 1 ist eine schematische Querschnittsansicht eines Leistungshalbleitermoduls 100, das die Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführungsform (Beispiel 1) der vorliegenden Erfindung enthält. Das Leistungshalbleitermodul 100 enthält eine Strahlungsbasis 121, eine Keramikleiterplatte 109, eine Freilaufdiode 101, ein Schaltelement 102, externe Ausgangsanschlüsse 118 und 119 und ein Modulgehäuse 120. Die Keramikleiterplatte 109 weist auf einer Seite ein Verdrahtungsmuster 110, das mit der Freilaufdiode 101 und mit dem Schaltelement 102 verbunden ist, und ein Verdrahtungsmuster 111, das mit dem externen Ausgangsanschluss 109 verbunden ist, auf; und weist auf der anderen Seite ein Metallmuster 113, das mit der Strahlungsbasis 121 verbunden ist, auf. Das Metallmuster 113 ist über eine Verbindungsschicht 108, die aus Lötmittel oder einer gesinterten Metallmasse hergestellt ist, mit der Strahlungsbasis 121 verbunden. Das Verdrahtungsmuster 110 ist über eine Verbindungsschicht 107, die aus Lötmittel oder einer gesinterten Metallmasse hergestellt ist, mit der Freilaufdiode 101 und mit dem Schaltelement 102 verbunden. Der externe Ausgangsanschluss 118, der mit einer positiven Elektrode verbunden werden soll, ist mit dem Verdrahtungsmuster 110 verbunden und der externe Ausgangsanschluss 119, der mit einer negativen Elektrode verbunden werden soll, ist mit dem Verdrahtungsmuster 111 verbunden. Die externen Ausgangsanschlüsse 118 und 119 sind aus dem Modulgehäuse 120 herausgezogen, um mit einer anderen Vorrichtung verbunden zu werden.
  • Die Freilaufdiode 101 und das Schaltelement 102 sind mit dem Verdrahtungsmuster 111 verbunden, das über Bonddrähte 106 auf der Seite, die der mit dem Verdrahtungsmuster 110 verbundenen Seite gegenüberliegt, mit dem externen Außenanschluss 119 verbunden ist.
  • Das Modulgehäuse 120 ist an der Strahlungsbasis 121 befestigt und mit einer Harzschicht 105 gefüllt. Die Harzschicht 105 ist z. B. aus einem Silicongel hergestellt.
  • Die Strukturen des Halbleiterchips und der Harzschicht werden nun z. B. hinsichtlich der Freilaufdiode 101 beschrieben. Obgleich die Freilaufdiode 101 eine Silicium-PiN-Diode sein kann, ist die Freilaufdiode 101 in diesem Beispiel eine SiC-SBD. Das Folgende kann auf andere Dioden anderer Materialien oder mit anderen Strukturen oder auf das Schaltelement 102 (wie etwa einen Silicium-IGBT, einen Silicium-MOSFET, einen SiC-MOSFET und einen SiC-Sperrschicht-Feldeffekttransistor (JFET)) angewendet werden.
  • 2 ist eine Draufsicht der Freilaufdiode 101. 3 ist eine schematische Querschnittsansicht von 2 entlang der Linie A-A' und 4 ist eine schematische Querschnittsansicht von 2 entlang der Linie B-B'. Die Struktur der Freilaufdiode 101 wird nun anhand von 3 ausführlich beschrieben. Die Freilaufdiode 101 enthält eine Katodenelektrode 116, die mit der Verbindungsschicht 107 verbunden ist, eine Anodenelektrode 114, eine Hilfselektrode 115 und eine Halbleiterschicht 304. Die Halbleiterschicht 304 enthält einen n+-Bereich 302 auf der Katodenelektrode 116, einen n-Bereich 304, der auf dem n+-Bereich 302 angeordnet ist und eine niedrigere Störstellenkonzentration als der n+-Bereich 302 aufweist, einen Feldbegrenzungsbereich 305, der in dem n-Bereich 301 angeordnet ist und die obere Oberfläche der Halbleiterschicht 304 bildet, und einen n+-Bereich 303, auf dem die Hilfselektrode 115 angeordnet ist. Der n+-Bereich 303 fungiert als eine Kanalsperre am Ende der Halbleiterschicht 304, um den Leckverlust des Felds jenseits des n+-Bereichs 303 zu verhindern.
  • Wie oben beschrieben wurde, bildet der Feldbegrenzungsbereich 305 die obere Oberfläche der Halbleiterschicht 304 und umgibt die Anodenelektrode. In dieser Ausführungsform enthält der Feldbegrenzungsbereich einen p+++-Bereich 306 mit einer höchsten Störstellenkonzentration, einen p++-Bereich 307 mit einer niedrigeren Störstellenkonzentration als der p+++-Bereich 306 und einen p+-Bereich 308 mit einer niedrigeren Störstellenkonzentration als der p++-Bereich 307, die in dieser Reihenfolge in der Richtung von der Anodenelektrode 114 zu der Hilfselektrode 115 angeordnet sind, was die Feldkonzentration wirksam verhindern kann. Ein Feldbegrenzungsring (FLR) als ein Feldbegrenzungsbereich kann die Feldkonzentration ebenfalls wirksam verhindern.
  • Es wird nun die obere Struktur der Freilaufdiode 101 über der Halbleiterschicht 304 beschrieben. Auf dem Feldbegrenzungsbereich 305 und auf dem n+-Bereich 303 ist eine anorganische Schicht 117 angeordnet. Die anorganische Schicht 117 ist allgemein aus einer Siliciumoxidschicht (einer SiO2-Schicht) hergestellt.
  • Auf der anorganischen Schicht 117 sind in dieser Reihenfolge eine untere Harzschicht 103, eine mittlere Harzschicht 104 und eine obere Harzschicht 105 angeordnet. Die anorganische Schicht 117, die untere Harzschicht 103, die mittlere Harzschicht 104 und die obere Harzschicht 105 sind aus den folgenden Materialien hergestellt, so dass die Differenz zwischen der relativen Dielektrizitätskonstante der anorganischen Schicht 117 und der relativen Dielektrizitätskonstante der oberen Harzschicht 105 klein ist und sowohl die relativen Dielektrizitätskonstanten der unteren Harzschicht 103 und der mittleren Harzschicht 104 in dem Bereich der relativen Dielektrizitätskonstante der oberen Harzschicht 105 zu der relativen Dielektrizitätskonstante der anorganischen Schicht 117 liegen, was die Änderungen der Dielektrizitätskonstanten beschränkt und die Wirkungen der Ansammlung von Ladungen beschränkt. Dies stabilisiert die Sperrspannung. Wenn die anorganische Schicht 117 eine Siliciumoxidschicht mit einer relativen Dielektrizitätskonstante von 4,1 ist, ist die untere Harzschicht 103 aus einem Polyimid (mit einer relativen Dielektrizitätskonstante von 2,9) hergestellt, ist die mittlere Harzschicht 104 aus einem Polyetheramid (mit einer relativen Dielektrizitätskonstante von 3,2) hergestellt und ist die obere Harzschicht 105 aus einem Silicongel (mit einer relativen Dielektrizitätskonstante von 2,7) hergestellt. Die mittlere Harzschicht 104 ist aus einem Polyamidimid, aus einem Polyetheramidimid oder aus einer Mischung dieser Materialien hergestellt. In Übereinstimmung mit den durch die Erfinder festgestellten Ergebnissen sollte die mittlere Harzschicht 104 vorzugsweise eine Dicke von 50 µm oder mehr aufweisen, um die Sperrspannung zu stabilisieren, wenn das Leistungshalbleitermodul 100 eine Nennspannung von 3,3 kV hat. Die untere Harzschicht 103 wird durch Photolithographie gemustert, während die mittlere Harzschicht 104 durch Beschichtung mit einem Spender gebildet wird, um die Harzdicke zum Stabilisieren der Sperrspannung sicherzustellen.
  • Anhand von 2 wird nun die Anordnung der Freilaufdiode 101 der ersten Ausführungsform der vorliegenden Erfindung beschrieben. Wie in 2 gezeigt ist, enthält die Freilaufdiode 101 einen Bereich mit der anorganischen Schicht 117, der unteren Harzschicht 103, der mittleren Harzschicht 104 und der oberen Harzschicht 105, die in dieser Reihenfolge geschichtet sind, Bereiche 202 und 203 mit der anorganischen Schicht 117, der unteren Harzschicht 103 und der oberen Harzschicht 105, die in dieser Reihenfolge geschichtet sind, einen Bereich 204 mit der anorganischen Schicht 117, der mittleren Harzschicht 104 und der oberen Harzschicht 105, die in dieser Reihenfolge geschichtet sind, einen Bereich 205 mit der Anodenelektrode 114 und der oberen Harzschicht 105, die in dieser Reihenfolge geschichtet sind, und einen Drahtbondungsbereich 206. Ein Bereich mit der Anodenelektrode 114, der anorganischen Schicht 117, der unteren Harzschicht 103 und der mittleren Harzschicht 104, die in dieser Reihenfolge geschichtet sind, und ein Bereich mit der Hilfselektrode 115, der anorganischen Schicht 117, der unteren Harzschicht 103 und der mittleren Harzschicht 104, die in dieser Reihenfolge geschichtet sind, sind in 2 weggelassen.
  • Wie beschrieben ist, sind die untere Harzschicht 103, die mittlere Harzschicht 104 und die obere Harzschicht 105 in dieser Reihenfolge geschichtet. Nachdem die mittlere Harzschicht 104 durch Beschichten mit einem Spender in dem Konfektionierungsprozess gebildet worden ist, wird die Begrenzung der mittleren Harzschicht 104 (die Begrenzung zwischen dem Bereich 204 und dem Bereich 205 in 2) unbestimmt, was die Genauigkeit der Bilderkennung in dem Konfektionierungsprozess verschlechtern kann und die Produktivität verringern kann. Dies tritt insbesondere in einem Drahtbondungsschritt in dem Konfektionierungsprozess auf. In dem Drahtbondungsprozess findet eine Bilderkennung für die Positionierung statt.
  • Um dies zu verhindern, enthält die Freilaufdiode 101 der ersten Ausführungsform der vorliegenden Erfindung den Bereich 202, um die Bilderkennung zu ermöglichen, nachdem die mittlere Harzschicht 104 gebildet worden ist, wie in 2 gezeigt ist. Wie in 4 oder in der schematischen Querschnittsansicht aus 2 entlang der Linie B-B' gezeigt ist, enthält der Bereich 202 die untere Harzschicht 103 und die obere Harzschicht 105 direkt in Kontakt miteinander ohne die mittlere Harzschicht 104 dazwischen. Da die untere Harzschicht 103 durch Photolithographie gemustert wird, ist die Begrenzung zwischen dem Bereich 202 und dem Bereich 204 deutlich. Die deutliche Begrenzung zwischen dem Bereich 202 und dem Bereich 205 kann in dem Drahtbondungsschritt in dem Konfektionierungsprozess als ein Muster für die Bilderkennung verwendet werden, was die Genauigkeit der Bilderkennung verbessern kann, um die Produktivität bei der Herstellung der Halbleitervorrichtungen zu verbessern.
  • Auf der Grundlage der Ergebnisse der Erfinder wird nun ein erwünschter Flächenprozentsatz S des Bereichs der unteren Harzschicht 103 in Kontakt mit der oberen Harzschicht 105 in dem von der mittleren Harzschicht 104 umgebenen Bereich beschrieben. 5 ist ein Graph, der die Beziehung zwischen dem Flächenprozentsatz S und der Stärke des in einem Bonddraht fließenden Stroms zeigt. In 5 zeigt die vertikale Achse die Stärke des in einem Bonddraht fließenden Stroms im Vergleich zu dem Nennstrom des Bonddrahts. Wie in 5 gezeigt ist, nimmt der in einem Bonddraht fließende Strom zu, während der Flächenprozentsatz S zunimmt, was die Gesamtzahl der Bonddrähte der Freilaufdiode 101 verringert. Wenn der Flächenprozentsatz S 50 % übersteigt, übersteigt der in dem Bonddraht fließende Strom den Nennstrom des Bonddrahts. In Übereinstimmung mit den Ergebnissen der Erfinder sollte der Flächenprozentsatz S vorzugsweise 1 % übersteigen, um die Bilderkennung in dem Konfektionierungsprozess zu ermöglichen. Somit liegt der erwünschte Flächenprozentsatz S in dem Bereich von 1 % bis 50 %.
  • Diese Ausführungsform kann die Sperrspannung mit der Schichtstruktur der Harzschichten stabilisieren und die Genauigkeit der Bilderkennung in dem Konfektionierungsprozess verbessern, um die Produktivität bei der Herstellung der Halbleitervorrichtungen zu verbessern.
  • Beispiel 2
  • 6 ist eine Draufsicht der Halbleitervorrichtung in Übereinstimmung mit einer zweiten Ausführungsform (Beispiel 2) der vorliegenden Erfindung.
  • Dieses Beispiel enthält den Bereich 202 mit der anorganischen Schicht 117, der unteren Harzschicht 103 und der oberen Harzschicht 105, die in dieser Reihenfolge in jeder der vier Ecken des Bereichs 205 mit der Anodenelektrode 104 und mit der oberen Harzschicht 105, die in dieser Reihenfolge geschichtet sind, geschichtet sind. Die schematische Querschnittsansicht aus 6 entlang der Linie A-A' ist dieselbe wie in 3 und die schematische Querschnittsansicht aus 6 entlang der Linie B-B' ist dieselbe wie in 4. Das Anordnen der Bereiche 202 in den vier Ecken des von der mittleren Harzschicht 104 umgebenen Bereichs erweitert den Bereich 205 mit der Anodenelektrode 114 und mit der oberen Harzschicht 105, die in dieser Reihenfolge geschichtet sind, was die Anzahl der Bonddrähte erhöhen kann. Dies kann die Kapazität der Halbleitervorrichtung erhöhen.
  • Dieses Beispiel kann die Kapazität der Halbleitervorrichtung erhöhen sowie ähnlich vorteilhafte Wirkungen wie im Beispiel 1 der vorliegenden Erfindung erzielen.
  • Beispiel 3
  • 7 ist eine Draufsicht der Halbleitervorrichtung in Übereinstimmung mit einer dritten Ausführungsform (Beispiel 3) der vorliegenden Erfindung.
  • In diesem Beispiel ist der Bereich 202 mit der anorganischen Schicht 117, mit der unteren Harzschicht 103 und mit der oberen Harzschicht 105, die in dieser Reihenfolge geschichtet sind, von dem Bereich 204 mit der anorganischen Schicht 117, mit der mittleren Harzschicht 104 und mit der oberen Harzschicht 105, die in dieser Reihenfolge geschichtet sind, getrennt. Die schematische Querschnittsansicht aus 7 entlang der Linie A-A' ist dieselbe wie in 3. Wie in 8 oder in der schematischen Querschnittsansicht aus 7 entlang der Linie C-C' gezeigt ist, ist die untere Harzschicht 103 in der Nähe der Mitte des Halbleiterchips geteilt. Der getrennte Bereich 204 zeigt ein charakteristisches Muster, das die Genauigkeit der Bilderkennung in dem Konfektionierungsprozess verbessern kann, um die Produktivität zu verbessern. Wie in 9 gezeigt ist, kann der Bereich 202 in Form eines Kreuzes ähnlich vorteilhafte Wirkungen erzielen.
  • Dieses Beispiel kann die Produktivität weiter verbessern sowie ähnliche vorteilhafte Wirkungen wie im Beispiel 1 der vorliegenden Erfindung erzielen.
  • Beispiel 4
  • 10 ist ein Stromlaufplan, der den Leistungsumsetzer in Übereinstimmung mit einer vierten Ausführungsform (Beispiel 4) der vorliegenden Erfindung repräsentiert.
  • Dieses Beispiel ist ein Dreiphasenwechselrichter, der ein Paar Gleichstromanschlüsse 404 und 405, drei Wechselstromanschlüsse 406, 407 und 408 enthält, deren Anzahl gleich der Phasenanzahl des Wechselstroms ist. Der Dreiphasenwechselrichter enthält sechs Schaltelemente 403 (wie etwa Silicium-IGBTs), die jeweils mit einem der Gleichstromanschlüsse und mit einem der Wechselstromanschlüsse verbunden sind. Außerdem ist jedes Schaltelement mit einer Freilaufdiode 402 (wie etwa einer SiC-SBD) antiparallel geschaltet. Die Anzahl der Schaltelemente 403 und der Freilaufdioden 402 ist zwei oder mehr und wird in Abhängigkeit von der Phasenanzahl des Wechselstroms, von der Leistungskapazität des Leistungsumsetzers oder von der Sperrspannung oder von der Stromkapazität eines einzelnen Schaltelements 403 bestimmt.
  • Jedes Schaltelement 403 und jede Freilaufdiode 402 setzt die Gleichstromleistung, die von einer Gleichstromleistungsquelle 401 in die Gleichstromanschlüsse 404 und 405 eingespeist wird, in die Wechselstromleistung um, die von den Wechselstromanschlüssen 406, 407 und 408 ausgegeben wird. Jeder Wechselstromausgangsanschluss ist mit einem Motor 409 einer asynchronen Maschine oder einer synchronen Maschine verbunden, so dass der Motor 409 durch die Wechselstromleistung, die von jedem abwechselnden Anschluss für die Drehung zugeführt wird, mit Leistung versorgt wird.
  • Dieses Beispiel wendet die Halbleitervorrichtungen in Übereinstimmung mit einer der obigen ersten bis dritten Ausführungsformen und mit der geänderten Ausführungsform auf die Schaltelemente 403 und/oder auf die Freilaufdioden 402 an, was die Sperrspannung stabilisieren kann, um die Zuverlässigkeit des Wechselrichters zu verbessern.
  • Dieses Beispiel ist ein Wechselrichter, wobei die Halbleitervorrichtung der vorliegenden Erfindung aber auf andere Leistungsumsetzer wie etwa auf einen Umsetzer und auf einen Zerhacker angewendet werden kann. In diesen Leistungsumsetzern können ähnlich vorteilhafte Wirkungen erhalten werden.
  • Beispiel 5
  • 11 ist eine schematische Querschnittsansicht eines Leistungshalbleitermoduls 500, das die Halbleitervorrichtung in Übereinstimmung mit einer fünften Ausführungsform (Beispiel 5) der vorliegenden Erfindung enthält.
  • Dieses Beispiel enthält einen MOSFET als ein Schaltelement 502 und eine Körperdiode, die als eine Freilaufdiode in dem Schaltelement 502 enthalten ist.
  • 12 ist eine Draufsicht des Schaltelements 502. Das Schaltelement 502 enthält eine Gate-Anschlussfläche 601. Die schematische Querschnittsansicht aus 12 entlang der Linie A-A' ist dieselbe wie die in 3 und die schematische Querschnittsansicht aus 12 entlang der Linie B-B' ist dieselbe wie in 4. Das Schaltelement 502 eines MOSFET kann einen niedrigen Verlust erzielen.
  • Dieses Beispiel kann einen niedrigen Verlust erzielen sowie ähnliche vorteilhafte Wirkungen wie in dem Beispiel 1 der vorliegenden Erfindung erzielen.
  • Beispiel 6
  • 13 ist ein Stromlaufplan, der den Leistungsumsetzer in Übereinstimmung mit einer sechsten Ausführungsform (Beispiel 6) der vorliegenden Erfindung repräsentiert.
  • Abgesehen davon, dass dieses Beispiel die Schaltelemente 703 von MOSFETs und die Freilaufdioden 702 von Körperdioden enthält, die in den Schaltelementen 703 enthalten sind, ist dieses Beispiel dasselbe wie Beispiel 4 der vorliegenden Erfindung.
  • Die Schaltelemente 703 der MOSFETs können einen niedrigen Verlust erzielen, um den Wirkungsgrad des Leistungsumsetzers zu verbessern.
  • Dieses Beispiel kann einen hohen Wirkungsgrad des Leistungsumsetzers erzielen sowie ähnliche vorteilhafte Wirkungen wie in Beispiel 4 der vorliegenden Erfindung erzielen.
  • Die Halbleiterschichten der obigen Beispiele die entgegengesetzten Leitfähigkeitstypen aufweisen. Die Halbleitermaterialien für die Halbleitervorrichtungen können andere Halbleiter mit breiter Bandlücke wie etwa GaN oder Silicium als das in den obigen Beispielen verwendete SiC sein.
  • Bezugszeichenliste
  • 100, 500
    Leistungshalbleitermodul
    101
    Freilaufdiode
    102, 502
    Schaltelement
    103
    untere Harzschicht
    104
    mittlere Harzschicht
    105
    obere Harzschicht
    106
    Bonddraht
    107, 108
    Verbindungsschicht
    109
    Keramikleiterplatte
    110, 111
    Verdrahtungsmuster
    112
    Keramikisolierplatte
    113
    Metallmuster
    114
    Anodenelektrode
    115
    Hilfselektrode
    116
    Katodenelektrode
    117
    anorganische Schicht
    118, 119
    externer Ausgangsanschluss
    120
    Modulgehäuse
    121
    Strahlungsbasis
    201
    Bereich mit einer anorganischen Schicht, einer unteren Harzschicht, einer mittleren Harzschicht und einer oberen Harzschicht, die in dieser Reihenfolge geschichtet sind
    202, 203
    Bereich mit einer anorganischen Schicht, einer unteren Harzschicht und einer oberen Harzschicht, die in dieser Reihenfolge geschichtet sind
    204
    Bereich mit einer anorganischen Schicht, einer mittleren Harzschicht und einer oberen Harzschicht, die in dieser Reihenfolge geschichtet sind
    205
    Bereich mit einer Anodenelektrode und einer oberen Harzschicht, die in dieser Reihenfolge geschichtet sind
    206
    Drahtbondungsbereich
    301
    n-Bereich
    302,303
    n+-Bereich
    304
    Halbleiterschicht
    305, 306, 307, 308
    Feldbegrenzungsbereich
    401
    Gleichstromleistungsquelle
    402
    Freilaufdiode
    403
    Schaltelement
    404, 405
    Gleichstromanschluss
    406, 407, 408
    Wechselstromanschluss
    409
    Motor
    601
    Gate-Anschlussfläche

Claims (15)

  1. Halbleitervorrichtung, die umfasst: ein Halbleiterelement; und eine Schichtstruktur, die eine erste Harzschicht, eine zweite Harzschicht und eine dritte Harzschicht enthält, die in dieser Reihenfolge geschichtet sind, um eine auf einer Seite des Halbleiterelements angeordnete Hauptelektrode zu bedecken, wobei die Schichtstruktur einen ersten Bereich (201) mit der ersten Harzschicht in Kontakt mit der zweiten Harzschicht und einen zweiten Bereich (202) mit der ersten Harzschicht in Kontakt mit der dritten Harzschicht enthält, wobei die beiden Bereiche um die Mitte des Halbleiterelements angeordnet sind, wobei zumindest ein Teil des zweiten Bereichs (202) näher zu der Mitte des Halbleiterelements als der erste Bereich (201) angeordnet ist, die erste Harzschicht durch Photolithographie gemustert ist und eine Begrenzung von zumindest einem Teil des zweiten Bereichs (202) als Muster für die Bilderkennung im Konfektionierungsprozess verwendet wird.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Bereich mit der ersten Harzschicht in Kontakt mit der dritten Harzschicht von dem Bereich mit der ersten Harzschicht in Kontakt mit der zweiten Harzschicht getrennt ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei auf den Bereich der ersten Harzschicht in Kontakt mit der dritten Harzschicht 1 % bis 50 % des von der dritten Harzschicht umgebenen Bereichs entfallen.
  4. Halbleitervorrichtung nach Anspruch 1, wobei unter der ersten Harzschicht eine anorganische Schicht aus SiO2 angeordnet ist und wobei die dritte Harzschicht aus einem Silicongel hergestellt ist, und wobei die beiden relativen Dielektrizitätskonstanten der ersten Harzschicht und der zweiten Harzschicht gleich oder größer als eine relative Dielektrizitätskonstante der dritten Harzschicht und gleich oder kleiner als die relative Dielektrizitätskonstante der anorganischen Schicht sind.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die erste Harzschicht aus einem Polyimid hergestellt ist und die zweite Harzschicht aus einem Material oder mehreren hergestellt ist, die aus der Gruppe ausgewählt sind, die aus einem Polyamidimid, aus einem Polyetheramidimid und aus einem Polyetheramid besteht.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei ein Halbleitergrundmaterial für das Halbleiterelement eine breitere Bandlücke als Silicium aufweist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei das Halbleitergrundmaterial für das Halbleiterelement SiC ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Halbleiterelement eine Diode ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei ein Halbleitergrundmaterial für das Halbleiterelement eine breitere Bandlücke als Silicium aufweist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei das Halbleitergrundmaterial für das Halbleiterelement SiC ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Halbleiterelement ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei ein Halbleitergrundmaterial für das Halbleiterelement eine breitere Bandlücke als Silicium aufweist.
  13. Halbleitervorrichtung nach Anspruch 12, wobei das Halbleitergrundmaterial für das Halbleiterelement SiC ist.
  14. Leistungsumsetzer, der umfasst: ein Paar Gleichstromanschlüsse; wenigstens einen Wechselstromanschluss, wobei deren Anzahl gleich der Phasenanzahl des Wechselstroms ist; mehrere Halbleiterschaltelemente, die jeweils mit einem der Gleichstromanschlüsse und mit einem der Wechselstromanschlüsse verbunden sind; und mehrere Dioden, die jeweils zu einem der Halbleiterschaltelemente parallelgeschaltet sind, wobei die Halbleiterschaltelemente und/oder die Dioden die Halbleitervorrichtungen in Übereinstimmung mit einem der Ansprüche 1 bis 5 sind.
  15. Leistungsumsetzer, der umfasst: ein Paar Gleichstromanschlüsse; wenigstens einen Wechselstromanschluss, wobei deren Anzahl gleich der Phasenanzahl des Wechselstroms ist; und mehrere Halbleiterschaltelemente, die jeweils mit einem der Gleichstromanschlüsse und mit einem der Wechselstromanschlüsse verbunden sind, wobei die Halbleiterschaltelemente die Halbleitervorrichtungen nach Anspruch 11 sind und wobei jedes Halbleiterschaltelement eine Körperdiode enthält.
DE112014007279.6T 2014-12-24 2014-12-24 Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die diese verwendet Active DE112014007279B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/084020 WO2016103335A1 (ja) 2014-12-24 2014-12-24 半導体装置およびそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
DE112014007279T5 DE112014007279T5 (de) 2017-10-26
DE112014007279B4 true DE112014007279B4 (de) 2020-10-01

Family

ID=56149437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014007279.6T Active DE112014007279B4 (de) 2014-12-24 2014-12-24 Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die diese verwendet

Country Status (4)

Country Link
US (1) US10109549B2 (de)
JP (1) JP6335331B2 (de)
DE (1) DE112014007279B4 (de)
WO (1) WO2016103335A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366880B2 (en) * 2017-01-06 2019-07-30 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6726112B2 (ja) * 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP6904416B2 (ja) * 2017-06-09 2021-07-14 富士電機株式会社 半導体装置および半導体装置の製造方法
CN112534584B (zh) * 2018-08-17 2024-06-11 三菱电机株式会社 半导体装置以及电力变换装置
CN109755200B (zh) * 2019-01-18 2020-03-24 上海大郡动力控制技术有限公司 一种功率半导体模块及电机控制器
CN114342209A (zh) 2019-09-13 2022-04-12 米沃奇电动工具公司 具有宽带隙半导体的功率转换器
JP7461210B2 (ja) 2020-05-14 2024-04-03 株式会社日立製作所 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191716A (ja) * 2012-03-14 2013-09-26 Hitachi Ltd SiC素子搭載パワー半導体モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893359A (ja) 1981-11-30 1983-06-03 Nec Corp 半導体装置
JPS624364A (ja) * 1985-07-01 1987-01-10 Nec Corp シヨツトキ−バリアダイオ−ド
JPH0526745Y2 (de) * 1986-12-18 1993-07-07
JPH01278735A (ja) * 1988-04-30 1989-11-09 Matsushita Electron Corp 半導体装置
JPH0888298A (ja) 1994-09-16 1996-04-02 Sanken Electric Co Ltd 樹脂封止型電子回路装置
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
TW536836B (en) * 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP2005057101A (ja) * 2003-08-06 2005-03-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6972239B1 (en) * 2004-08-20 2005-12-06 Sharp Laboratories Of America, Inc. Low temperature MOCVD processes for fabrication of PrXCa1-xMnO3 thin films
DE102006013077A1 (de) 2006-03-22 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren
JP2013239607A (ja) 2012-05-16 2013-11-28 Mitsubishi Electric Corp 半導体装置
JP6305168B2 (ja) * 2014-04-07 2018-04-04 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013191716A (ja) * 2012-03-14 2013-09-26 Hitachi Ltd SiC素子搭載パワー半導体モジュール

Also Published As

Publication number Publication date
WO2016103335A1 (ja) 2016-06-30
JP6335331B2 (ja) 2018-05-30
DE112014007279T5 (de) 2017-10-26
US20170352604A1 (en) 2017-12-07
US10109549B2 (en) 2018-10-23
JPWO2016103335A1 (ja) 2017-11-09

Similar Documents

Publication Publication Date Title
DE112014007279B4 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die diese verwendet
DE102015224431B4 (de) Halbleiterbauelement
DE102016207543B4 (de) Halbleitervorrichtungen
DE102010008485B4 (de) Leistungshalbleitergerät
DE112014006353B4 (de) Leistungshalbleitermodul
DE102013213205A1 (de) Halbleitereinheit
DE112015000245T5 (de) Halbleitermodul
DE112017001838T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE112019002203T5 (de) Halbleitereinheit und leistungswandler
DE102012217905B3 (de) 3-Level-Stromrichterhalbbrücke
DE112015006984T5 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE112013007095T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102018201229B4 (de) Halbleitervorrichtungen und Leistungskonvertierungsvorrichtung
DE112018007723T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112016006460T5 (de) Leistungshalbleitermodul
DE102016117248B4 (de) Schaltungseinrichtung mt einem ersten und einem zweiten Leistungshalbleitermodul und mit einer Zwischenkreisverschienung
DE3609458A1 (de) Halbleitervorrichtung mit parallel geschalteten selbstabschalt-halbleiterbauelementen
DE112015005384T5 (de) Halbleitervorrichtung und leistungsumsetzungsvorrichtung
DE112020006282T5 (de) Halbleitermodul
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE112014006726T5 (de) Halbleitervorrichtung, Leistungsmodul, Stromrichtvorrichtung, Fahrzeug und Schienenfahrzeug
DE112015004738T5 (de) Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD., HITA, JP

Free format text: FORMER OWNER: HITACHI, LTD., TOKYO, JP